JP5661702B2 - 電子システム及び通信制御方法 - Google Patents
電子システム及び通信制御方法 Download PDFInfo
- Publication number
- JP5661702B2 JP5661702B2 JP2012184481A JP2012184481A JP5661702B2 JP 5661702 B2 JP5661702 B2 JP 5661702B2 JP 2012184481 A JP2012184481 A JP 2012184481A JP 2012184481 A JP2012184481 A JP 2012184481A JP 5661702 B2 JP5661702 B2 JP 5661702B2
- Authority
- JP
- Japan
- Prior art keywords
- communication
- packet
- speed
- communication device
- host controller
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/40—Bus structure
- G06F13/4004—Coupling between buses
- G06F13/4027—Coupling between buses using bus bridges
- G06F13/4045—Coupling between buses using bus bridges where the bus bridge performs an extender function
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/44—Arrangements for executing specific programs
- G06F9/4401—Bootstrapping
- G06F9/4411—Configuring for operating with peripheral devices; Loading of device drivers
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/382—Information transfer, e.g. on bus using universal interface adapter
- G06F13/385—Information transfer, e.g. on bus using universal interface adapter for adaptation of a particular data processing system to different peripheral devices
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
- G06F13/4247—Bus transfer protocol, e.g. handshake; Synchronisation on a daisy chain bus
- G06F13/426—Bus transfer protocol, e.g. handshake; Synchronisation on a daisy chain bus using an embedded synchronisation, e.g. Firewire bus, Fibre Channel bus, SSA bus
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
- H04L7/027—Speed or phase control by the received code signals, the signals containing no special synchronisation information extracting the synchronising or clock signal from the received signal spectrum, e.g. by using a resonant or bandpass circuit
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L5/00—Arrangements affording multiple use of the transmission path
- H04L5/14—Two-way operation using the same type of signal, i.e. duplex
- H04L5/1423—Two-way operation using the same type of signal, i.e. duplex for simultaneous baseband signals
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
- H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Software Systems (AREA)
- Computer Hardware Design (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Computer Security & Cryptography (AREA)
- Communication Control (AREA)
- Information Transfer Systems (AREA)
Description
特許文献2では、ホストコントローラに対して複数個の電子デバイスが直列接続された制御システムが開示される。各電子デバイスは、自装置宛でないパケットを受信した場合に、入力信号を切り替えて後段に接続された他の電子デバイスへ該パケットを中継する。
図1は、電子デバイスの一例であるホストコントローラを用いて構成された、シリアル通信路によりデータを送受信する電子システムの構成図である。
この電子システムは、ホストコントローラ101に対して、シリアル通信によってデータの送受信が可能な通信デバイス121、141が直列に接続されて構成される。ホストコントローラ101は、各通信デバイス121、141に対して各種指示を与える動作の主体である。通信デバイス121、141もまた、電子デバイスの一例である。ホストコントローラ101と通信デバイス121、141との間で送受信されるデータには、パケットが用いられる。なお、ホストコントローラ101に対して直列に接続される通信デバイスは、2段以上であってもよい。
通信デバイス121からデータを受信する場合には、受信データを受信ポート107により1ビットずつサンプリングする。また、内蔵のシフトレジスタによって1バイトの受信データを受信完了したことをCPU102に通知する。CPU102は、ホストシリアルI/F105で受信したデータを読み取ることで、通信デバイス121からのデータを取得することができる。CPU102は、読み取ったデータをRAM104に保存する。
制御部122は、上流シリアルI/F125及び下流シリアルI/F128の通信状況を監視する。制御部122は、ホストコントローラ101に送信すべきデータを生成する。生成されるデータは、送信先としてホストコントローラ101を指示する情報を含む。制御部122は、タイマ123からの送信要求を受けて、生成したデータを、上流シリアルI/F125を介してホストコントローラ101へ送信する。制御部122は、下流シリアルI/F128で受信したデータをデコードして、ポート131からのデータに対する返信や、ポート131への所望の論理の出力等の処理を行う。
制御部142は、ホストコントローラ101から送信されたデータに応じて動作する。また、制御部142は、ホストコントローラ101に送信すべきデータを生成する。そのために生成されるデータは、送信先としてホストコントローラ101を指示する情報を含む。制御部142は、タイマ143からの送信要求を受けて、生成したデータを、後段シリアルI/F145を介して、例えばホストコントローラ101宛に送信する。また、制御部142は、後段シリアルI/F145で受信したデータをデコードして、ポート151からのデータに対する返信や、ポート151への所望の論理の出力等の処理を行う。
パケットは、データ部205の後段にチェックサム206を有する。チェックサム206は、パケットの誤り検出に用いられる値である。
以上のような電子システムでは、起動時に、ホストコントローラ101及び通信デバイス121、141が、例えば9600[bps]の通信速度で通信を行う。これは、水晶発振器109、133、149による10[MHz]の出力信号を、分周比の既定値である1/1024で分周して得られる値である。この通信速度は、電子システムで通信可能な最低通信速度である。このような低速で通信を確立した後に、例えば逓倍率を8倍、分周比を1/320に設定することで、通信速度を250[Kbps]に切り替えて、より速い速度で通信を行う。切り替えた通信速度は、上述の通り、ホストコントローラ101と通信対象になる通信デバイス121又は通信デバイス141の間の、配線長や送受信内容に応じて設計時に予め決定される固定値である。この固有値は、ホストコントローラ101のROM103やRAM104に記憶されており、必要に応じて読み出される。以下は、低速で通信を確立した後に行う処理である。
図5は、ホストコントローラ101により、通信デバイス121及び通信デバイス141の各PLL回路132、148の設定及び動作を切り替えることで通信速度を切り替える処理のフローチャートである。以下の説明において、「S」は処理ステップを表す。
この切り替えを表すパケットの送信後、ホストコントローラ101は、PLL切り替え要求に対する要求成功を表すパケットを通信デバイス141から受信するまで待機する(S304)。ホストコントローラ101が要求成功を表すパケットを受信することで(S304:Y)、後段の通信デバイス141に対するPLLの切り替え処理が終了する。
PLL切り替えを表すパケットの送信後、ホストコントローラ101は、PLL切り替え要求に対する要求成功を表すパケットを通信デバイス121から受信するまで待機する(S308)。ホストコントローラ101が要求成功を表すパケットを受信することで(S308:Y)、前段の通信デバイス121に対するPLLの切り替え処理が終了する。PLL設定情報の内容が同じであるために、前段の通信デバイス121と後段の通信デバイス141の通信速度は同じである。そのために、この時点で、前段の通信デバイス121と後段の通信デバイス141との間で、切り替え後の通信速度による通信が可能である。
PLL108、132、148は、PLL設定情報に応じた逓倍率、分周比で各クロック信号が生成する。これにより、電子システム全体の通信速度を変更することができる。
図6は、上記のホストコントローラ101による処理に対する、前段の通信デバイス121が行う処理のフローチャートである。
以上の処理により、通信デバイス121は、ホストコントローラ101から指示された周波数のクロック信号に応じた通信速度で通信可能になる。
パケットがポート情報取得要求でない場合、制御部122は処理を終了する(S411:N)。
図7は、上記のホストコントローラ101による処理に対する、後段の通信デバイス141が行う処理のフローチャートである。
PLL設定要求が成功したことを表すパケットは、PLL回路148の逓倍率及び分周比の設定が終了後に、ホストコントローラ101に送信する。このようにすることにより、逓倍率及び分周比の設定を確実なものとすることができる。
PLL切り替え要求が成功したことを表すパケットをホストコントローラ101に送信するためには、通信デバイス121と通信デバイス141が同一の通信速度で動作していることが必要である。そこで、本実施形態では、このように、PLL切り替え要求に対しては、制御部142が設定した逓倍率及び分周比によりPLL回路148を動作させる前に、PLL切り替え要求が成功したことを表すパケットをホストコントローラ101に送信する。
以上の処理により、通信デバイス141は、ホストコントローラ101から指示された周波数のクロック信号に応じた通信速度で通信可能になる。
パケットがポート情報取得要求でない場合、制御部142は処理を終了する(S610:N)。
図8は、ホストコントローラ101、前段の通信デバイス121、及び後段の通信デバイス141のそれぞれの処理及びパケットの送受信のタイミングを説明する図である。ホストコントローラ101は、まず、後段の通信デバイス141の通信速度を切り替える。その後、ホストコントローラ101は、前段の通信デバイス141の通信速度を、後段の通信デバイス141と同じ通信速度に切り替える。
以上により、後段の通信デバイス141のPLL回路148で生成されるクロック信号の周波数が変更され、後段の通信デバイス141の通信速度が切り替わる。
以上により、前段の通信デバイス121のPLL回路132で生成されるクロック信号の周波数が変更され、前段の通信デバイス121の通信速度が切り替わる。
このようにしてホストコントローラ101、前段の通信デバイス121、及び後段の通信デバイス141の通信速度の動的な切り替えが完了する。
なお、上記の実施形態では、通信速度を切り替えるために、PLL設定要求とPLLPLL切り替え要求という2つのコマンドを用いた通信を行ったが、PLL設定要求のみを使用するようにしてもかまわない。つまり、PLL設定要求に応じて、設定及び切り替えの両方を実行するようにしてもかまわない。
Claims (6)
- 第1デバイス、第2デバイスおよび第3デバイスが通信ラインを介して直列接続されているシステムであり、
前記第1デバイスと前記第2デバイスとを接続する第1通信ラインと、
前記第2デバイスと前記第3デバイスとを接続する第2通信ラインとを有し、
前記第1デバイスは、通信速度を第1速度に変更するための第1コマンドを、前記第2デバイスを介して前記第3デバイスに送信し、前記第3デバイスから前記第1コマンドを受信したことに基づく第1応答を受信した後に、通信速度を前記第1速度へ変更するための第2コマンドを前記第2デバイスに送信し、前記第2デバイスから前記第2コマンドを受信したことに基づく第2応答を受信した後に、通信速度を前記第1速度へ変更し、
前記第2デバイスは、前記第2応答を前記第1デバイスに送信した後に、通信速度を前記第1速度に切り替え、
前記第3デバイスは、前記第1応答を、前記第2デバイスを介して前記第1デバイスに送信した後に、通信速度を前記第1速度に切り替えることを特徴とする、
電子システム。 - 前記第1デバイス、前記第2デバイスおよび前記第3デバイスは、起動時に、前記第1速度より遅い第2速度に通信速度を設定し、
前記第2速度で確立した通信において、前記第1デバイスは、前記第1コマンドを前記第3デバイスに送信することを特徴とする、
請求項1記載の電子システム。 - 前記第1デバイス、前記第2デバイスおよび前記第3デバイスのそれぞれは、通信速度に応じたクロック信号を生成するクロック信号生成手段を有し、
前記クロック信号生成手段は、所定周波数の信号を逓倍及び分周することにより通信速度に応じたクロック信号を生成することを特徴とする、
請求項1又は2記載の電子システム。 - 前記第1デバイスは、前記第1コマンド及び前記第2コマンドを、送信先を示す値を付したパケットにより送信し、
前記第2デバイスは、受信した前記パケットの送信先が前記第3デバイスであれば当該パケットを前記第3デバイスに送信し、前記パケットの送信先が前記第2デバイスであれば前記第2応答を前記第1デバイスに送信することを特徴とする、
請求項1〜3のいずれか1項記載の電子システム。 - 前記第2デバイスは、前記第1デバイスにデータを送信中に、前記第3デバイスから前記第1応答を受信すると、当該第1応答を一時蓄積するバッファを備えることを特徴とする、
請求項1〜4のいずれか1項記載の電子システム。 - 第1デバイス、第2デバイスおよび第3デバイスが通信ラインを介して直列接続されているシステムにより実行される方法であって、
前記第1デバイスが、通信速度を第1速度に変更するための第1コマンドを、前記第2デバイスを介して前記第3デバイスに送信し、
前記第3デバイスが、前記第1コマンドを受信したことに基づく第1応答を前記第2デバイスを介して前記第1デバイスに送信した後に、通信速度を前記第1速度に切り替え、
前記第1デバイスが、前記第3デバイスから前記第1応答を受信した後に、通信速度を前記第1速度へ変更するための第2コマンドを前記第2デバイスに送信し、
前記第2デバイスが、前記第2コマンドを受信したことに基づく第2応答を前記第1デバイスに送信した後に、通信速度を前記第1速度に切り替え、
前記第1デバイスが、前記第2デバイスから前記第2応答を受信した後に、通信速度を前記第1速度へ変更することを特徴とする、
通信制御方法。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012184481A JP5661702B2 (ja) | 2012-08-23 | 2012-08-23 | 電子システム及び通信制御方法 |
CN201310363079.XA CN103631743B (zh) | 2012-08-23 | 2013-08-20 | 通过串行通信发送和接收数据的电子系统和通信控制方法 |
US13/972,765 US9075628B2 (en) | 2012-08-23 | 2013-08-21 | Electronic system and communication control method for transmitting and receiving data by serial communication |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012184481A JP5661702B2 (ja) | 2012-08-23 | 2012-08-23 | 電子システム及び通信制御方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2014041548A JP2014041548A (ja) | 2014-03-06 |
JP5661702B2 true JP5661702B2 (ja) | 2015-01-28 |
Family
ID=50147969
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012184481A Expired - Fee Related JP5661702B2 (ja) | 2012-08-23 | 2012-08-23 | 電子システム及び通信制御方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US9075628B2 (ja) |
JP (1) | JP5661702B2 (ja) |
CN (1) | CN103631743B (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN115265303B (zh) * | 2022-08-31 | 2023-12-29 | 无锡赛米垦拓微电子股份有限公司 | 一种电子雷管控制系统及其通讯速度切换方法 |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05136898A (ja) * | 1991-05-16 | 1993-06-01 | Fujitsu Ltd | 可変帯域通信システム |
JPH07212432A (ja) * | 1994-01-25 | 1995-08-11 | Fuji Facom Corp | データ中継装置 |
US6069926A (en) | 1996-10-30 | 2000-05-30 | Canon Kabushiki Kaisha | Communication control system and apparatus |
JP4659175B2 (ja) * | 2000-04-25 | 2011-03-30 | 富士通東芝モバイルコミュニケーションズ株式会社 | 携帯通信端末 |
JP4467727B2 (ja) | 2000-07-24 | 2010-05-26 | キヤノン株式会社 | 電子機器の接続方法およびその電子機器およびその動作処理プログラムを記憶した記憶媒体 |
JPWO2003009533A1 (ja) * | 2001-07-11 | 2004-11-11 | 富士通株式会社 | インタフェース装置及びその制御方法 |
JP2005129010A (ja) * | 2003-09-29 | 2005-05-19 | Sharp Corp | デバイス側コントローラ,ホスト側コントローラ,通信コントローラ,usbシステム,パケット通信方法,パケット通信プログラムおよび記録媒体 |
US8271697B2 (en) * | 2009-09-29 | 2012-09-18 | Micron Technology, Inc. | State change in systems having devices coupled in a chained configuration |
US8477898B2 (en) * | 2010-06-21 | 2013-07-02 | Synopsys, Inc. | Highly flexible fractional N frequency synthesizer |
JP2012124618A (ja) * | 2010-12-06 | 2012-06-28 | Sharp Corp | 通信速度設定値決定方法 |
-
2012
- 2012-08-23 JP JP2012184481A patent/JP5661702B2/ja not_active Expired - Fee Related
-
2013
- 2013-08-20 CN CN201310363079.XA patent/CN103631743B/zh not_active Expired - Fee Related
- 2013-08-21 US US13/972,765 patent/US9075628B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
CN103631743B (zh) | 2016-12-28 |
JP2014041548A (ja) | 2014-03-06 |
US20140056336A1 (en) | 2014-02-27 |
US9075628B2 (en) | 2015-07-07 |
CN103631743A (zh) | 2014-03-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8428210B2 (en) | Apparatus and method for controlling a master/slave system via master device synchronization | |
CN107707447B (zh) | 一种基于EtherCAT的从站系统及控制方法 | |
KR100614638B1 (ko) | 고속의 무선 통신에 적합한 하이브리드형 직렬 주변 장치 인터페이스 회로 및 그 방법 | |
EP3136652B1 (en) | Emulating bi-directional bus communication using separate unidirectional channels | |
EP3273359A1 (en) | Configurable clock tree | |
JP4367528B2 (ja) | シリアル通信装置 | |
TW201447559A (zh) | 兩線串列介面及協定 | |
CN115956355A (zh) | 通信设备、通信系统和通信方法 | |
JP5661702B2 (ja) | 電子システム及び通信制御方法 | |
JP2011035834A (ja) | 通信システム、通信装置及び通信方法 | |
US20100080332A1 (en) | Clock-synchronous communication apparatus and communication system | |
US10891242B2 (en) | Embedded USB2 (eUSB2) repeater operation | |
US20130262610A1 (en) | Communication system and method for configuring programmable hardware | |
JP5930767B2 (ja) | 電子デバイス、通信制御方法 | |
JP2006304011A (ja) | インタフェース回路 | |
KR100811452B1 (ko) | 피엘시 시스템용 리모트 모듈 및 그 제어방법 | |
JPS58164360A (ja) | デ−タ通信装置 | |
JP2000224205A (ja) | Hdlc伝送方式 | |
KR102474620B1 (ko) | 반도체 장치, 반도체 시스템 및 반도체 장치의 동작 방법 | |
EP1525722A2 (en) | Packet signal processing architecture | |
KR100295683B1 (ko) | 인터아이씨의 제너럴콜 어크날리지장치및 방법 | |
JP2021150732A (ja) | マスタスレーブ通信システム、電子デバイス、マスタスレーブ通信システムの制御方法、電子デバイスの制御方法 | |
CN112667533A (zh) | 包括子系统接口的半导体设备及其通信方法 | |
JPS62171349A (ja) | 通信制御装置 | |
KR100228015B1 (ko) | 독립된 송수신 클럭을 사용하는 통신용 리피터 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140613 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140624 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140821 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20141104 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20141203 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 5661702 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
LAPS | Cancellation because of no payment of annual fees |