KR100614638B1 - 고속의 무선 통신에 적합한 하이브리드형 직렬 주변 장치 인터페이스 회로 및 그 방법 - Google Patents

고속의 무선 통신에 적합한 하이브리드형 직렬 주변 장치 인터페이스 회로 및 그 방법 Download PDF

Info

Publication number
KR100614638B1
KR100614638B1 KR20030012069A KR20030012069A KR100614638B1 KR 100614638 B1 KR100614638 B1 KR 100614638B1 KR 20030012069 A KR20030012069 A KR 20030012069A KR 20030012069 A KR20030012069 A KR 20030012069A KR 100614638 B1 KR100614638 B1 KR 100614638B1
Authority
KR
South Korea
Prior art keywords
data
transmission
slave
transmission rate
transmitted
Prior art date
Application number
KR20030012069A
Other languages
English (en)
Other versions
KR20040076730A (ko
Inventor
이두열
남경완
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR20030012069A priority Critical patent/KR100614638B1/ko
Priority to TW93104539A priority patent/TWI257787B/zh
Priority to JP2004051256A priority patent/JP4318566B2/ja
Priority to CN200410038775A priority patent/CN100592730C/zh
Priority to US10/787,671 priority patent/US7453833B2/en
Publication of KR20040076730A publication Critical patent/KR20040076730A/ko
Application granted granted Critical
Publication of KR100614638B1 publication Critical patent/KR100614638B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/64—Hybrid switching systems
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
    • H04L9/40—Network security protocols
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04W—WIRELESS COMMUNICATION NETWORKS
    • H04W28/00—Network traffic management; Network resource management
    • H04W28/16—Central resource management; Negotiation of resources or communication parameters, e.g. negotiating bandwidth or QoS [Quality of Service]
    • H04W28/18—Negotiating wireless communication parameters
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L69/00—Network arrangements, protocols or services independent of the application payload and not provided for in the other groups of this subclass
    • H04L69/30—Definitions, standards or architectural aspects of layered protocol stacks
    • H04L69/32—Architecture of open systems interconnection [OSI] 7-layer type protocol stacks, e.g. the interfaces between the data link level and the physical level
    • H04L69/322—Intralayer communication protocols among peer entities or protocol data unit [PDU] definitions
    • H04L69/324—Intralayer communication protocols among peer entities or protocol data unit [PDU] definitions in the data link layer [OSI layer 2], e.g. HDLC
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04W—WIRELESS COMMUNICATION NETWORKS
    • H04W28/00—Network traffic management; Network resource management
    • H04W28/02—Traffic management, e.g. flow control or congestion control
    • H04W28/06—Optimizing the usage of the radio link, e.g. header compression, information sizing, discarding information
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04W—WIRELESS COMMUNICATION NETWORKS
    • H04W28/00—Network traffic management; Network resource management
    • H04W28/16—Central resource management; Negotiation of resources or communication parameters, e.g. negotiating bandwidth or QoS [Quality of Service]
    • H04W28/18—Negotiating wireless communication parameters
    • H04W28/22—Negotiating communication rate
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04W—WIRELESS COMMUNICATION NETWORKS
    • H04W84/00—Network topologies
    • H04W84/02—Hierarchically pre-organised networks, e.g. paging networks, cellular networks, WLAN [Wireless Local Area Network] or WLL [Wireless Local Loop]
    • H04W84/10—Small scale networks; Flat hierarchical networks
    • H04W84/12—WLAN [Wireless Local Area Networks]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Computer Security & Cryptography (AREA)
  • Quality & Reliability (AREA)
  • Communication Control (AREA)
  • Mobile Radio Communication Systems (AREA)
  • Information Transfer Systems (AREA)
  • Small-Scale Networks (AREA)

Abstract

본 발명은 고속의 무선 통신에 적합한 하이브리드형 직렬 주변장치 인터페이스 회로 및 그의 데이터 처리 방법에 관한 것이다. 본 발명의 직렬 주변장치 인터페이스 회로는 미디어 억세스 컨트롤러와 베이스밴드 프로세서 간의 직렬 통신을 수행한다. 직렬 주변장치 인터페이스 회로는 소프트웨어 제어 방식과 하드웨어 자동 제어 방식을 포함하는 하이브리드 형으로 구성된다. 따라서 본 발명에 의하면,하드웨어 자동 제어 방식에 의해 직렬 주변장치 인터페이스 회로의 정확한 동작 시간이 예측 가능하고, 전송 데이터에 대한 전송 속도 데이터와 전송 길이 데이터를 분리하여 전송 속도 데이터를 미리 전송함으로써, 짧은 인터프레임 시간 동안에 임계 시점을 정확히 조절할 수 있다. 그 결과 무선 랜 환경에서의 직렬 주변장치 인터페이스를 이용하여 고속의 직렬 통신을 수행할 수 있다.
무선 랜(Wireless LAN), 직렬 주변장치 인터페이스(SPI), 미디어 억세스 컨트롤러(MAC), 베이스밴드 프로세서, 임계 시점(critical timing)

Description

고속의 무선 통신에 적합한 하이브리드형 직렬 주변 장치 인터페이스 회로 및 그 방법{SERIAL PERIPHERAL INTERFACE CIRCUIT OF HYBRID TYPE ADAPTABLE TO HIGH PEFORMANCE WIRELESS LAN AND METHOD OF THE SAME}
도 1은 본 발명에 따른 무선 랜용 전자 장치의 일부 구성을 개략적으로 나타내는 블럭도;
도 2는 일반적인 무선랜용 전자 장치의 미디어 억세스 컨트롤러와 베이스밴드 프로세서 간의 데이터 전송시 임계 시점을 나타내는 타이밍도;
도 3은 본 발명에 따른 무선랜용 전자 장치의 미디어 억세스 컨트롤러와 베이스밴드 프로세서 간의 데이터 전송시 임계 시점을 맞추기 위한 셋 어헤드(set-ahead) 기능을 설명하기 위한 타이밍도;
도 4는 도 1에 도시된 직렬 주변장치 인터페이스 회로의 상세한 구성을 도시한 블럭도;
도 5는 도 4에 도시된 유한 상태 머신의 하드웨어 자동 동작 제어 방식을 나타내는 도면;
도 6a는 도 4에 도시된 직렬 주변장치 인터페이스 회로로부터 베이스밴드 프로세서로 전송 속도 데이터를 전송하기 위한 타이밍도; 그리고
도 6b는 도 4에 도시된 직렬 주변장치 인터페이스 회로로부터 베이스밴드 프 로세서로 전송 길이 데이터를 전송하기 위한 타이밍도이다.
* 도면의 주요 부분에 대한 부호 설명 *
10 : 무선 랜용 전자 장치 20 : 미디어 억세스 컨트롤러
30 : 베이스밴드 프로세서 40 : 외부 메모리 장치
100 : SPI 회로 102 : SPI 컨트롤러
104 : 제어 레지스터 106 : 타이머
108 : 데이터 변환부 110 : 멀티플렉서
112 : 전송전송 속도 데이터 제어부 114 : 전송전송 길이 데이터 제어부
116 : 수신 데이터 버퍼 118 : 송신 데이터 버퍼
120 : 클럭 제너레이터 122 : 데이터 쉬프터
130 : 유한 상태 머신(FSM) S0 ~ S12 : 상태(State)
본 발명은 데이터 전송 장치에 관한 것으로, 좀 더 구체적으로는 데이터 전송 장치내 마스터와 슬레이브 간의 직렬 주변 장치 인터페이스(Serial Peripheral Interface : SPI)를 통한 데이터 전송에 관한 것이다.
또한, 본 발명은 무선 랜(Wireless LAN) 환경 하에서의 동작하는 데이터 전송 장치의 직렬 주변 장치 인터페이스(Serial Peripheral Interface : SPI) 회로에 관한 것이다.
미디어 억세스 컨트롤러(Media Access Controller : MAC)와 베이스밴드 프로세서(BaseBand processor : BBP)는 상호 데이터 통신을 위해서 직렬 주변장치 인터페이스(SPI)를 구비하고, 정보의 요청, 전송 및 수신 확인 등의 신호를 주고받는 핸드쉐이킹 방식(handshaking)을 이용하여 상호 데이터 통신을 수행한다.
일반적으로 직렬 주변장치 인터페이스(SPI)는 동기식 직렬 통신 방식으로 저속의 제어가 필요한 전자 장치에 사용하기 적합한 통신 프로토콜이다. 또한 상기 SPI는 저속의 통신에 이용되기 때문에 이들 전자 장치들은 소프트웨어 제어 방식을 이용하여 직렬 주변장치 인터페이스를 제어한다.
그러나 무선 랜(WLAN) 환경과 같이 고속 통신이 필요한 시스템 내의 마스터와 슬레이브 간에 직렬 주변장치 인터페이스(SPI)를 이용하여 통신을 수행하는 경우, 종래에는 소프트웨어 제어 방식만으로 처리하여 데이터 전송시 프레임들 간의 임계 시점(critical timing)을 정확히 맞추지 못함으로써, 통신 장애가 발생하게 된다.
본 발명의 목적은 상술한 문제점을 해결하기 위한 것으로, 고속의 무선 통신을 수행하는 데이터 전송 장치 내 마스터와 슬레이브 간의 새로운 직렬 주변 장치 인터페이스 회로를 제공하는데 있다.
본 발명의 다른 목적은 상술한 문제점을 해결하기 위한 것으로, 고속의 무선 통신을 수행하는 데이터 전송 장치 내 직렬 주변 장치 인터페이스의 데이터 전송 방법을 구현하는데 있다.
상술한 목적을 달성하기 위한 본 발명의 특징에 의하면, 마스터와 슬레이브 간에 직렬 데이터 통신 인터페이스를 이용하여 상호 데이터 통신을 수행하는 데이터 전송 장치는, 상기 마스터로부터 상기 슬레이브로 전송할 데이터에 대한 전송 속도 데이터 및 전송 길이 데이터를 각각 받아들이는 데이터 입력부들과, 상기 데이터 입력부들로부터 상기 전송 속도 데이터 및 상기 전송 길이 데이터를 받아들이고, 외부로부터 상기 전송 속도 데이터 및/또는 상기 전송 길이 데이터를 상기 슬레이브로 전송하도록 하는 제 1 및/또는 제 2 이벤트 신호를 받아서 상기 전송 속도 데이터 및/또는 상기 전송 길이 데이터를 선택적으로 출력하는 선택부와, 상기 선택부로부터 상기 전송할 데이터를 받아서 직렬 데이터 통신 인터페이스를 이용하여 상기 슬레이브로 전송하도록 제어하는 컨트롤러 및 상기 이벤트 신호가 적어도 하나 발생되면, 상기 전송할 데이터의 프레임 전송시, 상기 전송 속도 데이터 및/또는 상기 전송 길이 데이터를 상기 슬레이브가 워밍업하는 구간 내에 전송하여 임계 시점을 조절하도록 자동 제어하는 제어부를 포함한다.
이 특징의 바람직한 실시예에 있어서, 상기 입력부는 상기 전송 속도 데이터를 받아들이는 제 1 데이터 입력부와, 상기 전송 길이 데이터를 받아들이는 제 2 전송 데이터 입력부를 포함하되, 상기 제 1/제 2 데이터 입력부는 상기 제 1/제 2 이벤트 신호가 발생되면, 상기 제어부의 제어를 받아서 상기 선택부로 출력한다.
이 특징의 바람직한 실시예에 있어서, 상기 선택부는 멀티플렉서로 구비된다.
이 특징의 바람직한 실시예에 있어서, 상기 컨트롤러는, 직렬 데이터 통신 인터페이스를 위한 정보들을 설정하는 다수의 플래그를 구비하는 제어 레지스터와, 상기 전송 속도 데이터와 상기 전송 길이 데이터를 연속해서 전송할 경우, 상기 제어부의 제어를 받아서 상기 슬레이브와 연계 동작이 이루어지도록 상기 데이터들 간의 적정의 지속 시간을 설정하기 위한 타이머 및 상기 제어부의 제어를 받아서 상기 전송 길이 데이터를 상기 슬레이브의 데이터로 변환하는 데이터 변환부를 구비한다.
이 실시예에 있어서, 상기 데이터 변환부는 데이터 량을 시간 단위의 데이터로 변환하는 것이 바람직하다.
이 특징의 바람직한 실시예에 있어서, 상기 제 1 및 제 2 이벤트 신호는 외부에 구비되는 메모리 장치에 저장된 펌웨어로부터 발생되며, 상기 슬레이브로부터 데이터 수신시, 상기 펌웨어가 상기 프레임의 헤더로부터 전송된 프레임에 대한 응답 프레임을 전송할 필요가 있는지를 판별하거나, 또는 상기 펌웨어 사용자의 요구에 의해서 발생된다.
이 특징의 바람직한 실시예에 있어서, 상기 제어부는 유한 상태 머신으로 구비된다. 상기 제어부는 상기 전송 속도 데이터와 상기 전송 길이 데이터를 연속해서 전송할 경우, 상기 전송 속도 데이터를 미리 전송한다. 이 경우, 상기 제어부는 바로 직전에 전송된 프레임의 전송 속도와 동일한 전송 속도 데이터로 전송하는 것이 바람직하다.
이 특징의 바람직한 실시예에 있어서, 상기 제어부는 상기 이벤트 신호가 적어도 하나 발생되면, 해당 이벤트 신호에 응답해서 상기 전송 속도 데이터와 상기 전송 길이 데이터를 상기 슬레이브로 연속해서 전송하도록 제어하는 제 1의 제어 상태들 및 상기 전송 속도 데이터와 상기 전송 길이 데이터들 중 하나만 상기 슬레이브로 전송하도록 제어하는 제 2 또는 제 3의 제어 상태들을 포함한다.
이 때, 상기 제어부는 상기 전송 속도 데이터와 상기 전송 길이 데이터를 연속해서 전송하는 경우, 상기 타이머의 상기 지속 시간에 대응해서 상기 슬레이브의 선택하는 신호를 활성화시키고, 상기 전송 길이 데이터를 전송시, 상기 전송 길이 데이터를 바이트 단위의 데이터에서 마이크로 세컨드 단위의 데이터로 변환하여 전송하는 것이 바람직하다.
이 특징의 바람직한 실시예에 있어서, 상기 제어부는 상기 임계 시점을 조절하기 위한 하드웨어 인터럽트 발생 또는 소프트웨어 폴링 방식으로 상기 전송할 데이터의 프레임 전송 상태를 체크하도록 하는 소프트웨어로 구비될 수 있다.
이 특징의 바람직한 실시예에 있어서, 상기 데이터 전송 장치는 무선 랜용 전자 장치에 구비되는 것이 적합하다.
따라서 본 발명에 의하면, 하이브리드 형 데이터 전송 장치는 기본적으로 소프트웨어 제어 방식에 의해 동작하도록 준비 상태에 있다가 무선 랜 펌웨어에 의해 베이스밴드 프로세서로 전송 데이터의 전송 속도 데이터와 전송 길이 데이터를 기입하는 적어도 하나의 이벤트 신호를 입력받게 되면, 유한 상태 머신의 동작 수순에 따라 하드웨어 자동 제어 방식으로 동작한다. 이 때, 전송 속도 데이터와 전송 길이 데이터를 모두 전송시에 이들을 분리하고, 전송 속도 데이터는 미리 전송하는 셋 어헤드(Set-ahead) 기능을 이용한다
이하 본 발명의 실시예를 첨부된 도면에 의거하여 상세히 설명한다.
도 1은 본 발명에 따른 무선 랜용 전자 장치의 일부 구성을 도시한 블럭도이다.
도면을 참조하면, 상기 전자 장치(10)는 미디어 억세스 컨트롤러(Media Access Controller : MAC)(20)와 베이스밴드 프로세서(BaseBand Processor : BBP)(30) 및 외부 메모리 장치(External Memory)(40)를 포함한다. 상기 전자 장치(10)는 고속의 무선 랜 프로토콜을 이용하여 데이터 통신을 수행하는 예를 들어, PDA 등의 모바일 장치와, 무선 랜용 네트워크 카드 및 외장형 모뎀 등과 같은 박스(box) 형 어플리케이션 등이 있다.
상기 미디어 억세스 컨트롤러(MAC)(20)는 무선 랜용 데이터 통신에 적합한 디바이스로, 신규한 직렬 주변장치 인터페이스(Serial Perripheral Interface : SPI) 회로(100)를 구비한다.
상기 베이스밴드 프로세서(BBP)(30)는 예컨대, 상기 전자 장치(10)의 RF/IF 트랜시버(미도시됨)와 상기 미디어 억세스 컨트롤러(20) 사이에 구비되어 송수신되는 데이터를 변복조하여 출력한다.
그리고 상기 외부 메모리 장치(40)는 상기 미디어 억세스 컨트롤러(MAC)(20) 외부에 구비되며 상기 전자 장치(10)의 용도에 따른 펌웨어(firmware), 오퍼레이팅 시스템(OS) 및 응용 프로그램 등의 소프트웨어를 저장한다.
따라서 상기 미디어 억세스 컨트롤러(MAC)(20)는 무선 랜(WLAN) 환경에서 베이스밴드 프로세서(BBP)(30)와 상호 데이터 및 제어 신호를 전송하기 위한 데이터 패스(Data Path) 및 제어 신호 패스(Control Path)를 구비한다. 그리고 상기 미디어 억세스 컨트롤러(MAC)(20)는 외부 메모리(40)에 저장된 데이터 및 제어 신호들을 받아들여서 상기 전자 장치(10)의 펌웨어(firmware), 오퍼레이팅 시스템(OS) 및/또는 응용 프로그램 등의 처리 수순에 대응하는 제어 동작을 수행한다.
상기 데이터 패스는 상기 미디어 억세스 컨트롤러(MAC)(20)와 상기 베이스밴드 프로세서(BBP)(30) 간의 데이터 전송 경로로서, 데이터 전송량에 따라 비트 직렬(bit-serial) 방식 또는 바이트 병렬(byte-parallel) 방식 등으로 구분된다. 상기 제어 패스는 베이스밴드 프로세서(BBP)(30)에 구비되는 레지스터(미도시됨)를 독출, 기입하기 위한 경로로, 직렬 주변장치 인터페이스(SPI)나 IOM-2 인터페이스(ISDN Oriented Modular Interface) 또는 메모리 컨트롤러 인터페이스 등을 사용한다. 그런데 제어 패스를 통해 전송되는 정보는 일반적으로 레지스터의 초기화나 현재 상태를 점검하는 정보들이지만, 필요에 따라 매 전송 데이터마다 전달해야 하는 정보가 포함된다. 이러한 정보로는 전송할 프레임의 전송 속도 데이터(TX Rate)와 전송 데이터의 전송 길이 데이터(TX Length) 등이 있다.
상기 직렬 주변장치 인터페이스(SPI) 회로(100)는 본 발명에 따른 소프트웨어 제어 방식 및 하드웨어 자동 제어 방식으로 처리하는 하이브리드(hybrid) 형 인터페이스 장치이다. 상기 SPI 회로(100)는 무선 랜 환경에서 전송되는 프레임 간 의 임계 시점(critical timing)을 정확히 조절하기 위하여 하드웨어 자동 제어 방식으로 제어한다.
무선 랜 환경에서의 프레임 전송은 유선 랜 환경과 대비하여 채널 특성이 좋지 않기 때문에, 매 프레임마다 수신 확인용 승인(acknowledgment : ACK) 프레임을 전송해야 한다. 즉, 수신측 스테이션(station : STA)은 데이터가 정상적으로 수신되면, 승인(ACK) 프레임을 송신측 스테이션(STA)으로 전송하여 수신 상태의 정상 여부를 알려준다.
그런데 무선 랜 환경에서 데이터 수신 후, 승인(ACK) 프레임을 전송해야 하는데 사용되는 시간 간격(time interval)은 SIFS(Short Inter-Frame Space)로서 매우 짧은 간격이다. 시간 간격은 인터프레임 스페이스(Inter-Frame Space : IFS)라 칭하는, 전송되는 프레임들 사이의 시간 간격으로, 우선 순위에 의하여 프레임 간격이나 재전송 간격 등에 차이를 두어 제어한다. SIFS는 승인(ACK) 프레임, CTS(Clear To Send) 프레임 및 세그멘트된 데이터 프레임의 버스트(burst) 전송 등의 동작에 대응하여 즉각적인 응답을 하기 위하여 사용된다.
따라서 도 2에 도시된 바와 같이, SIFS의 짧은 간격 내에 전송 데이터의 전송 속도 데이터(TX Rate)와 전송 길이 데이터(TX Length)를 전달하고, 베이스밴드 프로세서를 워밍업(warm-up)시키는 동작은 매우 조절이 어려워 베이스밴드 프로세서의 워밍업 타이밍(BBP Warm-up)이 임계 시점을 지나치게 되는 경우가 빈번하다. 특히, 소프트웨어 제어 방식의 직렬 주변장치 인터페이스(SPI)를 이용하여 데이터 프레임(DATA Frame)과 승인 프레임(ACK Frame) 간의 SIFS 동안, 전송 데이터의 전송 속도 데이터(TX Rate)와 전송 길이 데이터(TX Length)를 전달하고 베이스밴드 프로세서를 워밍업(BBP Warm-up)하는 경우에는 SIFS의 임계 시간(Critical Time)을 정확히 맞출 수가 없다.
그 이유는 소프트웨어 제어 방식의 SPI는 데이터의 송수신 동작시 소프트웨어가 폴링(polling)하는 방식으로 매 동작을 제어하는데, 소프트웨어 제어 방식은 동작 시간에 대한 예측이 정확하지 못할 뿐만 아니라, 일반적으로 많은 시간이 소요된다. 또한 SPI는 저속의 통신에 적합한 인터페이스로 개발되어서 SPI 자체의 전송 속도가 낮기 때문이다.
따라서 본 발명의 하이브리드형 SPI 회로는 상술한 문제점들을 해결하기 위하여 다음의 2 가지 기능을 구비한다.
첫째, 전송 데이터의 전송 길이 데이터와 전송 속도 데이터를 제어하는 부분은 하드웨어적으로 자동 제어한다. 즉, 기존의 소프트웨어가 제어하는 부분을 유한 상태 머신으로 자동 제어함으로써, 시간 예측이 정확하지 못한 점을 해결한다.
둘째, 비록 하드웨어적로 제어한다고 할지라도 SPI 자체의 속도가 느리므로 데이터 프레임 수신 후에, 전송할 데이터의 전송 길이 데이터와 전송 속도 데이터를 전송하는 것은 프레임 간의 임계 시점을 정확히 맞출 수가 없다. 따라서 도 3에 도시된 바와 같이, 전송 데이터의 전송 길이 데이터와 전송 속도 데이터를 분리하여 전송 속도 데이터는 미리 전송하는 방식(이하 '셋 어헤드(Set-ahead)' 기능이라 한다)을 사용한다. 이 때, 셋 어헤드 기능은 전송 데이터의 전송 속도 데이터를 바로 직전 송신 프레임의 전송 속도 데이터와 동일한 전송 속도로 전송함으로써 통신 채널을 충분히 활용할 수 있다.
구체적으로 도 4는 도 1에 도시된 직렬 주변장치 인터페이스 회로의 상세한 구성을 도시한 블럭도이다.
도면을 참조하면, 상기 SPI 회로(100)는 신규한 SPI 컨트롤러(102)와, 유한 상태 머신(Finite State Machine : FSM)(130)과, 제 1 및 제 2 데이터 입력부(112, 114) 및 멀티플렉서(110)를 포함한다. 그리고 상기 SPI 회로(100)는 송수신 데이터 버퍼(116, 118)와, 데이터 쉬프터(122) 및 클럭 발생부(120)를 포함한다.
상기 SPI 회로(100)는 SPI의 전형적인 소프트웨어 제어 방식에서 필요한 기본 입출력 신호들 예컨대, 소프트웨어 제어 신호(Control_SW), SPI 클럭 신호(SPICLK), MISO(Master In Slave Out), MOSI(Master Out Slave In) 및 SPI 칩선택 신호(SPICS) 등을 포함한다. 예를 들어, SPI 회로(100)는 마스터(master)인 미디어 억세스 컨트롤러(20)와, 슬레이브(slave)인 베이스밴드 프로세서(30) 간의 데이터 통신시, SPI 클럭 신호(SPICLK)가 마스터 모드(master mode)에서는 출력용 클럭 신호로, 슬레이브 모드(slave mode)에서는 입력용 클럭 신호로 동작된다.
또한 상기 SPI 회로(100)는 본 발명에 따른 하드웨어 자동 제어 방식에 의해서 동작하기 위하여, 기본적으로 필요한 상술한 입출력 신호 외에도 외부 메모리 장치(40)에 저장된 무선 랜 펌웨어로부터 전송 속도 데이터와, 전송 데이터의 전송 길이 데이터를 전송하는 제 1 및 제 2 데이터 신호(TX Rate, TX Length)와, 이들을 베이스밴드 프로세서(30)에 전송하도록 하는 제 1 및 제 2 이벤트 신호들(ES_TXRate, ES_TXLength)을 포함한다.
상기 제 1 데이터 입력부(112)는 외부 메모리(40)로부터 전송 데이터의 전송 속도 데이터(TX Rate)를 받아서 저장하고, 전송 속도 데이터(TX Rate)를 전송하기 위한 제 1 이벤트 신호(ES_TXRate)가 활성화되면, 상기 유한 상태 머신(130)의 제어를 받아서 상기 멀티플렉서(110)로 출력한다.
상기 제 2 데이터 입력부(114)는 외부 메모리(40)로부터 전송 데이터의 전송 길이 데이터(TX Length)를 받아서 저장하고, 전송 길이 데이터(TX Length)를 전송하기 위한 제 2 이벤트 신호(ES_TXLength)가 활성화되면, 상기 유한 상태 머신(130)의 제어를 받아서 상기 멀티플렉서(110)로 출력한다.
상기 멀티플렉서(110)는 펌웨어로부터 제 1 및 제 2 이벤트 신호들(ES_TXRate, ES_TXLength)을 받아서 소프트웨어 제어 신호(Control_SW)와, 제 1 및 제 2 데이터(TX Rate, TX Length)들 중에 해당 이벤트 신호에 적합한 데이터를 상기 SPI 컨트롤러(102)로 출력한다.
상기 SPI 컨트롤러(102)는 내부에 제어 레지스터(104)와, 타이머(106) 및 데이터 변환부(108)를 구비한다. 상기 제어 레지스터(102)는 SPI 인에이블, SPI 마스터/슬레이브 모드 선택, 클럭 극성(polarity), 클럭 위상(phase), 클럭 속도, 인터럽트 인에이블, 전송 종료 등의 값들을 설정하는 플래그들을 구비한다. 상기 타이머(106)는 전송될 프레임들 간의 적정의 지연 구간(duration)을 설정하기 위하여 시간을 계산한다. 따라서 전송 속도(TX Rate)와 전송 데이터의 전송 길이 데이터(TX Length)를 연속해서 전송할 경우, 전송 속도 데이터(TX Rate)와 전송 데이터의 전송 길이 데이터(TX Length)의 전송 사이에 SPI 칩선택 신호(SPICS)를 일정 시간 로직 하이(high) 레벨로 유지해야 하므로 타이머(106)를 이용하여 베이스밴드 프로세서(30)와 연계 동작이 이루어지도록 지연 구간을 설정한다. 그리고 상기 데이터 변환부(108)는 데이터 량을 시간 단위로 변환하는 즉, 바이트 단위의 전송 길이 데이터(TX Length)를 마이크로세컨드(microsecond) 단위로 데이터 변환한다.
상기 유한 상태 머신(130)은 하드웨어 자동 제어 방식으로 구비되며, 본 발명에 의해서 구현되는 셋 어헤드(Set-ahead) 기능을 처리한다. 상기 유한 상태 머신(130)의 제어 동작에 대해서는 다음에 도 5를 참조하여 구체적으로 설명한다.
상기 수신 데이터 버퍼(116)는 상기 베이스밴드 프로세서(30)로부터 전송된 데이터를 상기 데이터 쉬프터(122)를 통해 받아서 상기 SPI 컨트롤러(102)로 출력한다.
상기 송신 데이터 버퍼(118)는 상기 SPI 컨트롤러(102)로부터 전송할 데이터를 받아서 상기 데이터 쉬프터(122)로 출력한다.
상기 클럭 발생부(120)는 상기 SPI 컨트롤러(102)의 제어를 받아서 SPI 데이터 전송을 위한 동기 신호인 SPI 클럭 신호(SPICLK)를 발생한다.
그리고 상기 데이터 쉬프터(122)는 상기 베이스밴드 프로세서(30)로부터 전송된 데이터를 직렬로 받아서 이를 쉬프트하여 상기 수신 데이터 버퍼(116)로 출력하고, 상기 송신 데이터 버퍼(118)로부터 전송할 데이터를 직렬로 받아서 쉬프트하여 상기 베이스밴드 프로세서(30)로 전송한다.
따라서 상기 SPI 회로(100)는 상기 SPI 컨트롤러(102)의 제어 레지스터(104)에 데이터 값이 기입되면, 클럭 발생부(120)로부터 SPI 클럭 신호(SPICLK)를 발성 하여 데이터 쉬프터(122)를 통해 MOSI 단자로 데이터가 출력되어 베이스밴드 프로세서(30)로 전송된다. 하나의 바이트가 모두 쉬프트되고 나면 클럭 발생부(120)는 동작을 정지하고 제어 레지스터(104)의 전송 종료 플래그가 셋트된다.
또한, 상기 SPI 회로(100)는 프레임 수신시, 펌웨어가 프레임 헤더(header)에 대해 응답을 해야할 필요가 있는지를 판별하여 이벤트 신호들(ES_TXRate, ES_TXLength)를 발생시키면, 수신 프레임의 프레임 종류를 디코딩하여 셋 어헤드 기능(Set-ahead)을 수행한다. 뿐만 아니라, 프레임 전송 등과 같이 사용자의 요구에 따른 이벤트가 발생되면, 펌웨어는 이를 판별하여 이벤트 신호들(ES_TXRate, ES_TXLength)을 활성화하고, 이에 응답해서 상기 SPI 회로(100)는 해당 이벤트 신호에 따른 제어 동작을 수행한다.
상술한 바와 같이, 본 발명에서 제안하는 하이브리드 형 SPI 회로(100)는 2 가지 방식 즉, 소프트웨어 제어 방식과, 하드웨어 자동 제어 방식에 의해 동작된다.
우선 일반적으로 사용되는 소프트웨어 제어 방식에 의해 하이브리드 형 SPI가 동작할 경우에는 기존 SPI 회로와 동일하게 동작한다.
즉, 소프트웨어 제어 방식에 의한 SPI 회로(100)의 직렬 통신 제어 수순은 SPI 칩선택 신호(SPICS)를 로직 로우(low) 레벨로 활성화시킨다. SPI 컨트롤러(102)의 제어 레지스터(104)를 설정한다. 이는 SPI 칩선택 신호(SPICS)를 로직 로우 레벨로 활성화시켜 직렬 통신을 수행할 슬레이브를 결정하고, 제어 레지스터(104)를 설정함으로써, SPI 클럭 신호(SPICS)의 극성, 위상 등의 특성과, 송수 신하는 데이터 량 등을 결정한다.
이어서 송신 데이터 버퍼(118)에 전송할 데이터를 기입하고 데이터 쉬프터(122)를 통해 베이스밴드 프로세서(30)와 SPI 직렬 통신을 수행한다. 송신 데이터 버퍼(118)에 전송할 데이터를 기입하면 하이브리드 형 SPI 회로(100)는 마스터로서 동작되며, 슬레이브인 베이스밴드 프로세서(30)와 SPI 클럭 신호(SPICS)에 동기되어 직렬 통신을 수행한다.
끝으로, 데이터 전송이 완료되는 시점에서 SPI 칩선택 신호(SPICS)를 로직 하이 레벨로 비활성화시켜서 전송을 완료시킨다. 그러나 소프트웨어 제어 방식의 SPI는 정확한 동작 시간을 예측하기 어려우므로 완료되는 시점을 알기 위하여 하드웨어 인터럽트를 사용하거나 소프트웨어 폴링 방식으로 항상 전송 완료 여부를 체크해야 한다.
또한, 하드웨어 자동 제어 방식으로 하이브리드 형 SPI 회로(100)가 동작하는 경우에는 무선 랜 펌웨어가 베이스밴드 프로세서(30)에 전송할 데이터의 전송 길이 데이터(TX Length)와 전송 속도 데이터(TX Rate)를 기입하기 위한 제 1 및 제 2 이벤트 신호들(ES_TXRate, ES_TXLength)을 받아서 베이스밴드 프로세서(30)와 직렬 통신을 수행한다.
그리고 하이브리드 형 SPI 회로(100)가 소프트웨어 제어 방식으로 동작하는지 하드웨어 자동 제어 방식으로 동작하는지를 판별하여 하드웨어 자동 제어 방식으로 동작하는 경우, SPI 클럭 신호(SPICLK)의 특성과 전송하는 데이터의 길이 등을 결정하는 내부 제어 레지스터(104)에 설정된 값에 대응하여 전송할 데이터를 베 이스밴드 프로세서(30)에 적합한 베이스밴드 데이터로 재구성하여 전송한다.
따라서 하이브리드 형 SPI 회로(100)는 기본적으로 소프트웨어 제어 방식에 의해 동작하도록 준비 상태에 있다가 무선 랜 펌웨어에 의해 베이스밴드 프로세서(30)로 전송 데이터의 전송 길이 데이터(TX Length) 또는 전송 속도 데이터(TX Rate)를 기입하는 적어도 하나의 이벤트 신호(ES_TXRate, ES_TXLength)가 활성화되면, 유한 상태 머신(130)의 동작 수순에 따라 하드웨어 자동 제어 방식으로 동작한다.
상술한 바와 같이, 무선 랜 환경에서 베이스밴드 프로세서를 워밍업하기 위한 SPI의 동작이 임계 시점에 놓이면, 정확한 동작 시간을 예측하여 임계 시점을 만족시키기 위하여 하드웨어 자동 제어 방식에 의해서도 동작하는 하이브리드 형 SPI를 구현함으로써, 프레임 간의 임계 시점을 정확히 조절할 수 있다.
계속해서 도 5는 도 4에 도시된 유한 상태 머신의 하드웨어 자동 동작 제어 방식을 처리하기 위한 상태도이다.
도면을 참조하면, 상기 유한 상태 머신(130)은 대기 상태에서 전송 데이터의 전송 길이 데이터(TX Length)와 전송 속도 데이터(TX Rate)를 전송하기 위한 이벤트 신호들(ES_TXRate, ES_TXLength) 중 적어도 하나가 활성화되면, 해당 이벤트 신호에 응답해서 두 데이터를 연속해서 또는 둘 중 하나만 베이스밴드 프로세서(30)로 전송한다.
즉, 대기 상태(S0)에서 전송 속도 데이터(TX Rate)와 전송 데이터의 전송 길이 데이터(TX Length)를 모두 전송하거나 전송 속도 데이터(TX Rate) 만을 전송하기 위해서 상태 S1으로 상태 변환된다.
상태 S1에서 전송 속도 데이터(TX Rate)를 베이스밴드 프로세서(30)로 전송하기 위하여 SPI 칩선택 신호(SPICS)를 활성화시킨다. 상태 S2에서 제어 레지스터(104)의 값을 설정하고, 상태 S3으로 변환한다. 상태 S3에서는 전송할 데이터를 베이스밴드 프로세서(30)와 직렬 통신을 수행할 수 있도록 재구성한다.
이 때, 전송 속도 데이터(TX Rate)는 도 6a에 도시된 바와 같이, 베이스밴드 프로세서(30)와의 직렬 통신 프로토콜에 따라 재구성된다. 전송 속도 데이터(TX Rate)는 MOSI를 통해 출력되며, MOSI 구성 값들 중에 칩 어드레스(chip address), 기입/독출(R/W), 자동 증가(Auto Increment : AI), 메모리 어드레스 포인터(Memory Address Pointer : MAP)들은 SPI에 의해 정해진 값으로 설정되지만, 유연성을 높이기 위하여 레지스터 프로그래밍 가능하도록 구성한다. 그리고 전송 속도 데이터(TX Rate)의 상위 4 비트는 무선 랜 펌웨어에 의해 입력된 값을 그대로 사용하며, 하위 4 비트는 데이터의 길이를 8 비트로 맞추기 위하여 임의의 값으로 구성하는 더미(Dummy) 비트들로 재구성하여 데이터 송수신에 아무런 영향을 주지 않도록 한다.
따라서 전송 속도 데이터(TX Rate)를 베이스밴드 프로세서(30)로 전송하기 위하여 상태 S1에서 상태 S5로 상태 변환된다. 다시 도 5를 참조하면, 상태 S4에서 SPI 데이터 전송이 완료되면 상태 S5로 상태 변환하여 SPI 칩선택 신호(SPICS)를 비활성화시킨다. 이어서 전송 데이터의 전송 길이 데이터(TX Length)의 전송 여부에 따라 상태 S0로 변환하여 대기 상태를 유지하거나 상태 S6으로 변환하여 전송 데이터의 전송 길이 데이터(TX Length)를 전송하기 위한 지속 시간을 유지한다.
상태 S6는 전송 속도 데이터(TX Rate)와 전송 데이터의 전송 길이 데이터(TX Length)를 연속해서 전송하는 경우, 즉 SPI 회로(100)는 베이스밴드 프로세서(30)와 2 회의 직렬 통신이 수행될 때만 필요한 상태이다. 왜냐하면, 베이스밴드 프로세서(30)의 직렬 통신 프로토콜에 의하면 직렬 통신 사이에는 SPI 칩선택 신호(SPICS)가 일정 시간 동안 로직 하이 레벨을 유지해야 하기 때문이다. 따라서 도 4에 도시된 바와 같이, 타이머(106)를 하드웨어로 구비하여 프레임 간의 지속 시간(duration) 영역에 대응해서 SPI 칩선택 신호(SPICS)를 로직 하이 레벨로 유지되도록 일정 시간을 카운트한다.
그리고 상기 유한 상태 머신(130)은 상태 S0 또는 상태 S6에서 전송 데이터의 전송 길이 데이터(TX Length)를 전송하기 위하여 상태 S7로 상태 변환한다. 상태 S7에서 전송 데이터의 전송 길이 데이터(TX Length)를 전송할 수 있도록 SPI 칩선택 신호(SPICS)를 활성화시키고 상태 S8로 상태 변환한다. 상태 S8에서는 정해진 값대로 SPI 내부 제어 레지스터(104)를 설정한다. 이어서 상태 S9에서 전송 데이터의 전송 길이 데이터(TX Length)를 바이트(byte) 단위의 데이터에서 마이크로 세컨드(micro second) 단위의 데이터로 변환한다. 이는 무선 랜 펌웨어로부터 입력된 전송 데이터의 전송 길이 데이터(TX Length)는 바이트 단위이고, 베이스밴드 프로세서(30)로 전송하기 위한 데이터는 마이크로 세컨드 단위로 표현되어야 하기 때문이다. 따라서 유한 상태 머신(130)은 데이터 변환부(108)에서 전송 데이터의 전송 길이 데이터(TX Length)를 바이트 단위에서 마이크로 세컨드 단위로 변환하도록 한다.
상태 S10에서 SPI 전송 데이터를 베이스밴드 프로세서(30)가 직렬 통신 프로토콜에 의해 인식되도록 재구성한다. 재구성된 전송 데이터의 전송 길이 데이터(TX Length)는 도 6b에 도시된 바와 같이, 데이터 구성 값들 중 칩 어드레스, 기입/독출, 자동 증가, 메모리 어드레스 포인터 값들은 이미 정해진 값들로 레지스터 프로그래머블 가능하도록 하고, 전송 길이 데이터(TX Length)는 무선 랜 펌웨어로부터 입력된 바이트 단위의 전송 데이터의 전송 길이 데이터 값을 마이크로 세컨드 단위로 변환된 데이터(DATA1 ~ DATA3)를 이용하여 재구성한다.
그리고 상태 S11에서 재구성된 SPI 데이터를 전송한다. 이어서 상태 S12에서 SPI 칩선택 신호(SPICS)를 비활성하고, 상태 S0로 변환하여 대기 상태를 유지한다.
따라서 유한 상태 머신(130)을 이용하여 정해진 동작 수순에 의해 미디어 억세스 컨트롤러(20)와 베이스밴드 프로세서(30) 간에 직렬 데이터 통신이 수행된다.
상술한 바와 같이, 직렬 데이터 통신 인터페이스를 이용한 데이터 전송시, 마스터인 MAC 컨트롤러가 수신 프레임의 헤더를 보고 SIFS 이전에 전송 속도 데이터를 슬레이브인 베이스밴드 프로세서로 전송한다. 따라서, SIFS 구간 내에 전송 길이 정보를 베이스밴드 프로세서로 전송하고, 베이스밴드 프로세서가 워밍업될 수 있다.
또한 상술한 바와 같이, 직렬 데이터 전송 장치를 소프트웨어 제어 방식 및 하드웨어 자동 제어 방식의 하이브리드 형으로 구비하여, 하드웨어 자동 제어 방식에 의해 데이터 전송 장치의 정확한 동작 시간이 예측 가능하게 되고, 전송 속도 데이터와 전송 길이 데이터 전송시, 미리 전송 속도 데이터를 전송함으로써, 짧은 인터프레임 시간 동안에 임계 시점을 정확히 조절할 수 있다. 즉, 전송 속도 데이터의 전송 시기를 앞당겨서 ACK 프레임 이전에 전송 속도 데이터 및 전송 길이 데이터를 슬레이브로 전송하고, 슬레이브의 워밍업까지 완전하게 수행함으로써 고속의 전송 시스템의 안정된 동작을 보장할 수 있다. 그 결과 무선 랜 환경에서의 직렬 주변장치 인터페이스를 이용하여 고속의 직렬 통신을 이룰 수 있다.

Claims (22)

  1. 데이터 전송 장치의 직렬 주변 장치 인터페이스 회로에 있어서:
    슬레이브로 전송할 데이터에 대한 전송 속도 데이터 및 전송 길이 데이터를 받아들이는 데이터 입력부와;
    제 1 및 제 2 이벤트 신호들에 응답해서 상기 데이터 입력부로부터의 상기 전송 속도 데이터 및 상기 전송 길이 데이터를 선택적으로 출력하는 선택부와;
    상기 선택부로부터 출력되는 상기 전송 데이터가 직렬 데이터 통신 인터페이스를 통해 상기 슬레이브로 전송되도록 제어하는 컨트롤러 및;
    상기 제 1 및 제 2 이번트 신호들에 응답해서 상기 전송 속도 데이터 및 전송 길이 데이터가 상기 슬레이브로 전송되도록 상기 데이터 입력부 및 상기 컨트롤러를 제어하는 제어부를 포함하는 것을 특징으로 하는 데이터 전송 장치의 직렬 주변 장치 인터페이스 회로.
  2. 제 1 항에 있어서,
    상기 데이터 입력부는;
    상기 전송 속도 데이터를 받아들이는 제 1 데이터 입력부; 및
    상기 전송 길이 데이터를 받아들이는 제 2 전송 데이터 입력부를 포함하되,
    상기 제 1 및 제 2 데이터 입력부들은 상기 제 1 및 제 2 이벤트 신호들에 응답하는 상기 제어부의 제어에 따라서 입력된 데이터를 상기 선택부로 출력하는 것을 특징으로 하는 데이터 전송 장치의 직렬 주변 장치 인터페이스 회로.
  3. 제 1 항에 있어서,
    상기 선택부는 멀티플렉서로 구비되는 것을 특징으로 하는 데이터 전송 장치의 직렬 주변 장치 인터페이스 회로.
  4. 제 1 항에 있어서,
    상기 컨트롤러는,
    직렬 데이터 통신 인터페이스를 위한 정보들을 설정하는 다수의 플래그들을 구비하는 제어 레지스터와;
    상기 전송 속도 데이터와 상기 전송 길이 데이터를 연속해서 전송할 경우, 상기 제어부의 제어를 받아서 상기 슬레이브와 연계 동작이 이루어지도록 상기 데이터들 간의 적정의 지속 시간(duration)을 설정하기 위한 타이머; 및
    상기 제어부의 제어를 받아서 상기 전송 길이 데이터를 상기 슬레이브의 데이터로 변환하는 데이터 변환부를 구비하는 것을 특징으로 하는 데이터 전송 장치의 직렬 주변 장치 인터페이스 회로.
  5. 제 4 항에 있어서,
    상기 데이터 변환부는 데이터 량을 시간 단위의 데이터로 변환하는 것을 특징으로 하는 데이터 전송 장치의 직렬 주변 장치 인터페이스 회로.
  6. 제 1 항 또는 제 2 항에 있어서,
    상기 제 1 및 제 2 이벤트 신호들은 외부에 구비되는 메모리 장치에 저장된 펌웨어로부터 발생되는 것을 특징으로 하는 데이터 전송 장치의 직렬 주변 장치 인터페이스 회로.
  7. 제 6 항에 있어서,
    상기 제 1 및 제 2 이벤트 신호들은,
    상기 슬레이브로부터 데이터 수신시, 상기 펌웨어가 프레임의 헤더(header)에 대한 응답 프레임을 전송할 필요가 있을 때 발생되는 것을 특징으로 하는 데이터 전송 장치의 직렬 주변 장치 인터페이스 회로.
  8. 제 4 항에 있어서,
    상기 제어부는 유한 상태 머신으로 구비되는 것을 특징으로 하는 데이터 전송 장치의 직렬 주변 장치 인터페이스 회로.
  9. 삭제
  10. 제 1 항에 있어서,
    상기 전송 속도 데이터는 이전 프레임의 전송 속도와 동일한 전송 속도로 전송되는 것을 특징으로 하는 데이터 전송 장치의 직렬 주변 장치 인터페이스 회로.
  11. 제 8 항에 있어서,
    상기 제어부는;
    상기 제 1 및 제 2 이벤트 신호들에 응답해서 상기 전송 속도 데이터와 상기 전송 길이 데이터를 상기 슬레이브로 연속해서 전송하도록 제어하는 제 1의 제어 상태(state)들과;
    상기 제 1 및 제 2 이벤트 신호들에 응답해서 상기 전송 속도 데이터만 상기 슬레이브로 전송되도록 제어하는 제 2 제어 상태들; 그리고
    상기 제 1 및 제 2 이벤트 신호들에 응답해서 상기 전송 길이 데이터만 상기 슬레이브로 전송되도록 제어하는 제 2 또는 제 3의 제어 상태들을 포함하는 것을 특징으로 하는 데이터 전송 장치의 직렬 주변 장치 인터페이스 회로.
  12. 제 11 항에 있어서,
    상기 제 1의 제어 상태들은,
    상기 타이머의 상기 지속 시간(duration)에 대응해서 상기 슬레이브를 선택하는 신호를 활성화시키는 것을 특징으로 하는 데이터 전송 장치의 직렬 주변 장치 인터페이스 회로.
  13. 제 11 항에 있어서,
    상기 제 3의 제어 상태들은,
    상기 전송 길이 데이터를 바이트(byte) 단위의 데이터에서 마이크로 세컨드(micro second) 단위의 데이터로 변환하여 전송하는 것을 특징으로 하는 데이터 전송 장치의 직렬 주변 장치 인터페이스 회로.
  14. 제 1 항에 있어서,
    상기 제어부는;
    프레임들 사이의 임계 시점을 조절하기 위한 하드웨어 인터럽트 발생 또는 소프트웨어 폴링 방식으로 상기 전송할 데이터의 프레임 전송 상태를 체크하도록 하는 소프트웨어로 구비되는 것을 특징으로 하는 데이터 전송 장치의 직렬 주변 장치 인터페이스 회로.
  15. 제 1 항에 있어서,
    상기 데이터 전송 장치는 무선 랜(Wireless LAN)용 전자 장치인 것을 특징으로 하는 데이터 전송 장치의 직렬 주변 장치 인터페이스 회로.
  16. 수신 프레임의 헤더에 근거해서 제 1 및 제 2 이벤트 신호들을 활성화하는 단계; 및
    마스터가 상기 제 1 및 제 2 이벤트 신호들에 응답해서 전송 속도 데이터 및/또는 전송 길이 데이터를 직렬 주변 장치 인터페이스(SPI)를 통하여 슬래이브로 전송하는 단계를 포함하는 직렬 주변 장치 인터페이스 동작 방법.
  17. 제 16 항에 있어서,
    상기 전송 단계는,
    상기 제 1 및 제 2 이벤트 신호들이 모두 활성화될 때 상기 마스터가 상기 전송 속도 데이터 및 상기 전송 길이 데이터를 순차적으로 상기 슬래이브로 전송하는 단계를 포함하는 직렬 주변 장치 인터페이스 동작 방법.
  18. 제 17 항에 있어서,
    상기 전송 단계는,
    상기 제 1 이벤트 신호만 활성화될 때 상기 마스터가 상기 전송 속도 데이터를 상기 슬래이브로 전송하는 단계를 포함하는 직렬 주변 장치 인터페이스 동작 방법.
  19. 제 18 항에 있어서,
    상기 제 1 및 제 2 이벤트 신호들 중 어느 하나가 활성화될 때 직렬 주변 장치 인터페이스(SPI) 선택 신호를 활성화하는 단계를 더 포함하는 직렬 주변 장치 인터페이스 동작 방법.
  20. 제 19 항에 있어서,
    상기 전송 속도 데이터 및/또는 상기 전송 길이 데이터의 전송이 완료되었을 때 상기 직렬 주변 장치 인터페이스(SPI) 선택 신호를 비활성화하는 단계를 더 포함하는 직렬 주변 장치 인터페이스 동작 방법.
  21. 제 20 항에 있어서,
    상기 전송 속도 데이터 전송 단계는,
    상기 전송 속도 데이터를 상기 직렬 주변 장치 인터페이스(SPI)에 적합한 데이터로 재구성하는 단계를 포함하는 직렬 주변 장치 인터페이스 동작 방법.
  22. 제 20 항에 있어서,
    상기 전송 길이 데이터 전송 단계는,
    상기 전송 길이 데이터를 바이트 단위에서 시간 단위로 변환하는 단계를 포함하는 직렬 주변 장치 인터페이스 동작 방법.
KR20030012069A 2003-02-26 2003-02-26 고속의 무선 통신에 적합한 하이브리드형 직렬 주변 장치 인터페이스 회로 및 그 방법 KR100614638B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR20030012069A KR100614638B1 (ko) 2003-02-26 2003-02-26 고속의 무선 통신에 적합한 하이브리드형 직렬 주변 장치 인터페이스 회로 및 그 방법
TW93104539A TWI257787B (en) 2003-02-26 2004-02-24 Hybrid-type data transmission apparatus and method suitable for high-performance wireless LAN
JP2004051256A JP4318566B2 (ja) 2003-02-26 2004-02-26 高速の無線通信に適するハイブリット型データ伝送装置及びその方法
CN200410038775A CN100592730C (zh) 2003-02-26 2004-02-26 适用于高性能无线局域网的混合式数据传输装置和方法
US10/787,671 US7453833B2 (en) 2003-02-26 2004-02-26 Hybrid-type data transmission apparatus and method suitable for high-performance wireless LAN

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR20030012069A KR100614638B1 (ko) 2003-02-26 2003-02-26 고속의 무선 통신에 적합한 하이브리드형 직렬 주변 장치 인터페이스 회로 및 그 방법

Publications (2)

Publication Number Publication Date
KR20040076730A KR20040076730A (ko) 2004-09-03
KR100614638B1 true KR100614638B1 (ko) 2006-08-23

Family

ID=32923749

Family Applications (1)

Application Number Title Priority Date Filing Date
KR20030012069A KR100614638B1 (ko) 2003-02-26 2003-02-26 고속의 무선 통신에 적합한 하이브리드형 직렬 주변 장치 인터페이스 회로 및 그 방법

Country Status (5)

Country Link
US (1) US7453833B2 (ko)
JP (1) JP4318566B2 (ko)
KR (1) KR100614638B1 (ko)
CN (1) CN100592730C (ko)
TW (1) TWI257787B (ko)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005538642A (ja) * 2002-09-10 2005-12-15 コーニンクレッカ　フィリップス　エレクトロニクス　エヌ　ヴィ Ｏｆｄｍ無線通信システムにおける送信電力の最適化
US8234399B2 (en) * 2003-05-29 2012-07-31 Seagate Technology Llc Method and apparatus for automatic phy calibration based on negotiated link speed
US20050215248A1 (en) * 2004-03-23 2005-09-29 Texas Instruments Incorporated Method and system of communication between a master device and a slave device
MX2007001682A (es) * 2004-08-12 2007-04-23 Samsung Electronics Co Ltd Metodo y aparato de transmision de cuadro ack.
TWI287375B (en) * 2004-11-23 2007-09-21 Inst Information Industry Parallel transmission method and the system of a wireless local area network
US7917173B2 (en) * 2006-06-13 2011-03-29 Pixart Imaging Inc. Multimedia data communication method and system
US8060681B2 (en) * 2007-11-27 2011-11-15 Microsoft Corporation Interface protocol and API for a wireless transceiver
CN102598518B (zh) * 2009-10-14 2014-09-03 日本电气株式会社 无线电通信设备和其中的rf-bb间状态控制方法
US8510487B2 (en) * 2010-02-11 2013-08-13 Silicon Image, Inc. Hybrid interface for serial and parallel communication
KR20120055034A (ko) * 2010-11-22 2012-05-31 삼성전자주식회사 휴대용 단말기에서 에스피아이를 이용한 주변 기기 연결 장치 및 데이터 전송 방법
US9071243B2 (en) 2011-06-30 2015-06-30 Silicon Image, Inc. Single ended configurable multi-mode driver
US8760188B2 (en) 2011-06-30 2014-06-24 Silicon Image, Inc. Configurable multi-dimensional driver and receiver
CN102508799B (zh) * 2011-11-30 2014-12-24 北京宏思电子技术有限责任公司 自动控制方法、系统及usb设备
CN104253900B (zh) * 2013-06-28 2017-03-15 展讯通信（上海）有限公司 智能手机及其数据传输方法及系统
CN103744814B (zh) * 2014-01-06 2017-01-11 深圳市芯海科技有限公司 一种通过两线实现高速通信方法
CN104597817A (zh) * 2015-01-12 2015-05-06 北京慧物科联科技有限公司 多通道数字传感器并行采集系统
US9829913B2 (en) * 2015-06-02 2017-11-28 Goodrich Corporation System and method of realignment of read data by SPI controller
KR101925912B1 (ko) * 2016-12-19 2018-12-06 주식회사 엘지유플러스 패킷 처리 방법 및 장치
US11301414B1 (en) * 2019-12-19 2022-04-12 Cadence Design Systems, Inc. Systems and methods for communicating with clients with non-deterministic response delay over a communication interface

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4509164A (en) * 1981-11-30 1985-04-02 Queen's University At Kingston Microprocessor based digital to digital converting dataset
US6334219B1 (en) * 1994-09-26 2001-12-25 Adc Telecommunications Inc. Channel selection for a hybrid fiber coax network
KR100230375B1 (ko) 1996-10-10 1999-11-15 윤종용 직렬 데이터 통신 시스템
JP2005538642A (ja) * 2002-09-10 2005-12-15 コーニンクレッカ　フィリップス　エレクトロニクス　エヌ　ヴィ Ｏｆｄｍ無線通信システムにおける送信電力の最適化
US7263105B2 (en) * 2002-12-18 2007-08-28 Intel Corporation WLAN device and method for interfacing between a MAC sublayer and a physical layer

Also Published As

Publication number Publication date
JP2004260831A (ja) 2004-09-16
CN100592730C (zh) 2010-02-24
KR20040076730A (ko) 2004-09-03
TWI257787B (en) 2006-07-01
TW200420034A (en) 2004-10-01
US7453833B2 (en) 2008-11-18
US20040174831A1 (en) 2004-09-09
CN1538703A (zh) 2004-10-20
JP4318566B2 (ja) 2009-08-26

Similar Documents

Publication Publication Date Title
KR100614638B1 (ko) 고속의 무선 통신에 적합한 하이브리드형 직렬 주변 장치 인터페이스 회로 및 그 방법
US8694710B2 (en) Conversion of a two-wire bus into a single-wire bus
US6625472B1 (en) Apparatus and method for connecting a cellular telephone to a universal serial bus
US20150220472A1 (en) Increasing throughput on multi-wire and multi-lane interfaces
JP2002319948A (ja) ２重モード無線データ通信
EP2540135A1 (en) Scalable digrf architecture
US7231467B2 (en) Method and apparatus for providing an inter integrated circuit interface with an expanded address range and efficient priority-based data throughput
US20240330233A1 (en) Communication device, communication system, and communication method
US7421527B2 (en) Transmission apparatus and transmission method
CA2808595C (en) A packet structure for a mobile display digital interface
JP2006304011A (ja) インタフェース回路
CN117640783B (zh) 一种数据传输方法、系统、电子设备以及可读介质
EP1525722B1 (en) Packet signal processing architecture
JP5661702B2 (ja) 電子システム及び通信制御方法
KR100361511B1 (ko) 다기능 직렬 통신 인터페이스 장치
EP4123911A1 (en) Communication device, communication system, and communication method
JP2004334551A (ja) シリアル通信システム及びシリアル通信用ローカル端末
KR100295683B1 (ko) 인터아이씨의 제너럴콜 어크날리지장치및 방법
KR100427764B1 (ko) 서로 다른 데이터 버스를 가지는 디바이스들의 정합 장치
CN102025788A (zh) 通信装置、通信方法和通信系统
CN118069556A (zh) 软件模拟实现uart通信的方法
CN117785773A (zh) 一种串行通信接口协议
KR100387131B1 (ko) 비동기 전송 모드 교환기 내에서 셀 정합 방법 및 장치
KR100962306B1 (ko) 임베디드 시스템의 양방향 데이터 통신장치 및 그 방법
JPH1093633A (ja) 符号化パルスを使用するパケットスイッチング・変調フレームチャネル装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120801

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20130731

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20140731

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20160801

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20180731

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20190731

Year of fee payment: 14