CN103631743B - 通过串行通信发送和接收数据的电子系统和通信控制方法 - Google Patents

通过串行通信发送和接收数据的电子系统和通信控制方法 Download PDF

Info

Publication number
CN103631743B
CN103631743B CN201310363079.XA CN201310363079A CN103631743B CN 103631743 B CN103631743 B CN 103631743B CN 201310363079 A CN201310363079 A CN 201310363079A CN 103631743 B CN103631743 B CN 103631743B
Authority
CN
China
Prior art keywords
equipment
communication
speed
packet
communication equipment
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201310363079.XA
Other languages
English (en)
Other versions
CN103631743A (zh
Inventor
黒木谦治
高桥圭太
山本悟
早川琢哉
木村邦恭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Publication of CN103631743A publication Critical patent/CN103631743A/zh
Application granted granted Critical
Publication of CN103631743B publication Critical patent/CN103631743B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/44—Arrangements for executing specific programs
    • G06F9/4401—Bootstrapping
    • G06F9/4411—Configuring for operating with peripheral devices; Loading of device drivers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/382—Information transfer, e.g. on bus using universal interface adapter
    • G06F13/385—Information transfer, e.g. on bus using universal interface adapter for adaptation of a particular data processing system to different peripheral devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4004—Coupling between buses
    • G06F13/4027—Coupling between buses using bus bridges
    • G06F13/4045—Coupling between buses using bus bridges where the bus bridge performs an extender function
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4247—Bus transfer protocol, e.g. handshake; Synchronisation on a daisy chain bus
    • G06F13/426—Bus transfer protocol, e.g. handshake; Synchronisation on a daisy chain bus using an embedded synchronisation, e.g. Firewire bus, Fibre Channel bus, SSA bus
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
    • H04L7/027—Speed or phase control by the received code signals, the signals containing no special synchronisation information extracting the synchronising or clock signal from the received signal spectrum, e.g. by using a resonant or bandpass circuit
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L5/00—Arrangements affording multiple use of the transmission path
    • H04L5/14—Two-way operation using the same type of signal, i.e. duplex
    • H04L5/1423—Two-way operation using the same type of signal, i.e. duplex for simultaneous baseband signals
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
    • H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Software Systems (AREA)
  • Computer Hardware Design (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Computer Security & Cryptography (AREA)
  • Communication Control (AREA)
  • Information Transfer Systems (AREA)

Abstract

本发明涉及通过串行通信发送和接收数据的电子系统和通信控制方法。提供了能够在串联的多个电子设备之间动态地切换通信速度的电子系统。第一通信设备和第二通信设备串联连接到主机控制器。在控制第二通信设备的通信速度为预先定义的通信速度之后，主机控制器控制第一通信设备的通信速度为与第二通信设备的通信速度相同的通信速度。

Description

通过串行通信发送和接收数据的电子系统和通信控制方法
技术领域
本发明涉及包括诸如多个微处理器、集成电路（IC）之类的电子设备或配备它们的电子装置的电子系统。具体而言，本发明涉及一种电子系统，用于通过串行通信向与其串联连接的另一电子设备发送数据/从该另一电子设备接收数据。
背景技术
通过将可以通过串行通信发送/接收数据的多个电子设备串联连接到作为主机控制器的电子设备，来配置某些电子系统。在这样的电子系统中，例如，作为通信对象的多个电子设备连接到一个通信信道的串行通信信号线，并且在切换作为通信对象的电子设备的同时执行通信。为了明确通信对象，可以与串行通信信号线分开地提供芯片选择信号线（CS信号线）。然而，在此情况下，信号线的数量增大，电子系统的配置变得复杂。
因此，使用通过向数据中添加用于标识通信对象的标识信息来指定通信对象而获得的分组的分组通信是有效的。在分组通信中，例如，在其中两个电子设备串联连接到主机控制器的电子系统中，为了向位于后续阶段的电子设备发送分组，位于前面阶段的电子设备中继该分组。因此，可以构建将信号线的数量以及信号线长度抑制到最小的电子系统。
美国专利No.6,349,389公开了通过用于接收串行通信信号的连接到主机控制器的从中继站和进一步串联连接到该从中继站的另一个从中继站配置的通信系统。在此系统中，主机控制器可以以透明方式往返于从中继站中的每一个来进行通信。
美国专利No.6,834,321公开了其中多个电子设备串联连接到主机控制器的控制系统。当接收到不发往其本身的分组时，电子设备中的每一个都切换输入信号，并将该分组中继到连接到后续阶段的另一个电子设备。
其中多个电子设备这样串联连接到主机控制器的电子系统可以配置有少量的信号线和短信号线长度。
在其中多个电子设备串联连接到主机控制器的电子系统中，包括至少一个分组的帧按顺序从靠近主机控制器的电子设备被中继到作为通信对象的电子设备。从作为通信对象的电子设备发送到主机控制器的帧也由位于它们之间的电子设备中继。
为了在相应的电子设备之间建立通信，需要以相同通信速度执行通信。因此，如果用于中继帧的电子设备改变通信速度，则无法执行通信，因为通信速度在各电子设备之间不同。利用常规配置，通信速度无法动态地切换。
发明内容
根据本发明的一实施例的电子系统是包括通过通信线路串联的第一设备、第二设备，以及第三设备的系统。该电子系统包括用于将第一设备连接到第二设备的第一通信线路和用于将第二设备连接到第三设备的第二通信线路。第一设备通过第二设备将用于将通信速度改变为第一速度的命令发送到第三设备。在第三设备的通信速度改变之后，第一设备将用于将通信速度改变为第一速度的命令发送到第二设备。在第二设备的通信速度改变之后，第一设备将第一设备的通信速度改变为第一速度。
通过下列参考附图对示例性实施例的描述，本发明的其他特征和方面将变得明显。
附图说明
图1示出了根据一实施例的电子系统的配置图。
图2是示范了分组的数据结构的图示。
图3是示范了发送目的地ID的图示。
图4是示范了命令ID的图示。
图5是用于由主机控制器执行的切换通信速度的处理的流程图。
图6是用于由第一通信设备执行的切换通信速度的处理的流程图。
图7是用于由第二通信设备执行的切换通信速度的处理的流程图。
图8是由主机控制器、第一通信设备，以及第二通信设备执行的处理，以及发送/接收分组的时序的说明性图示。
具体实施方式
在下文中，参考各个附图来详细描述实施例。
（总体配置）
图1是根据本实施例的通过使用示范为电子设备的主机控制器配置的电子系统的配置图示，其中，通过串行通信信道来发送/接收数据。
在该电子系统中，可以通过串行通信发送/接收数据的第一通信设备121和第二通信设备141串联连接到主机控制器101。主机控制器101是向第一通信设备121和第二通信设备141发出各种指令的操作主体。第一通信设备121和第二通信设备141也是电子设备的示例。分组被用作在主机控制器101与第一通信设备121和第二通信设备141之间发送/接收的数据。应注意，至少三个通信设备可以串联连接到主机控制器101。
主机控制器101包括用于控制其总体操作的中央处理单元（CPU）102。CPU102从只读存储器（ROM）103读取命令，连续地执行命令，并将其执行结果保存到随机存取存储器（RAM）104。进一步地，主机控制器101被允许通过主机串行接口105来执行往返于第一通信设备121的串行通信。
主机串行接口105是全双工起止同步串行接口。主机串行接口105通过内部移位寄存器逐比特地从发送端口106发送由CPU102写入的发送数据。在发送比特串之前和之后添加起始比特、奇偶校验比特，以及停止比特。
在从第一通信设备121接收到数据的情况下，由接收端口107逐比特地采样接收到的数据。进一步地，通知CPU102，通过内部移位寄存器接收到一个字节的接收数据。通过读取由主机串行接口105接收到的数据，CPU102可以从第一通信设备121获取数据。CPU102将读取的数据保存到RAM104。
CPU102和主机串行接口105响应于从锁相环（PLL）电路108提供的时钟信号而操作。具体而言，主机串行接口105利用对应于时钟信号的频率的通信频率往返于通信设备121进行通信。PLL电路108基于预先定义的倍增因子和分频比，利用从外部连接的晶体振荡器109输出的例如10[MHz]的输出信号来生成时钟信号。主机串行接口105以对应于时钟信号的频率的通信速度往返于通信设备121进行通信。
第一通信设备121包括控制单元122、计时器123、上游串行接口125、下游串行接口128、缓冲器124、端口131，以及PLL电路132。第一通信设备121在主机控制器101和第二通信设备141之间中继通信。
PLL电路132基于预先定义的倍增因子和分频比，利用从外部连接的晶体振荡器133输出的例如10[MHz]的输出信号来生成时钟信号。时钟信号被提供给上游串行接口125和下游串行接口128。进一步地，PLL电路132在第一通信设备121内生成内部时钟信号，并将内部时钟信号提供到控制单元122和计时器123。
上游串行接口125包括上游发送端口126和上游接收端口127，并向主机控制器101发送数据/从主机控制器101接收数据。上游串行接口125是与主机控制器101的主机串行接口105采用相同方式的全双工起止同步串行接口。上游串行接口125以对应于从PLL电路132提供的时钟信号的频率的通信速度往返于主机控制器101进行通信。
下游串行接口128通过双线串行信号线路，连接到第二通信设备141，并往返于第二通信设备141执行全双工串行通信。下游串行接口128包括下游发送端口129和下游接收端口130。下游串行接口128通过下游发送端口129向第二通信设备141发送数据。进一步地，下游串行接口128通过下游接收端口130从第二通信设备141接收数据。下游串行接口128以对应于从PLL电路132提供的时钟信号的频率的通信速度往返于第二通信设备141进行通信。
端口131是能够以二进制方式获取到上游发送端口126和下游发送端口129的逻辑的输出和电压状态的I/O端口。计时器123以预定时间间隔，例如，每隔2毫秒，向控制单元122发出发送请求。计时器123基于内部时钟信号来进行操作。
控制单元122监测上游串行接口125和下游串行接口128的通信情况。控制单元122生成要被发送到主机控制器101的数据。因此，所生成的分组包括用于指定主机控制器101作为发送目的地的信息。控制单元122响应于从计时器123接收到的发送请求，通过上游串行接口125将所生成的数据发送到主机控制器101。控制单元122解码由下游串行接口128接收到的数据，并执行诸如返回来自端口131的数据并将所需逻辑输出到端口131之类的处理。
缓冲器124是其中临时累积了由下游串行接口128接收到的数据的线缓冲器。如果当下游串行接口128从第二通信设备141接收发往主机控制器101的数据时上游串行接口125正在向主机控制器101发送数据，则在缓冲器124中累积接收到的数据。另一方面，如果当下游串行接口128从第二通信设备141接收发往主机控制器101的数据时上游串行接口125没在向主机控制器101发送数据，则接收到的数据照原样从下游串行接口128发送到上游串行接口125，而不在缓冲器124中累积。进一步地，不使用缓冲器124来累积由上游串行接口125接收到的数据。
第二通信设备141通过双线串行信号线路连接到第一通信设备121。第二通信设备141包括控制单元142、计时器143、端口151、第二串行接口145，以及PLL电路148。第二通信设备141通过第一通信设备121与主机控制器101进行通信。
PLL电路148基于预先定义的倍增因子和分频比，利用从在外部连接的晶体振荡器149输出的例如10[MHz]的输出信号来生成时钟信号。时钟信号被提供给第二串行接口145。进一步地，PLL电路148在第二通信设备141内生成内部时钟信号，并将内部时钟信号提供到控制单元142和计时器143。
端口151是能够以二进制方式获取到第二串行接口145的发送端口146的逻辑的输出和电压状态的I/O端口。计时器143以预定时间间隔，例如，每隔2毫秒，向控制单元142发出发送请求。计时器143基于内部时钟信号来进行操作。
控制单元142根据从主机控制器101发送的数据来进行操作。进一步地，控制单元142生成要被发送到主机控制器101的数据。因此，所生成的分组包括用于指定主机控制器101作为发送目的地的信息。控制单元142响应于从计时器143接收到的发送请求，通过第二串行接口145将所生成的数据发送到例如主机控制器101。进一步地，控制单元142解码由第二串行接口145接收到的数据，并执行诸如返回来自端口151的数据并将所需逻辑输出到端口151之类的处理。
第二串行接口145包括发送端口146和接收端口147，并可以往返于第一通信设备121发送/接收数据。第二串行接口145是与主机控制器101的主机串行接口105采用相同方式的全双工起止同步串行接口。第二串行接口145以对应于从PLL电路148提供的时钟信号的频率的通信速度往返于第一通信设备121进行通信。
图2是示范了作为通过串行通信信道在主机控制器101、第一通信设备121，以及第二通信设备141之间发送/接收的数据的分组的数据结构的图示。
该分组在其首部包括作为表示分组的目的地的值的发送目的地ID201。图3是示范了发送目的地ID的图示。在此示例中，在分组被分别发往主机控制器101、第一通信设备121，以及第二通信设备141的情况下，“00h”、“01h”，以及“02h”被设置为发送目的地ID201。发送目的地ID201后面是发送源ID202。发送源ID202是表示分组的发送源的值。与发送目的地ID201相同类型的值用于发送源ID202。
分组包括发送源ID202后面的分组ID203。分组ID203是指定给由主机控制器101和第一通信设备121和第二通信设备141中的每一个发送的每一个分组的序列号。每当主机控制器101和第一通信设备121和第二通信设备141中的每一个发送一个分组时，分组ID203的序列号递增1。在接收端，可以基于分组ID203来检测分组丢失。
分组包括分组ID203后面的命令ID204。命令ID204表示指令的内容。图4示范了命令ID204的内容。例如，在主机控制器101分别指示第一通信设备121或第二通信设备141设置PLL电路132或148的情况下，命令ID204变为表示PLL设置请求的“10h”。“PLL设置请求”是用于将由PLL电路132或148所生成的时钟信号的频率设置为预定频率的命令。在主机控制器101分别指示第一通信设备121或第二通信设备141切换PLL电路132或148的设置的情况下，命令ID204变为表示PLL切换请求的“20h”。响应于“PLL切换请求”，PLL电路132或148开始操作以输出时钟信号。在第一通信设备121或第二通信设备141向主机控制器101发送响应的情况下，命令ID204变为表示请求成功响应的“E0h”。“请求成功响应”是用于通知主机控制器101，从主机控制器101发送的分组已经由第一通信设备121或第二通信设备141没有错误地接收到的响应命令。
分组包括命令ID204后面的数据部分205。例如在“10h”的命令ID204发送PLL设置请求的情况下，数据部分205包括PLL设置信息，PLL设置信息包括PLL电路132和148的倍增因子和分频比的值。PLL设置信息是基于主机控制器101以及第一通信设备121和第二通信设备141之间的线路长度和发送/接收的内容，为了确定它们之间的通信频率，在设计时预先确定的固定值。
分组包括数据部分205后面的校验和206。校验和206是用于分组错误检测的值。
（用于切换通信速度的处理）
在如上文所描述的电子系统中，在启动时，主机控制器101与第一通信设备121和第二通信设备141以例如9600[bps]的通信速度执行通信。这是通过对来自晶体振荡器109、133或149的10[MHz]的输出信号进行分频所获得的值，1/1,024是分频比的默认值。此通信速度是在电子系统中通信被允许的最小通信速度。在以这样的低速度建立通信之后，倍增因子和分频比被分别设置为例如八倍和1/320，而通信速度被切换到250[kbps]，以便以更高速度来执行通信。切换的通信速度是基于在主机控制器101和作为如上文所描述的通信对象的第一通信设备121或第二通信设备141之间的线路长度和发送/接收的内容在设计时预先确定的固定值。此固定值存储在主机控制器101的ROM103或RAM104中，并在需要时被读取。下面将描述在以低速度建立通信之后执行的处理。
（由主机控制器执行的处理）
图5是由主机控制器101执行的用于通过分别切换第一通信设备121和第二通信设备141的PLL电路132和148的设置和操作来切换通信速度的处理的流程图。在下面的描述中，“S”表示处理步骤。
在用于切换通信速度的控制中，主机控制器101首先执行用于切换第二通信设备141的PLL的处理。为此，主机控制器101的CPU102将表示PLL设置请求的分组发送到第二通信设备141（S301）。在此表示PLL设置请求的分组中，发送目的地ID201被设置为“02h”，而命令ID204被设置为“10h”。进一步地，数据部分205包括PLL设置信息。此表示PLL设置请求的分组从主机串行接口105发送到第一通信设备121。第一通信设备121将表示PLL设置请求的接收到的分组转发到第二通信设备141。第二通信设备141响应于PLL设置请求，返回表示请求成功的分组。在此表示请求成功的分组中，发送目的地ID201被设置为“00h”，而命令ID204被设置为“E0h”。
主机控制器101待机，直到从第二通信设备141接收到表示请求成功的分组（S302）。当接收到表示请求成功的分组时（S302：Y），主机控制器101的CPU102将表示PLL切换的分组发送到第二通信设备141（S303）。在此表示切换的分组中，发送目的地ID201被设置为“02h”，而命令ID204被设置为“20h”。此表示切换的分组也由第一通信设备121中继以便发送到第二通信设备141。
在发送此表示切换的分组之后，主机控制器101待机，直到响应于PLL切换请求，从第二通信设备141接收到表示请求成功的分组（S304）。当主机控制器101接收到表示请求成功的分组时（S304：Y），为第二通信设备141执行的用于切换PLL的处理完成。
在为第二通信设备141执行的用于切换PLL的处理完成之后，主机控制器101为第一通信设备121执行用于切换PLL的处理。主机控制器101的CPU102将表示PLL设置请求的分组发送到第一通信设备121（S305）。在此表示PLL设置请求的分组中，发送目的地ID201被设置为“01h”，而命令ID204被设置为“10h”。进一步地，数据部分205包括PLL设置信息。PLL设置信息与那些发送到第二通信设备141的PLL设置信息具有相同内容。此表示PLL设置请求的分组从主机控制器101发送到第一通信设备121。第一通信设备121响应于PLL设置请求，返回表示请求成功的分组。在此表示请求成功的分组中，发送目的地ID201被设置为“00h”，而命令ID204被设置为“E0h”。
主机控制器101待机，直到从第一通信设备121接收到表示请求成功的分组（S306）。当接收到表示请求成功的分组时（S306：Y），主机控制器101的CPU102将表示PLL切换的分组发送到第一通信设备121（S307）。在此表示PLL切换的分组中，发送目的地ID201被设置为“01h”，而命令ID204被设置为“20h”。此分组也从主机串行接口105发送到第一通信设备121。
在发送表示PLL切换的分组之后，主机控制器101待机，直到响应于PLL切换请求，从第一通信设备121接收到表示请求成功的分组（S308）。当主机控制器101接收到表示请求成功的分组时（S308：Y），为第一通信设备121执行的用于切换PLL的处理完成。PLL设置信息的内容是相同的，因此，第一通信设备121和第二通信设备141的通信速度相同。因此，在此时间点，第一通信设备121和第二通信设备141可以以切换之后获得的通信速度彼此进行来回通信。
在为第一通信设备121执行的用于切换PLL的处理完成之后，主机控制器101为CPU102设置PLL（S309）。随后，主机控制器101为CPU102切换PLL（S310）。主机控制器101的通信速度也被设置为与第一通信设备121和第二通信设备141相同。
PLL电路108、132，和148基于对应于PLL设置信息的倍增因子和分频比，来生成相应的时钟信号。这允许整个电子系统的通信速度被改变。
（由第一通信设备执行的处理）
图6是响应于由主机控制器101执行的上文所提及的处理，由第一通信设备121执行的处理的流程图。
第一通信设备121的控制单元122处于待机状态，直到从主机控制器101接收到分组（S401）。当从主机控制器101接收到分组时，控制单元122首先基于分组的发送目的地ID201来检查分组是否发往其本身（S402）。当分组不是发往其本身时，控制单元122将分组发送到第二通信设备141，并完成处理（S402：否和S403）。此处理是为在图5的步骤S301和S303中从主机控制器101发送的分组执行的。
当分组发往其本身时，控制单元122基于命令ID204来检查分组是否是PLL设置请求（S402：是和S404）。当分组是PLL设置请求时，控制单元122基于分组的数据部分205中所包括的PLL设置信息，来设置PLL电路132的倍增因子和分频比（S404：是，S405，以及S406）。在完成PLL电路132的倍增因子和分频比的设置之后，控制单元122生成表示PLL设置请求成功的分组，将分组发送到主机控制器101，并完成处理（S407）。此处理是为在图5的步骤S305中从主机控制器101发送的分组执行的。在PLL电路132的倍增因子和分频比的设置完成之后，表示PLL设置请求成功的分组被发送到主机控制器101。利用此配置，可以积极地设置倍增因子和分频比。
当分组不是PLL设置请求时，控制单元122检查分组的命令ID204是否是PLL切换请求（S402：否和S408）。当分组是PLL切换请求时，控制单元122生成表示PLL切换请求成功的分组，并将分组发送到主机控制器101（S408：是和S409）。在将表示PLL切换请求成功的分组发送到主机控制器101之后，控制单元122操作带有在步骤S405和S406中设置的倍增因子和分频比的PLL电路132，并完成处理（S410）。此处理是为在图5的步骤S307中从主机控制器101发送的分组执行的。
通过上文所提及的处理，第一通信设备121被允许以对应于具有由主机控制器101指示的频率的时钟信号的通信速度进行通信。
当分组不是PLL切换请求时，控制单元122检查分组的命令ID204是否是获取端口信息的请求（S408：否和S411）。当分组是获取端口信息的请求时，控制单元122获取端口131的寄存器值（S411：是和S412）。控制单元122生成表示包括获取的寄存器值的端口信息的获取成功响应的分组，将分组发送到主机控制器101，并完成处理（S413）。
当分组不是获取端口信息的请求时，控制单元122完成处理（S411：否）。
（由第二通信设备执行的处理）
图7是响应于由主机控制器101执行的上文所提及的处理，由第二通信设备141执行的处理的流程图。
第二通信设备141的控制单元142处于待机状态，直到通过第一通信设备121接收到从主机控制器101发送的分组（S601）。当接收到从主机控制器101发送的分组时，控制单元142首先基于分组的发送目的地ID201来检查分组是否发往其本身（S602）。当分组不是发往其本身时，控制单元142完成处理（S602：否）。
当分组是发往其本身时，控制单元142基于命令ID204来检查分组的命令ID204是否是PLL设置请求（S602：是和S603）。当分组是PLL设置请求时，控制单元142基于分组的数据部分205中所包括的PLL设置信息，来设置PLL电路148的倍增因子和分频比（S603：是，S604，以及S605）。在完成PLL电路148的倍增因子和分频比的设置之后，控制单元142生成表示PLL设置请求成功的分组，将分组发送到主机控制器101，并完成处理（S606）。此处理是为在图5的步骤S301中从主机控制器101发送的分组执行的。
在PLL电路148的倍增因子和分频比的设置完成之后，表示PLL设置请求成功的分组被发送到主机控制器101。利用此配置，可以积极地设置倍增因子和分频比。
当分组不是PLL设置请求时，控制单元142检查分组的命令ID204是否是PLL切换请求（S603：否和S607）。当分组是PLL切换请求时，控制单元142生成表示PLL切换请求成功的分组，并将分组发送到主机控制器101（S607：是和S608）。在将表示PLL切换请求成功的分组发送到主机控制器101之后，控制单元142操作带有在步骤S604和S605中设置的倍增因子和分频比的PLL电路148，并完成处理（S609）。此处理是为在图5的步骤S303中从主机控制器101发送的分组执行的。
为了将表示PLL切换请求成功的分组发送到主机控制器101，第一通信设备121和第二通信设备141需要以相同通信速度来进行操作。因此，在此实施例中，以此方式，在PLL电路148以控制单元142设置的倍增因子和分频比操作之前，响应于PLL切换请求，表示PLL切换请求成功的分组被发送到主机控制器101。
通过上文所提及的处理，第二通信设备141被允许以对应于具有由主机控制器101指示的频率的时钟信号的通信速度进行通信。
当分组不是PLL切换请求时，控制单元142检查分组的命令ID204是否是获取端口信息的请求（S607：否和S610）。当分组是获取端口信息的请求时，控制单元142获取端口151的寄存器值（S610：是和S611）。控制单元142生成表示包括获取的寄存器值的端口信息的获取成功响应的分组，将分组发送到主机控制器101，并完成处理（S612）。
当分组不是获取端口信息的请求时，控制单元142完成处理（S610：否）。
（在主机控制器、第一通信设备，以及第二通信设备之间发送/接收分组的时序）
图8是示出了分别由主机控制器101、第一通信设备121，以及第二通信设备141执行的处理，以及发送/接收分组的时序的图示。主机控制器101首先切换第二通信设备141的通信速度。然后，主机控制器101将第一通信设备121的通信速度切换到与第二通信设备141的通信速度相同的通信速度。
主机控制器101将发往第二通信设备141的表示PLL设置请求的分组发送到第一通信设备121（S701）。第一通信设备121接收此分组。由于接收到的分组不是发往其本身的，因此，第一通信设备121将接收到的分组中继发送到第二通信设备141（S702）。第二通信设备141接收分组，并基于分组的内容来设置PLL电路148的倍增因子和分频比（S703）。在设置之后，第二通信设备141将表示响应于PLL设置请求的设置成功的分组发送到第一通信设备121（S704）。第一通信设备121接收此分组。由于接收到的分组不是发往其本身的，因此，第一通信设备121将接收到的分组中继发送到主机控制器101（S705）。
接收到表示响应于PLL设置请求的设置成功的分组的主机控制器101将发往第二通信设备141的表示PLL切换请求的分组发送到第一通信设备121（S706）。第一通信设备121接收此分组。由于接收到的分组不是发往其本身的，因此，第一通信设备121将接收到的分组中继发送到第二通信设备141（S707）。第二通信设备141接收到分组，并将表示PLL切换请求成功的分组发送到第一通信设备121（S708）。在发送之后，第二通信设备141以在步骤S703中设置的倍增因子和分频比操作PLL电路148（S709）。第一通信设备121接收此分组。由于接收到的分组不是发往其本身的，因此，第一通信设备121将接收到的分组中继发送到主机控制器101（S710）。
通过上文所提及的处理，由第二通信设备141的PLL电路148所生成的时钟信号的频率改变，第二通信设备141的通信速度被切换。
从第二通信设备141接收到表示PLL切换请求成功的分组的主机控制器101然后切换第一通信设备121的通信速度。
主机控制器101将发往第一通信设备121的表示PLL设置请求的分组发送到第一通信设备121（S711）。第一通信设备121接收此分组。由于接收到的分组是发往其本身的，因此，第一通信设备121基于此分组的内容来设置PLL电路132的倍增因子和分频比（S712）。在设置之后，第一通信设备121将表示响应于PLL设置请求的设置成功的分组发送到主机控制器101（S713）。
接收到表示响应于PLL设置请求的设置成功的分组的主机控制器101将发往第一通信设备121的表示PLL切换请求的分组发送到第一通信设备121（S714）。第一通信设备121接收此分组。由于接收到的分组是发往其本身的，因此，第一通信设备121将表示PLL切换请求成功的分组发送到主机控制器101（S715）。在发送之后，第一通信设备121以在步骤S712中设置的倍增因子和分频比操作PLL电路132（S716）。
通过上文所提及的处理，由第一通信设备121的PLL电路132所生成的时钟信号的频率改变，第一通信设备121的通信速度被切换。
从第一通信设备121接收到表示PLL切换请求成功的分组的主机控制器101然后切换主机控制器101其本身的通信速度。主机控制器101的CPU102设置PLL电路108的倍增因子和分频比，并以此来操作PLL电路108（S717和S718）。通过此处理，由主机控制器101的PLL电路108所生成的时钟信号的频率改变，主机控制器101的通信速度被切换。
以此方式，主机控制器101、第一通信设备121，以及第二通信设备141的通信速度的动态切换完成。
如上文所描述的，通过从第二通信设备141按顺序切换通信速度，可以甚至在启动操作之后动态地切换通信速度。这允许可以被积极地建立并且在建立之后表现出高响应性的通信。
请注意，在上文所提及的实施例中，为了切换通信速度，执行使用PLL设置请求和PLL切换请求的两个命令的通信，但是，可以只使用PLL设置请求。换言之，设置和切换两者都可以响应于PLL设置请求来执行。
虽然是参考示例性实施例描述本发明的，但是应该理解，本发明不仅限于所公开的示例性实施例。下列权利要求的范围应该有最广泛的解释，以便包含所有这样的修改以及等效结构和功能。
本申请要求2012年8月23日提交的2012-184481号日本专利申请的优先权，此处引用了此申请的全部内容作为参考。

Claims (6)

1.一种电子系统，包括：
通过通信线路串联的第一设备、第二设备，以及第三设备；
用于将所述第一设备连接到所述第二设备的第一通信线路；以及
用于将所述第二设备连接到所述第三设备的第二通信线路，
所述第一设备包括
第一时钟生成器，被配置为生成第一内部时钟；
第一下游通信接口，被配置为基于第一内部时钟经由第一通信线路和第二通信线路与第三设备通信；
第一控制单元，被配置为控制第一时钟生成器以控制第一内部时钟的速度，
所述第二设备包括
第二时钟生成器，被配置为生成第二内部时钟；
第一上游通信接口，被配置为基于第二内部时钟经由第一通信线路与第一设备通信；
第二下游通信接口，被配置为基于第二内部时钟经由第二通信线路与第三设备通信；
第二控制单元，被配置为控制第二时钟生成器以控制第二内部时钟的速度，
所述第三设备包括
第三时钟生成器，被配置为生成第三内部时钟；
第二上游通信接口，被配置为基于第三内部时钟经由第二通信线路与第二设备通信；
第三控制单元，被配置为控制第三时钟生成器以控制第三内部时钟的速度，
其中，所述第一设备被配置成：
通过所述第二设备，将用于将通信速度改变为第一速度的第一命令发送到所述第三设备；
在所述第三设备的所述通信速度改变之后，将用于将所述通信速度改变为所述第一速度的第二命令发送到所述第二设备；以及
在所述第二设备的所述通信速度改变之后，使用第一控制单元将所述第一设备的所述通信速度改变为所述第一速度，
其中，第三控制单元被配置为基于所述第一命令控制第三时钟生成器，
第二控制单元被配置为基于所述第二命令控制第二时钟生成器。
2.根据权利要求1所述的电子系统，其中，所述第三设备被配置成：
将基于用于将所述通信速度改变为所述第一速度的所述第一命令已经被接收到这一事实的响应通过所述第二设备发送到所述第一设备；以及
在将所述响应发送到所述第一设备之后，将所述通信速度切换到所述第一速度，
其中所述第一设备被配置成，在接收到所述响应之后，将用于将所述通信速度改变为所述第一速度的所述第二命令发送到所述第二设备。
3.根据权利要求1所述的电子系统，其中所述第一设备、所述第二设备，以及所述第三设备被配置成，在启动时将所述通信速度设置为低于所述第一速度的第二速度；并且
其中所述第一设备被配置成在以所述第二速度建立的通信中，将用于将所述通信速度改变为所述第一速度的所述第一命令发送到所述第三设备。
4.根据权利要求1所述的电子系统，其中，所述第一设备、所述第二设备，以及所述第三设备中每一个都包括时钟信号生成单元，
其中所述时钟信号生成单元被配置成通过对具有预定的频率的信号进行倍增和分频来生成对应于所述通信速度的时钟信号。
5.根据权利要求1所述的电子系统，其中，所述第一通信线路和所述第二通信线路中每一个都包括用于执行串行通信的线路。
6.根据权利要求1所述的电子系统，其中，用于将所述通信速度改变为所述第一速度的第一命令和第二命令中的每一个包括表示发送目的地的发送目的地标识信息、发送源标识信息、用于指示改变速度的命令、以及表示所述第一速度的数据。
CN201310363079.XA 2012-08-23 2013-08-20 通过串行通信发送和接收数据的电子系统和通信控制方法 Expired - Fee Related CN103631743B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2012184481A JP5661702B2 (ja) 2012-08-23 2012-08-23 電子システム及び通信制御方法
JP2012-184481 2012-08-23

Publications (2)

Publication Number Publication Date
CN103631743A CN103631743A (zh) 2014-03-12
CN103631743B true CN103631743B (zh) 2016-12-28

Family

ID=50147969

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310363079.XA Expired - Fee Related CN103631743B (zh) 2012-08-23 2013-08-20 通过串行通信发送和接收数据的电子系统和通信控制方法

Country Status (3)

Country Link
US (1) US9075628B2 (zh)
JP (1) JP5661702B2 (zh)
CN (1) CN103631743B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115265303B (zh) * 2022-08-31 2023-12-29 无锡赛米垦拓微电子股份有限公司 一种电子雷管控制系统及其通讯速度切换方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1655132A (zh) * 2003-09-29 2005-08-17 夏普株式会社 设备、主机端控制器、通用串行总线系统及分组通信方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05136898A (ja) * 1991-05-16 1993-06-01 Fujitsu Ltd 可変帯域通信システム
JPH07212432A (ja) * 1994-01-25 1995-08-11 Fuji Facom Corp データ中継装置
US6069926A (en) 1996-10-30 2000-05-30 Canon Kabushiki Kaisha Communication control system and apparatus
JP4659175B2 (ja) * 2000-04-25 2011-03-30 富士通東芝モバイルコミュニケーションズ株式会社 携帯通信端末
JP4467727B2 (ja) 2000-07-24 2010-05-26 キヤノン株式会社 電子機器の接続方法およびその電子機器およびその動作処理プログラムを記憶した記憶媒体
JPWO2003009533A1 (ja) * 2001-07-11 2004-11-11 富士通株式会社 インタフェース装置及びその制御方法
US8271697B2 (en) * 2009-09-29 2012-09-18 Micron Technology, Inc. State change in systems having devices coupled in a chained configuration
US8477898B2 (en) * 2010-06-21 2013-07-02 Synopsys, Inc. Highly flexible fractional N frequency synthesizer
JP2012124618A (ja) * 2010-12-06 2012-06-28 Sharp Corp 通信速度設定値決定方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1655132A (zh) * 2003-09-29 2005-08-17 夏普株式会社 设备、主机端控制器、通用串行总线系统及分组通信方法

Also Published As

Publication number Publication date
JP5661702B2 (ja) 2015-01-28
CN103631743A (zh) 2014-03-12
JP2014041548A (ja) 2014-03-06
US9075628B2 (en) 2015-07-07
US20140056336A1 (en) 2014-02-27

Similar Documents

Publication Publication Date Title
JP7386319B2 (ja) サイドリンクリソースマッピング方法、伝送方法、ネットワーク機器及び端末機器
CN108347349A (zh) 车载通信系统、域主机和固件更新方法
EP3136652B1 (en) Emulating bi-directional bus communication using separate unidirectional channels
US10095201B2 (en) Reconfigurable control system for controlling a target apparatus, and method for reconfiguration during operation of the control system
CN103141066A (zh) 发送电路、接收电路、发送方法、接收方法、通信系统及其通信方法
KR20070039580A (ko) 통신 구성 요소의 메시지 메모리의 데이터에 대한 액세스를제어하기 위한 메시지 관리자 및 제어 방법
KR100614638B1 (ko) 고속의 무선 통신에 적합한 하이브리드형 직렬 주변 장치 인터페이스 회로 및 그 방법
CN109644461A (zh) 一种资源配置方法及装置、计算机存储介质
CN102017002A (zh) 具有可配置输入/输出端口的存储器模块
CN103631743B (zh) 通过串行通信发送和接收数据的电子系统和通信控制方法
NL7901156A (nl) Systeem voor het asynchroon transporteren van gegevens tussen aktieve deelinrichtingen.
US20210119762A1 (en) Serial bidirectional communication circuit and method thereof
CN106465454B (zh) 无线通信系统及通信方法
TW201901464A (zh) 電路裝置、電子機器、束線器及資料傳送方法
US20060288131A1 (en) Memory device capable of communicating with host at different speeds, and data communication system using the memory device
CN104469950B (zh) 一种发送和接收数据的方法、系统及设备
CN114866368A (zh) 用于长距离大负载场景的二总线通信系统、方法及介质
Yurchenko et al. Implementation of Software-Defined Network Nodes Based on Ultra-Low Power Microcontrollers for VANET
CN103793354A (zh) 在多模总线的多引脚传输数据的方法及装置
CN107710821B (zh) 无线通信装置、无线通信方法和计算机能读取的记录介质
CN107493216B (zh) 控制器局域网can总线数据处理方法及装置
CN112764385A (zh) 小型plc总线的实现系统及方法
KR100361511B1 (ko) 다기능 직렬 통신 인터페이스 장치
JP6678787B1 (ja) リモートｉ／ｏシステム
CN103716296A (zh) 通信装置，通信方法和计算机可读记录介质

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20161228