CN105701038A - 一种级联芯片启动方法及相关装置 - Google Patents
一种级联芯片启动方法及相关装置 Download PDFInfo
- Publication number
- CN105701038A CN105701038A CN201610016985.6A CN201610016985A CN105701038A CN 105701038 A CN105701038 A CN 105701038A CN 201610016985 A CN201610016985 A CN 201610016985A CN 105701038 A CN105701038 A CN 105701038A
- Authority
- CN
- China
- Prior art keywords
- receiving terminal
- bus
- quick
- peripheral assembly
- parameter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/10—Program control for peripheral devices
- G06F13/102—Program control for peripheral devices where the programme performs an interfacing function, e.g. device driver
Abstract
本发明实施例公开了一种级联芯片启动方法及相关装置,包括:在发送端与接收端通过第一总线建立连接之后,发送端可以通过第一总线检测发送端的外围组件快速互联接口的参数与接收端的外围组件快速互联接口的参数是否匹配;若匹配,则发送端可以通过第二总线将发送端的外围组件快速互联接口与接收端的外围组件快速互联接口建立连接;在发送端通过第二总线与接收端建立连接之后,发送端可以通过第二总线向接收端发送用于启动接收端的启动程序,以使接收端将启动程序存储至双倍速率同步动态随机存储器DDR中,并运行启动程序,以启动接收端。由此可见,实施本发明实施例能够减少级联芯片启动过程中的启动时长。
Description
技术领域
本发明涉及电子技术领域,尤其涉及一种级联芯片启动方法及相关装置。
背景技术
在视频编解码领域中,单颗芯片具有优先处理的特权,但由于视频编解码过程中单颗芯片编解码的速率较低,则经常出现编解码能力不足的问题。为了解决这个问题,就采用了多颗芯片级联的方式,以扩展用户终端编解码的处理能力。虽然将多颗芯片级联可以解决用户终端编解码能力不足的问题,但也涉及到多颗芯片启动的问题。
目前,由于系统级芯片(System-on-a-Chip,SOC)设计复杂,芯片启动时,需要先初始化中央处理模块(centralprocessingunit,CPU)、双倍速率同步动态随机存储器(DoubleDataRate,DDR)以及其他外设,由于启动程序均是存储在闪存中,若每一颗芯片均配置一个闪存则会导致资源浪费。因此,现有技术中通常是从多颗芯片中选取一颗芯片作为主芯片,将其他芯片作为从芯片,通过两线式串行总线(Inter-IntegratedCircuit,I2C)将主芯片与从芯片连接起来,并给予主芯片配置一个闪存来存储启动程序;当主芯片启动后,则可以与从芯片建立连接,以初始化从芯片的CPU以及DDR,并将启动程序传输给从芯片,写入从芯片的DDR,当从芯片运行DDR中的启动程序,则可以启动完成。由于通过I2C总线传输过程中I2C接口运行频率较低,而实际应用中启动程序包含的数据比较多,则需要较长的时间才可以完成该启动程序的传输,从而导致多颗芯片级联时,芯片启动过程中耗时长。
发明内容
本发明实施例公开了一种级联芯片启动方法及相关装置,能够减少级联芯片启动过程中的启动时长。
本发明实施例第一方面公开了一种级联芯片启动方法,包括:
在发送端与接收端通过第一总线建立连接之后,所述发送端通过所述第一总线检测所述发送端的外围组件快速互联接口的参数与所述接收端的外围组件快速互联接口的参数是否匹配;
若匹配,则所述发送端通过第二总线将所述发送端的外围组件快速互联接口与所述接收端的外围组件快速互联接口建立连接;
在所述发送端通过所述第二总线与所述接收端建立连接之后,所述发送端通过所述第二总线向所述接收端发送用于启动所述接收端的启动程序,以使所述接收端将所述启动程序存储至双倍速率同步动态随机存储器DDR中,并运行所述启动程序,以启动所述接收端。通过实施该实施方式能够减少级联芯片启动过程中的启动时长。
结合第一方面的实现方式,在第一方面的第一种可能的实现方式中,还可以执行以下步骤:
所述发送端通过所述第一总线向所述接收端发送携带有用于配置所述接收端的外围组件快速互联接口的参数的配置指令,所述配置指令用于指示所述接收端将所述配置指令携带的参数配置为所述接收端的外围组件快速互联接口的参数;
其中,所述发送端通过所述第一总线检测所述发送端的外围组件快速互联接口的参数与所述接收端的外围组件快速互联接口的参数是否匹配,包括:
所述发送端通过所述第一总线检测所述发送端的外围组件快速互联接口的参数与所述接收端的配置后的外围组件快速互联接口的参数是否匹配。通过实施该实施方式能够增加发送端的外围组件快速互联接口与接收端的外围组件快速互联接口建立连接的匹配概率。
结合第一方面的第一种可能的实现方式,在第一方面的第二种可能的实现方式中,所述发送端检测所述发送端的外围组件快速互联接口的参数是否与预设的默认参数匹配;
若所述发送端检测所述发送端的外围组件快速互联接口的参数与所述默认参数不匹配,则所述发送端根据所述发送端的外围组件快速互联接口的参数调整所述默认参数;
其中,所述发送端通过所述第一总线向所述接收端发送携带有用于配置所述接收端的外围组件快速互联接口的参数的配置指令,包括:
所述发送终端根据所述发送端的调整后的默认参数生成用于配置所述接收端的外围组件快速互联接口的参数;
所述发送端通过所述第一总线向所述接收端发送携带所述用于配置所述接收端的外围组件快速互联接口的参数的配置指令。通过实施该实施方式能够增加发送端的外围组件快速互联接口与接收端的外围组件快速互联接口建立连接的匹配概率。
结合第一方面的实现方式、第一方面的第一种可能的实现方式以及第一方面的第二种可能的实现方式中的任意一种实现方式,在第一方面的第三种可能的实现方式中,所述第一总线包括两线式串行总线I2C或者串行外设总线SPI,所述第二总线包括外围组件快速互联总线PCIE。
本发明实施例第二方面公开了一种级联芯片启动方法,包括:
在接收端的外围组件快速互联接口通过第二总线与发送端的外围组件快速互联接口连接后,所述接收端接收所述发送端通过所述第二总线发送的用于启动所述接收端的启动程序,其中,所述启动程序是在所述发送端与所述接收端通过第一总线建立连接之后,且所述发送端通过所述第一总线检测到所述发送端的外围组件快速互联接口的参数与所述接收端的外围组件快速互联接口的参数匹配时发送的程序;
所述接收端将所述启动程序存储至双倍速率同步动态随机存储器DDR中,并运行所述启动程序,以启动所述接收端。通过实施该实施方式能够减少级联芯片启动过程中的启动时长。
结合第二方面的实现方式,在第二方面的第一种可能的实现方式中,还可以执行以下步骤:
所述接收端接收所述发送端通过所述第一总线发送的携带有用于配置所述接收端的外围组件快速互联接口的参数的配置指令;
所述接收端响应所述配置指令,以将所述配置指令携带的参数配置为所述接收端的外围组件快速互联接口的参数。通过实施该实施方式能够增加发送端的外围组件快速互联接口与接收端的外围组件快速互联接口建立连接的匹配概率。
结合第二方面的实现方式或者第二方面的第一种可能的实现方式,在第二方面的第二种可能的实现方式中,所述第一总线包括两线式串行总线I2C或者串行外设总线SPI,所述第二总线包括外围组件快速互联总线PCIE。
本发明实施例第三方面公开了一种级联芯片启动装置,包括:
检测模块,用于在发送端与接收端通过第一总线建立连接之后,通过所述第一总线检测所述发送端的外围组件快速互联接口的参数与所述接收端的外围组件快速互联接口的参数是否匹配;
连接模块,用于若所述检测模块通过所述第一总线检测所述发送端的外围组件快速互联接口的参数与所述接收端的外围组件快速互联接口的参数匹配,则通过第二总线将所述发送端的外围组件快速互联接口与所述接收端的外围组件快速互联接口建立连接;
发送模块,用于在所述发送端通过所述第二总线与所述接收端建立连接之后,通过所述第二总线向所述接收端发送用于启动所述接收端的启动程序,以使所述接收端将所述启动程序存储至双倍速率同步动态随机存储器DDR中,并运行所述启动程序,以启动所述接收端。该级联芯片启动装置通过实施该实施方式能够减少级联芯片启动过程中的启动时长。该级联芯片启动装置通过实施该实施方式能够减少级联芯片启动过程中的启动时长。
结合第三方面的装置,在第三方面的第一种可能的装置中,所述发送模块,还用于通过所述第一总线向所述接收端发送携带有用于配置所述接收端的外围组件快速互联接口的参数的配置指令,所述配置指令用于指示所述接收端将所述配置指令携带的参数配置为所述接收端的外围组件快速互联接口的参数;
其中,所述检测模块通过所述第一总线检测所述发送端的外围组件快速互联接口的参数与所述接收端的外围组件快速互联接口的参数是否匹配的具体实施方式为通过所述第一总线检测所述发送端的外围组件快速互联接口的参数与所述接收端的配置后的外围组件快速互联接口的参数是否匹配。该级联芯片启动装置通过实施该实施方式能够增加发送端的外围组件快速互联接口与接收端的外围组件快速互联接口建立连接的匹配概率。该级联芯片启动装置通过实施该实施方式能够增加发送端的外围组件快速互联接口与接收端的外围组件快速互联接口建立连接的匹配概率。
结合第三方面第一种可能的装置,在第三方面的第二种可能的装置中,所述检测模块,用于检测所述发送端的外围组件快速互联接口的参数是否与预设的默认参数匹配;
所述装置还包括:
调整模块,用于若所述检测模块检测所述发送端的外围组件快速互联接口的参数与所述默认参数不匹配,则根据所述发送端的外围组件快速互联接口的参数调整所述默认参数;
其中,所述发送模块通过所述第一总线向所述接收端发送携带有用于配置所述接收端的外围组件快速互联接口的参数的配置指令的具体实施方式为所述发送终端根据所述发送端的调整后的默认参数生成用于配置所述接收端的外围组件快速互联接口的参数;所述发送端通过所述第一总线向所述接收端发送携带所述用于配置所述接收端的外围组件快速互联接口的参数的配置指令。该级联芯片启动装置通过实施该实施方式能够增加发送端的外围组件快速互联接口与接收端的外围组件快速互联接口建立连接的匹配概率。该级联芯片启动装置通过实施该实施方式能够增加发送端的外围组件快速互联接口与接收端的外围组件快速互联接口建立连接的匹配概率。
结合第三方面的装置、第三方面第一种可能的装置以及第三方面第二种可能的装置中的任意一种装置,在第三方面的第三种可能的装置中,所述第一总线包括两线式串行总线I2C或者串行外设总线SPI,所述第二总线包括外围组件快速互联总线PCIE。
本发明实施例第四方面公开了一种级联芯片启动装置,包括:
接收模块,用于在接收端的外围组件快速互联接口通过第二总线与发送端的外围组件快速互联接口连接后,接收所述发送端通过所述第二总线发送的用于启动所述接收端的启动程序,其中,所述启动程序是在所述发送端与所述接收端通过第一总线建立连接之后,且所述发送端通过所述第一总线检测到所述发送端的外围组件快速互联接口的参数与所述接收端的外围组件快速互联接口的参数匹配时发送的程序;
存储模块,用于将所述启动程序存储至双倍速率同步动态随机存储器DDR中;
运行模块,用于运行所述启动程序,以启动所述接收端。该级联芯片启动装置通过实施该实施方式能够减少级联芯片启动过程中的启动时长。
结合第四方面的装置,在第四方面的第一种可能的装置中,所述接收模块,还用于接收所述发送端通过所述第一总线发送的携带有用于配置所述接收端的外围组件快速互联接口的参数的配置指令;
所述装置还包括:
配置模块,用于响应所述配置指令,以将所述配置指令携带的参数配置为所述接收端的外围组件快速互联接口的参数。该级联芯片启动装置通过实施该实施方式能够增加发送端的外围组件快速互联接口与接收端的外围组件快速互联接口建立连接的匹配概率。
结合第四方面的装置或者第四方面的第一种可能的装置,在第四方面的第二种可能的装置中,所述第一总线包括两线式串行总线I2C或者串行外设总线SPI,所述第二总线包括外围组件快速互联总线PCIE。
本发明实施例中,发送端会通过第一总线检测发送端与接收端是否满足通过第二总线建立连接的条件,并在检测发送端与接收端满足通过第二总线建立连接的条件时,通过第二总线建立连接,并通过第二总线传输启动程序,从而能够减少级联芯片启动过程中的启动时长。
附图说明
为了更清楚地说明本发明实施例中的技术方案,下面将对实施例中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1是本发明实施例公开的一种级联芯片连接的网络架构示意图;
图2是本发明实施例公开的一种级联芯片启动方法的流程示意图;
图3是本发明实施例公开的另一种级联芯片启动方法的流程示意图;
图4是本发明实施例公开的又一种级联芯片启动方法的流程示意图;
图5是本发明实施例公开的一种级联芯片启动装置的结构示意图;
图6是本发明实施例公开的另一种级联芯片启动装置的结构示意图;
图7是本发明实施例公开的又一种级联芯片启动装置的结构示意图;
图8是本发明实施例公开的又一种级联芯片启动装置的结构示意图;
图9是本发明实施例公开的又一种级联芯片启动装置的结构示意图。
具体实施方式
下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
本发明实施例公开了一种级联芯片启动方法及相关装置,在本发明实施例中,发送端会通过第一总线检测发送端与接收端是否满足通过第二总线建立连接的条件,并在检测发送端与接收端满足通过第二总线建立连接的条件时,通过第二总线建立连接,并通过第二总线传输启动程序,从而能够减少级联芯片启动过程中的启动时长。以下分别进行详细说明。
为了更好的理解本发明实施例,下面先对本发明实施例公开的一种级联芯片连接的网络架构进行描述。请参阅图1,图1是本发明实施例公开的一种级联芯片连接的网络架构示意图。在图1所示的网络架构中,可以包括发送端和接收端,其中,发送端可以是编解码芯片,接收端也可以是编解码芯片,接收端与发送端可以是同一个级联芯片启动装置中的不同的芯片。其中,级联芯片启动装置可以包括但不限于移动手机、平板电脑、掌上电脑、个人数字助理(PersonalDigitalAssistant,PDA)以及移动互联网设备(MobileInternetDevice,MID)等具有视频编解码能力的装置。如图1所示,发送端中可以包括但不限于中央处理单元(CentralProcessingUnit,CPU)、外围组件快速互联(PeripheralComponentInterconnectExpress,PCIE)单元、双倍速率同步动态随机存储器DDR、两线式串行单元I2C以及用于连接各个单元的BUS总线,接收端中可以包括但不限于中央处理单元CPU、PCIE单元、DDR、I2C总线以及BUS总线,发送端与接收端之间通过PCIE总线以及I2C总线进行连接。其中,I2C总线主要是用于在接收端与发送端通过PCIE总线建立连接之前传输用于配置接收端的各项参数;PCIE总线主要用于在将接收端和发送端通过PCIE总线建立连接之后,传输启动程序。其中,I2C总线还可以由其他的易于让发送端和接收端建立连接的总线取代,如串行外设总线(Serialperipheralinterface,SPI)总线。以下分别进行详细描述。
基于图1所示的网络构架,本发明实施例公开了一种级联芯片启动方法。请参阅图2,图2是本发明实施例公开的一种级联芯片启动方法的流程示意图。如图2所示,该级联芯片启动方法可以包括以下步骤:
201、在发送端与接收端通过第一总线建立连接之后,发送端通过第一总线检测发送端的外围组件快速互联接口的参数与接收端的外围组件快速互联接口的参数是否匹配,若是,则执行步骤202;若否,则结束本次操作。
本发明实施例中,发送端与接收端可以包括在同一个级联芯片启动装置中的不同芯片,其中,第一总线可以包括但不限于两线式串行总线I2C或者串行外设总线SPI总线。其中,
I2C总线用于连接微控制器及其外围设备,是微电子通信控制领域广泛采用的一种总线标准,它是同步通信的一种特殊形式,具有接口线少,控制方式简单,器件封装形式小,通信速率较高等优点。I2C总线支持任何集成电路生产过程,通过串行数据线和串行时钟线在连接到总线的器件间传递信息。每个器件都有一个唯一的地址识别,而且都可以作为一个发送器或接收器(由器件的功能决定)。液晶显示驱动器只能作为接收器,而存储器则既可以接收又可以发送数据;除了发送器和接收器外,器件在执行数据传输时也可以被看作是主机或从机。主机是初始化总线的数据传输并产生允许传输的时钟信号的器件。
SPI总线是一种同步串行外设接口,它可以使微控制单元与各种外围设备以串行方式进行通信以交换信息。外围设置闪存存储器、网络控制器、液晶显示驱动器、模数转换器和微控制单元等。SPI总线可直接与各个厂家生产的多种标准外围器件直接接口,该接口一般使用4条线:串行时钟线、主机输入/从机输出数据线、主机输出/从机输入数据线和低电平有效的从机选择线;有的SPI接口芯片带有中断信号线、有的SPI接口芯片没有主机输出/从机输入数据线。由于SPI总线一共只需3~4位数据线和控制即可实现与具有SPI总线接口功能的各种输入输出器件进行接口,而扩展并行总线则需要8根数据线、8~16位地址线、2~3位控制线,因此,采用SPI总线接口可以简化电路设计,节省很多常规电路中的接口器件和输入输出接口线,提高设计的可靠性。
本发明实施例中,在发送端与接收端通过第一总线建立连接之后,发送端可以通过第一总线检测发送端的外围组件快速互联接口的参数与接收端的外围组件快速互联接口的参数是否匹配。其中,发送端通过第一总线检测发送端的外围组件快速互联接口的参数与接收端的外围组件快速互联接口的参数是否匹配的具体实施方式为发送端通过第一总线向接收端发送针对接收端的外围组件快速互联接口的参数的获取指令,接收端接收到该获取指令后,则可以获取接收端的外围组件快速互联接口的参数,接收端并将获取到的外围组件快速互联接口的参数发送至发送端,发送端端接收到接收端发送的外围组件快速互联接口的参数之后,则发送端可以继续检测发送端的外围组件快速互联接口的参数与接收到的接收端发送的外围组件快速互联接口的参数是否匹配。其中,发送端的外围组件快速互联接口的参数可以包括但不限于外围组件快速互联接口的眼图参数(如去加重参数、眼图输出幅度、眼高以及眼宽等)和外围组件快速互联接口的寄存器参数等;接收端的外围组件快速互联接口的参数可以包括但不限于外围组件快速互联接口的眼图参数(如去加重参数、眼图输出幅度、眼高以及眼宽等)和外围组件快速互联接口的寄存器参数等。
202、发送端通过第二总线将发送端的外围组件快速互联接口与接收端的外围组件快速互联接口建立连接。
本发明实施例中,当发送端通过第一总线检测发送端的外围组件快速互联接口的参数与接收端的外围组件快速互联接口的参数匹配时,则发送端可以通过第二总线将发送端的外围组件快速互联接口与接收端的外围组件快速互联接口建立连接。
其中,发送端通过第二总线将发送端的外围组件快速互联接口与接收端的外围组件快速互联接口建立连接主要是发送端通过第二总线将发送端的外围组件快速互联接口与接收端的外围组件快速互联接口建立数据连接,也即,建立数据连接之后,发送端与接收端之间才可以进行数据传输。也就意味着,发送端与接收端之间一直是通过第二总线建立物理连接,但单纯的物理连接并不能达到数据传输的要求,要使发送端与接收端建立数据连接,应在发送端检测发送端的外围组件快速互联接口的参数与接收端的外围组件快速互联接口的参数匹配之后,并向接收端发送数据连接请求,只有当发送端接收到接收端针对数据连接请求的响应信息时,发送端和接收端才可以建立数据连接。
本发明实施例中,第二总线可以包括但不限于外围组件快速互联总线(PeripheralComponentInterconnectExpress,PCIE)总线。其中,PCIE总线属于高速串行点对点双通道高带宽传输,所连接的设备分配独享通道带宽,不共享总线带宽,主要支持主动电源管理,错误报告,端对端的可靠性传输,热插拔以及服务质量等功能;其主要优势在于数据传输速率高。
203、在发送端通过第二总线与接收端建立连接之后,发送端通过第二总线向接收端发送用于启动接收端的启动程序,以使接收端将启动程序存储至双倍速率同步动态随机存储器DDR中,并运行启动程序,以启动接收端。
本发明实施例中,在发送端通过第二总线与接收端建立连接之后,发送端可以通过第二总线向接收端发送用于启动接收端的启动程序,以使接收端将启动程序存储至双倍速率同步动态随机存储器(DoubleDataRate,DDR)中,并运行启动程序,以启动接收端。
具体地,由于PCIE总线的数据传输速率高,则在传输启动程序时,单位时间内传输的数据量大,则在传输启动程序过程中,所需时间较短,从而可以降低启动接收端的所需时长。
在图2中,详细描述了在发送端与接收端通过第一总线建立连接之后,发送端可以通过第一总线检测发送端的外围组件快速互联接口的参数与接收端的外围组件快速互联接口的参数是否匹配;若匹配,则发送端可以通过第二总线将发送端的外围组件快速互联接口与接收端的外围组件快速互联接口建立连接;在发送端通过第二总线与接收端建立连接之后,发送端可以通过第二总线向接收端发送用于启动接收端的启动程序,以使接收端将启动程序存储至双倍速率同步动态随机存储器DDR中,并运行启动程序,以启动接收端。在本发明实施例中,发送端会通过第一总线检测发送端与接收端是否满足通过第二总线建立连接的条件,并在检测发送端与接收端满足通过第二总线建立连接的条件时,通过第二总线建立连接,并通过第二总线传输启动程序,从而能够减少级联芯片启动过程中的启动时长。
基于图1所示的网络构架,本发明实施例还公开了一种级联芯片启动方法。请参阅图3,图3是本发明实施例公开的另一种级联芯片启动方法的流程示意图。如图3所示,该级联芯片启动方法可以包括以下步骤:
301、在发送端与接收端通过第一总线建立连接之后,发送端通过第一总线向接收端发送携带有用于配置接收端的外围组件快速互联接口的参数的配置指令。
本发明实施例中,配置指令用于指示接收端将配置指令携带的参数配置为接收端的外围组件快速互联接口的参数。
具体地,在发送端与接收端通过第一总线建立连接之后,发送端可以通过第一总线向接收端发送携带有用于配置接收端的外围组件快速互联接口的参数的配置指令。其中,在执行步骤301发送端通过第一总线向接收端发送携带有用于配置接收端的外围组件快速互联接口的参数的配置指令之前,发送端还可以执行以下步骤:
11)发送端检测发送端的外围组件快速互联接口的参数是否与预设的默认参数匹配;
12)若发送端检测发送端的外围组件快速互联接口的参数与默认参数不匹配,则发送端根据发送端的外围组件快速互联接口的参数调整默认参数。
其中,发送端通过第一总线向接收端发送携带有用于配置接收端的外围组件快速互联接口的参数的配置指令,包括:
21)发送终端根据发送端的调整后的默认参数生成用于配置接收端的外围组件快速互联接口的参数;
22)发送端通过第一总线向接收端发送携带用于配置接收端的外围组件快速互联接口的参数的配置指令。
本发明实施例中,可以在级联芯片启动装置中预设默认参数,其中,该默认参数可以是级联芯片启动装置根据芯片的型号(类型)设定,也可以是级联芯片启动装置根据级联芯片启动装置的硬件信息(如级联芯片启动装置CPU的信息等)设定;本发明实施例不作限定。
具体地,发送端首先检测本端的外围组件快速互联接口的参数是否与预设的默认参数匹配,并在检测到本端的外围组件快速互联接口的参数与预设的默认参数不匹配时,可以根据本端的外围组件快速互联接口的参数调整默认参数;且在发送端通过第一总线向接收端发送携带有用于配置所述接收端的外围组件快速互联接口的参数的配置指令时,也主要是先根据发送端的调整后的默认参数生成用于配置接收端的外围组件快速互联接口的参数;再通过第一总线向接收端发送携带用于配置接收端的外围组件快速互联接口的参数的配置指令。通过实施该发明实施例可以在一定程度上增加发送端的外围组件快速互联接口的参数与接收端的外围组件快速互联接口的参数的匹配概率,从而在一定程度上增加发送端与接收端通过第二总线(如PCIE总线)建立连接的概率。
302、发送端通过第一总线检测发送端的外围组件快速互联接口的参数与接收端的配置后的外围组件快速互联接口的参数是否匹配,若是,则执行步骤303;若否,则结束本次操作。
本发明实施例中,在发送端根据本端的外围组件快速互联接口的参数调整默认参数之后,则可以根据调整后的默认参数生成包含用于配置接收端的外围组件快速互联接口的参数的配置指令,并将该配置指令发送至接收端,接收端接收到该配置指令之后,则可以根据配置指令中将上述用于配置接收端的外围组件快速互联接口的参数配置为本端的外围组件快速互联接口的参数。并在接收端配置好本端的外围组件快速互联接口的参数之后,发送端再通过第一总线检测发送端的外围组件快速互联接口的参数与接收端的配置后的外围组件快速互联接口的参数是否匹配。
303、发送端通过第二总线将发送端的外围组件快速互联接口与接收端的外围组件快速互联接口建立连接。
304、在发送端通过第二总线与接收端建立连接之后,发送端通过第二总线向接收端发送用于启动接收端的启动程序,以使接收端将启动程序存储至双倍速率同步动态随机存储器DDR中,并运行启动程序,以启动接收端。
本发明实施例中,在发送端通过第二总线与接收端建立连接之后,发送端可以通过第二总线向接收端发送用于初始化接收端的CPU以及DDR的控制指令,接收端接收到该控制指令之后,则可以初始化本端的CPU以及DDR以响应该控制指令,发送端并可以通过第二总线向接收端发送用于启动接收端的启动程序,以使接收端将启动程序存储至双倍速率同步动态随机存储器DDR中,并运行启动程序,以启动接收端。
在图3中,详细描述了在发送端通过第一总线检测发送端的外围组件快速互联接口的参数与接收端的外围组件快速互联接口的参数是否匹配之前,发送端还需检测本端的外围组件快速互联接口的参数是否与默认参数匹配,若不匹配,则发送端还需要根据默认参数进行调整本端的外围组件快速互联接口的参数,并根据调整后的本端的外围组件快速互联接口的参数生成用于配置接收端的外围组件快速互联接口的参数,并将生成的用于配置接收端的外围组件快速互联接口的参数发送至接收端,以使接收端将上述生成的用于配置接收端的外围组件快速互联接口的参数配置为接收端最新的外围组件快速互联接口的参数。通过执行上述步骤,可以进一步提高发送端的外围组件快速互联接口的参数与接收端的外围组件快速互联接口的参数的匹配概率,从而进一步增加发送端与接收端通过第二总线连接成功的概率,并在接收端与发送端通过第二总线建立连接后,发送端将启动程序发送至接收端,由于第二总线具有较高的数据传输频率,则能够提高启动程序的传输速率,从而能够减少传输启动程序的所需时长。
基于图1所示的网络构架,本发明实施例还公开了一种级联芯片启动方法。请参阅图4,图4是本发明实施例公开的又一种级联芯片启动方法的流程示意图。如图4所示,该级联芯片启动方法可以包括以下步骤:
401、在接收端的外围组件快速互联接口通过第二总线与发送端的外围组件快速互联接口连接后,接收端接收发送端通过第二总线发送的用于启动接收端的启动程序。
本发明实施例中,启动程序是在发送端与接收端通过第一总线建立连接之后,且发送端通过第一总线检测到发送端的外围组件快速互联接口的参数与接收端的外围组件快速互联接口的参数匹配时发送的程序。
其中,发送端与接收端可以包括但不限于在同一个级联芯片启动装置中的不同芯片,其中,第一总线可以包括但不限于两线式串行总线I2C总线或者串行外设总线SPI总线,第二总线可以包括但不限于外围组件快速互联总线PCIE总线。其中,PCIE总线属于高速串行点对点双通道高带宽传输,所连接的设备分配独享通道带宽,不共享总线带宽,主要支持主动电源管理,错误报告,端对端的可靠性传输,热插拔以及服务质量等功能;其主要优势在于数据传输速率高。
其中,本发明实施例中所涉及到的两线式串行总线I2C总线或者串行外设总线SPI总线可参考图2中所介绍的两线式串行总线I2C总线或者串行外设总线SPI总线。
本发明实施例中,在发送端与接收端通过第一总线建立连接之后,发送端可以通过第一总线检测发送端的外围组件快速互联接口的参数与接收端的外围组件快速互联接口的参数是否匹配。其中,发送端通过第一总线检测发送端的外围组件快速互联接口的参数与接收端的外围组件快速互联接口的参数是否匹配的具体实施方式为发送端通过第一总线向接收端发送针对接收端的外围组件快速互联接口的参数的获取指令,接收端接收到该获取指令后,则可以获取接收端的外围组件快速互联接口的参数,接收端并将获取到的外围组件快速互联接口的参数发送至发送端,发送端端接收到接收端发送的外围组件快速互联接口的参数之后,则发送端可以继续检测发送端的外围组件快速互联接口的参数与接收到的接收端发送的外围组件快速互联接口的参数是否匹配。
其中,发送端的外围组件快速互联接口的参数可以包括但不限于外围组件快速互联接口的眼图参数(如去加重参数、眼图输出幅度、眼高以及眼宽等)和外围组件快速互联接口的寄存器参数等;接收端的外围组件快速互联接口的参数可以包括但不限于外围组件快速互联接口的眼图参数(如去加重参数、眼图输出幅度、眼高以及眼宽等)和外围组件快速互联接口的寄存器参数等。
本发明实施例中,当发送端通过第一总线检测发送端的外围组件快速互联接口的参数与接收端的外围组件快速互联接口的参数匹配时,则发送端可以通过第二总线将发送端的外围组件快速互联接口与接收端的外围组件快速互联接口建立连接,并将启动程序发送至接收端,接收端则可以接收发送端通过第二总线发送的启动程序。
作为一种可选的实施方式,在接收端接收发送端通过第二总线发送的启动程序之前,接收端还可以执行以下步骤:
31)接收端接收发送端通过第一总线发送的携带有用于配置接收端的外围组件快速互联接口的参数的配置指令;
32)接收端响应配置指令,以将配置指令携带的参数配置为接收端的外围组件快速互联接口的参数。
本发明实施例中,上述用于配置接收端的外围组件快速互联接口的参数是由发送端在检测到本端的外围组件快速互联接口的参数与默认参数不匹配时,根据本端的外围组件快速互联接口的参数调整默认参数,并根据调整后的默认参数生成的参数。
402、接收端将启动程序存储至双倍速率同步动态随机存储器DDR中。
本发明实施例中,在接收端接收到发送端发送的启动程序之后,则接收端可以将启动程序存储至双倍速率同步动态随机存储器DDR中。由于DDR是一个时钟周期内传输两次数据,则其可以在时钟的上升期和下降期各传输一次数据,从而也可以提高存储效率,以降低存储启动程序过程中的存储时间。
403、运行启动程序,以启动接收端。
本发明实施例中,在接收端接收了发送端通过第二总线发送的启动程序,并将接收到的启动程序存储至DDR中之后,则接收端还可以运行启动程序,以启动接收端。
在图4中,详细描述了在接收端的外围组件快速互联接口通过第二总线与发送端的外围组件快速互联接口连接后,接收端可以接收发送端通过第二总线发送的用于启动接收端的启动程序,其中,启动程序是在发送端与接收端通过第一总线建立连接之后,且发送端通过第一总线检测到发送端的外围组件快速互联接口的参数与接收端的外围组件快速互联接口的参数匹配时发送的程序;接收端可以将启动程序存储至双倍速率同步动态随机存储器DDR中,并运行启动程序,以启动接收端。在本发明实施例中,由于接收端与发送端是通过第一总线与第二总线进行连接的,第一总线的作用主要是为了配置发送端与接收端的外围组件快速互联接口的参数,以使接收端的外围组件快速互联接口的参数与发送端的外围组件快速互联接口的参数满足通过第二总线建立连接的条件;又由于通过第二总线将发送端的外围组件快速互联接口与接收端的外围组件快速互联接口建立连接,通过外围组件快速互联接口建立的连接关系均具有传输频率高,则可以提高传输速率,则可以减少启动程序传输过程中的传输时长。
基于图1所示的网络构架,本发明实施例公开了一种级联芯片启动装置。请参阅图5,图5是本发明实施例公开的一种级联芯片启动装置的结构示意图,可以用于执行本发明实施例公开的级联芯片启动方法。其中,该级联芯片启动装置可以包括前面描述的方法实施例中所涉及的发送端。如图5所示,该级联芯片启动装置可以包括:检测模块501、连接模块502以及发送模块503,其中,
检测模块501,用于在发送端与接收端通过第一总线建立连接之后,通过第一总线检测发送端的外围组件快速互联接口的参数与接收端的外围组件快速互联接口的参数是否匹配。
本发明实施例中,发送端与接收端可以包括但不限于在同一个级联芯片启动装置中的不同芯片,其中,第一总线可以包括但不限于两线式串行总线I2C或者串行外设总线SPI总线。
其中,本发明实施例中所涉及到的两线式串行总线I2C总线或者串行外设总线SPI总线可参考图2中所介绍的两线式串行总线I2C总线或者串行外设总线SPI总线。
本发明实施例中,在发送端与接收端通过第一总线建立连接之后,检测模块501可以通过第一总线检测发送端的外围组件快速互联接口的参数与接收端的外围组件快速互联接口的参数是否匹配。其中,检测模块501通过第一总线检测发送端的外围组件快速互联接口的参数与接收端的外围组件快速互联接口的参数是否匹配的具体实施方式为检测模块501通过第一总线向接收端发送针对接收端的外围组件快速互联接口的参数的获取指令,接收端接收到该获取指令后,则可以获取接收端的外围组件快速互联接口的参数,接收端并将获取到的外围组件快速互联接口的参数发送至发送端,发送端端接收到接收端发送的外围组件快速互联接口的参数之后,则发送端可以继续检测发送端的外围组件快速互联接口的参数与接收到的接收端发送的外围组件快速互联接口的参数是否匹配。
其中,发送端的外围组件快速互联接口的参数可以包括但不限于外围组件快速互联接口的眼图参数(如去加重参数、眼图输出幅度、眼高以及眼宽等)和外围组件快速互联接口的寄存器参数等;接收端的外围组件快速互联接口的参数可以包括但不限于外围组件快速互联接口的眼图参数(如去加重参数、眼图输出幅度、眼高以及眼宽等)和外围组件快速互联接口的寄存器参数等。
连接模块502,用于若检测模块501通过第一总线检测发送端的外围组件快速互联接口的参数与接收端的外围组件快速互联接口的参数匹配,则通过第二总线将发送端的外围组件快速互联接口与接收端的外围组件快速互联接口建立连接。
本发明实施例中,当检测模块501通过第一总线检测发送端的外围组件快速互联接口的参数与接收端的外围组件快速互联接口的参数匹配时,则连接模块502可以通过第二总线将发送端的外围组件快速互联接口与接收端的外围组件快速互联接口建立连接。
其中,连接模块502通过第二总线将发送端的外围组件快速互联接口与接收端的外围组件快速互联接口建立连接主要是连接模块502通过第二总线将发送端的外围组件快速互联接口与接收端的外围组件快速互联接口建立数据连接,也即,建立数据连接之后,发送端与接收端之间才可以进行数据传输。也就意味着,发送端与接收端之间一直是通过第二总线建立物理连接,但单纯的物理连接并不能达到数据传输的要求,要使发送端与接收端建立数据连接,应在发送端检测发送端的外围组件快速互联接口的参数与接收端的外围组件快速互联接口的参数匹配之后,并向接收端发送数据连接请求,只有当发送端接收到接收端针对数据连接请求的响应信息时,发送端和接收端才可以建立数据连接。
本发明实施例中,第二总线可以包括但不限于外围组件快速互联总线(PeripheralComponentInterconnectExpress,PCIE)总线。其中,PCIE总线属于高速串行点对点双通道高带宽传输,所连接的设备分配独享通道带宽,不共享总线带宽,主要支持主动电源管理,错误报告,端对端的可靠性传输,热插拔以及服务质量等功能;其主要优势在于数据传输速率高。
发送模块503,用于在发送端通过第二总线与接收端建立连接之后,通过第二总线向接收端发送用于启动接收端的启动程序,以使接收端将启动程序存储至双倍速率同步动态随机存储器DDR中,并运行启动程序,以启动接收端。
本发明实施例中,在连接模块502通过第二总线与接收端建立连接之后,发送模块503可以通过第二总线向接收端发送用于启动接收端的启动程序,以使接收端将启动程序存储至双倍速率同步动态随机存储器(DoubleDataRate,DDR)中,并运行启动程序,以启动接收端。
具体地,由于PCIE总线的数据传输速率高,则在传输启动程序时,单位时间内传输的数据量大,则在传输启动程序过程中,所需时间较短,从而可以降低启动接收端的所需时长。
在图5中,详细描述了在发送端与接收端通过第一总线建立连接之后,检测模块501可以通过第一总线检测发送端的外围组件快速互联接口的参数与接收端的外围组件快速互联接口的参数是否匹配;若匹配,则连接模块502可以通过第二总线将发送端的外围组件快速互联接口与接收端的外围组件快速互联接口建立连接;在发送端通过第二总线与接收端建立连接之后,发送模块503可以通过第二总线向接收端发送用于启动接收端的启动程序,以使接收端将启动程序存储至双倍速率同步动态随机存储器DDR中,并运行启动程序,以启动接收端。在本发明实施例中,检测模块501会通过第一总线检测发送端与接收端是否满足通过第二总线建立连接的条件,并在检测模块501检测发送端与接收端满足通过第二总线建立连接的条件时,通过第二总线建立连接,发送模块503并通过第二总线传输启动程序,从而能够减少级联芯片启动过程中的启动时长。
基于图1所示的网络构架,本发明实施例公开了另一种级联芯片启动装置。请参阅图6,图6是本发明实施例公开的另一种级联芯片启动装置的结构示意图,可以用于执行本发明实施例公开的级联芯片启动方法。其中,图6是在图5的基础上进一步细化得到,除包括图5所示的所有模块以外,还可以包括:调整模块504,其中,
检测模块501,用于检测发送端的外围组件快速互联接口的参数是否与预设的默认参数匹配;
调整模块504,用于若检测模块501检测发送端的外围组件快速互联接口的参数与默认参数不匹配,则根据发送端的外围组件快速互联接口的参数调整默认参数;
其中,发送模块503通过第一总线向接收端发送携带有用于配置接收端的外围组件快速互联接口的参数的配置指令的具体实施方式为发送终端根据发送端的调整后的默认参数生成用于配置接收端的外围组件快速互联接口的参数;发送端通过第一总线向接收端发送携带用于配置接收端的外围组件快速互联接口的参数的配置指令。
发送模块503,还用于通过第一总线向接收端发送携带有用于配置接收端的外围组件快速互联接口的参数的配置指令,配置指令用于指示接收端将配置指令携带的参数配置为接收端的外围组件快速互联接口的参数;
其中,检测模块501通过第一总线检测发送端的外围组件快速互联接口的参数与接收端的外围组件快速互联接口的参数是否匹配的具体实施方式为通过第一总线检测发送端的外围组件快速互联接口的参数与接收端的配置后的外围组件快速互联接口的参数是否匹配。
通过实施图6所示的级联芯片启动装置,能够提高启动程序的传输速率,从而能够减少传输启动程序的所需时长。
基于图1所示的网络构架,本发明实施例公开了又一种级联芯片启动装置。请参阅图7,图7是本发明实施例公开的又一种级联芯片启动装置的结构示意图,可以用于执行本发明实施例公开的级联芯片启动方法。其中,该级联芯片启动装置可以包括前面描述的方法实施例中所涉及的接收端。如图7所示,该级联芯片启动装置可以包括:接收模块701、存储模块702以及运行模块703,其中,
接收模块701,用于在接收端的外围组件快速互联接口通过第二总线与发送端的外围组件快速互联接口连接后,接收发送端通过第二总线发送的用于启动接收端的启动程序。
本发明实施例中,启动程序是在发送端与接收端通过第一总线建立连接之后,且发送端通过第一总线检测到发送端的外围组件快速互联接口的参数与接收端的外围组件快速互联接口的参数匹配时发送的程序。
其中,发送端与接收端可以包括但不限于在同一个级联芯片启动装置中的不同芯片,其中,第一总线可以包括但不限于两线式串行总线I2C或者串行外设总线SPI总线。第二总线可以包括但不限于外围组件快速互联总线PCIE总线。其中,PCIE总线属于高速串行点对点双通道高带宽传输,所连接的设备分配独享通道带宽,不共享总线带宽,主要支持主动电源管理,错误报告,端对端的可靠性传输,热插拔以及服务质量等功能;其主要优势在于数据传输速率高。
其中,本发明实施例中所涉及到的两线式串行总线I2C总线或者串行外设总线SPI总线可参考图2中所介绍的两线式串行总线I2C总线或者串行外设总线SPI总线。
本发明实施例中,在发送端与接收端通过第一总线建立连接之后,发送端可以通过第一总线检测发送端的外围组件快速互联接口的参数与接收端的外围组件快速互联接口的参数是否匹配。其中,发送端通过第一总线检测发送端的外围组件快速互联接口的参数与接收端的外围组件快速互联接口的参数是否匹配的具体实施方式为发送端通过第一总线向接收端发送针对接收端的外围组件快速互联接口的参数的获取指令,接收端接收到该获取指令后,则可以获取接收端的外围组件快速互联接口的参数,接收端并将获取到的外围组件快速互联接口的参数发送至发送端,发送端端接收到接收端发送的外围组件快速互联接口的参数之后,则发送端可以继续检测发送端的外围组件快速互联接口的参数与接收到的接收端发送的外围组件快速互联接口的参数是否匹配。
其中,发送端的外围组件快速互联接口的参数可以包括但不限于外围组件快速互联接口的眼图参数(如去加重参数、眼图输出幅度、眼高以及眼宽等)和外围组件快速互联接口的寄存器参数等;接收端的外围组件快速互联接口的参数可以包括但不限于外围组件快速互联接口的眼图参数(如去加重参数、眼图输出幅度、眼高以及眼宽等)和外围组件快速互联接口的寄存器参数等。
本发明实施例中,当发送端通过第一总线检测发送端的外围组件快速互联接口的参数与接收端的外围组件快速互联接口的参数匹配时,则发送端可以通过第二总线将发送端的外围组件快速互联接口与接收端的外围组件快速互联接口建立连接,并将启动程序发送至接收端,接收模块701则可以接收发送端通过第二总线发送的启动程序。
存储模块702,用于将启动程序存储至双倍速率同步动态随机存储器DDR中。
本发明实施例中,在接收模块701接收端接收到发送端发送的启动程序之后,则存储模块702可以将启动程序存储至双倍速率同步动态随机存储器DDR中。由于DDR是一个时钟周期内传输两次数据,则其可以在时钟的上升期和下降期各传输一次数据,从而也可以提高存储效率,以降低存储启动程序过程中的存储时间。
运行模块703,用于运行启动程序,以启动接收端。
本发明实施例中,在接收模块701接收端接收了发送端通过第二总线发送的启动程序,存储模块702并将接收到的启动程序存储至DDR中之后,则运行模块703还可以运行启动程序,以启动接收端。
相应地,请一并参阅图8,图8是本发明实施例公开的又一种级联芯片启动装置的结构示意图,可以用于执行本发明实施例公开的级联芯片启动方法。其中,图8所示的级联芯片启动装置是在图7所示的级联芯片启动装置的基础上进一步优化得到的。与图7所示的级联芯片启动装置相比,图8所示的级联芯片启动装置还可以包括:配置模块704,其中,
配置模块704,用于响应接收模块701接收到的发送端通过第一总线发送的携带有用于配置接收端的外围组件快速互联接口的参数的配置指令,以将配置指令携带的参数配置为接收端的外围组件快速互联接口的参数。
在图7与图8中,详细描述了在接收端的外围组件快速互联接口通过第二总线与发送端的外围组件快速互联接口连接后,接收模块701可以接收发送端通过第二总线发送的用于启动接收端的启动程序,其中,启动程序是在发送端与接收端通过第一总线建立连接之后,且发送端通过第一总线检测到发送端的外围组件快速互联接口的参数与接收端的外围组件快速互联接口的参数匹配时发送的程序;存储模块702可以将启动程序存储至双倍速率同步动态随机存储器DDR中,运行模块703并运行启动程序,以启动接收端。在本发明实施例中,由于接收端与发送端是通过第一总线与第二总线进行连接的,第一总线的作用主要是为了配置发送端与接收端的外围组件快速互联接口的参数,以使接收端的外围组件快速互联接口的参数与发送端的外围组件快速互联接口的参数满足通过第二总线建立连接的条件;又由于通过第二总线将发送端的外围组件快速互联接口与接收端的外围组件快速互联接口建立连接,通过外围组件快速互联接口建立的连接关系均具有传输频率高,则可以提高传输速率,则可以减少启动程序传输过程中的传输时长。
基于图1所示的网络构架,本发明实施例公开了又一种级联芯片启动装置。请参阅图9,图9是本发明实施例公开的又一种级联芯片启动装置的结构示意图,可以用于执行本发明实施例公开的级联芯片启动方法。其中,该级联芯片启动装置至少可以包括前面实施例所描述的发送端和接收端。如图9所示,发送端中可以包括但不限于中央处理单元CPU901、外围组件快速互联单元PCIE902、双倍速率同步动态随机存储器DDR903、两线式串行单元I2C904以及用于连接各个单元的总线BUS905,接收端中可以包括但不限于中央处理单元CPU906、外围组件快速互联单元PCIE907、双倍速率同步动态随机存储器DDR908、两线式串行单元I2C909以及用于连接各个单元的总线BUS910,发送端与接收端之间通过PCIE总线911以及I2C总线912进行连接。其中,I2C总线912主要是用于在接收端与发送端通过PCIE总线911建立连接之前传输用于配置接收端的各项参数;PCIE总线911主要用于在将接收端和发送端通过PCIE总线911建立连接之后,传输启动程序。其中,I2C总线912还可以由其他的易于让发送端和接收端建立连接的总线取代,如串行外设总线SPI。具体地,
中央处理单元CPU901,用于在发送端与接收端通过第一总线建立连接之后,通过第一总线检测发送端的外围组件快速互联接口的参数与接收端的外围组件快速互联接口的参数是否匹配;
中央处理单元CPU901,还用于若通过第一总线检测发送端的外围组件快速互联接口的参数与接收端的外围组件快速互联接口的参数匹配,则通过第二总线将发送端的外围组件快速互联接口与接收端的外围组件快速互联接口建立连接;
中央处理单元CPU901,还用于在通过第二总线与接收端建立连接之后,通过第二总线向接收端发送用于启动接收端的启动程序,以使接收端将启动程序存储至双倍速率同步动态随机存储器DDR908中,并运行启动程序,以启动接收端。
作为一种可选的实施方式,中央处理单元CPU901,还用于通过第一总线向接收端发送携带有用于配置接收端的外围组件快速互联接口的参数的配置指令,配置指令用于指示所接收端将配置指令携带的参数配置为接收端的外围组件快速互联接口的参数;
其中,中央处理单元CPU901通过第一总线检测发送端的外围组件快速互联接口的参数与接收端的外围组件快速互联接口的参数是否匹配,包括:
中央处理单元CPU901通过第一总线检测发送端的外围组件快速互联接口的参数与接收端的配置后的外围组件快速互联接口的参数是否匹配。
作为另一种可选的实施方式,中央处理单元CPU901,还用于检测发送端的外围组件快速互联接口的参数是否与预设的默认参数匹配;
若中央处理单元CPU901检测发送端的外围组件快速互联接口的参数与默认参数不匹配,则中央处理单元CPU901根据发送端的外围组件快速互联接口的参数调整默认参数;
其中,中央处理单元CPU901通过第一总线向接收端发送携带有用于配置接收端的外围组件快速互联接口的参数的配置指令,包括:
中央处理单元CPU901根据发送端的调整后的默认参数生成用于配置接收端的外围组件快速互联接口的参数;
中央处理单元CPU901通过第一总线向接收端发送携带用于配置接收端的外围组件快速互联接口的参数的配置指令。
其中,上述第一总线包括两线式串行总线I2C912或者串行外设总线SPI,上述第二总线包括外围组件快速互联总线PCIE911。
通过实施图9所示的级联芯片启动装置,能够提高启动程序的传输速率,从而能够减少传输启动程序的所需时长。
需要说明的是,对于前述的各个方法实施例,为了简单描述,故将其都表述为一系列的动作组合,但是本领域技术人员应该知悉,本发明并不受所描述的动作顺序的限制,因为依据本申请,某一些步骤可以采用其他顺序或者同时进行。其次,本领域技术人员也应该知悉,说明书中所描述的实施例均属于优选实施例,所涉及的动作和模块并不一定是本申请所必须的。
在上述实施例中,对各个实施例的描述都各有侧重,某个实施例中没有详细描述的部分,可以参见其他实施例的相关描述。
本发明实施例的方法中的步骤可以根据实际需要进行顺序调整、合并和删减。
本发明实施例的装置中的模块可以根据实际需要进行合并、划分和删减。
本领域普通技术人员可以理解上述实施例的各种方法中的全部或部分步骤是可以通过程序来指令相关的硬件来完成,该程序可以存储于一计算机可读存储介质中,存储介质包括只读存储器(Read-OnlyMemory,ROM)、随机存储器(RandomAccessMemory,RAM)、可编程只读存储器(ProgrammableRead-onlyMemory,PROM)、可擦除可编程只读存储器(ErasableProgrammableReadOnlyMemory,EPROM)、一次可编程只读存储器(One-timeProgrammableRead-OnlyMemory,OTPROM)、电子抹除式可复写只读存储器(Electrically-ErasableProgrammableRead-OnlyMemory,EEPROM)、只读光盘(CompactDiscRead-OnlyMemory,CD-ROM)或其他光盘存储器、磁盘存储器、磁带存储器、或者能够用于携带或存储数据的计算机可读的任何其他介质。
以上对本发明实施例公开的一种级联芯片启动方法及相关装置进行了详细介绍,本文中应用了具体个例对本发明的原理及实施方式进行了阐述,以上实施例的说明只是用于帮助理解本发明的方法及其核心思想;同时,对于本领域的一般技术人员,依据本发明的思想,在具体实施方式及应用范围上均会有改变之处,综上所述,本说明书内容不应理解为对本发明的限制。
Claims (14)
1.一种级联芯片启动方法,其特征在于,包括:
在发送端与接收端通过第一总线建立连接之后,所述发送端通过所述第一总线检测所述发送端的外围组件快速互联接口的参数与所述接收端的外围组件快速互联接口的参数是否匹配;
若匹配,则所述发送端通过第二总线将所述发送端的外围组件快速互联接口与所述接收端的外围组件快速互联接口建立连接;
在所述发送端通过所述第二总线与所述接收端建立连接之后,所述发送端通过所述第二总线向所述接收端发送用于启动所述接收端的启动程序,以使所述接收端将所述启动程序存储至双倍速率同步动态随机存储器DDR中,并运行所述启动程序,以启动所述接收端。
2.根据权利要求1所述的方法,其特征在于,所述方法还包括:
所述发送端通过所述第一总线向所述接收端发送携带有用于配置所述接收端的外围组件快速互联接口的参数的配置指令,所述配置指令用于指示所述接收端将所述配置指令携带的参数配置为所述接收端的外围组件快速互联接口的参数;
其中,所述发送端通过所述第一总线检测所述发送端的外围组件快速互联接口的参数与所述接收端的外围组件快速互联接口的参数是否匹配,包括:
所述发送端通过所述第一总线检测所述发送端的外围组件快速互联接口的参数与所述接收端的配置后的外围组件快速互联接口的参数是否匹配。
3.根据权利要求2所述的方法,其特征在于,所述方法还包括:
所述发送端检测所述发送端的外围组件快速互联接口的参数是否与预设的默认参数匹配;
若所述发送端检测所述发送端的外围组件快速互联接口的参数与所述默认参数不匹配,则所述发送端根据所述发送端的外围组件快速互联接口的参数调整所述默认参数;
其中,所述发送端通过所述第一总线向所述接收端发送携带有用于配置所述接收端的外围组件快速互联接口的参数的配置指令,包括:
所述发送终端根据所述发送端的调整后的默认参数生成用于配置所述接收端的外围组件快速互联接口的参数;
所述发送端通过所述第一总线向所述接收端发送携带所述用于配置所述接收端的外围组件快速互联接口的参数的配置指令。
4.根据权利要求1~3中任意一项所述的方法,其特征在于,所述第一总线包括两线式串行总线I2C或者串行外设总线SPI,所述第二总线包括外围组件快速互联总线PCIE。
5.一种级联芯片启动方法,其特征在于,包括:
在接收端的外围组件快速互联接口通过第二总线与发送端的外围组件快速互联接口连接后,所述接收端接收所述发送端通过所述第二总线发送的用于启动所述接收端的启动程序,其中,所述启动程序是在所述发送端与所述接收端通过第一总线建立连接之后,且所述发送端通过所述第一总线检测到所述发送端的外围组件快速互联接口的参数与所述接收端的外围组件快速互联接口的参数匹配时发送的程序;
所述接收端将所述启动程序存储至双倍速率同步动态随机存储器DDR中,并运行所述启动程序,以启动所述接收端。
6.根据权利要求5所述的方法,其特征在于,所述方法还包括:
所述接收端接收所述发送端通过所述第一总线发送的携带有用于配置所述接收端的外围组件快速互联接口的参数的配置指令;
所述接收端响应所述配置指令,以将所述配置指令携带的参数配置为所述接收端的外围组件快速互联接口的参数。
7.根据权利要求5或6所述的方法,其特征在于,所述第一总线包括两线式串行总线I2C或者串行外设总线SPI,所述第二总线包括外围组件快速互联总线PCIE。
8.一种级联芯片启动装置,其特征在于,包括:
检测模块,用于在发送端与接收端通过第一总线建立连接之后,通过所述第一总线检测所述发送端的外围组件快速互联接口的参数与所述接收端的外围组件快速互联接口的参数是否匹配;
连接模块,用于若所述检测模块通过所述第一总线检测所述发送端的外围组件快速互联接口的参数与所述接收端的外围组件快速互联接口的参数匹配,则通过第二总线将所述发送端的外围组件快速互联接口与所述接收端的外围组件快速互联接口建立连接;
发送模块,用于在所述发送端通过所述第二总线与所述接收端建立连接之后,通过所述第二总线向所述接收端发送用于启动所述接收端的启动程序,以使所述接收端将所述启动程序存储至双倍速率同步动态随机存储器DDR中,并运行所述启动程序,以启动所述接收端。
9.根据权利要求8所述的装置,其特征在于,
所述发送模块,还用于通过所述第一总线向所述接收端发送携带有用于配置所述接收端的外围组件快速互联接口的参数的配置指令,所述配置指令用于指示所述接收端将所述配置指令携带的参数配置为所述接收端的外围组件快速互联接口的参数;
其中,所述检测模块通过所述第一总线检测所述发送端的外围组件快速互联接口的参数与所述接收端的外围组件快速互联接口的参数是否匹配的具体实施方式为通过所述第一总线检测所述发送端的外围组件快速互联接口的参数与所述接收端的配置后的外围组件快速互联接口的参数是否匹配。
10.根据权利要求9所述的装置,其特征在于,
所述检测模块,用于检测所述发送端的外围组件快速互联接口的参数是否与预设的默认参数匹配;
所述装置还包括:
调整模块,用于若所述检测模块检测所述发送端的外围组件快速互联接口的参数与所述默认参数不匹配,则根据所述发送端的外围组件快速互联接口的参数调整所述默认参数;
其中,所述发送模块通过所述第一总线向所述接收端发送携带有用于配置所述接收端的外围组件快速互联接口的参数的配置指令的具体实施方式为所述发送终端根据所述发送端的调整后的默认参数生成用于配置所述接收端的外围组件快速互联接口的参数;所述发送端通过所述第一总线向所述接收端发送携带所述用于配置所述接收端的外围组件快速互联接口的参数的配置指令。
11.根据权利要求8~10中任意一项所述的装置,其特征在于,所述第一总线包括两线式串行总线I2C或者串行外设总线SPI,所述第二总线包括外围组件快速互联总线PCIE。
12.一种级联芯片启动装置,其特征在于,包括:
接收模块,用于在接收端的外围组件快速互联接口通过第二总线与发送端的外围组件快速互联接口连接后,接收所述发送端通过所述第二总线发送的用于启动所述接收端的启动程序,其中,所述启动程序是在所述发送端与所述接收端通过第一总线建立连接之后,且所述发送端通过所述第一总线检测到所述发送端的外围组件快速互联接口的参数与所述接收端的外围组件快速互联接口的参数匹配时发送的程序;
存储模块,用于将所述启动程序存储至双倍速率同步动态随机存储器DDR中;
运行模块,用于运行所述启动程序,以启动所述接收端。
13.根据权利要求12所述的装置,其特征在于,
所述接收模块,还用于接收所述发送端通过所述第一总线发送的携带有用于配置所述接收端的外围组件快速互联接口的参数的配置指令;
所述装置还包括:
配置模块,用于响应所述配置指令,以将所述配置指令携带的参数配置为所述接收端的外围组件快速互联接口的参数。
14.根据权利要求12或13所述的装置,其特征在于,所述第一总线包括两线式串行总线I2C或者串行外设总线SPI,所述第二总线包括外围组件快速互联总线PCIE。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201610016985.6A CN105701038B (zh) | 2016-01-11 | 2016-01-11 | 一种级联芯片启动方法及相关装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201610016985.6A CN105701038B (zh) | 2016-01-11 | 2016-01-11 | 一种级联芯片启动方法及相关装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN105701038A true CN105701038A (zh) | 2016-06-22 |
CN105701038B CN105701038B (zh) | 2019-02-05 |
Family
ID=56226195
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201610016985.6A Active CN105701038B (zh) | 2016-01-11 | 2016-01-11 | 一种级联芯片启动方法及相关装置 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN105701038B (zh) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN106371773A (zh) * | 2016-11-07 | 2017-02-01 | 北京得瑞领新科技有限公司 | Ssd单元、ssd设备以及基于ssd设备的数据处理方法 |
CN108923778A (zh) * | 2018-06-22 | 2018-11-30 | 比飞力(深圳)科技有限公司 | 一种逻辑电平转换电路及集成电路 |
CN111008161A (zh) * | 2018-10-08 | 2020-04-14 | 新唐科技股份有限公司 | 一种控制方法 |
CN113127262A (zh) * | 2020-01-13 | 2021-07-16 | 北京地平线机器人技术研发有限公司 | 镜像文件的生成方法、装置、电子设备及存储介质 |
CN115134244A (zh) * | 2022-06-24 | 2022-09-30 | 重庆长安汽车股份有限公司 | 车辆接入设备管理方法、装置、电子设备及存储介质 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7171106B2 (en) * | 2001-03-27 | 2007-01-30 | Elbex Video Ltd. | Method and apparatus for processing, digitally recording and retrieving a plurality of video signals |
CN101493777A (zh) * | 2009-02-26 | 2009-07-29 | 中兴通讯股份有限公司 | 扩展启动芯片的系统和方法 |
CN102739982A (zh) * | 2012-05-29 | 2012-10-17 | 浙江大华技术股份有限公司 | 数字视频矩阵级联系统、及其通信装置和方法 |
CN103795980A (zh) * | 2014-01-25 | 2014-05-14 | 武汉烽火众智数字技术有限责任公司 | 级联视频设备及其数据处理方法 |
-
2016
- 2016-01-11 CN CN201610016985.6A patent/CN105701038B/zh active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7171106B2 (en) * | 2001-03-27 | 2007-01-30 | Elbex Video Ltd. | Method and apparatus for processing, digitally recording and retrieving a plurality of video signals |
CN101493777A (zh) * | 2009-02-26 | 2009-07-29 | 中兴通讯股份有限公司 | 扩展启动芯片的系统和方法 |
CN102739982A (zh) * | 2012-05-29 | 2012-10-17 | 浙江大华技术股份有限公司 | 数字视频矩阵级联系统、及其通信装置和方法 |
CN103795980A (zh) * | 2014-01-25 | 2014-05-14 | 武汉烽火众智数字技术有限责任公司 | 级联视频设备及其数据处理方法 |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN106371773A (zh) * | 2016-11-07 | 2017-02-01 | 北京得瑞领新科技有限公司 | Ssd单元、ssd设备以及基于ssd设备的数据处理方法 |
CN108923778A (zh) * | 2018-06-22 | 2018-11-30 | 比飞力(深圳)科技有限公司 | 一种逻辑电平转换电路及集成电路 |
CN111008161A (zh) * | 2018-10-08 | 2020-04-14 | 新唐科技股份有限公司 | 一种控制方法 |
CN111008161B (zh) * | 2018-10-08 | 2021-04-27 | 新唐科技股份有限公司 | 一种控制方法 |
CN113127262A (zh) * | 2020-01-13 | 2021-07-16 | 北京地平线机器人技术研发有限公司 | 镜像文件的生成方法、装置、电子设备及存储介质 |
CN115134244A (zh) * | 2022-06-24 | 2022-09-30 | 重庆长安汽车股份有限公司 | 车辆接入设备管理方法、装置、电子设备及存储介质 |
Also Published As
Publication number | Publication date |
---|---|
CN105701038B (zh) | 2019-02-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11010327B2 (en) | I3C point to point | |
US9710410B2 (en) | Camera control slave devices with multiple slave device identifiers | |
CN105701038A (zh) | 一种级联芯片启动方法及相关装置 | |
US7895385B2 (en) | Establishing communication over serial buses in a slave device | |
US9904650B2 (en) | Configuring a remote M-PHY | |
CN101788972A (zh) | 一种数据传输的系统与方法 | |
KR20160065206A (ko) | 카메라 제어 인터페이스 슬레이브 디바이스 대 슬레이브 디바이스 통신 | |
US11800337B2 (en) | Method and apparatus for establishing Bluetooth data channel | |
CN107908589B (zh) | I3c验证从设备、主从设备的通信验证系统及方法 | |
CN108475241B (zh) | 一种基于spi的数据传输方法及装置 | |
US20060277339A1 (en) | Communication apparatus, switching method, and switching program | |
US20190171609A1 (en) | Non-destructive outside device alerts for multi-lane i3c | |
TW201438498A (zh) | 無線網路系統及其連線方法 | |
CN103530252A (zh) | 自动校正传输频率的传输接口装置及方法 | |
CN106130855A (zh) | 数据处理的方法及装置 | |
US10402365B2 (en) | Data lane validation procedure for multilane protocols | |
WO2020087276A1 (zh) | 大数据运算加速系统和芯片 | |
CN110113209B (zh) | 基于mipi协议的设备间通信方法及设备拓扑结构 | |
CN111949589A (zh) | 一种时钟控制方法、装置、设备及存储介质 | |
CN107748669B (zh) | 一种软件升级装置 | |
CN113282532B (zh) | 一种通信装置、通信装置的通信方法和电子设备 | |
CN112965927B (zh) | 一种基于spi设备的信号驱动系统及方法 | |
CN104899164B (zh) | 集成电路总线的地址寻址方法、集成电路总线设备和系统 | |
JP2006304011A (ja) | インタフェース回路 | |
US11023408B2 (en) | I3C single data rate write flow control |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |