KR20010019740A - 마이크로프로세서의 에뮬레이션을 위한 신호 변환 회로 - Google Patents

Abstract

본 발명은 마이크로프로그래밍 컨트롤 유닛(MCU)의 디버깅을 위한 신호 변환 회로에 관한 것으로, 마이크로프로세서, 마이크로컨트롤러 등의 마이크로프로그래밍 컨트롤 유닛은 코어와 디버깅 유닛 및 본 발명에 따른 신규한 신호 변환 회로를 포함한다. 따라서 마이크로프로그래밍 컨트롤 유닛은 디버깅 동작을 위하여 호스트로부터 UART 신호를 RS-232 케이블을 경유하여 직접 받아들인다. 이어서 신호 변환 회로를 통해 UART 신호를 TCK, TMS, TDI의 JTAG 신호로 변환해서 디버깅 유닛으로 출력한다. 그리고 코어로부터 TDI 신호를 받아서 호스트가 인식할 수 있는 UART 신호로 변환하여 출력한다. 그리고 변환된 출력 신호는 RS-232 케이블을 경유하여 호스트로 전송한다.

Description

마이크로프로세서의 에뮬레이션을 위한 신호 변환 회로{SIGNAL CONVERTING CIRCUIT FOR DEBUGGING OF MICROPROCESSOR}

본 발명은 인터페이스 회로에 관한 것으로, 좀 더 구체적으로 마이크로컨트롤러의 디버깅을 위한 신호 변환 회로에 관한 것이다.

마이크로프로세서(microprocessor), 마이크로컨트롤러(microcontroller) 등과 같은 마이크로프로그래밍 컨트롤 유닛(MCU : Microprogramming Control Unit)을 탑재한 시스템은 펌웨어(firmware)를 개발하기 위한 에뮬레이터(emulator)를 필요로 한다. 그러나 에뮬레이터의 사용은 높은 비용 부담과 시간 지연을 초래한다.

현재 개발되고 있는 마이크로프로세서 또는 마이크로컨트롤러는 내부에 디버깅 유닛(debugging unit)을 내장하고, 이를 통해 컴파일(compile)된 프로그램 코드를 다운 로드하거나 프로그램 디버깅을 위한 단일 스텝(single step) 및 브래이크(break) 기능을 수행할 수 있도록 설계되고 있다.

따라서 기존의 에뮬레이터는 트래이스(trace) 기능 등을 요구하는 디버깅에서 사용되고 있으며, 일반적인 디버깅 방법으로는 마이크로프로세서의 내부 디버깅 유닛을 이용하여 구현할 수 있게 되었다. 그리고 일반적으로 디버깅 유닛과의 인터페이스 방식은 JTAG(Joint Test Action Group) 인터페이스 방식을 가장 많이 사용하고 있다.

도 1을 참조하면, 일반적으로 호스트(host)(10)와 에뮬레이터(emulator)(20) 사이의 인터페이스(12)는 RS-232를 이용한 범용 비동기 송수신기(UART : Universal Asynchronous Receiver Transmitter) 방식을 사용한다.

RS-232는 미국 전자 공업 협회(EIA)에서 제정한 통신 인터페이스 규격의 하나로서, 이는 컴퓨터와 단말기, 프린터, 플로터, 모뎀 등의 각종 주변 장치를 연결하는데 주로 사용되며 동기 또는 비동기의 직렬 통신 인터페이스이다.

그리고 마이크로프로세서(30)는 디버깅 유닛(미도시됨)을 구비하고 있다.

에뮬레이터(20)는 호스트(10)로부터 런(run), 단일 스텝(single step) 또는 프로그램 코드 다운로드(program code download) 등과 같은 명령어(command)들을 수신하거나 데이터들을 수신한다.

에뮬레이터(20)의 JTAG 신호 발생 회로(22)는 컨트롤러로서, 해당 명령어를 수행할 수 있는 디버깅 유닛의 레지스터들을 셋팅하기 위하여 JTAG 신호인 TCK, TMS, TDI를 생성(24)하고 직렬로 디버깅 유닛의 스캔 체인으로 입력한다. 그리고 TDO 신호를 받아서(26) 현재 상태를 확인한다. 이어서 그 결과를 호스트(10)로 UART 방식(12)으로 전송한다.

이 때, 컨트롤러는 예를 들어, 트래이스 기능 등의 다른 기능들을 수행할 수 있다.

상술한 바와 같이, 이 방식은 에뮬레이터를 사용함으로서 비용이 증가되고, 트래이스 기능을 사용하지 않는 단순한 디버깅에서는 시간적, 공간적 자원을 소비하게 된다. 그 결과 전체 시스템을 셋팅하기 위한 자원의 낭비를 초래한다.

본 발명의 목적은 상술한 문제점을 해결하기 위한 것으로, 호스트의 범용 비동기 송수신기(UART)를 마이크로프로세서에 직접 연결해서 디버깅 유닛과 인터페이스할 수 있도록 UART 신호를 JTAG 신호로 변환하여 주는 신호 변환 회로 및 그 변환 방법을 구현하는데 있다.

도 1은 일반적인 마이크로프로세서를 위한 에뮬레이터 인퍼페이스를 도시한 도면;

도 2는 본 발명에 따른 에뮬레이터없이 신호 변환 회로를 구비된 인터페이스를 도시한 도면;

도 3은 도 2에 도시된 신호 변환 회로의 구성을 도시한 블록도;

도 4는 도 2에 도시된 신호 변환 회로의 동작을 나타내는 타이밍도; 그리고

도 5는 도 4에도시된 JTAG 신호를 발생하는 구간을 상세히 나타내는 타이밍도이다.

* 도면의 주요 부분에 대한 부호 설명*

100 : 호스트 110 : RS 232 케이블

200 : 마이크로프로세서 202 : 코어

204 : 디버깅 유닛 210 : 신호 변환 회로

212 : 레지스터 선택 회로 214 : 비동기 신호 수신부

216 : 보오레이트 제너레이터 218 : 비동기 신호 전송부

220 : 디코더 222 : TMS 시프트 레지스터

224 : TDI 시프트 레지스터 226 : TDO 시프트 레지스터

228 : TCK 제너레이터

상술한 목적을 달성하기 위한 본 발명의 일 특징에 의하면, 범용 비동기 송수신기를 구비하는 호스트와 연결되어 에뮬레이션을 수행하기 위한 마이크로프로그래밍 컨트롤 유닛(MCU)에 있어서: 코어와; 상기 코어의 에뮬레이션을 수행하는 디버깅 유닛 및; 상기 호스트로부터 범용 비동기 송수신기 데이터를 받아서 상기 디버깅 유닛으로 에뮬레이션을 위한 테스트 데이터로 변환하여 출력하고, 상기 디버깅 유닛으로부터 에뮬레이션 결과에 따른 상기 테스트 데이터를 받아들여서 상기 범용 비동기 송수신기 데이터로 변환하여 상기 호스트로 출력하는 신호 변환 회로를 포함한다.

이 특징의 바람직한 실시예에 있어서, 상기 신호 변환 회로는: 상기 호스트로부터 다양한 보오레이트를 셋팅하기 위한 데이터들을 받아서 보오레이트를 셋팅하는 보오레이트 제너레이트와; 상기 셋팅된 보오레이트에 의해서 생성되는 제 1 및 제 2 클럭 신호들을 받아들여서 상기 마이크로프로세서/상기 호스트로부터 상기 호스트/상기 디버깅 유닛으로 비동기 데이터를 송/수신하는 비동기 신호 송/수신부와; 상기 비동기 수신부로부터 테스트를 위한 데이터를 상기 디버깅 유닛으로 출력하는 제 1 및 제 2 시프트 레지스터와; 상기 디버깅 유닛으로부터 디버깅 동작에 따른 데이터를 상기 비동기 신호 송신부로 출력하는 제 3 시프트 레지스터와; 상기 비동기 신호 수신부로부터 데이터를 수신할 때마다 레지스터 선택 신호 를 출력하는 레지스터 선택 회로와; 상기 레지스터 선택 신호를 받아들여서 상기 수신된 데이터가 상기 레지스터 중 어느 레지스터로 입력되어야 할지를 결정하는 디코더 및; 데이터가 수신되면, 상기 각각의 시프트 레지스터들의 클럭 신호를 발생하는 TCK 제너레이터를 포함한다.

따라서 본 발명에 의하면, 마이크로프로세서는 호스트로부터 UART 신호를 RS-232 케이블을 경유하여 직접 받아들인다. 이어서 신호 변환 회로를 통해 UART 신호를 TCK, TMS, TDI의 JTAG 신호로 변환해서 디버깅 유닛으로 출력한다. 그리고 코어로부터 TDI 신호를 받아서 호스트가 인식할 수 있는 UART 신호로 변환하여 출력한다. 그리고 변환된 출력 신호는 RS-232 케이블을 경유하여 호스트로 전송한다.

(실시예)

이하 본 발명의 실시예를 첨부된 도면에 의거하여 상세히 설명한다.

도 2는 본 발명에 따른 호스트와 마이크로프로세서를 에뮬레이터없이 인터페이스하기 위한 연결 구성을 도시하고 있다.

도면을 참조하면, 상기 호스트(100)는 상기 마이크로프로세서(200)의 디버깅(debugging)을 위한 시스템으로서 퍼스널 컴퓨터 또는 워크 스테이션으로 구비된다. 그리고 상기 호스트는 RS-232를 이용한 범용 비동기 송수신기(UART : Universal Asynchronous Receiver Transmitter)를 구비하고 있다. 따라서 상기 호스트(100)는 상기 마이크로프로세서(200)와 에뮬레이션을 위하여 RS-232 케이블(110)을 통하여 상호 연결된다.

상기 마이크로프로세서(200)는 코어(202)와 디버깅 유닛(204) 및 신규한 신호 변환 회로(210)를 포함하고 있다.

상기 디버깅 유닛(204)은 상기 마이크로프로세서(200)의 디버깅을 처리하기 위한 유닛이다. 예컨대, 바운더리 스캔 체인 등을 구비한 테스트 회로로서, 이를 통해 컴파일(compile)된 프로그램 코드를 다운 로드하거나 프로그램 디버깅을 위한 단일 스텝(single step) 및 브래이크(break) 기능을 수행한다.

상기 신호 변환 회로(210)는 상기 호스트(100)로부터 범용 비동기 데이터를 받아서 상기 디버깅 유닛(204)으로 에뮬레이션을 위한 테스트 데이터로 변환하여 출력하고, 상기 디버깅 유닛(204)으로부터 에뮬레이션 결과에 따른 상기 테스트 데이터를 받아들여서 범용 비동기 데이터로 변환하여 상기 호스트(100)로 출력한다.

따라서 상기 마이크로프로세서(200)는 상기 신호 변환 회로(210)를 내장하고 있으므로, 호스트(100)로부터 UART 신호를 RS-232 케이블(110)을 경유하여 직접 받아들인다. 이어서 상기 신호 변환 회로(210)를 통해 UART 신호를 TCK, TMS, TDI의 JTAG 신호로 변환해서 상기 디버깅 유닛(204)으로 출력한다. 그리고 상기 코어(202)로부터 TDI 신호를 받아서 상기 호스트(100)가 인식할 수 있는 UART 신호로 변환하여 출력한다. 그리고 변환된 출력 신호는 RS-232 케이블(110)을 경유하여 상기 호스트(100)로 전송한다.

상술한 바와 같이, 본 발명에 의하면, 마이크로프로세서의 디버깅을 위한 마이크로컴퓨터 개발 시스템(Microcomputer Development System : MDS)을 저렴한 비용으로 구현할 수 있다.

구체적으로 도 3을 참조하면, 상기 신호 변환 회로(210)는 레지스터 선택 회로(212)와 비동기 신호 수신부(214)와 비동기 신호 송신부(218) 및 보오레이트 제너레이터(216)를 포함한다. 그리고 디코더(220)와 TCK 제너레이터(228) 및 다수의 시프트 레지스터들(222, 224, 226)을 포함한다.

상기 시프트 레지스터들(222, 224, 226)은 TMS 시프트 레지스터(222)와 TDI 시프트 레지스터(224) 및 TDO 시프트 레지스터(226)를 포함한다.

상기 보오레이트 제너레이트(216)는 데이터 BRD_DATA의 8 비트 데이터 레지스터의 값을 받아들여서 다양한 보오레이트(baudrate)를 셋팅한다. 이 때, 기본값은 9600 bps로 셋팅되어 있다. 또한 샘플 클럭 SCLK[2:0]는 각각 4 비트 데이터 레지스터의 값을 받아들여서 수신 데이터 RXD를 언제 샘플링할 것인지를 결정하도록 다양하게 셋팅할 수 있다. 기본값은 8H, 9H, AH(Hexa code)이다.

따라서 셋팅된 보오레이트에 의해서 생성되는 클럭 신호 TCLK, RCLK는 각각 상기 비동기 신호(UART) 수신부(214) 또는 상기 비동기 신호(UART) 송신부(218)로 입력되고, 이 클럭 신호들에 의해서 UART 신호를 수신 또는 송신하게 된다.

상기 비동기 신호 수신부(214)와 송신부(218)는 다양한 회로로 구비될 수 있으며, 이 분야의 기술 지식을 습득한 자라면 널리 공지된 기술이기에 상세한 설명은 생략한다.

상기 레지스터 선택 회로(212)는 UART로부터 1 바이트를 수신할 때마다 0, 1로 토글되는 레지스터 선택 신호 REG_SEL를 생성한다. 상기 레지스터 선택 신호(REG_SEL)가 상기 디코더(220)에 입력되어 UART로부터 수신된 데이터가 TMS 레지스터(222)나 TDI 레지스터(224) 중 어느 레지스터로 입력되어야 할지를 결정한다.

만약 데이터 전송 중 오류가 발생되어 모든 통신을 다시 시작해야 한다면, DTR 신호를 받아들임으로서 가능하다.

상기 TCK 제너레이터(228)는 TMS, TDI의 두 바이트를 UART로 수신했음을 인식했을 때부터 MCLK를 TCK로 변환하여 각각의 시프트 레지스터(222, 224, 226)에 클럭 신호로 입력하고, 동시에 출력 신호를 디버깅 유닛(204)으로 입력한다. 그리고 8 개의 TCK를 카운트한 후 하이 레벨로 값을 유지하여 다음 TMS, TDI 데이터가 UART로부터 수신될 때까지 기다린다. 그리고 상기 TMS 레지스터와 TDO 레지스터는 상호 TCK에 의해서 시프트되는 에지(edge)가 틀리다.

도 4 내지 도 5는 도 3에 도시된 신호 변환 회로(210)의 동작을 나타내는 타이밍도이다.

도 4를 참조하면, 상기 신호 변환 회로(210)는 UART를 통해 TMS, TDI 데이터를 각각 1 회 전송한 다음, TDO 데이터를 1 회 수신한다. 이 때, TMS, TDI 데이터를 받아서 JTAG 신호(230)로 변환 하여 출력한다.

전송 프로토콜은 첫번째로 JTAG 신호 중에 TMS 데이터 값을 UART로 수신한 다음, 다음 바이트로 TDI 데이터 값을 수신한다.

두 바이트(RXD)를 모두 수신하면, 도 5에 도시된 바와 같이, 비로서 TCK 클럭 신호가 발생되고, 이 TCK 신호의 폴링 에지에 의해서 이미 수신된 TMS, TDI 데이터가 직렬로 출력된다. 이어서 TCK 신호의 라이징 에지에서 TDO 데이터를 받아들여서 8 비트 레지스터가 모두 채워지면, 이것을 UART 송신부(218)로 보내 UART 신호로 변환하고, 이를 상기 호스트(100)로 전송(TXD)하게 된다.

상술한 바와 같이, 본 발명은 호스트와 디버깅 유닛 사이에 UART 신호를 JTAG 신호로 변환하여 주는 신호 변환 회로를 구비함으로서, 이들 상호 간의 인터페이스를 용이하게 하고, 별도의 에뮬레이터의 구입없이 펌웨어를 통한 디버깅을 수행할 수 있으므로 디버깅에 의한 비용을 절약할 수 있다.

또한 신호 변환 회로를 마이크로컨트롤러에 내장함으로서 호스트와의 연결을 직접함으로서 디버깅을 위한 시스템 구축이 용이하다.

Claims (2)

1. 범용 비동기 송수신기(Universal Asynchronous Receiver/Transmitter)를 구비하는 호스트와 연결되어 에뮬레이션을 수행하기 위한 마이크로프로그래밍 컨트롤 유닛(MCU)에 있어서:

   코어와;

   상기 코어의 에뮬레이션을 수행하는 디버깅 유닛 및;

   상기 호스트로부터 범용 비동기 데이터를 받아서 상기 디버깅 유닛으로 에뮬레이션을 위한 테스트 데이터로 변환하여 출력하고, 상기 디버깅 유닛으로부터 에뮬레이션 결과에 따른 상기 테스트 데이터를 받아들여서 상기 범용 비동기 데이터로 변환하여 상기 호스트로 출력하는 신호 변환 회로를 포함하는 것을 특징으로 하는 마이크로프로그래밍 컨트롤 유닛.
2. 제 1 항에 있어서,

   상기 신호 변환 회로는:

   상기 호스트로부터 다양한 보오레이트를 셋팅하기 위한 데이터들을 받아서 보오레이트를 셋팅하는 보오레이트 제너레이트와;

   상기 셋팅된 보오레이트에 의해서 생성되는 제 1 및 제 2 클럭 신호들을 받아들여서 상기 마이크로프로세서/상기 호스트로부터 상기 호스트/상기 디버깅 유닛으로 비동기 데이터를 송/수신하는 비동기 신호 송/수신부와;

   상기 비동기 수신부로부터 테스트를 위한 데이터를 상기 디버깅 유닛으로 출력하는 제 1 및 제 2 시프트 레지스터와;

   상기 디버깅 유닛으로부터 디버깅 동작에 따른 데이터를 상기 비동기 신호 송신부로 출력하는 제 3 시프트 레지스터와;

   상기 비동기 신호 수신부로부터 데이터를 수신할 때마다 레지스터 선택 신호 를 출력하는 레지스터 선택 회로와;

   상기 레지스터 선택 신호를 받아들여서 상기 수신된 데이터가 상기 레지스터 중 어느 레지스터로 입력되어야 할지를 결정하는 디코더 및;

   데이터가 수신되면, 상기 각각의 시프트 레지스터들의 클럭 신호를 발생하는 TCK 제너레이터를 포함하는 것을 특징으로 하는 마이크로프로그래밍 컨트롤 유닛.