KR0184136B1 - 범용 마이컴을 이용한 아이 스퀘어 씨 통신 장치 - Google Patents

범용 마이컴을 이용한 아이 스퀘어 씨 통신 장치 Download PDF

Info

Publication number
KR0184136B1
KR0184136B1 KR1019960019634A KR19960019634A KR0184136B1 KR 0184136 B1 KR0184136 B1 KR 0184136B1 KR 1019960019634 A KR1019960019634 A KR 1019960019634A KR 19960019634 A KR19960019634 A KR 19960019634A KR 0184136 B1 KR0184136 B1 KR 0184136B1
Authority
KR
South Korea
Prior art keywords
microcomputer
data
serial
sda
start condition
Prior art date
Application number
KR1019960019634A
Other languages
English (en)
Other versions
KR980007258A (ko
Inventor
한춘덕
Original Assignee
구자홍
엘지전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 구자홍, 엘지전자주식회사 filed Critical 구자홍
Priority to KR1019960019634A priority Critical patent/KR0184136B1/ko
Priority to US08/865,779 priority patent/US5903737A/en
Priority to GB9711459A priority patent/GB2313987B/en
Priority to CN97112122A priority patent/CN1114866C/zh
Priority to IDP971886A priority patent/ID18788A/id
Priority to BR9702377A priority patent/BR9702377A/pt
Priority to MX9704092A priority patent/MX9704092A/es
Publication of KR980007258A publication Critical patent/KR980007258A/ko
Application granted granted Critical
Publication of KR0184136B1 publication Critical patent/KR0184136B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L65/00—Network arrangements, protocols or services for supporting real-time applications in data packet communication
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • G06F13/4291—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus using a clocked protocol

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Multimedia (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Communication Control (AREA)
  • Information Transfer Systems (AREA)
  • Microcomputers (AREA)

Abstract

본 발명은 범용 마이컴을 이용한 아이 스퀘어 씨(I2C) 통신 장치에 관한 것으로, 내부에 I2C라는 시리얼 통신 방식의 데이터를 송수신할 수 있도록 한 범용 마이컴을 이용한 아이 스퀘어 씨(I2C) 통신 장치에 관한 것이다.
일반적으로 I2C 시리얼 통신을 실행하기 위하여 I2C 시리얼 통신을 가능하도록 하는 하드웨어가 내장된 마이컴을 사용하여 데이터의 송수신을 가능하도록 하는 바, 마이컴의 내부에 I2C 시리얼 통신을 가능하도록 하는 하드웨어가 구성되어있지 않을 경우에는 I2C 송수신은 불가능하게 된다.
본 발명에서는 상기에서와 같은 문제점을 해결하기 위하여 I2C의 기본원리인 스타트 조건과 스톱 조건을 감지하도록 회로구성을 이루도록 하여, 마이컴으로 하여금 통신실행의 스타트 조건과 스톱 조건을 인식할 수 있도록 하므로서, 마이컴의 내부에 I2C 시리얼 통신 실행 하드웨어를 구성하지 않고도 I2C 시리얼 통신이 가능하도록 하는 것이다.

Description

범용 마이컴을 이용한 아이 스퀘어 씨(I2C)통신 장치
제1도는 I2C통신을 가능하도록 하는 하드웨어 내장 마이컴의 구성을 간략하게 보인 블록도.
제2도는 일반적인 시리얼 클럭과 시리얼 데이터 파형이 일예를 보인 파형도.
제3도는 I2C 하드웨어 내장 마이컴의 작용과정을 나타낸 플로우챠트.
제4도는 본 발명 범용 마이컴을 이용한 아이 스퀘어 씨(I2C)통신 장치의 구성도.
제5a∼e도는 본 발명에 있어서, 스타트 조건에 대한 각 부 파형도.
제6a∼e도는 본 발명에 있어서, 스톱 조건에 대한 각 부 파형도.
제7도는 본 발명에 있어서, 데이터 수신과정의 흐름을 나타낸 플로우챠트.
제8도는 본 발명에 있어서, 데이터 송신과정의 흐름을 나타낸 플로우챠트.
* 도면의 주요부분에 대한 부호의 설명
1 : 마이컴 2 : 스타트 조건감지 IC
3 : 낫 변환수단의 IC 4 : 스톱 조건감지 IC
5 : 시리얼 데이터 시리얼 클럭의 입출력 수단의 IC
본 발명은 범용 마이컴을 이용한 아이 스퀘어 씨(I2C) 통신 장치에 관한 것으로, 내부에 I2C라는 시리얼 통신 방식의 데이터를 송수신할 수 있도록 한 범용 마이컴을 이용한 아이 스퀘어 씨(I2C) 통신 장치에 관한 것이다.
일반적으로 I2C 시리얼 통신을 실행하기 위하여 I2C 시리얼 통신을 가능하도록 하는 하드웨어가 내장된 마이컴을 사용하여 데이터의 송수신을 가능하도록 하는 바, 도면 제1도에서와 같이, I2C 하드웨어(1A)가 내장된 마이컴의 경우에 있어, 상기 I2C 시리얼 통신의 수신 데이터 처리를 살펴보면, 외부에서 제2도에 도시된 바와 같이, 스타트(Start) 조건(A)을 발생시키면, 마이컴(1)에서는 시리얼 클럭(SCL; Serial Clock)과 시리얼 데이터(SDA; Serial Data)를 통하여 스타트 조건을 감지하여 외부로부터 입력되어지는 데이터를 클럭에 잠에 1바이트(Byte)씩 데이터 레지스터(IICDR)에 저장하고 램(RAM)에 이동시킨다.
따라서, 1바이트씩 데이터가 수신될때마다 수신된 데이터는 데이터 레지스터(IICDR) 데이터가 램에 저장되며, 외부로부터 도면에 나타낸 바와 같이 스톱(Stop) 조건(B)을 수신하게 되면, 수신을 자동적으로 종료하게 된다.
한편, 데이터 송신의 경우는 보내고자 하는 데이터를 데이터 레지스터(IICDR)에 입력한후, 스타트 조건(A)을 발생시킨다.
상기와 같이 스타트 조건(A)을 발생시킨 후, 1바이트씩 데이터 레지스터(IICDR)에 입력된 데이터를 송신하게 되며, 송신이 진행되어진 후 마지막 데이터가 송신되면 스톱(Stop)조건을 발생시키므로서 데이터 송신을 완료하게 된다.
이와 같이 I2C 시리얼 통신에 있어 송수신 데이터 처리가 도면 제3도에 도시된 바와 같은 흐름을 통하여 이루어진다.
그러나 상기와 같이 마이컴(1)의 내부에 I2C 시리얼 통신을 가능하도록 하는 하드웨어(1A)가 구성되어있지 않을 경우에는 상기와 같은 I2C 송수신은 불가능하게 된다.
본 발명에서는 상기에서와 같은 문제점을 해결하기 위하여 I2C의 기본원리인 스타트 조건과 스톱 조건을 감지하도록 하는 회로구성을 이루도록 하여, 마이컴의 내부에 I2C 시릴얼 통신 실행 하드웨어를 구성하지 않고도 I2C 시리얼 통신이 가능하도록 한 것이다.
도면 제4도는 상기한 바와 같은 목적을 달성하기 위한 본 발명의 구성회로도로서, 제4도를 참조하여 그 구성을 설명하면 다음과 같다.
시리얼 클럭(SCL)과 시리얼 데이터(SDA)를 입력받아 스타트 조건을 인식하여 스타트 신호를 마이컴(1)으로 전달하는 IC(2)와, 상기 IC(2)에 스타트 조건을 인식할 수 있도록 시리얼 데이터(SDA)를 낫(Not) 변환 시키는 IC(3)와, 시리얼 클럭(SCL)과 시리얼 데이터(SDA)를 입력받아 스톱 조건을 인식하여 스톱 신호를 마이컴(1)으로 전달하는 IC(4)와, 상기 IC(2)(4)를 통하여 스타트 신호 또는 스톱 신호를 입력받아 이에 따른 인터럽트(Interrupt)를 발생 또는 해체시키고, 시리얼 클럭 입출력단자(SCL_IN, SCL_OUT)와 시리얼 데이터 입출력단자(SDA_IN, SDA_OUT)를 통하여 데이터를 송신 또는 수신하여 I2C 통신을 실행하도록 하는 마이컴(1)과, 상기 마이컴(1)의 시리얼 클럭 및 시리얼 데이터 입출력단자(SCL_IN, SCL_OUT, SDA_IN, SDA_OUT)로 시리얼 클럭(SCL) 및 시리얼 데이터(SDA)를 입출력시키는 IC(5)의 구성요소를 포함하여 이루어진다.
미 설명부호 R1∼R5는 저항이다.
이와 같이 구성되는 본 발명 범용 마이컴을 이용한 아이 스퀘어 씨 통신 장치는 I2C 통신의 기본원리인 스타트 조건과 스톱 조건을 마이컴이 감지하여 I2C 통신을 실행하도록 하는 것으로, 도면 제5도 및 제6도에 도시된 바와 같은 파형을 참조하여 그 작용을 설명하면 다음과 같다.
먼저, 데이터를 수신하는 경우에 있어서, 외부로부터 스타트 신호가 발생되면, 시리얼 클럭(SCL)과 IC(3)을 통해 입력되는 시리얼 데이터(SDA)를 통하여 IC(2)에서는 단자()를 통하여 스타트 신호를 출력하게 된다.
즉, IC(2)로 제5도의 (b)에서와 같이 시리얼 데이터(SDA)가 입력되면, IC(2)의 단자(CLK1)에는 IC(3)를 통하여 제5도의 (c)와 같은 신호가 입력되므로서, 단자()를 통하여 제5도의 (e)와 같은 스타트 신호를 출력하게 되는 것이다.
마이컴(1)에서는 상기에서와 같이 IC(2)에서 출력되는 스타트 신호를 인터럽트()단자로 입력받아 인터럽트를 발생시킨다.
이후, IC(5)를 거쳐 입력단자(SCL_IN, SDA_IN)로 입력되는 시리얼 클럭(SCL)과 시리얼 데이터(SDA)를 이용하여 데이터를 수신하게 되는 바, 상기 시리얼 클럭(SCL)이 하이되는 시점에 입력되는 시리얼 데이터(SDA)를 데이터 레지스터의 MSB(D7)부터 LSB(Dø)순으로 입력받아 1바이트의 데이터를 디코드하여 램에 저장한다.
앞서 설명한 도면 제2도에서와 같이, 9번째 클럭의 하이 기간동안 단자(SDA_OUT)를 통하여 로우신호의 인식신호(ACK)를 송신측으로 출력하여 1바이트의 데이터를 정상적으로 수신하였음을 알리게 된다.
이후, 단자(STOP)를 통해 IC(4)의 단자()로부터 스톱신호가 입력되는 가를 검색하게 되는 데, 상기 단자(STOP)로 제6도의 (e)와 같은 로우신호가 입력되면, 데이터 수신을 종료하게 되며, 하이신호가 계속적으로 입력되면 I2C 수신을 계속 수행하게 된다.
한편, 데이터 송신의 경우에 있어서는 송신을 실행하기 전에 마이컴(1)에서는 출력단자(SCL_OUT, SDA_OUT)를 통해 수단측에 스타트 조건을 출력하고, 1비트씩 출력단자(SDA_OUT)를 통하여 데이터를 보내게 되는 바, 단자(SCL_OUT)로 출력되는 시리얼 클럭(SCL)이 로우로 떨어질 때마다 데이터의 유뮤에 따라 순차적으로 데이터를 출력하게 된다.
이후, 출력되는 시리얼 클럭(SCL_OUT)의 9번째 하이기간에서 단자(SDA_IN)를 검색하여 수신측으로부터 로우신호가 입력되는가를 확인하여 인식신호(ACK)의 유무를 판단하게 된다.
상기의 판단결과 인식신호(ACK)가 입력되었으면, 1바이트의 데이터 송신이 이루어졌음을 인식하여 스톱 조건을 송신측에 출력하여 데이터의 송신을 완료하게 된다.
이때, 계속 데이터를 송신하고자 하면, 인식신호(ACK)를 확인후, 상기에서 설명한 바와 같이, 1바이트씩 계속 데이터를 송신하면 되고, 송신을 중단하고자 하면 상기에서와 같이 스톱 조건을 송신측에 출력하게 되는 것이다.
도면 제7도는 본 발명에 있어, 마이컴(1)에서 진행되는 데이터 수신 과정에 관한 흐름을 나타낸 플로우챠트이며, 도면 제8도는 본 발명에 있어, 마이컴(1)에서 진행되는 데이터 송신 과정에 관한 흐름을 나타낸 플로우챠트이다.
이상에서 설명한 바와 같이, I2C 통신에 있어, 일반적인 마이컴으로 하여금 통신실행의 스타트 조건과 스톱 조건을 인식할 수 있도록 하므로서, 일반적인 마이컴을 통하여서도 I2C 통신이 가능하게 되는 것이다.

Claims (1)

  1. 시리얼 클럭(SCL)과 시리얼 데이터(SDA)를 입력받아 스타트 조건을 인식하여 스타트 신호를 마이컴으로 전달하는 스타트 조건 감지수단과, 상기 스타트 조건 감지수단에 스타트 조건을 인식할 수 있도록 시리얼 데이터(SDA)를 낫변환 시키는 시리얼 데이터(SDA)변환 수단과, 시리얼 클럭(SCL)과 시리얼 데이터(SDA)를 입력받아 스톱 조건을 인식하여 스톱 신호를 마이컴으로 전달하는 스톱 감지수단과, 상기 스타트 조건 감지수단 및 스톱 감지수단을 통하여 스타트 신호 또는 스톱 신호를 입력받아 이에 따른 입터럽트를 발생 또는 해제시키고, 시리얼 클럭 입출력단자와 시리얼 데이터 입출력단자를 통하여 데이터를 송신 또는 수신하여 I2C 통신을 실행하도록 하는 마이컴과, 상기 마이컴의 시리얼 클럭 및 시리얼 데이터 입출력단자로 시리얼 클럭(SCL) 및 시리얼 데이터(SDA)를 입출력시키는 시리얼 클럭 및 시리얼 데이터 입출력 수단의 구성요소를 포함하여 이루어지는 것을 특징으로 하는 범용 마이컴을 이용한 아이 스퀘어 씨(I2C) 통신 장치.
KR1019960019634A 1996-03-06 1996-06-03 범용 마이컴을 이용한 아이 스퀘어 씨 통신 장치 KR0184136B1 (ko)

Priority Applications (7)

Application Number Priority Date Filing Date Title
KR1019960019634A KR0184136B1 (ko) 1996-06-03 1996-06-03 범용 마이컴을 이용한 아이 스퀘어 씨 통신 장치
US08/865,779 US5903737A (en) 1996-03-06 1997-05-30 Apparatus and method for serial data communication utilizing general microcomputer
GB9711459A GB2313987B (en) 1996-06-03 1997-06-03 Apparatus and method for serial data communications
CN97112122A CN1114866C (zh) 1996-06-03 1997-06-03 使用普通微电脑进行串行数据的发送和接收的设备和方法
IDP971886A ID18788A (id) 1996-06-03 1997-06-03 Metoda dan peralatan untuk komunikasi data serial yang digunakan komputer mikro umum
BR9702377A BR9702377A (pt) 1996-06-03 1997-06-03 Aparelho e processo para comunicação de dados em série através de um microcomputador de um tipo genérico
MX9704092A MX9704092A (es) 1996-06-03 1997-06-03 Aparato y metodo para comunicacion de datos en serie usando microcomputadora general.

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960019634A KR0184136B1 (ko) 1996-06-03 1996-06-03 범용 마이컴을 이용한 아이 스퀘어 씨 통신 장치

Publications (2)

Publication Number Publication Date
KR980007258A KR980007258A (ko) 1998-03-30
KR0184136B1 true KR0184136B1 (ko) 1999-05-15

Family

ID=19460673

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960019634A KR0184136B1 (ko) 1996-03-06 1996-06-03 범용 마이컴을 이용한 아이 스퀘어 씨 통신 장치

Country Status (7)

Country Link
US (1) US5903737A (ko)
KR (1) KR0184136B1 (ko)
CN (1) CN1114866C (ko)
BR (1) BR9702377A (ko)
GB (1) GB2313987B (ko)
ID (1) ID18788A (ko)
MX (1) MX9704092A (ko)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6078192A (en) * 1997-09-18 2000-06-20 Ericsson, Inc. Circuit and method for using the I2 C serial protocol with multiple voltages
DE19744375A1 (de) * 1997-10-08 1999-04-15 Philips Patentverwaltung Steuerschaltung für einen Microcontroller
US8108508B1 (en) * 1998-06-22 2012-01-31 Hewlett-Packard Development Company, L.P. Web server chip for network manageability
US6594691B1 (en) * 1999-10-28 2003-07-15 Surfnet Media Group, Inc. Method and system for adding function to a web page
US6456219B1 (en) 2000-02-22 2002-09-24 Texas Instruments Incorporated Analog-to-digital converter including two-wire interface circuit
KR20020066636A (ko) * 2001-02-13 2002-08-21 엘지이노텍 주식회사 디지털 셋탑박스 프로세서간의 통신 방법
US6799233B1 (en) * 2001-06-29 2004-09-28 Koninklijke Philips Electronics N.V. Generalized I2C slave transmitter/receiver state machine
US6968472B2 (en) * 2002-04-22 2005-11-22 Silicon Labs Cp. Inc. Serial data interface
FR2839827B1 (fr) * 2002-05-14 2005-07-15 St Microelectronics Sa Circuit de detection de depart, circuit de detection d'arret, et circuit de detection de donnees transmises selon le protocole iic
US7221749B2 (en) * 2002-09-23 2007-05-22 At&T Knowledge Ventures, L.P. Removing slamming protection to permit a change in service providers
DE60201334T2 (de) * 2002-10-29 2005-10-06 Agilent Technologies, Inc. (n.d.Ges.d.Staates Delaware), Palo Alto Stromrichtungserkennung
US7391788B2 (en) * 2002-11-01 2008-06-24 Broadcom Corporation Method and system for a three conductor transceiver bus
GB2422697A (en) * 2003-04-30 2006-08-02 Agilent Technologies Inc Serial communication between master and slave devices
US20060230385A1 (en) * 2005-04-12 2006-10-12 I-Lang Chang Method for displaying program profiling, software development program with profiling display and physical storage medium with software development program
JP2007164765A (ja) * 2005-11-15 2007-06-28 Matsushita Electric Ind Co Ltd Ｉｉｃバス通信システム、スレーブ装置およびｉｉｃバス通信制御方法
DE102006004346A1 (de) * 2006-01-30 2007-10-18 Deutsche Thomson-Brandt Gmbh Datenbusschnittstelle mit abschaltbarem Takt
TWI444021B (zh) * 2007-09-17 2014-07-01 Htc Corp 解譯串列傳輸訊號之方法
US9436647B2 (en) * 2013-09-13 2016-09-06 Stmicroelectronics Asia Pacific Pte Ltd IIC bus start-stop detection circuit
DE102014206752B4 (de) 2014-04-08 2021-08-12 Robert Bosch Gmbh Bestimmung des Zustands eines I2C-Busses
DE102014223362A1 (de) 2014-11-17 2016-05-19 Robert Bosch Gmbh Steuerungseinrichtung für I²C-Slave-Einrichtungen
CN105446927B (zh) * 2015-11-16 2018-03-13 郑州众智科技股份有限公司 基于发电机组历史记录的串口通信方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4689740A (en) * 1980-10-31 1987-08-25 U.S. Philips Corporation Two-wire bus-system comprising a clock wire and a data wire for interconnecting a number of stations
FR2565751B1 (fr) * 1984-06-08 1986-09-05 Radiotechnique Compelec Circuit d'interface du type esclave
FR2565752B1 (fr) * 1984-06-08 1986-09-05 Radiotechnique Compelec Circuit d'interface du type esclave fonctionnant avec un bus serie
US4727477A (en) * 1985-03-22 1988-02-23 International Business Machines Corp. Logically transportable microprocessor interface control unit permitting bus transfers with different but compatible other microprocessors
DE3789728T2 (de) * 1986-05-22 1994-12-15 Chrysler Corp Serieller Datenbus für verschiedene Betriebsarten (SCI, SPI und gepufferte SPI) und Verfahren für serielle Peripherieschnittstelle in einem seriellen Datenbus.
US5226173A (en) * 1988-05-06 1993-07-06 Hitachi, Ltd. Integrated data processor having mode control register for controlling operation mode of serial communication unit
FR2728705A1 (fr) * 1994-12-21 1996-06-28 Philips Electronics Nv Procedure de transmission de donnees par bus
JPH08204784A (ja) * 1995-01-31 1996-08-09 Mitsubishi Denki Semiconductor Software Kk シリアル入出力回路を内蔵したマイクロコンピュータ
US5696994A (en) * 1995-05-26 1997-12-09 National Semiconductor Corporation Serial interface having control circuits for enabling or disabling N-channel or P-channel transistors to allow for operation in two different transfer modes

Also Published As

Publication number Publication date
ID18788A (id) 1998-05-07
MX9704092A (es) 1997-12-31
CN1114866C (zh) 2003-07-16
KR980007258A (ko) 1998-03-30
GB9711459D0 (en) 1997-07-30
GB2313987B (en) 1998-09-16
GB2313987A (en) 1997-12-10
BR9702377A (pt) 1998-09-08
CN1171578A (zh) 1998-01-28
US5903737A (en) 1999-05-11

Similar Documents

Publication Publication Date Title
KR0184136B1 (ko) 범용 마이컴을 이용한 아이 스퀘어 씨 통신 장치
US20050239503A1 (en) Bi-directional serial interface for communication control
JP3369874B2 (ja) 非同期データ・リンクの構成パラメータを検出する装置
US7418031B2 (en) Automatic baud rate determination
JPH10150475A (ja) データ転送装置
US8139696B2 (en) Baud rate detection
JP2983959B1 (ja) シリアルインターフェイス、及びこれを用いたモデム装置
KR100191724B1 (ko) 데이타 수신 장치
CN105812355B (zh) 一种lvds接口通信方法
KR20010019740A (ko) 마이크로프로세서의 에뮬레이션을 위한 신호 변환 회로
JPS63164554A (ja) デ−タ速度自動認識システム
KR20030000578A (ko) 수신신호검출을 통한 기기의 통신속도 검출방법
CN110718052B (zh) 一种无线采集装置及数据采集方法
KR0174970B1 (ko) 리모콘신호의 코드데이타 검출방법
KR100198298B1 (ko) 피씨(pc)와 원격조정장치의 인터페이스 장치
KR100928257B1 (ko) 이동통신 단말기의 부팅 모드 결정 방법
CN115811325A (zh) Uart串行通信电路及电压过零信号的输出方法
KR100195645B1 (ko) 리모콘신호의 코드데이타 검출방법
KR960013808B1 (ko) 터미널의 전송정보 자동인지 방법
KR101219801B1 (ko) 다수의 신호 레벨을 자동으로 지원하는 직렬 통신 회로 및이를 구비하는 통신 단말기
KR900006066B1 (ko) 모뎀에 있어서 보우레이트 자동인식방법
JPH05216793A (ja) 通信制御装置及びその方法
CN111352893A (zh) 一种fpga和stm32单片机的通信方法
KR19990037579U (ko) 스마트 카드 인터페이스
KR20010087047A (ko) 범용 비동기 송/수신 장치

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121128

Year of fee payment: 15

LAPS Lapse due to unpaid annual fee