JP2007164765A - Iicバス通信システム、スレーブ装置およびiicバス通信制御方法 - Google Patents
Iicバス通信システム、スレーブ装置およびiicバス通信制御方法 Download PDFInfo
- Publication number
- JP2007164765A JP2007164765A JP2006277720A JP2006277720A JP2007164765A JP 2007164765 A JP2007164765 A JP 2007164765A JP 2006277720 A JP2006277720 A JP 2006277720A JP 2006277720 A JP2006277720 A JP 2006277720A JP 2007164765 A JP2007164765 A JP 2007164765A
- Authority
- JP
- Japan
- Prior art keywords
- line
- scl
- sda
- iic
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
- G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
- G06F13/4291—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus using a clocked protocol
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Small-Scale Networks (AREA)
- Dc Digital Transmission (AREA)
- Information Transfer Systems (AREA)
Abstract
【課題】スレーブ装置が間違ったビットでアクノリッジ信号を返してIICバス通信がフリーズした場合に、システムを復帰させることを可能とする。
【解決手段】SCLライン1およびSDAライン2からなる2本のバスラインに、並列に複数のマスター装置3、4および複数のスレーブ装置5、6が接続され、バスラインとIIC信号用電源9との間にプルアップ抵抗7、8が接続される。状態検出部15は、SCLおよびSDAラインの状態に基づき、フリーズ状態を検出してフリーズ検出信号を出力し、かつフリーズの解除状態を検出してフリーズ解除検出信号を出力する。パルス発生部16aはフリーズ検出信号に応じてSCLラインにクロック信号に相当するパルス信号を供給する。リセット信号発生部16bはフリーズ解除検出信号に応じて複数のマスター装置にリセット信号を送信する。複数のマスター装置はリセット信号の供給により通常の通信状態に復帰する。
【選択図】図1A
【解決手段】SCLライン1およびSDAライン2からなる2本のバスラインに、並列に複数のマスター装置3、4および複数のスレーブ装置5、6が接続され、バスラインとIIC信号用電源9との間にプルアップ抵抗7、8が接続される。状態検出部15は、SCLおよびSDAラインの状態に基づき、フリーズ状態を検出してフリーズ検出信号を出力し、かつフリーズの解除状態を検出してフリーズ解除検出信号を出力する。パルス発生部16aはフリーズ検出信号に応じてSCLラインにクロック信号に相当するパルス信号を供給する。リセット信号発生部16bはフリーズ解除検出信号に応じて複数のマスター装置にリセット信号を送信する。複数のマスター装置はリセット信号の供給により通常の通信状態に復帰する。
【選択図】図1A
Description
本発明は、IIC通信システムにおける、フリーズ対策、およびそのためのノイズ耐性改善に関する。
家庭用機器(テレビ、ラジオ、DVDレコーダなど)、通信機器(携帯電話、パーソナルコンピュータなど)あるいは産業機器の内部を構成するデバイス間相互のコントロールを効率よく行うために用いられる、2本のワイヤーからなる双方向バスを用いた通信方式の1つとして、IIC(Inter-Integrated Circuit)バス通信という方式が知られている。
IICバス通信を用いることで、システムの制御を、シリアルデータ(SDA)・ラインとシリアルクロック(SCL)・ラインの2本のバスラインのみで構成できる。また、アドレス指定およびデータ転送手段がIIC仕様で定義されているため、ソフトウエアによるシステムの定義が可能であること、およびシステム内でのICの追加または除去が簡単であることなどの利点がある。バスに接続されている各デバイスはそれぞれ固有のアドレスをもち、機器の機能に応じてトランスミッタまたはレシーバとして動作でき、各デバイス間でデータ転送できるようになっている。
各デバイス間には、マスター装置とスレーブ装置という関係が常に成立し、マスター装置はマスター・トランスミッタまたはマスター・レシーバとして機能する。マスター装置とは、バス上でデータ転送を開始するデバイスであり、転送を可能にするクロック信号を発生する。そのときマスター装置によってアドレス指定されるデバイスは、スレーブ装置となる。SDAラインに出力される各バイトの長さは8ビットであり、1回の転送で送信できるバイト数には制限がなく、何バイトでも送ることができる。各バイトの後にはアクノリッジ・ビットが必要になる。アクノリッジ用のクロック・パルスはマスター装置によって生成される。アクノリッジ・クロック・パルスが生成されると、トランスミッタはSDAラインを開放する。レシーバは、アクノリッジ・クロック・パルスが“H”状態のときに、SDAラインが“L”状態で安定するように、アクノリッジ・クロック・パルスの出力に合わせてSDAラインを“L”にしなければならない。
IICバスは複数のマスター装置が同時にバスをコントロールすることができるマルチ・マスター・バスで、セットの高機能化、システムの複雑化に伴い、今後、主流となることが予測される。IICバスに複数のマスター装置を接続できるということは、同時に複数のマスター装置がデータ転送を開始しようとする可能性があることになる。そこでこのような現象が発生するのを防ぐために、IICバスと全てのIICバス・インターフェース間はワイヤードAND接続されている。複数のマスター装置がバスに情報を送信しようとした場合、他のマスター装置が‘0’を生成したときに最初に‘1’を生成したマスター装置は通信を行うことができなくなる。以下、上記IICバス通信時に発生するビットエラーについて説明する。
図6Aは、2つのマスター装置を含む従来のIICバスシステムの構成例を示す。このシステムにおいては、SCLライン1とSDAライン2からなるバスラインに、第1マスター装置3、第2マスター装置4、第1スレーブ装置5、および第2スレーブ装置6が、それぞれ並列に接続されている。また、SCLライン1にはSCLラインプルアップ抵抗7の一端が、SDAライン2にはSDAラインプルアップ抵抗8の一端が接続され、両プルアップ抵抗7、8の他端は、IIC信号用電源9に接続されている。
図6B(a)は、このIICバスシステムにおける、正常通信時のSCLおよびSDAの波形を示す。SCLにおけるクロック・パルスS7〜S0は、1バイトのデータの各ビットに対応し、Aはアクノリッジ・クロック・パルスである。アクノリッジ・クロック・パルスが“H”状態のときに、SDAラインが“L”状態になっている。
図6B(b)は、アクノリッジ信号が1ビットずれて通信がフリーズした状態の波形を示す。例えば、第1マスター装置3が第1スレーブ装置5のリードデータを連続で取得する通信を行う際に、第1スレーブ装置5がスレーブアドレス受信中に外来ノイズなどの影響でビットエラーを起こした場合を考える。それにより、例えば、アクノリッジ・ビットの1ビット手前でアクノリッジ・パルスを返した場合、第1マスター装置3はスレーブアドレスの8ビット目を“H”で送信しているのに、スレーブ装置側でSDAラインを“L”にしてしまっていることになる。第1マスター装置3はこの現象を、第2マスター装置4がデータ転送を開始しようとしたものと認識して、SCLライン1に対するクロックの供給を停止してしまう。この結果、SCLライン1にはクロックが入らないため、SDAライン2は第1スレーブ装置5によって“L”に引き込まれた状態で、IICバス通信がフリーズする。
IICバス通信システムにおける通信異常に対処する技術の例としては、特許文献1に記載されたものがある。特許文献1に記載の技術は、停電等の以上事態が発生して通信が中止された後、通信を再開したとき、スレーブ装置の誤動作や暴走を防ぐ方法に関する。しかし、上述のような、外来ノイズなどの影響によりIICバス通信がフリーズする問題に対処できる方法ではない。
図7は、第1スレーブ装置5の内部ブロック図を示す。ただし、SCL入力端子10を通じて入力されるSCL信号の処理に関係する部分のみを記載し、SDA信号の処理に関係する部分については図示を省略する。
SCL信号は、第1スレーブ装置5内部のコンパレータ11aを介して、IICデコード回路12でデコードされる。コンパレータ11aの基準電圧としては、基準電圧回路13の出力電圧がバッファ回路14を介して供給される。バッファ回路14を介した基準電圧回路13の出力電圧は、IICデコード回路12にも供給される。
この第1スレーブ装置5の回路においてアクノリッジ信号がずれる原因としては、以下のことが考えられる。
(1)SCLライン1に外部からノイズが重畳する
(2)コンパレータ11aの基準電圧側にノイズが重畳する。
(3)コンパレータ11aの出力にノイズが重畳する。
特開2003−308257号公報
(1)SCLライン1に外部からノイズが重畳する
(2)コンパレータ11aの基準電圧側にノイズが重畳する。
(3)コンパレータ11aの出力にノイズが重畳する。
上述のように、外来ノイズなどの影響により、第1スレーブ装置5が間違ったビットでアクノリッジ信号を返した場合、IICバス通信がフリーズするといった不具合があった。
本発明は、スレーブ装置が間違ったビットでアクノリッジ信号を返して、IICバス通信がフリーズした場合に、システムを復帰させることが可能なIICバス通信システムを提供することを目的とする。
また、本発明は、スレーブ装置が間違ったビットでアクノリッジ信号を返しても、IICバス通信がフリーズすることを防止することが可能なIICバス通信システムを提供することを目的とする。
また、本発明は、スレーブ装置の外部あるいは内部で信号にノイズが重畳されても、IICバス通信がフリーズしないように、スレーブ装置の内部回路のノイズ耐性を改善することを目的とする。
本発明の第1の構成のIICバス通信システムは、SCL(シリアルクロック)ラインおよびSDA(シリアルデータ)ラインからなる2本のバスラインと、前記バスラインに並列に接続された複数のマスター装置とを用い、前記SCLラインおよび前記SDAラインの状態に基づき、IICバス通信のフリーズ状態を検出してフリーズ検出信号を出力し、かつ前記フリーズ状態が解除された状態を検出してフリーズ解除検出信号を出力する状態検出部と、前記状態検出部から出力される前記フリーズ検出信号に応じて前記SCLラインにクロック信号に相当するパルス信号を供給するパルス発生部と、前記状態検出部から出力されるフリーズ解除検出信号に応じて前記複数のマスター装置にリセット信号を送信するリセット信号発生部とを備え、前記複数のマスター装置は前記リセット信号の供給により通常の通信状態に復帰する。
本発明の第2の構成のIICバス通信システムは、SCL(シリアルクロック)ラインおよびSDA(シリアルデータ)ラインからなる2本のバスラインと、前記バスラインに並列に接続された複数のマスター装置とを用い、前記複数のマスター装置を相互に接続するSTA制御ラインと、前記STA制御ラインと電源との間に接続されたプルアップ抵抗とを備え、通信を開始しようとする前記マスター装置は、事前に前記STA制御ラインに通信開始用の認識信号STAを一定期間送信し、通信中の前記マスター装置は、前記STA制御ラインを通じて前記認識信号STAが送信されていることを検出したときに、前記SCLを停止する。
本発明の第3の構成のIICバス通信システムは、SCLラインおよびSDAラインからなる2本のバスラインと、前記バスラインに並列に接続された複数のマスター装置と、前記バスラインに並列に接続された複数のスレーブ装置と、前記SCLラインおよび前記SDAラインにそれぞれ一端が接続されたプルアップ抵抗と、前記プルアップ抵抗の他端に接続された電源とを用い、前記複数のマスター装置および前記複数のスレーブ装置を相互に接続するRESET制御ラインと、前記RESET制御ラインと前記電源との間に接続されたプルアップ抵抗とを備え、前記複数のマスター装置はIIC仕様に基づくIIC信号の自己診断機能を内蔵して、ビットエラーが発生したとき、前記RESET制御ラインにリセット信号を送信し、前記複数のスレーブ装置は、前記RESET制御ラインを通じて前記リセット信号が送信されたとき、前記ビットエラーに対応する状態をリセットする。
本発明のIICバス通信システムのスレーブ装置は、IICバス通信システムのSCLラインに接続するためのSCL端子と、IICバス通信システムのSDAラインに接続するためのSDA端子と、前記SCL端子を介して入力されるSCL信号を基準電圧と比較した結果を出力するSCLコンパレータと、前記SDA端子を介して入力されるSDA信号を基準電圧と比較した結果を出力するSDAコンパレータと、前記SCLコンパレータおよび前記SDAコンパレータの出力が供給されるデコーダとを備え、前記SCLコンパレータおよび前記SDAコンパレータの少なくとも一方はヒステリシス付きコンパレータである。
本発明の第1の構成のIICバス通信制御方法は、SCLラインおよびSDAラインからなる2本のバスラインと、前記バスラインに並列に接続された複数のマスター装置とを用いたIICバス通信システムを制御するため、前記SCLラインおよび前記SDAラインの状態の監視を行い、前記SCLラインおよび前記SDAラインの状態に基づき、IICバス通信のフリーズ状態、および前記フリーズ状態が解除された状態を検出し、前記フリーズ状態が検出されたときに前記SCLラインにクロック信号に相当するパルス信号を供給し、前記フリーズ状態が解除された状態を検出したとき、前記複数のマスター装置にリセット信号を送信して通常の通信状態に復帰させる。
本発明の第2の構成のIICバス通信制御方法は、SCLラインおよびSDAラインからなる2本のバスラインと、前記バスラインに並列に接続された複数のマスター装置とを用いたIICバス通信システムを制御するため、通信を開始しようとする前記マスター装置は、事前に他の全ての前記マスター装置に通信開始用の認識信号STAを一定期間送信し、通信中の前記マスター装置は、前記認識信号STAが送信されていることを検出したとき、前記SCLを停止するように制御する。
本発明の第3の構成のIICバス通信制御方法は、SCLラインおよびSDAラインからなる2本のバスラインと、前記バスラインに並列に接続された複数のマスター装置と、前記バスラインに並列に接続された複数のスレーブ装置を用いたIICバス通信システムを制御するため、前記複数のマスター装置はIIC信号の自己診断機能を内蔵して、ビットエラーが発生したとき、他の全ての前記マスター装置および全ての前記スレーブ装置にリセット信号を送信し、前記複数のスレーブ装置は、前記リセット信号が送信されたとき、前記ビットエラーに対応する状態をリセットするように制御する。
第1の構成のIICバス通信システムおよびIICバス通信制御方法によれば、IICバス通信がフリーズしたことを検出して、SCLラインにクロックパルスを入力することにより、フリーズ状態を解除して正常な通信状態に復帰させることができる。
第2の構成のIICバス通信システムおよびIICバス通信制御方法によれば、他のマスター装置が通信を開始するために認識信号STAを送出しない限り、マスター装置は通信をしようとクロックを入力し続けるため、IICバス通信のフリーズを防止できる。
第3の構成のIICバス通信システムおよびIICバス通信制御方法によれば、マスター装置が内蔵しているIICの自己診断機能でビットエラーを検出した場合に、リセット信号を送出して各装置にリセットをかけることにより、IICバス通信のフリーズを防止することができる。
本発明のIICバス通信システムのスレーブ装置によれば、ヒステリシス付コンパレータ11cを用いることにより、外部あるいは内部で信号に重畳されるノイズの影響によるビットエラーの発生を低減することができ、スレーブ装置のノイズ耐性を改善して、IICバス通信のフリーズ発生を抑制することができる。
本発明の第1の構成のIICバス通信システムにおいて、前記状態検出部は、前記SDAおよび前記SCLの所定の状態が一定時間継続することを検出することにより、前記フリーズ状態を検出する構成とすることができる。
本発明のIICバス通信システムのスレーブ装置において、前記SCLコンパレータおよび前記SDAコンパレータの少なくとも一方の出力側にノイズ除去用のコンデンサが接続された構成とすることが好ましい。
また、前記SCLコンパレータおよび前記SDAコンパレータの少なくとも一方に供給される前記基準電圧は、前記デコーダに基準電圧を供給する基準電圧源とは異なる基準電圧源から供給される構成とすることが好ましい。
また、IIC信号用電源に接続するための電源入力端子と、前記電源入力端子と接地間に接続された電圧分割用の抵抗とを備え、前記SCLコンパレータおよび前記SDAコンパレータの少なくとも一方に供給される前記基準電圧として、前記電源の電圧が前記抵抗により分割された電圧を用いる構成とすることができる。
また、前記SCLコンパレータおよび前記SDAコンパレータの少なくとも一方の出力側に出力インピーダンスを下げるためのバッファ回路が接続された構成とすることが好ましい。
本発明の第1の構成のIICバス通信制御方法において、前記フリーズ状態の検出を、前記SDAおよび前記SCLの所定の状態が一定時間継続することを検出することにより行うことができる。
以下、本発明の実施形態について、図面を参照して説明する。
(第1の実施形態)
図1Aは、本発明の第1の実施形態に係るIICバス通信システムの構成を示すブロック図である。図1Aにおいて、図6Aに示した従来のIICバス通信システムの要素と同一の要素には、同一の参照符号を付して説明する。
図1Aは、本発明の第1の実施形態に係るIICバス通信システムの構成を示すブロック図である。図1Aにおいて、図6Aに示した従来のIICバス通信システムの要素と同一の要素には、同一の参照符号を付して説明する。
このIICバス通信システムは、SCLライン1とSDAライン2からなるバスラインに、第1マスター装置3、第2マスター装置4、第1スレーブ装置5、および第2スレーブ装置6を、それぞれ並列に接続して構成されている。また、SCLライン1にはSCLラインプルアップ抵抗7の一端が、SDAライン2にはSDAラインプルアップ抵抗8の一端が接続され、両プルアップ抵抗7、8の他端は、IIC信号用電源9に接続されている。
さらに、フリーズ対策の機能を与えるために、状態検出部15、パルス発生部16a、およびリセット信号発生部16bの組み合わせが構成される。状態検出部15は、SCLライン1およびSDAライン2に接続されて、SCL信号とSDA信号が入力され、両信号の状態に基づいて、SCLライン1およびSDAライン2のフリーズ状態の検出およびフリーズの解除状態の検出を行う。
状態検出部15の出力信号であるフリーズ検出信号およびフリーズ解除検出信号は、パルス発生部16aおよびリセット信号発生部16bに供給される。パルス発生部16aは、状態検出部15から出力されるフリーズ検出信号に応じてSCLライン1にクロック信号に相当するパルス信号を供給する。リセット信号発生部16bは、状態検出部15から出力されるフリーズ解除検出信号に応じて第1マスター装置3、および第2マスター装置4にリセット信号を送信する。第1マスター装置3、および第2マスター装置4は、リセット信号の供給により通常の通信状態に復帰する。
次に、図1Bを参照して、本実施形態におけるIICバス通信システムのフリーズ対策動作について説明する。図1Bは、図1Aのシステムにおいて、第1スレーブ装置5がアクノリッジ信号を1ビット早めに返した場合のSCL、SDAの波形を示している。
第1マスター装置3が第1スレーブ装置5(リードアドレス:B7_Hex)のデータを連続受信している途中で、ノイズ等の影響で、第1スレーブ装置5が7ビット目でSDAを2回分カウントしてしまった場合、SCLの7ビット目の立下りでSDAを“L”に引き込んでしまう。一方、第1マスター装置3では、リードアドレスの8ビット目を送信しているため、第2マスター装置4が通信を開始しようとしてSDAラインを“L”に引き下げているものと認識して、SCLを停止する。その結果、バスラインはフリーズし、フリーズ状態X(SCL:“H”、SDA:“L”)に固定される。状態検出部15は、そのフリーズ状態Xが一定の時間続いたことを検出するように構成されている。
状態検出部15は、フリーズ状態X(SCL:“H”、SDA:“L”)が一定の時間続いたことを検出すると、フリーズ検出信号を発生してパルス発生部16aに出力する。それにより、パルス発生部16aからSCLライン1に1クロック分のパルス信号が入力される。その結果、第1スレーブ装置5はSDAライン2を“H”に開放し、バスラインは解除状態Yとなる。
状態検出部15はまた、フリーズ状態Xが解除された解除状態Y(SCL:“H”、SDA:“H”)が一定の時間続いたことを検出するように構成されている。状態検出部15は、解除状態Yが一定の時間続いたことを検出すると、フリーズ解除検出信号を出力する。それに応じてリセット信号発生部16bは、第1マスター装置3および第2マスター装置4にリセット信号を送信し、通常の通信状態に復帰させる。
SDAライン2が“L”に固定されたままで、フリーズ状態Xが続いている場合には、状態検出部15は再度フリーズ検出信号を発生し、パルス発生部16aはパルスを出力する。つまり、SDAライン2が“H”に開放されるまで、パルス発生部16aからSCLライン1にクロック信号が入力され続ける。フリーズ状態Xが解除されたら、第1マスター装置3、および第2マスター装置4がリセットされ、正常な通信状態に復帰することができる。
(第2の実施形態)
図2Aは、本発明の第2の実施形態に係るIICバス通信システムの構成を示すブロック図である。このIICバス通信システムは、従来の基本構成に加えて、フリーズ対策のための要素として、STA(スタート)制御ライン17と、STA制御ラインプルアップ抵抗18aが設けられている。
図2Aは、本発明の第2の実施形態に係るIICバス通信システムの構成を示すブロック図である。このIICバス通信システムは、従来の基本構成に加えて、フリーズ対策のための要素として、STA(スタート)制御ライン17と、STA制御ラインプルアップ抵抗18aが設けられている。
第1マスター装置3と第2マスター装置4は、STA制御ライン17で相互に接続されており、通信を開始しようとするマスター装置は事前に、所定の一定期間“L”をSTA制御ライン17に出力するように設定されている。STA制御ライン17は、SCLライン1、SDAライン2と同様に、第1マスター装置3および第2マスター装置4内部ではオープンドレイン接続されている。STAプルアップ抵抗17aは、一端がSTA制御ライン17に接続され、他端がIIC信号用電源9に接続されている。マスター通信中の第1マスター装置3および第2マスター装置4は、STA制御ライン17が”L”になったことを検出して、SCLを停止するという制御システムになっている。
次に、図2Bを参照して、本実施形態におけるIICバス通信システムのフリーズ対策動作について説明する。
図2B(a)は、図2Aのシステムで第1スレーブ装置5がアクノリッジ信号を1ビット早めに返し、かつマスター装置が切り替わらない場合のSCL信号、SDA信号、STA信号の波形を示す。第1マスター装置3が第1スレーブ装置5(リードアドレス:B7_Hex)のデータを連続受信している途中で、ノイズ等の影響で、第1スレーブ装置5が7ビット目でSDAを2回分カウントしてしまった場合、SCLの7ビット目の立下りでSDAを“L”に引き込んでしまう。しかし、第2マスター装置4は通信を開始しようとしていないので、STAは“H”のままである。その結果、第1マスター装置3は、SCLを停止させることなく、通信を続けるので、バスラインはフリーズしない。
図2B(b)は、図2Aのシステムで第1スレーブ装置5がアクノリッジ信号を1ビット早めに返し、かつ第2マスター装置4が第1マスター装置3の通信の途中で割り込んでマスター装置が切り替わる場合のSCL、SDA、STAの波形を示している。第1マスター装置3が第1スレーブ装置5(リードアドレス:B7_Hex)のデータを連続受信している途中で、ノイズ等の影響で、第1スレーブ装置5が7ビット目でSDAを2回分カウントしてしまった場合、SCLの7ビット目の立下りでSDAを“L”に引き込んでしまう。そのタイミングで、第2マスター装置4が通信を開始するためにSTA制御ラインを“L”にしている。この結果、第1マスター装置3はSCLを停止し、第2マスター装置4がSTOPコンディションおよびスタートコンディションを入力した後、通信を開始するため、バスラインはフリーズしない。
(第3の実施形態)
図3Aは、本発明の第3の実施形態に係るIICバス通信システムの構成を示すブロック図である。このIICバス通信システムは、従来の基本構成に加えて、フリーズ対策のための要素として、RESET(リセット)制御ライン19と、RESET制御ラインプルアップ抵抗18bが設けられている。
図3Aは、本発明の第3の実施形態に係るIICバス通信システムの構成を示すブロック図である。このIICバス通信システムは、従来の基本構成に加えて、フリーズ対策のための要素として、RESET(リセット)制御ライン19と、RESET制御ラインプルアップ抵抗18bが設けられている。
全マスター装置すなわち第1、第2マスター装置3、4と全スレーブ装置すなわち第1、第2スレーブ装置5a、6aは、RESET制御ライン19で相互接続されている。全てのマスター装置3、4はIIC信号の自己診断機能を内蔵しており、ビットエラーが発生すると、RESET制御ライン19を“L”にするという制御システムになっている。
次に、図3Bを参照して、本実施形態におけるIICバス通信システムのフリーズ対策動作について説明する。
図3Bは、図3Aのシステムで第1スレーブ装置5aがアクノリッジ信号を1ビット早めに返した場合のSCL、SDA、RESETの波形を示す。
図3Cは、図3AのIICバス通信システムに用いられるスレーブ装置5aであるIC回路の構成を示すブロック図である。
第1スレーブ装置5aに設けられたSCL入力端子10、SDA入力端子20およびRESET入力端子21はそれぞれ、SCLライン1、SDAライン2およびRESET制御ライン19に接続されている。SCL、SDA信号は、第1スレーブ装置5a内部のコンパレータ11a、11bを介して、IICデコード回路12でデコードされる。コンパレータ11a、11bの基準電圧としては、基準電圧回路13からの基準電圧がバッファ回路14を介して供給される。
SDA入力端子20は、Nch−MOSトランジスタ22を介して接地されている。IICデコード回路12のデコード出力は、AND回路23の一方の入力端子に供給される。AND回路23の他方の入力端子は、RESET入力端子21と接続されている。
例えば、第1マスター装置3が第1スレーブ装置5a(リードアドレス:B7_Hex)のデータを連続受信している途中で、ノイズ等の影響で、第1スレーブ装置5aが7ビット目でSDAを2回分カウントしてしまった場合、SCLの7ビット目の立下りでSDAを“L”に引き込んでしまう。
この場合、第1マスター装置3はB7_Hexを出力しているにもかかわらず、第1スレーブ装置5aのアクノレッジビットずれのためにIIC信号はB6_Hexになっている。このIIC信号のずれを、第1マスター装置3自身が内蔵しているIIC自己診断機能により検知して、RESET制御ライン19に“L”を出力し、その間に第1マスター装置3自身がSTOPコンディションを生成し、スレーブ装置のRESET端子21に入力する。その結果、スレーブ装置内部のIICデコーダ回路12がリセットされ、正常に通信が開始するため、バスラインはフリーズしない。
(第4の実施形態)
図4は、本発明の第4の実施形態に係るIICバス通信システムに用いられるスレーブ装置5bの構成を示すブロック図である。IICバス通信システム全体の構成は、図6Aに示した従来例と同様でも、あるいは、上述の各実施形態に示したものと同様であってもよい。なお、このスレーブ装置5bは、SCL入力端子10を通じて入力されるSCL信号の処理に関係する部分のみが図示され、他の信号の処理に関係する部分については図示が省略されている。
図4は、本発明の第4の実施形態に係るIICバス通信システムに用いられるスレーブ装置5bの構成を示すブロック図である。IICバス通信システム全体の構成は、図6Aに示した従来例と同様でも、あるいは、上述の各実施形態に示したものと同様であってもよい。なお、このスレーブ装置5bは、SCL入力端子10を通じて入力されるSCL信号の処理に関係する部分のみが図示され、他の信号の処理に関係する部分については図示が省略されている。
SCL信号は、ヒステリシス付コンパレータ11cを介して、IICデコード回路12に供給されてデコードされる。コンパレータ11cの基準電圧としては、基準電圧回路13の出力電圧が、バッファ回路24を介して供給される。すなわち、コンパレータ11cの基準電圧は、IICデコード回路12に供給される電圧とは別経路で供給されるようになっている。さらに、コンパレータ11cの出力側は、ノイズ除去用コンデンサ25を介して接地されている。
上記構成によれば、次のように、スレーブ装置5b内部のノイズ耐性を改善させる対策がなされる。
(1)ヒステリシス付コンパレータ11cを用いることにより、SCLライン1に外部から重畳するノイズの影響によるビットエラーの発生を低減することができる。
(2)バッファ回路24を用いて、IICデコード回路12等のロジック回路とコンパレータ11cの基準バイアスを分離することにより、コンパレータ11cの基準電圧側に重畳するノイズの影響によるビットエラーの発生を低減することができる。
(3)コンパレータ11cの出力側にノイズ除去用コンデンサ25を設けることにより、コンパレータ11cの出力に重畳するノイズの影響によるビットエラーの発生を低減することができる。
(1)ヒステリシス付コンパレータ11cを用いることにより、SCLライン1に外部から重畳するノイズの影響によるビットエラーの発生を低減することができる。
(2)バッファ回路24を用いて、IICデコード回路12等のロジック回路とコンパレータ11cの基準バイアスを分離することにより、コンパレータ11cの基準電圧側に重畳するノイズの影響によるビットエラーの発生を低減することができる。
(3)コンパレータ11cの出力側にノイズ除去用コンデンサ25を設けることにより、コンパレータ11cの出力に重畳するノイズの影響によるビットエラーの発生を低減することができる。
なお、上記対策の全てを同時に実施する必要はなく、いずれか1つの対策を用いれば、相応の効果を得ることは可能である。
(第5の実施形態)
図5は、本発明の第5の実施形態に係るIICバス通信システムに用いられるスレーブ装置5cの構成を示すブロック図である。IICバス通信システム全体の構成は、図6Aに示した従来例と同様でも、あるいは、上述の各実施形態に示したものと同様であってもよい。なお、このスレーブ装置5cは、SCL入力端子10を通じて入力されるSCL信号の処理に関係する部分のみが図示され、他の信号の処理に関係する部分については図示が省略されている。
図5は、本発明の第5の実施形態に係るIICバス通信システムに用いられるスレーブ装置5cの構成を示すブロック図である。IICバス通信システム全体の構成は、図6Aに示した従来例と同様でも、あるいは、上述の各実施形態に示したものと同様であってもよい。なお、このスレーブ装置5cは、SCL入力端子10を通じて入力されるSCL信号の処理に関係する部分のみが図示され、他の信号の処理に関係する部分については図示が省略されている。
このスレーブ装置5cにはIIC信号用電源端子26が設けられ、IIC信号用電源9と接続されている。電源端子26は、基準電圧設定用抵抗27、28の直列回路を介して接地されている。SCL入力端子10を通じて入力されるSCL信号は、ヒステリシス付コンパレータ11cに入力される。コンパレータ11cの出力信号は、バッファ回路29を介してIICデコード回路12に供給され、デコードされる。
IICデコード回路12の基準電圧としては、基準電圧回路13の出力電圧が、バッファ回路14を介して供給される。コンパレータ11cの基準電圧としては、IIC信号用電源9の電圧が基準電圧設定用抵抗27、28により抵抗分割された電圧が供給される。
上記構成によれば、次のように、スレーブ装置5c内部のノイズ耐性を改善させる対策がなされる。
(4)コンパレータ11cの基準電圧にIIC信号用電源9から抵抗分割した電圧を用いることにより、コンパレータ11cの基準電圧側に重畳するノイズの影響によるビットエラーの発生を低減することができる。
(5)ヒステリシス付コンパレータ11cの出力ライン直後にバッファ回路29を追加して出力インピーダンスを下げることで、IICデコード回路12内部やその他の場所で発生するノイズが重畳することによる、ビットエラーの発生を低減することができる。
(4)コンパレータ11cの基準電圧にIIC信号用電源9から抵抗分割した電圧を用いることにより、コンパレータ11cの基準電圧側に重畳するノイズの影響によるビットエラーの発生を低減することができる。
(5)ヒステリシス付コンパレータ11cの出力ライン直後にバッファ回路29を追加して出力インピーダンスを下げることで、IICデコード回路12内部やその他の場所で発生するノイズが重畳することによる、ビットエラーの発生を低減することができる。
なお、以上の実施形態においては、2個のマスター装置、2個のスレーブ装置がバスラインに接続されている例を示したが、マスター装置、スレーブ装置とも、バスラインに接続される個数は2個に限られない。
本発明によれば、IICバス通信システムにおけるノイズの影響によるフリーズの対策を効果的に行うことができ、家庭用機器、通信機器あるいは産業機器の内部を構成するデバイス間相互のコントロールに有用である。
1 SCLライン
2 SDAライン
3 第1マスター装置
4 第2マスター装置
5 第1スレーブ装置
6 第2スレーブ装置
7 SCLラインプルアップ抵抗
8 SDAラインプルアップ抵抗
9 IIC信号用電源
10 SCL入力端子
11a、11b コンパレータ
11c ヒステリシス付きコンパレータ
12 IICデコード回路
13 基準電圧回路
14、24、29 バッファ回路
15 状態検出部
16a パルス発生部
16b リセット信号発生部
17 STA制御ライン
18a STA制御ラインプルアップ抵抗
18b RESET制御ラインプルアップ抵抗
19 RESET制御ライン
20 SDA入力端子
21 RESET入力端子
22 Nch−MOSトランジスタ
23 AND回路
25 ノイズ除去用コンデンサ
26 IIC信号用電源端子
27、28 基準電圧設定用抵抗
2 SDAライン
3 第1マスター装置
4 第2マスター装置
5 第1スレーブ装置
6 第2スレーブ装置
7 SCLラインプルアップ抵抗
8 SDAラインプルアップ抵抗
9 IIC信号用電源
10 SCL入力端子
11a、11b コンパレータ
11c ヒステリシス付きコンパレータ
12 IICデコード回路
13 基準電圧回路
14、24、29 バッファ回路
15 状態検出部
16a パルス発生部
16b リセット信号発生部
17 STA制御ライン
18a STA制御ラインプルアップ抵抗
18b RESET制御ラインプルアップ抵抗
19 RESET制御ライン
20 SDA入力端子
21 RESET入力端子
22 Nch−MOSトランジスタ
23 AND回路
25 ノイズ除去用コンデンサ
26 IIC信号用電源端子
27、28 基準電圧設定用抵抗
Claims (14)
- SCL(シリアルクロック)ラインおよびSDA(シリアルデータ)ラインからなる2本のバスラインと、
前記バスラインに並列に接続された複数のマスター装置とを用いたIICバス通信システムにおいて、
前記SCLラインおよび前記SDAラインの状態に基づき、IICバス通信のフリーズ状態を検出してフリーズ検出信号を出力し、かつ前記フリーズ状態が解除された状態を検出してフリーズ解除検出信号を出力する状態検出部と、
前記状態検出部から出力される前記フリーズ検出信号に応じて前記SCLラインにクロック信号に相当するパルス信号を供給するパルス発生部と、
前記状態検出部から出力されるフリーズ解除検出信号に応じて前記複数のマスター装置にリセット信号を送信するリセット信号発生部とを備え、
前記複数のマスター装置は前記リセット信号の供給により通常の通信状態に復帰することを特徴とするIICバス通信システム。 - 前記状態検出部は、前記SDAおよび前記SCLの所定の状態が一定時間継続することを検出することにより、前記フリーズ状態を検出する請求項1に記載のIICバス通信システム。
- SCL(シリアルクロック)ラインおよびSDA(シリアルデータ)ラインからなる2本のバスラインと、
前記バスラインに並列に接続された複数のマスター装置とを用いたIICバス通信システムにおいて、
前記複数のマスター装置を相互に接続するSTA制御ラインと、
前記STA制御ラインと電源との間に接続されたプルアップ抵抗とを備え、
通信を開始しようとする前記マスター装置は、事前に前記STA制御ラインに通信開始用の認識信号STAを一定期間送信し、
通信中の前記マスター装置は、前記STA制御ラインを通じて前記認識信号STAが送信されていることを検出したときに、前記SCLを停止することを特徴とするIICバス通信システム。 - SCLラインおよびSDAラインからなる2本のバスラインと、
前記バスラインに並列に接続された複数のマスター装置と、
前記バスラインに並列に接続された複数のスレーブ装置と、
前記SCLラインおよび前記SDAラインにそれぞれ一端が接続されたプルアップ抵抗と、
前記プルアップ抵抗の他端に接続された電源とを用いたIICバス通信システムにおいて、
前記複数のマスター装置および前記複数のスレーブ装置を相互に接続するRESET制御ラインと、
前記RESET制御ラインと前記電源との間に接続されたプルアップ抵抗とを備え、
前記複数のマスター装置はIIC仕様に基づくIIC信号の自己診断機能を内蔵して、ビットエラーが発生したとき、前記RESET制御ラインにリセット信号を送信し、
前記複数のスレーブ装置は、前記RESET制御ラインを通じて前記リセット信号が送信されたとき、前記ビットエラーに対応する状態をリセットすることを特徴とするIICバス通信システム。 - IICバス通信システムのSCLラインに接続するためのSCL端子と、
IICバス通信システムのSDAラインに接続するためのSDA端子と、
前記SCL端子を介して入力されるSCL信号を基準電圧と比較した結果を出力するSCLコンパレータと、
前記SDA端子を介して入力されるSDA信号を基準電圧と比較した結果を出力するSDAコンパレータと、
前記SCLコンパレータおよび前記SDAコンパレータの出力が供給されるデコーダとを備え、
前記SCLコンパレータおよび前記SDAコンパレータの少なくとも一方はヒステリシス付きコンパレータであることを特徴とするIICバス通信システムのスレーブ装置。 - 前記SCLコンパレータおよび前記SDAコンパレータの少なくとも一方の出力側にノイズ除去用のコンデンサが接続された請求項5に記載のスレーブ装置。
- 前記SCLコンパレータおよび前記SDAコンパレータの少なくとも一方に供給される前記基準電圧は、前記デコーダに基準電圧を供給する基準電圧源とは異なる基準電圧源から供給される請求項5に記載のスレーブ装置。
- IIC信号用電源に接続するための電源入力端子と、
前記電源入力端子と接地間に接続された電圧分割用の抵抗とを備え、
前記SCLコンパレータおよび前記SDAコンパレータの少なくとも一方に供給される前記基準電圧として、前記電源の電圧が前記抵抗により分割された電圧を用いる請求項5に記載のスレーブ装置。 - 前記SCLコンパレータおよび前記SDAコンパレータの少なくとも一方の出力側に出力インピーダンスを下げるためのバッファ回路が接続された請求項5に記載のスレーブ装置。
- SCLラインおよびSDAラインからなる2本のバスラインと、前記バスラインに並列に接続された複数のマスター装置とを用いたIICバス通信システムを制御するためのIICバス通信制御方法において、
前記SCLラインおよび前記SDAラインの状態の監視を行い、
前記SCLラインおよび前記SDAラインの状態に基づき、IICバス通信のフリーズ状態、および前記フリーズ状態が解除された状態を検出し、
前記フリーズ状態が検出されたときに前記SCLラインにクロック信号に相当するパルス信号を供給し、
前記フリーズ状態が解除された状態を検出したとき、前記複数のマスター装置にリセット信号を送信して通常の通信状態に復帰させることを特徴とするIICバス通信制御方法。 - 前記フリーズ状態の検出を、前記SDAおよび前記SCLの所定の状態が一定時間継続することを検出することにより行う請求項10に記載のIICバス通信制御方法。
- SCLラインおよびSDAラインからなる2本のバスラインと、前記バスラインに並列に接続された複数のマスター装置とを用いたIICバス通信システムを制御するためのIICバス通信制御方法において、
通信を開始しようとする前記マスター装置は、事前に他の全ての前記マスター装置に通信開始用の認識信号STAを一定期間送信し、
通信中の前記マスター装置は、前記認識信号STAが送信されていることを検出したとき、前記SCLを停止するように制御することを特徴とするIICバス通信制御方法。 - SCLラインおよびSDAラインからなる2本のバスラインと、前記バスラインに並列に接続された複数のマスター装置と、前記バスラインに並列に接続された複数のスレーブ装置を用いたIICバス通信システムを制御するためのIICバス通信制御方法において、
前記複数のマスター装置はIIC信号の自己診断機能を内蔵して、ビットエラーが発生したとき、他の全ての前記マスター装置および全ての前記スレーブ装置にリセット信号を送信し、
前記複数のスレーブ装置は、前記リセット信号が送信されたとき、前記ビットエラーに対応する状態をリセットするように制御することを特徴とするIICバス通信制御方法。 - 請求項1〜4のいずれか1項に記載のIICバス通信システムにおいて、電気的に動作し若しくは制御されるデバイスを備え、
前記デバイスがスレーブ装置として構成されたIICバス通信システム用装置。
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006277720A JP2007164765A (ja) | 2005-11-15 | 2006-10-11 | Iicバス通信システム、スレーブ装置およびiicバス通信制御方法 |
US11/557,788 US7509446B2 (en) | 2005-11-15 | 2006-11-08 | IIC bus communication system capable of suppressing freeze of IIC bus communication due to a noise and method for controlling IIC bus communication |
US12/369,986 US20090157932A1 (en) | 2005-11-15 | 2009-02-12 | Iic bus communication system, slave device, and method for controlling iic bus communication |
US12/369,953 US7668995B2 (en) | 2005-11-15 | 2009-02-12 | IIC bus communication system capable of suppressing freeze of IIC bus communication and method for controlling IIC bus communication |
US12/956,465 US20110082957A1 (en) | 2005-11-15 | 2010-11-30 | Slave device for an iic bus communication system capable of supressing freeze of iic bus communication |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005330744 | 2005-11-15 | ||
JP2006277720A JP2007164765A (ja) | 2005-11-15 | 2006-10-11 | Iicバス通信システム、スレーブ装置およびiicバス通信制御方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2007164765A true JP2007164765A (ja) | 2007-06-28 |
Family
ID=38042270
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006277720A Pending JP2007164765A (ja) | 2005-11-15 | 2006-10-11 | Iicバス通信システム、スレーブ装置およびiicバス通信制御方法 |
Country Status (2)
Country | Link |
---|---|
US (4) | US7509446B2 (ja) |
JP (1) | JP2007164765A (ja) |
Cited By (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011010729A (ja) * | 2009-06-30 | 2011-01-20 | Sophia Co Ltd | 遊技機 |
JP2011028445A (ja) * | 2009-07-23 | 2011-02-10 | Fujitsu Ltd | 送受信制御装置、電子機器、データ送信方法及び制御プログラム |
JP2011070282A (ja) * | 2009-09-24 | 2011-04-07 | Furukawa Electric Co Ltd:The | 通信システム、マスタ装置、および、スレーブ装置 |
JP2011130890A (ja) * | 2009-12-24 | 2011-07-07 | Sophia Co Ltd | 遊技機 |
JP2011130888A (ja) * | 2009-12-24 | 2011-07-07 | Sophia Co Ltd | 遊技機 |
JP2011194057A (ja) * | 2010-03-19 | 2011-10-06 | Sophia Co Ltd | 遊技機 |
JP2011194056A (ja) * | 2010-03-19 | 2011-10-06 | Sophia Co Ltd | 遊技機 |
JP2012085761A (ja) * | 2010-10-18 | 2012-05-10 | Sophia Co Ltd | 遊技機 |
JP2012085758A (ja) * | 2010-10-18 | 2012-05-10 | Sophia Co Ltd | 遊技機 |
JP2012091040A (ja) * | 2012-02-13 | 2012-05-17 | Sophia Co Ltd | 遊技機 |
JP2012090716A (ja) * | 2010-10-26 | 2012-05-17 | Sophia Co Ltd | 遊技機 |
JP2012150749A (ja) * | 2011-01-21 | 2012-08-09 | Nec Corp | I2cバス通信制御システム、及びi2cバス通信制御方法 |
JP5680212B2 (ja) * | 2011-09-27 | 2015-03-04 | 三菱電機株式会社 | スレーブ装置、マスター装置及び通信方法 |
US9671820B2 (en) | 2011-11-25 | 2017-06-06 | Mitsubishi Electric Corporation | Communication device, communication method, and communication system |
JP2020022130A (ja) * | 2018-08-03 | 2020-02-06 | 富士電機株式会社 | スレーブ通信装置およびマスタ通信装置 |
Families Citing this family (30)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007164765A (ja) * | 2005-11-15 | 2007-06-28 | Matsushita Electric Ind Co Ltd | Iicバス通信システム、スレーブ装置およびiicバス通信制御方法 |
US7761728B2 (en) * | 2007-01-23 | 2010-07-20 | International Business Machines Corporation | Apparatus, system, and method for resetting an inter-integrated circuit data line with a clock line |
US7536492B2 (en) * | 2007-01-23 | 2009-05-19 | International Business Machines Corporation | Apparatus, system, and method for automatically resetting an inter-integrated circuit bus |
US7526589B2 (en) * | 2007-01-23 | 2009-04-28 | International Business Machines Corporation | Apparatus, system, and method for resetting an inter-integrated circuit data line using a negative voltage |
US10107893B2 (en) * | 2011-08-05 | 2018-10-23 | TrackThings LLC | Apparatus and method to automatically set a master-slave monitoring system |
JP5794137B2 (ja) * | 2011-12-20 | 2015-10-14 | 富士通株式会社 | 制御システムおよび中継装置 |
US20140244874A1 (en) * | 2012-01-26 | 2014-08-28 | Hewlett-Packard Development Company, L.P. | Restoring stability to an unstable bus |
US9128690B2 (en) * | 2012-09-24 | 2015-09-08 | Texas Instruments Incorporated | Bus pin reduction and power management |
FR2996322A1 (fr) | 2012-10-02 | 2014-04-04 | St Microelectronics Rousset | Procede de gestion du fonctionnement d'un circuit connecte sur un bus a deux fils, en particulier un bus i²c, et circuit correspondant |
TWI518516B (zh) | 2012-11-13 | 2016-01-21 | Novatek Microelectronics Corp | 匯流排偵測與控制方法及其匯流排偵測與控制裝置與行動產業處理器 介面系統 Bus Detection and Control Method and Bus Detection and Control Device and Mobile Industry Processor Interface System Thereof |
TW201418933A (zh) | 2012-11-13 | 2014-05-16 | Accton Technology Corp | 時脈訊號之控制裝置及控制方法 |
CN103810052B (zh) * | 2012-11-15 | 2017-05-03 | 联咏科技股份有限公司 | 总线侦测与控制方法与装置及其移动产业处理器接口系统 |
US8989328B2 (en) * | 2013-03-14 | 2015-03-24 | Qualcomm Incorporated | Systems and methods for serial communication |
US10353837B2 (en) | 2013-09-09 | 2019-07-16 | Qualcomm Incorporated | Method and apparatus to enable multiple masters to operate in a single master bus architecture |
US9785595B2 (en) * | 2013-09-09 | 2017-10-10 | Lenovo Enterprise Solutions (Singapore) Pte. Ltd. | Multi-channel universal serial bus (USB) to subrate channel systems |
CN103645975B (zh) * | 2013-11-28 | 2016-06-15 | 华为技术有限公司 | 一种异常恢复的方法及串行总线传输装置 |
US20150248373A1 (en) * | 2014-02-28 | 2015-09-03 | Qualcomm Incorporated | Bit allocation over a shared bus to facilitate an error detection optimization |
CN103902291A (zh) * | 2014-04-30 | 2014-07-02 | 江西清华泰豪三波电机有限公司 | 一种软件实现迟滞比较器的方法 |
JP6540204B2 (ja) * | 2015-04-30 | 2019-07-10 | 富士通株式会社 | 中継装置 |
JP6792314B2 (ja) * | 2016-04-22 | 2020-11-25 | ソニーセミコンダクタソリューションズ株式会社 | 通信装置、通信方法、プログラム、および、通信システム |
US20180018292A1 (en) * | 2016-07-13 | 2018-01-18 | Qualcomm Incorporated | Method and apparatus for detecting and resolving bus hang in a bus controlled by an interface clock |
DE102016014417B4 (de) * | 2016-12-03 | 2020-03-26 | WAGO Verwaltungsgesellschaft mit beschränkter Haftung | Schaltung zur überwachung eines datenverarbeitungssystems |
KR20180073119A (ko) * | 2016-12-22 | 2018-07-02 | 삼성전자주식회사 | 전자 장치 및 그의 에러 검출 방법 |
RU171656U1 (ru) * | 2017-01-10 | 2017-06-08 | Федеральное государственное бюджетное образовательное учреждение высшего образования "Комсомольский-на-Амуре государственный технический университет" (ФГБОУ ВО "КнАГТУ") | Устройство мониторинга линии интерфейса последовательной асимметричной шины |
CN107562668B (zh) * | 2017-08-31 | 2019-02-12 | Oppo广东移动通信有限公司 | 总线死锁恢复系统和方法 |
US20190171611A1 (en) * | 2017-12-05 | 2019-06-06 | Qualcomm Incorporated | Protocol-framed clock line driving for device communication over master-originated clock line |
JP6939665B2 (ja) * | 2018-03-15 | 2021-09-22 | オムロン株式会社 | ネットワークシステム |
CN109388526B (zh) * | 2018-11-01 | 2023-01-24 | 郑州云海信息技术有限公司 | 一种控制电路及复位操作的方法 |
CN112698614B (zh) * | 2021-03-25 | 2021-06-15 | 之江实验室 | 一种任意字节读写用户侧逻辑控制器 |
CN118112309A (zh) * | 2024-04-30 | 2024-05-31 | 苏州元脑智能科技有限公司 | 故障检测设备、故障设备的检测方法及装置 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002063080A (ja) * | 2000-08-15 | 2002-02-28 | Sony Corp | インターフェース装置 |
Family Cites Families (23)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4586118A (en) * | 1984-06-05 | 1986-04-29 | The United States Of America As Represented By The United States Department Of Energy | Capacitor charging FET switcher with controller to adjust pulse width |
KR0184136B1 (ko) * | 1996-06-03 | 1999-05-15 | 구자홍 | 범용 마이컴을 이용한 아이 스퀘어 씨 통신 장치 |
US5714897A (en) * | 1996-06-19 | 1998-02-03 | Micro Linear Corporation | Phase-shifted triangle wave generator |
US6693678B1 (en) * | 1997-12-18 | 2004-02-17 | Thomson Licensing S.A. | Data bus driver having first and second operating modes for coupling data to the bus at first and second rates |
US6728908B1 (en) * | 1999-11-18 | 2004-04-27 | California Institute Of Technology | I2C bus protocol controller with fault tolerance |
JP2001175584A (ja) * | 1999-12-16 | 2001-06-29 | Ricoh Co Ltd | オプション機器の制御方法 |
US6769078B2 (en) * | 2001-02-08 | 2004-07-27 | International Business Machines Corporation | Method for isolating an I2C bus fault using self bus switching device |
JP2002351689A (ja) * | 2001-05-30 | 2002-12-06 | Nec Corp | データ転送システム |
JP3626741B2 (ja) | 2002-04-16 | 2005-03-09 | オリオン電機株式会社 | データ転送システム |
FR2839827B1 (fr) * | 2002-05-14 | 2005-07-15 | St Microelectronics Sa | Circuit de detection de depart, circuit de detection d'arret, et circuit de detection de donnees transmises selon le protocole iic |
US7016993B2 (en) * | 2002-12-17 | 2006-03-21 | Inventec Corporation | I2C MUX with anti-lock device |
JP4346369B2 (ja) * | 2003-08-08 | 2009-10-21 | 株式会社メルコホールディングス | メモリモジュールおよびメモリ用補助モジュール |
JP2006099410A (ja) * | 2004-09-29 | 2006-04-13 | Mitsubishi Electric Corp | I2cバス制御方法 |
EP1657815A1 (en) * | 2004-11-12 | 2006-05-17 | Dialog Semiconductor GmbH | Frequency stabilization technique for self oscillating modulator |
US20070003070A1 (en) * | 2004-11-30 | 2007-01-04 | Matsushita Electric Industrial Co., Ltd. | Signal detection method and device |
KR100688516B1 (ko) * | 2005-01-11 | 2007-03-02 | 삼성전자주식회사 | 단일 라인을 이용한 직렬 데이터 통신 방법 및 그 장치 |
US7478286B2 (en) * | 2005-04-08 | 2009-01-13 | Linear Technology Corporation | Circuit and method of detecting and resolving stuck I2C buses |
ATE414363T1 (de) * | 2005-04-29 | 2008-11-15 | Koninkl Philips Electronics Nv | Gleichzeitige steuerung mehrer e/a-banken in einer i2c-slave-einrichtung |
US20060261794A1 (en) * | 2005-05-17 | 2006-11-23 | May Marcus W | Method & apparatus for DC-DC regulation with improved transient function |
JP2007164765A (ja) * | 2005-11-15 | 2007-06-28 | Matsushita Electric Ind Co Ltd | Iicバス通信システム、スレーブ装置およびiicバス通信制御方法 |
US20070240019A1 (en) * | 2005-12-29 | 2007-10-11 | International Business Machines Corporation | Systems and methods for correcting errors in I2C bus communications |
US7521963B1 (en) * | 2006-03-27 | 2009-04-21 | National Semiconductor Corporation | System and method for providing a low standby power interface for a low voltage I2C compatible bus |
US7502992B2 (en) * | 2006-03-31 | 2009-03-10 | Emc Corporation | Method and apparatus for detecting presence of errors in data transmitted between components in a data storage system using an I2C protocol |
-
2006
- 2006-10-11 JP JP2006277720A patent/JP2007164765A/ja active Pending
- 2006-11-08 US US11/557,788 patent/US7509446B2/en active Active
-
2009
- 2009-02-12 US US12/369,986 patent/US20090157932A1/en not_active Abandoned
- 2009-02-12 US US12/369,953 patent/US7668995B2/en not_active Expired - Fee Related
-
2010
- 2010-11-30 US US12/956,465 patent/US20110082957A1/en not_active Abandoned
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002063080A (ja) * | 2000-08-15 | 2002-02-28 | Sony Corp | インターフェース装置 |
Cited By (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011010729A (ja) * | 2009-06-30 | 2011-01-20 | Sophia Co Ltd | 遊技機 |
JP2011028445A (ja) * | 2009-07-23 | 2011-02-10 | Fujitsu Ltd | 送受信制御装置、電子機器、データ送信方法及び制御プログラム |
JP2011070282A (ja) * | 2009-09-24 | 2011-04-07 | Furukawa Electric Co Ltd:The | 通信システム、マスタ装置、および、スレーブ装置 |
JP2011130890A (ja) * | 2009-12-24 | 2011-07-07 | Sophia Co Ltd | 遊技機 |
JP2011130888A (ja) * | 2009-12-24 | 2011-07-07 | Sophia Co Ltd | 遊技機 |
JP2011194057A (ja) * | 2010-03-19 | 2011-10-06 | Sophia Co Ltd | 遊技機 |
JP2011194056A (ja) * | 2010-03-19 | 2011-10-06 | Sophia Co Ltd | 遊技機 |
JP2012085758A (ja) * | 2010-10-18 | 2012-05-10 | Sophia Co Ltd | 遊技機 |
JP2012085761A (ja) * | 2010-10-18 | 2012-05-10 | Sophia Co Ltd | 遊技機 |
JP2012090716A (ja) * | 2010-10-26 | 2012-05-17 | Sophia Co Ltd | 遊技機 |
JP2012150749A (ja) * | 2011-01-21 | 2012-08-09 | Nec Corp | I2cバス通信制御システム、及びi2cバス通信制御方法 |
JP5680212B2 (ja) * | 2011-09-27 | 2015-03-04 | 三菱電機株式会社 | スレーブ装置、マスター装置及び通信方法 |
US9671820B2 (en) | 2011-11-25 | 2017-06-06 | Mitsubishi Electric Corporation | Communication device, communication method, and communication system |
JP2012091040A (ja) * | 2012-02-13 | 2012-05-17 | Sophia Co Ltd | 遊技機 |
JP2020022130A (ja) * | 2018-08-03 | 2020-02-06 | 富士電機株式会社 | スレーブ通信装置およびマスタ通信装置 |
JP7222197B2 (ja) | 2018-08-03 | 2023-02-15 | 富士電機株式会社 | スレーブ通信装置およびマスタ通信装置 |
US12007825B2 (en) | 2018-08-03 | 2024-06-11 | Fuji Electric Co., Ltd. | Slave communication apparatus and master communication apparatus |
Also Published As
Publication number | Publication date |
---|---|
US7509446B2 (en) | 2009-03-24 |
US20110082957A1 (en) | 2011-04-07 |
US20090157932A1 (en) | 2009-06-18 |
US20090157931A1 (en) | 2009-06-18 |
US7668995B2 (en) | 2010-02-23 |
US20070112990A1 (en) | 2007-05-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2007164765A (ja) | Iicバス通信システム、スレーブ装置およびiicバス通信制御方法 | |
US10116542B2 (en) | Communication device, communication method, program, and communication system | |
JP5160100B2 (ja) | データ通信誤動作防止装置、電子機器、データ通信誤動作防止装置の制御方法、データ通信誤動作防止装置の制御プログラム、及び当該プログラムを記録した記録媒体 | |
US8489786B2 (en) | Acknowledgement management technique for supported command set of SMBUS/PMBUS slave applications | |
KR100687923B1 (ko) | 마스터디바이스, 그 제어방법과 마스터디바이스를 갖는전자장치 | |
JP2016004388A (ja) | 通信システム及び電子回路 | |
EP3458962B1 (en) | Communication device and communication system | |
WO2012046634A1 (ja) | 電子装置およびシリアルデータ通信方法 | |
US10977206B2 (en) | Data communication device and method for data communication | |
EP3458967B1 (en) | Communication apparatus, communication method, program, and communication system | |
WO2017183482A1 (en) | Communication device, communication method, program, and communication system | |
JP3949429B2 (ja) | Iicバス制御システム | |
US10824582B2 (en) | Communication apparatus, communication method, program, and communication system | |
JP2005084792A (ja) | データ通信ユニット | |
JP2017208713A (ja) | 通信装置、通信方法、プログラム、および、通信システム | |
JP4759494B2 (ja) | シリアルデータ通信方式およびシリアルデータ通信装置 | |
JP2002063080A (ja) | インターフェース装置 | |
JP2016224588A (ja) | 制御装置及び制御方法 | |
JP2005338963A (ja) | 電子機器 | |
US20060200652A1 (en) | Method for Signaling of a State or of an Event | |
JP2008009519A (ja) | データ転送回路 | |
JP2007226748A (ja) | 制御バスデータ受信回路及びそれを用いたバスデータ検出方法 | |
JP2014085765A (ja) | 信号伝送回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090206 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110512 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20111004 |