JP7222197B2 - スレーブ通信装置およびマスタ通信装置 - Google Patents

スレーブ通信装置およびマスタ通信装置 Download PDF

Info

Publication number
JP7222197B2
JP7222197B2 JP2018146387A JP2018146387A JP7222197B2 JP 7222197 B2 JP7222197 B2 JP 7222197B2 JP 2018146387 A JP2018146387 A JP 2018146387A JP 2018146387 A JP2018146387 A JP 2018146387A JP 7222197 B2 JP7222197 B2 JP 7222197B2
Authority
JP
Japan
Prior art keywords
data
value
signal
communication device
clock
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2018146387A
Other languages
English (en)
Other versions
JP2020022130A (ja
Inventor
正志 赤羽
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP2018146387A priority Critical patent/JP7222197B2/ja
Priority to US16/455,805 priority patent/US11188137B2/en
Publication of JP2020022130A publication Critical patent/JP2020022130A/ja
Priority to US17/455,219 priority patent/US12007825B2/en
Application granted granted Critical
Publication of JP7222197B2 publication Critical patent/JP7222197B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/0008—Synchronisation information channels, e.g. clock distribution lines
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/3237—Power saving characterised by the action undertaken by disabling clock generation or distribution
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
    • G06F1/10—Distribution of clock signals, e.g. skew
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
    • G06F1/12—Synchronisation of different clock signals provided by a plurality of clock generators
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/0008—Synchronisation information channels, e.g. clock distribution lines
    • H04L7/0012—Synchronisation information channels, e.g. clock distribution lines by comparing receiver clock with transmitter clock
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B60—VEHICLES IN GENERAL
    • B60R—VEHICLES, VEHICLE FITTINGS, OR VEHICLE PARTS, NOT OTHERWISE PROVIDED FOR
    • B60R16/00—Electric or fluid circuits specially adapted for vehicles and not otherwise provided for; Arrangement of elements of electric or fluid circuits specially adapted for vehicles and not otherwise provided for
    • B60R16/02—Electric or fluid circuits specially adapted for vehicles and not otherwise provided for; Arrangement of elements of electric or fluid circuits specially adapted for vehicles and not otherwise provided for electric constitutive elements
    • B60R16/03—Electric or fluid circuits specially adapted for vehicles and not otherwise provided for; Arrangement of elements of electric or fluid circuits specially adapted for vehicles and not otherwise provided for electric constitutive elements for supply of electrical power to vehicle subsystems or for
    • B60R16/0315—Electric or fluid circuits specially adapted for vehicles and not otherwise provided for; Arrangement of elements of electric or fluid circuits specially adapted for vehicles and not otherwise provided for electric constitutive elements for supply of electrical power to vehicle subsystems or for using multiplexing techniques
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/12—Programming voltage switching circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/56—External testing equipment for static stores, e.g. automatic test equipment [ATE]; Interfaces therefor
    • G11C29/56012—Timing aspects, clock generation, synchronisation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B3/00—Line transmission systems
    • H04B3/02—Details
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
    • H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
    • H04L7/0331—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop with a digital phase-locked loop [PLL] processing binary samples, e.g. add/subtract logic for correction of receiver clock

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Computer Hardware Design (AREA)
  • Dc Digital Transmission (AREA)

Description

本発明は、スレーブ通信装置およびマスタ通信装置に関する。
特許文献１は、マスタ通信装置およびスレーブ通信装置の間で、１線の通信ラインを介して双方向通信を行なう通信システムを開示する。特許文献１において、マスタ通信装置は、クロックおよびデータを重畳した伝送信号を通信ラインを介してスレーブ通信装置へと送信し、スレーブ通信装置は受信した伝送信号からクロックおよびデータを再生する。
特許文献１ 国際公開第２０１６／２０３５２９号
マスタ通信装置およびスレーブ通信装置の間における通信ラインの特性は、通信システムの用途等によって異なりうる。このため、マスタ通信装置およびスレーブ通信装置は、対応可能な通信ラインの特性の範囲が広いことが望まれる。
上記課題を解決するために、本発明の第１の態様においては、スレーブ通信装置を提供する。スレーブ通信装置は、クロックが第１レベルの場合に第１信号値、クロックが第２レベルかつデータが第１データ値の場合に第２信号値、クロックが第２レベルかつデータが第２データ値の場合に第１信号値および第２信号値の間の第３信号値をとる伝送信号からクロックを再生するクロック再生部を備えてよい。スレーブ通信装置は、伝送信号をデータ閾値と比較した結果に応じてデータを再生するデータ再生部を備えてよい。データ再生部は、再生したデータである再生データが第２データ値であることに応じてデータ閾値を第２信号値および第３信号値の間の第１設定値とし、再生データが第１データ値であることに応じてデータ閾値を第１信号値および第３信号値の間の第２設定値としてよい。
スレーブ通信装置は、再生されたクロックである再生クロックが第２レベルから第１レベルへと遷移したことに応じて、再生データを取得するデータ取得部を更に備えてよい。
データ取得部は、再生データを遅延させる遅延部を有してよい。データ取得部は、再生クロックの、第２レベルから第１レベルへの遷移を検出したタイミングにおいて、遅延部によって遅延された再生データをサンプリングするサンプリング部を有してよい。
クロック再生部は、伝送信号を第１信号値および第３信号値の間のクロック閾値と比較した結果に応じてクロックを再生してよい。
クロック閾値は、第３信号値および第２設定値の間の値をとってよい。
データ再生部は、再生データが第２データ値であることに応じて第１設定値をデータ閾値として出力し、再生データが第１データ値であることに応じて第２設定値をデータ閾値として出力する設定値出力回路を有してよい。データ再生部は、伝送信号を、設定値出力回路が出力するデータ閾値と比較した結果に応じてデータを再生するデータ再生回路を有してよい。
データ再生部は、伝送信号を第１設定値と比較した結果に応じてデータを再生する第１データ再生回路を有してよい。データ再生部は、伝送信号を第２設定値と比較した結果に応じてデータを再生する第２データ再生回路を有してよい。データ再生部は、伝送信号が第１設定値を超えたことに応じて再生データを第２データ値から第１データ値へと変化させ、伝送信号が第２設定値以下となったことに応じて再生データを第１データ値から第２データ値へと変化させる切替回路を有してよい。
データ再生部は、再生データのノイズを抑制するノイズ抑制回路を有してよい。データ再生部は、ノイズが抑制された再生データのデータ値に応じてデータ閾値を第１設定値および第２設定値のいずれとするかを切替えてよい。
第２レベルは第１レベルよりも高くてよい。第２信号値は第１信号値よりも高くてよい。
本発明の第２の態様においては、マスタ通信装置を提供する。マスタ通信装置は、クロックおよびデータを重畳して、クロックが第１レベルの場合に第１信号値、クロックが第２レベルかつデータが第１データ値の場合に第２信号値、クロックが第２レベルかつデータが第２データ値の場合に第１信号値および第２信号値の間の第３信号値をとる伝送信号を生成する信号生成部を有してよい。マスタ通信装置は、データの宛先となるスレーブ通信装置に応じて、第２信号値および第３信号値の信号レベルを切替える信号レベル切替部を有してよい。
複数のスレーブ通信装置のそれぞれには、互いに重ならない信号レベルの範囲が割り当てられてよい。信号レベル切替部は、第２信号値および第３信号値の信号レベルを、データの宛先となるスレーブ通信装置に対して割り当てられた範囲に含まれる信号レベルに切替えてよい。
信号レベル切替部は、第１信号値の信号レベルを、データの宛先となるスレーブ通信装置に対して割り当てられた範囲に含まれる信号レベルに切替えてよい。
第１信号値は、データの宛先となるスレーブ通信装置によらず同じ信号レベルをとってよい。
なお、上記の発明の概要は、本発明の必要な特徴の全てを列挙したものではない。また、これらの特徴群のサブコンビネーションもまた、発明となりうる。
本実施形態に係る通信システム１０の構成を示す。 本実施形態に係る通信システム１０のマスタ通信装置が送信する伝送信号の一例を示す。 本実施形態に係る通信システム１０の動作タイミングチャートの一例を示す。 本実施形態に係る通信システム１０の動作タイミングチャートの比較例を示す。 本実施形態の第１変形例に係るデータ再生部３７０の構成を示す。 本実施形態の第２変形例に係るデータ再生部６７０の構成を示す。 本実施形態の第３変形例に係る通信システム５０の構成を示す。 本実施形態の第３変形例に係るマスタ通信装置５００が送信する伝送信号の一例を示す。
以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態は特許請求の範囲にかかる発明を限定するものではない。また、実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。
図１は、本実施形態に係る通信システム１０の構成を示す。通信システム１０は、マスタ通信装置１００およびスレーブ通信装置１５０が通信ラインによって接続され、マスタ通信装置１００およびスレーブ通信装置１５０の間で通信ラインを介してクロックおよびデータが重畳された伝送信号を伝送する。マスタ通信装置１００は、通信ラインを介してクロックをスレーブ通信装置１５０へと送信する通信装置であり、スレーブ通信装置１５０は、通信ラインを介して受信したクロックを用いて通信動作を行なう通信装置である。マスタ通信装置１００は、スレーブ側に対して送信するデータをマスタ通信装置１００へと出力し、スレーブ側から受信したデータをマスタ通信装置１００から入力する、制御装置または信号処理装置等のマスタ側処理装置に接続される。スレーブ通信装置１５０は、マスタ側から受信したデータをスレーブ通信装置１５０から入力し、マスタ側に対して送信するデータをスレーブ通信装置１５０へと出力する、制御装置または信号処理装置等のスレーブ側処理装置に接続される。一例として、スレーブ側処理装置は、温度センサおよび圧力センサ等の少なくとも１つのセンサを含むセンサ装置であってよく、マスタ側処理装置は、センサ装置が出力するセンサデータに応じて自動車等を制御する制御装置であってよい。
本実施形態おいて、マスタ通信装置１００およびスレーブ通信装置１５０の間は、信号ラインが１線の通信ラインを介して接続される。これに代えて、マスタ通信装置１００およびスレーブ通信装置１５０の間は、このような通信ラインを複数用いて接続されてもよい。なお、各装置の基準となる電位は、共通の電位であり、各装置には共通又は個別の電源が接続されてよい。
マスタ通信装置１００は、信号生成部１１０と、データ再生部１２０と、データ取得部１３０とを有し、端子ＤＩＯによって通信ラインに接続される。信号生成部１１０は、マスタ通信装置１００側からスレーブ通信装置１５０側へとデータを送信する場合に、マスタ側処理装置から受け取ったクロックＣＬＫおよびデータＤＯを重畳して伝送信号を生成し、端子ＤＩＯへと供給する。信号生成部１１０は、クロックＣＬＫが第１レベルの場合に第１信号値、クロックＣＬＫが第２レベルかつデータＤＯが第１データ値の場合に第２信号値、クロックＣＬＫが第２レベルかつデータＤＯが第２データ値の場合に第１信号値および第２信号値の間の第３信号値をとる伝送信号を生成する。
本実施形態に係る信号生成部１１０は、クロックＣＬＫの第１レベルがローレベル、クロックＣＬＫの第２レベルが第１レベルよりも高いハイレベルであって、ハイレベルのクロックＣＬＫにデータ値を重畳して伝送信号を生成する。また、本実施形態に係る信号生成部１１０は、第２信号値が第１信号値よりも高いレベルの伝送信号を生成する。本実施形態において、伝送信号は、クロックＣＬＫが第１レベルの場合に第１信号値０Ｖ、クロックＣＬＫが第２レベルかつデータＤＯが論理Ｈ（論理ハイ）の場合に第２信号値５Ｖ、クロックＣＬＫが第２レベルかつデータＤＯが論理Ｌ（論理ロー）の場合に第３信号値３．３Ｖをとる場合を例示する。これに代えて、信号生成部１１０は、クロックＣＬＫの第１レベルをハイレベル、クロックＣＬＫの第２レベルをローレベルとし、ローレベルのクロックＣＬＫにデータ値を重畳して伝送信号を生成してもよく、第２信号値が第１信号値よりも低くてもよい。なお、第１データ値が論理Ｌ、第２データ値が論理Ｈであってもよい。
信号生成部１１０は、否定素子ＮＯＴ１、ＮＭＯＳトランジスタＭＮ１、ＮＡＮＤ素子ＮＡＮＤ１、ＰＭＯＳトランジスタＭＰ１、ＮＡＮＤ素子ＮＡＮＤ２、ＰＭＯＳトランジスタＭＰ２、ダイオードＤｉ、ＰＭＯＳトランジスタＭＰ３、および抵抗Ｒ１を含む。なお、抵抗Ｒ１は、抵抗性素子であり、ＰＭＯＳトランジスタＭＰ３のオン抵抗により代用してもよい。
否定素子ＮＯＴ１およびＮＭＯＳトランジスタＭＮ１は、クロックＣＬＫが第１レベルの場合に伝送信号を第１信号値とする回路である。否定素子ＮＯＴ１は、クロックＣＬＫを反転し、クロックＣＬＫがローレベルである場合にハイレベルとなる信号を出力する。ＮＭＯＳトランジスタＭＮ１は、端子ＤＩＯおよび第１信号値を示す電位（０Ｖ）の間に接続され、否定素子ＮＯＴ１の出力がハイレベルとなったことに応じて端子ＤＩＯおよび第１信号値の電位の間を導通させることにより、伝送信号を第１信号値とする。
ＮＡＮＤ素子ＮＡＮＤ１およびＰＭＯＳトランジスタＭＰ１は、クロックＣＬＫが第２レベルかつデータＤＯが第１データ値の場合に伝送信号を第２信号値とする回路である。ＮＡＮＤ素子ＮＡＮＤ１は、データＤＯが有効であることを示すデータイネーブルＤＥ、データＤＯ、およびクロックＣＬＫの論理否定積（ＮＡＮＤ）をとる。これにより、ＮＡＮＤ素子ＮＡＮＤ１は、データＤＯが有効（データイネーブルＤＥが論理Ｈ）、データＤＯが第１データ値（論理Ｈ）、かつクロックＣＬＫがハイレベルである場合にローレベルとなり、その他の場合にハイレベルとなる信号を出力する。ＰＭＯＳトランジスタＭＰ１は、第２信号値を示す電位（５Ｖ）および端子ＤＩＯの間に接続され、ＮＡＮＤ素子ＮＡＮＤ１の出力がローレベルとなったことに応じて第２信号値の電位および端子ＤＩＯの間を導通させることにより、伝送信号を第２信号値とする。
ＮＡＮＤ素子ＮＡＮＤ２、ＰＭＯＳトランジスタＭＰ２、およびダイオードＤｉは、クロックＣＬＫが第１レベルかつデータＤＯが第２データ値の場合に伝送信号を第３信号値とする回路である。ＮＡＮＤ素子ＮＡＮＤ２は、データイネーブルＤＥ、データＤＯの論理否定、およびクロックＣＬＫの論理否定積をとる。これにより、ＮＡＮＤ素子ＮＡＮＤ２は、マスタ側からのデータ出力がイネーブル、データＤＯが第２データ値（論理Ｌ）、かつクロックがハイレベルである場合にローレベルとなり、その他の場合にハイレベルとなる信号を出力する。ＰＭＯＳトランジスタＭＰ２およびダイオードＤｉは、第３信号値を示す電位（３．３Ｖ）および端子ＤＩＯの間にこの順に直列に接続される。ＰＭＯＳトランジスタＭＰ２は、ＮＡＮＤ素子ＮＡＮＤ２の出力がローレベルとなったことに応じて導通状態となり、端子ＤＩＯの電位を第３信号値の電位まで上昇させる。
ＰＭＯＳトランジスタＭＰ３および抵抗Ｒ１は、マスタ通信装置１００側から出力するデータＤＯが無効、すなわちマスタ通信装置１００側からデータＤＯを出力しない場合において、伝送信号を第３信号値にプルアップする回路である。ＰＭＯＳトランジスタＭＰ３および抵抗Ｒ１は、第３信号値を示す電位（３．３Ｖ）およびダイオードＤｉのアノードの間に直列に接続される。ＰＭＯＳトランジスタＭＰ３は、データイネーブルＤＥが論理Ｌの場合に導通状態となり、伝送信号を第３信号値にプルアップする。これにより、伝送信号は、データイネーブルＤＥが論理Ｌの場合において、クロックＣＬＫが第１レベルの場合に第１信号値となり、クロックＣＬＫが第２レベルの場合に第３信号値にプルアップされる。なお、スレーブ通信装置１５０がマスタ通信装置１００へとデータを伝送する場合には、スレーブ通信装置１５０は、クロックＣＬＫが第２レベルの場合にデータ値に応じて伝送信号を第２信号値に駆動する。
データ再生部１２０は、端子ＤＩＯを介してスレーブ通信装置１５０から受け取る伝送信号をデータ閾値と比較し、比較結果に応じてデータを再生し、再生したデータ（再生データＲＤＩ）を出力する。データ再生部１２０は、データ閾値に応じた電圧を出力する電圧源ＲＥＦと、伝送信号をデータ閾値と比較し、比較結果に応じた値を出力するコンパレータＣＭＰ１を含む。ここで、スレーブ通信装置１５０は、スレーブ側からデータを送信する期間において、伝送信号に第２レベル（論理Ｈ）のクロックが重畳されている間に、スレーブ側のデータＩＣＤＥが論理Ｈであれば端子ＯＷを第２信号値（５Ｖ）に駆動し、論理Ｌであれば第２レベルのクロックが重畳された第３信号値（３．３Ｖ）のままとする。このため、電圧源ＲＥＦは、データ閾値の電圧として、第２信号値および第３信号値の間の電圧を出力する。コンパレータＣＭＰ１は、伝送信号の値がデータ閾値よりも高い場合に論理Ｈ、伝送信号の値がデータ閾値以下の場合に論理Ｌの再生データＲＤＩを出力する。
データ取得部１３０は、クロックＣＬＫに応じたタイミングで、データ再生部１２０からの再生データＲＤＩを取得する。データ取得部１３０は、クロックＣＬＫが第２レベル（論理Ｈ）から第１レベル（論理Ｌ）へと遷移したことに応じて、再生データＲＤＩを取得するフリップフロップＦＦ１を含む。フリップフロップＦＦ１は、クロックＣＬＫの、第２レベルから第１レベルへの遷移を検出したタイミングにおいて、再生データＲＤＩをサンプリングする。フリップフロップＦＦ１は、取得したデータＲＤＩを、データＤＩとしてマスタ側処理装置へと出力する。
スレーブ通信装置１５０は、クロック再生部１６０と、データ再生部１７０と、データ取得部１８０と、信号生成部１９０と、抵抗Ｒ２とを有し、端子ＯＷによって通信ラインに接続される。クロック再生部１６０は、端子ＯＷを介して受け取る伝送信号からクロックを再生し、再生したクロック（再生クロックＩＣＣＬＫ）を出力する。クロック再生部１６０は、伝送信号をクロック閾値と比較した結果に応じた値を出力するバッファＢＵＦ１を含んでよい。バッファＢＵＦ１は、伝送信号の値がクロック閾値よりも高い場合に論理Ｈ、伝送信号の値がクロック閾値以下の場合に論理Ｌを出力する。データが重畳されない伝送信号は第１信号値（０Ｖ）および第３信号値（３．３Ｖ）の間で遷移するクロックを有することから、このクロック閾値は、第１信号値および第３信号値の間の値である。
データ再生部１７０は、マスタ通信装置１００から端子ＯＷを介して受け取る伝送信号をデータ閾値と比較した結果に応じてデータを再生し、再生したデータ（再生データＲＤＩ）を出力する。データ再生部１７０は、設定値出力回路１７２およびデータ再生回路１７４を含む。
設定値出力回路１７２は、データ閾値を設定する。本実施形態において、設定値出力回路１７２は、再生データＲＤＩが第２データ値（論理Ｌ）であることに応じてデータ閾値を第２信号値（５Ｖ）および第３信号値（３．３Ｖ）の間の第１設定値ＲＥＦ１とし、再生データＲＤＩが第１データ値（論理Ｈ）であることに応じてデータ閾値を第１信号値（０Ｖ）および第３信号値（３．３Ｖ）の間の第２設定値ＲＥＦ２とする。これにより、設定値出力回路１７２は、伝送信号がデータ閾値以下の場合にはデータ閾値を第３信号値（３．３Ｖ）よりも高く設定し、伝送信号に含まれるデータの論理Ｈ（第２信号値）および論理Ｌ（第３信号値）を判別可能とする。また、設定値出力回路１７２は、伝送信号がデータ閾値を超える場合、すなわち伝送信号に含まれるデータが論理Ｈであると判別した後は、データ閾値を第３信号値（３．３Ｖ）よりも低く設定して、再生データＲＤＩの変化を遅らせる。設定値出力回路１７２は、データ閾値をクロック閾値よりも低く設定して、再生データＲＤＩの立下りをクロック信号の立下りに対して遅らせてよい。
設定値出力回路１７２は、第１設定値ＲＥＦ１に応じた電圧を出力する電圧源ＲＥＦ１と、第２設定値ＲＥＦ２に応じた電圧を出力する電圧源ＲＥＦ２と、データ再生回路１７４から受け取る再生データＲＤＩが第２データ値（論理Ｌ）であることに応じて電圧源ＲＥＦ１をデータ再生回路１７４に接続し、再生データＲＤＩが第１データ値（論理Ｈ）であることに応じて電圧源ＲＥＦ２をデータ再生回路１７４に接続するスイッチＳＷ１を含む。
データ再生回路１７４は、伝送信号を、設定値出力回路１７２が出力するデータ閾値と比較した結果に応じてデータを再生し、再生データＲＤＩを出力する。データ再生回路１７４は、再生データＲＤＩを設定値出力回路１７２からのデータ閾値と比較し、比較結果に応じた値を出力するコンパレータＣＭＰ２を含む。
データ取得部１８０は、再生クロックＩＣＣＬＫに応じたタイミングで、データ再生部１７０からの再生データＲＤＩを取得する。本実施形態において、データ取得部１８０は、再生クロックＩＣＣＬＫが第２レベル（論理Ｈ）から第１レベル（論理Ｌ）へと遷移したことに応じて、再生データＲＤＩを取得する。
データ取得部１８０は、遅延回路Ｄ１と、フリップフロップＦＦ２を含む。遅延回路Ｄ１は、遅延部の一例であり、再生データＲＤＩを遅延させる。フリップフロップＦＦ２は、サンプリング部の一例であり、再生クロックＩＣＣＬＫの、第２レベルから第１レベルへの遷移を検出したタイミングにおいて、遅延回路Ｄ１によって遅延された再生データＲＤＩをサンプリングする。フリップフロップＦＦ２は、取得した再生データＲＤＩを、データＩＣＤＩとしてスレーブ側処理装置へと出力する。
信号生成部１９０は、スレーブ側処理装置からデータＩＣＤＨおよびデータイネーブルＩＣＤＥを受け取って、スレーブ通信装置１５０からマスタ通信装置１００へとデータを送信する。信号生成部１９０は、ＮＡＮＤ素子ＮＡＮＤ３およびＰＭＯＳトランジスタＭＰ４を含む。
ＮＡＮＤ素子は、クロック再生部１６０によって再生された再生クロックが第２レベル、データＩＣＤＨが論理Ｈ、およびデータイネーブルＩＣＤＥが論理Ｈの論理否定積をとる。これにより、ＮＡＮＤ素子ＮＡＮＤ３は、データＩＣＤＨが論理Ｈ、スレーブ側からのデータ出力の可否を示すデータイネーブルＩＣＤＥが論理Ｈ、かつ再生クロックＩＣＣＬＫがハイレベルである場合にローレベルとなり、その他の場合にハイレベルとなる信号を出力する。
ＰＭＯＳトランジスタＭＰ４は、第２信号値を示す電位（５Ｖ）と端子ＯＷとの間に接続される。ＰＭＯＳトランジスタＭＰ４は、ＮＡＮＤ素子ＮＡＮＤ３の出力がローレベルとなったことに応じて導通状態となり、端子ＯＷの電位を第２信号値（５Ｖ）の電位まで上昇させる。すなわち、信号生成部１９０は、スレーブ側からのデータ出力がイネーブルである期間において再生クロックが第２レベル（論理Ｈ）となったことに応じて、データＩＣＤＨが論理Ｈの場合には端子ＯＷを第２信号値（５Ｖ）に駆動し、データＩＣＤＨが論理Ｌの場合には端子ＯＷを第３信号値（３．３Ｖ）のままとする。これにより、信号生成部１９０は、マスタ通信装置１００側からのクロックにスレーブ通信装置１５０側からのデータを重畳することができる。なお、マスタ側処理装置およびスレーブ側処理装置は、予め定められた通信プロトコルに基づいて、同時にデータイネーブルとしないように調停を行なう。
抵抗Ｒ２は、端子ＯＷおよび第１信号値を示す電位（０Ｖ）の間に接続され、端子ＯＷをグランド電位にプルダウンする。
図２は、本実施形態に係る通信システム１０のマスタ通信装置が送信する伝送信号の一例を示す。本図は、横軸に時間の経過を示し、縦方向にはマスタ通信装置１００がマスタ側処理装置から受け取るクロックＣＬＫおよびデータＤＯと、マスタ通信装置１００が端子ＤＩＯから出力する伝送信号とのそれぞれの波形を示す。なお、本図においては、マスタ通信装置１００が論理ＨのデータイネーブルＤＥを入力している場合、すなわちマスタ通信装置１００からスレーブ通信装置１５０へとデータを伝送する場合を示す。
時刻ｔ０の直前において、マスタ通信装置１００は、第１レベル（論理Ｌ）のクロックを入力している。これに応じて、マスタ通信装置１００は、第１信号値（０Ｖ）の伝送信号を端子ＤＩＯから出力している。
時刻ｔ０において、マスタ通信装置１００は、第２レベル（論理Ｈ）のクロックと、第２データ値（論理Ｌ）のデータＤＯとを入力する。これに応じて、マスタ通信装置１００は、第３信号値（３．３Ｖ）の伝送信号を端子ＤＩＯから出力する。その後、クロックが第２レベルから第１レベル（論理Ｌ）へと変化すると、マスタ通信装置１００は、第１信号値の伝送信号を端子ＤＩＯから出力する。
時刻ｔ１において、マスタ通信装置１００は、第２レベルのクロックと、第１データ値（論理Ｈ）のデータＤＯとを入力する。これに応じて、１００は、第２信号値（５Ｖ）の伝送信号を端子ＤＩＯから出力する。その後、クロックが第２レベルから第１レベル（論理Ｌ）へと変化すると、マスタ通信装置１００は、第１信号値の伝送信号を端子ＤＩＯから出力する。
時刻ｔ２およびｔ３において、マスタ通信装置１００は、時刻ｔ０およびｔ１と同様に動作する。
図３は、本実施形態に係る通信システム１０の動作タイミングチャートの一例を示す。本図は、横軸に時間の経過を示し、縦方向にはマスタ通信装置１００がクロックおよびデータを重畳した伝送信号をスレーブ通信装置１５０へと送信する場合（マスタ通信装置１００側のデータイネーブルＤＥが論理Ｈ、スレーブ通信装置１５０側のデータイネーブルが論理Ｌの場合）における、スレーブ通信装置１５０の端子ＯＷ、再生クロックＩＣＣＬＫ、再生データＲＤＩ、遅延した再生データＲＤＩ、およびデータ取得部１８０が取得したデータＩＣＤＩのそれぞれの波形を示す。なお、本図は、マスタ通信装置１００が図２に示した伝送信号を端子ＤＩＯから出力した場合におけるスレーブ通信装置１５０の動作を示す。
時刻ｔ０の前において、スレーブ通信装置１５０は、クロックＣＬＫが第２レベル（ハイレベル）の間に論理ＬのデータＤＯを重畳した伝送信号、すなわち第３信号値（３．３Ｖ）の伝送信号を端子ＯＷに受信する。伝送信号は、クロックが第１レベル（ローレベル）となったことに応じて、第１信号値（０Ｖ）に遷移する。
時刻ｔ０において、クロック再生部１６０は、伝送信号をクロック閾値（０Ｖより高く３．３Ｖより低い電位）と比較した結果、伝送信号が第１信号値から第３信号値へと変化したことに応じて第２レベル（ハイレベル）に変化し、伝送信号が第３信号値から第１信号値へと変化したことに応じて第１レベル（ローレベル）に変化する再生クロックＩＣＣＬＫを出力する。
伝送信号が第１信号値（０Ｖ）であってデータ閾値以下である間、データ再生回路１７４は、第２データ値（論理Ｌ）の再生データＲＤＩを出力する。このため、設定値出力回路１７２は、データ閾値として第１設定値ＲＥＦ１（３．３Ｖより高く５Ｖ未満）を設定する。
時刻ｔ０においてはクロックＣＬＫが第２レベル（ハイレベル）の間に伝送信号が第３信号値（３．３Ｖ）までしか上昇しないので、データ再生回路１７４は、時刻ｔ０に対応するサイクルの間第２データ値（論理Ｌ）の再生データＲＤＩを出力する。データ取得部１８０は、再生データＲＤＩを遅延させ、再生クロックＩＣＣＬＫが第２レベルから第１レベルへと変化するタイミング（本実施形態においては立下りタイミング）で再生データＲＤＩを取得してデータＩＣＤＩとして出力する。
時刻ｔ１において、スレーブ通信装置１５０は、クロックＣＬＫが第２レベル（ハイレベル）の間に論理ＨのデータＤＯを重畳した伝送信号、すなわち第２信号値（５Ｖ）の伝送信号を端子ＯＷに受信する。伝送信号は、クロックが第１レベル（ローレベル）となったことに応じて、第１信号値（０Ｖ）に遷移する。
クロック再生部１６０は、伝送信号をクロック閾値（３．３Ｖおよび０Ｖの間の電位）と比較した結果、伝送信号が第１信号値から第３信号値へと変化したことに応じて第２レベル（ハイレベル）に変化し、伝送信号が第３信号値から第１信号値へと変化したことに応じて第１レベル（ローレベル）に変化する再生クロックＩＣＣＬＫを出力する。
伝送信号が第１信号値（０Ｖ）である間、データ再生回路１７４は伝送信号がデータ閾値以下であることから、第２データ値（論理Ｌ）の再生データＲＤＩを出力する。このため、設定値出力回路１７２は、データ閾値として第１設定値ＲＥＦ１（３．３Ｖより高く５Ｖ未満の電位）を設定する。
時刻ｔ１においてはクロックＣＬＫが第２レベル（ハイレベル）の間に伝送信号が第２信号値（５Ｖ）まで上昇する。データ再生回路１７４は、伝送信号がデータ閾値としての第１設定値ＲＥＦ１を超えたことに応じて、再生データＲＤＩを論理Ｈとする。これに応じて、設定値出力回路１７２は、データ閾値を第２設定値ＲＥＦ２（０Ｖより高く３．３Ｖより低い電位）に切替える。データ取得部１８０は、再生データＲＤＩを遅延させ、再生クロックＩＣＣＬＫが第２レベルから第１レベルへと変化するタイミングで論理Ｈの再生データＲＤＩを取得してデータＩＣＤＩとして出力する。
ここで、再生クロックＩＣＣＬＫおよび再生データＲＤＩは、いずれも第１信号値および第３信号値の間の閾値と比較した結果に基づいて値が変化する。データ取得部１８０は、遅延回路Ｄ１によって再生データＲＤＩを遅延させることにより、再生クロックＩＣＣＬＫが変化してから再生データＲＤＩが変化するまでの時間をフリップフロップＦＦ２の最小ホールド時間以上としてマージンを確保することができる。
なお、クロック再生部１６０は、クロック閾値として、本図に示すように第３信号値および第２設定値の間の値を用いてよい。これにより、クロック閾値は第２設定値ＲＥＦ２よりも第３信号値（３．３Ｖ）に近くなるので、伝送信号が第２信号値から第１信号値へと遷移する間に再生クロックＩＣＣＬＫが先に第１レベルに変化した後に再生データＲＤＩが変化することとなる。したがって、スレーブ通信装置１５０は、使用する通信ラインの特性によって伝送信号のスルーレートが変わる場合においても、フリップフロップＦＦ２の最小ホールド時間を確保できる。
時刻ｔ２およびｔ３は、時刻ｔ１およびｔ２と比較して通信ラインの特性の変化により、立上り／立下り遅延時間が大きくなった場合の動作タイミングチャートを示す。データＤＯが第２データ値（論理Ｌ）である時刻ｔ２の動作は、時刻ｔ０の動作と同様であるため説明を省略する。
時刻ｔ３においては、スレーブ通信装置１５０は、基本的には時刻１と同様の動作を行なう。ここでもし、データ再生部１７０が再生データＲＤＩの値に依らず常に第２信号値および第３信号値の間のデータ閾値、すなわち例えば第１設定値ＲＥＦ１（３．３Ｖより高く５Ｖ未満）のデータ閾値を使用したとすると、図４の比較例に示したように、伝送信号が第２信号値（５Ｖ）から第１設定値ＲＥＦ１へと変化したタイミングで再生データＲＤＩが第１データ値（論理Ｈ）から第２データ値（論理Ｌ）へと変化し、その後伝送信号がクロック閾値（０Ｖより高く３．３Ｖ未満）へと変化したタイミングで再生クロックＩＣＣＬＫが第２レベル（論理Ｈ）から第１レベル（論理Ｌ）へと変化する。図４の比較例における時刻ｔ１に示したように、伝送信号の立下り遅延時間がある程度小さければ再生クロックＩＣＣＬＫの立下り後に遅延した再生データＲＤＩが立下がるまでに最小ホールド時間を確保することができる。しかし、伝送信号の立下り遅延時間が大きくなるほど、再生データＲＤＩが変化してから再生クロックＩＣＣＬＫが変化するまでの時間も長くなってしまう。このため、図４の比較例における時刻ｔ３に示したように、遅延回路Ｄ１を用いたとしても、フリップフロップＦＦ２の最小ホールド時間が確保できなくなることがありうる。
本実施形態に係るスレーブ通信装置１５０によれば、図３に示したように、再生データＲＤＩが第１データ値（論理Ｈ）であることに応じてデータ閾値を第１信号値（０Ｖ）および第３信号値（３．３Ｖ）の間の第２設定値ＲＥＦ２とする。これにより、スレーブ通信装置１５０は、伝送信号が第２信号値から第３信号値を経て第２設定値となるまで再生データＲＤＩを第１データ値に維持することができ、通信ラインの立下り遅延時間が大きくなってもホールド時間のマージンを十分に確保することができる。
また、クロック閾値を第２設定値ＲＥＦ２および第２信号値（３．３Ｖ）の間の値、すなわち第２設定値ＲＥＦ２より大きく第２信号値より小さい値とすれば、スレーブ通信装置１５０は、立下り遅延時間の大きさに依らず再生クロックＩＣＣＬＫの変化タイミングよりも再生データＲＤＩの変化タイミングを遅らせることができ、伝送遅延に依らずホールド時間のマージンを確保することができる。
以上に示した通信システム１０においては、マスタ通信装置１００内のデータ再生部１２０は、再生データＲＤＩに応じてデータ閾値を切替える機能を有さず、データ取得部１３０は、スレーブ通信装置１５０のデータ取得部１８０内の遅延回路Ｄ１のように再生データＲＤＩを遅延させる遅延回路を有していない。ここで、マスタ通信装置１００において、クロックＣＬＫが変化してから、否定素子ＮＯＴ１、ＮＭＯＳトランジスタＭＮ１、およびコンパレータＣＭＰ１を介して再生データＲＤＩが変化するまでのマージンが十分でなく、フリップフロップＦＦ１の最小ホールド時間が確保できない場合には、データ再生部１２０をデータ再生部１７０と同様の構成としてもよく、データ取得部１３０内に遅延回路Ｄ１と同様の遅延回路を設けてもよい。
図５は、本実施形態の第１変形例に係るデータ再生部３７０の構成を示す。通信システム１０は、図１におけるデータ再生部１７０に代えて、本図に示したデータ再生部３７０を用いてもよい。本図において、図１と同じ符号を付した構成要素は、図１と同様の機能および構成を有するので、以下相違点を除き説明を省略する。
データ再生部３７０は、設定値出力回路１７２と、データ再生回路３７４とを含む。設定値出力回路１７２は、図１に示した設定値出力回路１７２と同様である。データ再生回路３７４は、マスタ通信装置１００から端子ＯＷを介して受け取る伝送信号を設定値出力回路１７２が出力するデータ閾値と比較し、比較結果に応じてデータを再生し、再生したデータ（再生データＲＤＩ）を出力する。
データ再生回路３７４は、コンパレータＣＭＰ２と、遅延回路Ｄ２とを含む。コンパレータＣＭＰ２は、図１に示したコンパレータＣＭＰ２と同様である。遅延回路Ｄ２は、再生データＲＤＩのノイズを抑制するノイズ抑制回路の一例である。
遅延回路Ｄ２は、コンパレータＣＭＰ２が出力する再生データＲＤＩを微小時間遅延させて設定値出力回路１７２に供給する。この遅延時間は、クロックＣＬＫまたは再生クロックＩＣＣＬＫが第２レベル（ハイレベル）を維持する時間よりも短く、設定値出力回路１７２によるデータ閾値の切替えに要する時間よりも長くなるように設定されてよい。
以上に示したデータ再生部３７０は、ノイズが抑制された再生データＲＤＩのデータ値に応じてデータ閾値を第１設定値および第２設定値のいずれとするかを切替えることができる。これにより、データ再生部３７０は、例えば設定値出力回路１７２内のスイッチＳＷ１の切替時等にコンパレータＣＭＰ２に入力されるデータ閾値が不安定となり、再生データＲＤＩにノイズが生じた場合でも、設定値出力回路１７２がデータ閾値を選択するために用いる再生データＲＤＩを安定化させることができ、データ閾値を安定化させることができる。また、データ再生部３７０は、例えば図３の時刻ｔ０における再生クロックＩＣＣＬＫが第２レベル（ハイレベル）の期間中に、ノイズによって伝送信号が瞬間的に第１設定値ＲＥＦ１を超えてしまった場合でも、遅延回路Ｄ２の出力を第２データ値（論理Ｌ）のまま維持することができ、データ閾値を第２設定値ＲＥＦ２に切替えてしまって再生データＲＤＩを誤って第１データ値（論理Ｈ）であると誤認識するのを防ぐことができる。
なお、再生データＲＤＩのノイズを抑制するノイズ抑制回路としては、他の様々な回路を用いることができる。例えば、図１に示したデータ再生部１７０において、スイッチＳＷ１およびコンパレータＣＭＰ２の間における選択されたデータ閾値を伝送する配線、およびコンパレータＣＭＰ２からスイッチＳＷ１における再生データＲＤＩを伝送する配線の少なくとも１つに積分回路等によるノイズ抑制回路を設けてもよく、コンパレータＣＭＰ２からスイッチＳＷ１における再生データＲＤＩを伝送する配線にデジタル遅延回路を用いて瞬時ノイズを打ち消すノイズ抑制回路等を設けてもよく、コンパレータＣＭＰ２をヒステリシスコンパレータとしてもよい。
図６は、本実施形態の第２変形例に係るデータ再生部６７０の構成を示す。通信システム１０は、図１におけるデータ再生部１７０に代えて、本図に示したデータ再生部６７０を用いてもよい。
データ再生部６７０は、複数のデータ再生回路４７４ａ～ｂ（「データ再生回路４７４」とも示す。）と、切替回路６７８とを含む。複数のデータ再生回路４７４のそれぞれは、伝送信号を互いに異なるデータ閾値と比較した結果に応じてデータを再生し、再生データを出力する。本図の例において、データ再生回路４７４ａは、伝送信号を第１設定値ＲＥＦ１と比較した結果に応じてデータを再生し、データ再生回路４７４ｂは、伝送信号を第２設定値ＲＥＦ２と比較した結果に応じてデータを再生する。
切替回路６７８は、伝送信号が第１設定値ＲＥＦ１を超えたことに応じて、出力する再生データを第２データ値（論理Ｌ）から第１データ値（論理Ｈ）へと変化させ、伝送信号が第２設定値以下となったことに応じて、出力する再生データを第１データ値（論理Ｈ）から第２データ値（論理Ｌ）へと変化させる。本実施形態において、切替回路６７８は、フリップフロップＦＦ３を有する。フリップフロップＦＦ３は、クロック端子ＣＬＫおよび反転リセット端子／Ｒを有するＤフリップフロップである。フリップフロップＦＦ３は、クロック端子がデータ再生回路４７４ａの出力ＯＵＴ２ａに、反転リセット端子およびデータ端子Ｄがデータ再生回路４７４ｂの出力ＯＵＴ２ｂにそれぞれ接続され、出力端子Ｑから再生データＲＤＩを出力する。
端子ＯＷから入力される伝送信号が第１信号値（０Ｖ）である場合、データ再生回路４７４ａの出力ＯＵＴ２ａおよびデータ再生回路４７４ｂの出力ＯＵＴ２ｂは、共に論理Ｌとなる。フリップフロップＦＦ３は、反転リセット端子に論理Ｌが入力されたことに応じて、内部状態をリセットし、第２データ値（論理Ｌ）の再生データＲＤＩを出力する。伝送信号が立ち上がって第２設定値ＲＥＦ２を超えると、出力ＯＵＴ２ｂは論理Ｈとなり、フリップフロップＦＦ３は、データ端子に論理Ｈを入力し、リセット端子に論理Ｈ（非リセット）を入力する。この段階では、フリップフロップＦＦ３は、第２データ値（論理Ｌ）の再生データＲＤＩを出力する状態を維持する。
伝送信号が更に立ち上がって第１設定値ＲＥＦ１を超えると、出力ＯＵＴ２ａも論理Ｈへと変化する。これに伴い、フリップフロップＦＦ３は、クロック端子に論理Ｌから論理Ｈへと立ち上がるクロックを入力し、これに応じてデータ端子の値をラッチする。これにより、フリップフロップＦＦ３は、再生データＲＤＩを第１データ値（論理Ｈ）に変化させる。
その後に伝送信号が立ち下がって第１設定値ＲＥＦ１以下となると、出力ＯＵＴ２ａは論理Ｌとなる。この場合、フリップフロップＦＦ３は、再生データＲＤＩを第１データ値（論理Ｈ）のまま維持する。伝送信号が更に立ち下がって第２設定値ＲＥＦ２以下になると、出力ＯＵＴ２ｂも論理Ｌとなる。これに伴い、フリップフロップＦＦ３は、反転リセット端子に論理Ｌ（リセット）を入力し、内部状態をリセットして再生データＲＤＩを第２データ値（論理Ｌ）に変化させる。
以上に代えて、切替回路６７８は、データ端子に論理Ｈに固定された信号を入力してもよい。
図７は、本実施形態の第３変形例に係る通信システム５０の構成を示す。通信システム５０は、マスタ通信装置５００および複数のスレーブ通信装置５５０ａ～ｂ（「スレーブ通信装置５５０」とも示す。）が通信ラインによって接続され、マスタ通信装置５００および各スレーブ通信装置５５０の間で通信ラインを介してクロックおよびデータが重畳された伝送信号を伝送する。通信システム５０は、通信システム１０の変形例であるので、以下相違点を除き説明を省略する。
マスタ通信装置５００は、通信ラインを介してクロックを各スレーブ通信装置５５０へと送信するマスタ側の通信装置であり、各スレーブ通信装置５５０は、マスタ通信装置５００から通信ラインを介して受信したクロックを用いて通信動作を行なうスレーブ側の通信装置である。マスタ通信装置５００は、クロックの第２レベルにデータの第１データ値（論理Ｈ）を重畳した伝送信号の値（第２信号値）、およびクロックの第２レベルにデータの第２データ値（論理Ｌ）を重畳した伝送信号の値（第３信号値）を、宛先となるスレーブ通信装置５５０に応じて切替えることにより、宛先となるスレーブ通信装置５５０を指定する。これにより、通信システム５０は、１つの通信ラインを用いてマスタ通信装置５００および複数のスレーブ通信装置５５０のそれぞれとの間で双方向通信を実現することができる。
マスタ通信装置５００は、信号レベル切替部５０５と、信号生成部５１０と、データ再生部５２０と、データ取得部５３０とを有する。信号レベル切替部５０５は、データの宛先となる宛先情報ＤＥＳＴをマスタ側処理装置から受け取り、データの宛先となるスレーブ通信装置５５０に応じて、第２信号値および第３信号値の信号レベルを切替える。一例として、信号レベル切替部５０５は、宛先情報ＤＥＳＴに応じて第２信号値の電圧および第３信号値の電圧を設定し、信号生成部５１０に供給する。また、信号レベル切替部５０５は、宛先情報ＤＥＳＴに応じて、スレーブ通信装置５５０から受信したデータの値を判別するためにデータ再生部５２０が用いるデータ閾値の電圧をデータ再生部５２０に供給する。
信号生成部５１０は、マスタ側処理装置からクロックＣＬＫ、データＤＯ、およびデータイネーブルＤＥを受け取り、クロックＣＬＫおよびデータＤＯを重畳して伝送信号を生成する。信号生成部５１０は、マスタ側からデータを送信する場合において、クロックおよびデータを重畳して、クロックが第１レベルの場合に第１信号値、クロックが第２レベルかつデータが第１データ値の場合に第２信号値、クロックが第２レベルかつデータが第２データ値の場合に第１信号値および第２信号値の間の第３信号値をとる伝送信号を生成する。ここで信号生成部５１０は、信号レベル切替部５０５から供給される第２信号値および第３信号値を用いて伝送信号を生成する。信号生成部５１０は、図１に示した信号生成部１１０において、第２信号値（５Ｖ）および第３信号値（３．３Ｖ）に代えて信号レベル切替部５０５から供給される宛先情報ＤＥＳＴに応じて異なる第２信号値および第３信号値を用いる構成をとってよい。
データ再生部５２０は、スレーブ通信装置５５０から端子ＤＩＯを介して受け取る伝送信号をデータ閾値と比較した結果に応じてデータを再生し、再生したデータ（再生データＲＤＩ）を出力する。データ再生部５２０は、図１に示したデータ再生部１２０において、信号レベル切替部５０５から供給される、宛先情報ＤＥＳＴに応じたデータ閾値を用いてデータを再生する構成であってよい。
データ取得部５３０は、クロックＣＬＫに応じたタイミングで、データ再生部５２０からの再生データＲＤＩを取得する。データ取得部５３０は、図１に示したデータ取得部１３０と同様の機能および構成をとってよい。
複数のスレーブ通信装置５５０のそれぞれには、互いに異なる第２信号値および第３信号値が割り当てられ、これらの信号値は宛先のスレーブ通信装置５５０に応じてマスタ通信装置５００により使い分けられる。本変形例においては、複数のスレーブ通信装置５５０のそれぞれには、互いに重ならない信号レベルの範囲が割り当てられている。これを実現するために、複数のスレーブ通信装置５５０として同一の装置を使用し、本図に示したように各スレーブ通信装置５５０の電源電位およびグランド電位を異ならせ、各スレーブ通信装置５５０が異なる信号レベルの範囲で動作するようにしてもよい。本図の例において、スレーブ通信装置５５０ａには０～５Ｖの範囲が割り当てられ、スレーブ通信装置５５０ｂには５．５Ｖ～１０．５Ｖの範囲が割り当てられ、これらの範囲の間に０．５Ｖ（５Ｖ～５．５Ｖの間）のマージンが設けられる。そこで、本図の例においては、スレーブ通信装置５５０ａのグランド電位を０Ｖ、電源電位を５Ｖとし、スレーブ通信装置５５０ｂのグランド電位を５．５Ｖ、電源電位を１１．５Ｖとしている。
各スレーブ通信装置５５０は、クロック再生部５６０と、データ再生部５７０と、データ取得部５８０と、信号生成部５９０とを有する。クロック再生部５６０は、端子ＯＷを介して受け取る伝送信号からクロックを再生し、再生クロックＩＣＣＬＫを出力する。クロック再生部５６０は、図１に示したクロック再生部１６０と同様の機能および構成をとってよい。
データ再生部５７０は、端子ＯＷを介して受け取る伝送信号をデータ閾値と比較した結果に応じてデータを再生し、再生データＲＤＩを出力する。データ再生部５７０は、通信システム５０におけるスレーブ識別情報（スレーブＩＤ）に応じた第１設定値ＲＥＦ１および第２設定値ＲＥＦ２を用いる。また、データ再生部５７０は、伝送信号の信号レベルがスレーブ識別情報に応じた値の範囲内であることを条件としてそのスレーブ通信装置５５０宛のデータであると判断し、範囲外である場合にはそのスレーブ通信装置５５０宛のデータではないと判断する。データ再生部５７０は、その他の部分については図１に示したデータ再生部１７０と同様の機能および構成をとってよい。これにより、各スレーブ通信装置５５０のデータ再生部５７０は、そのスレーブ通信装置５５０に応じた第２信号値および第３信号値を有する伝送信号に重畳された、そのスレーブ通信装置５５０宛のデータを再生することができる。
データ取得部５８０は、再生クロックＩＣＣＬＫに応じたタイミングで、データ再生部５７０からの再生データＲＤＩを取得する。データ取得部５８０は、図１に示したデータ取得部１８０と同様の機能および構成をとってよい。
信号生成部５９０は、スレーブ側処理装置からデータＩＣＤＨおよびデータイネーブルＩＣＤＥを受け取って、スレーブ通信装置５５０からマスタ通信装置５００へとデータを送信する。信号生成部５９０は、図１に示した信号生成部１９０において、第２信号値（５Ｖ）に代えて各スレーブ通信装置５５０に応じた第２信号値を用いる構成をとってよい。
図８は、本実施形態の第３変形例に係るマスタ通信装置５００が送信する伝送信号の一例を示す。本図は、横軸に時間の経過を示し、縦軸に伝送信号の信号レベル（電圧）を示す。図７に関して示したように、本変形例においては、複数のスレーブ通信装置５５０のそれぞれには、互いに異なる第２信号値および第３信号値が割り当てられる。本図の例においては、複数のスレーブ通信装置５５０のそれぞれには、互いに重ならない信号レベルの範囲が割り当てられている。このため、信号レベル切替部５０５は、第２信号値および第３信号値の信号レベルを、データの宛先となるスレーブ通信装置５５０に対して割り当てられた範囲に含まれる信号レベルに切替える。なお、複数のスレーブ通信装置５５０に対して割り当てる信号レベルの範囲同士の間には、図８に示したように予め定められたマージン（本図の例では０．５Ｖ）が設けられてよい。
時刻ｔ０およびｔ１において、マスタ通信装置５００は、スレーブ通信装置５５０ａを宛先とすることを指定する宛先情報ＤＥＳＴをマスタ側処理装置から受けている。このため、マスタ通信装置５００内の信号レベル切替部５０５は、スレーブ通信装置５５０ａに応じた第２信号値（５Ｖ）および第３信号値（３．３Ｖ）を設定し、信号生成部５１０に供給する。また、信号レベル切替部５０５は、スレーブ通信装置５５０ａに応じたデータ再生部５２０用のデータ閾値（３．３Ｖより高く５Ｖより低い値）をデータ再生部５２０に供給する。これにより、時刻ｔ０およびｔ１において、マスタ通信装置５００は、スレーブ通信装置５５０ａに割り当てられた範囲に含まれる第２信号値および第３信号値を用いた伝送信号を生成して出力する。
スレーブ通信装置５５０ａ内のクロック再生部５６０は、伝送信号をクロック閾値（０Ｖより高く３．３Ｖより低い値）と比較した結果に応じてクロックを再生する。スレーブ通信装置５５０ａ内のデータ再生部５７０は、時刻ｔ０において第２レベル（ハイレベル）のクロックに重畳されたデータ（論理Ｌ）および時刻ｔ１において第２レベルのクロックに重畳されたデータ（論理Ｈ）がスレーブ通信装置５５０ａに応じた値の範囲（例えば０Ｖ以上５．５Ｖ未満）にあることから、これらのデータがスレーブ通信装置５５０ａ宛であると判断する。
スレーブ通信装置５５０ａ内のデータ再生部５７０は、データ閾値として用いる第１設定値としてスレーブ通信装置５５０ａ用の第２信号値（５Ｖ）および第３信号値（３．３Ｖ）の間の値を用い、第２設定値としてスレーブ通信装置５５０ａが用いる第１信号値（０Ｖ）および第３信号値（３．３Ｖ）の間の値を用いる。
他方で、スレーブ通信装置５５０ｂ内のデータ再生部５７０は、時刻ｔ０およびｔ１においてクロックに重畳されたデータがスレーブ通信装置５５０ｂに応じた値の範囲（例えば５．５Ｖ以上１１Ｖ未満）にないことから、これらのデータはスレーブ通信装置５５０ｂ宛でないと判断してスレーブ通信装置５５０ｂ内で使用しないようにする。
時刻ｔ２およびｔ３において、マスタ通信装置５００は、スレーブ通信装置５５０ｂを宛先とすることを指定する宛先情報ＤＥＳＴをマスタ側処理装置から受けている。このため、マスタ通信装置５００内の信号レベル切替部５０５は、スレーブ通信装置５５０ｂに応じた第２信号値（１０．５Ｖ）および第３信号値（８．８Ｖ）を設定し、信号生成部５１０に供給する。また、信号レベル切替部５０５は、スレーブ通信装置５５０ｂに応じたデータ再生部５２０用のデータ閾値（８．８Ｖより高く１０．５Ｖより低い値）をデータ再生部５２０に供給する。これにより、時刻ｔ２およびｔ３において、マスタ通信装置５００は、スレーブ通信装置５５０ｂに割り当てられた範囲に含まれる第２信号値および第３信号値を用いた伝送信号を生成して出力する。
本図の例においては、信号レベル切替部５０５は、第１信号値の信号レベルを、データの宛先となるスレーブ通信装置５５０に対して割り当てられた範囲に含まれる信号レベルに切替える機能を更に有する。このため、スレーブ通信装置５５０ｂが宛先である間、スレーブ通信装置５５０は、第１信号値、第２信号値、および第３信号値を、スレーブ通信装置５５０ｂに割り当てられた信号レベルの範囲内とする。
スレーブ通信装置５５０ｂ内のデータ再生部５７０は、データ閾値として用いる第１設定値としてスレーブ通信装置５５０ｂ用の第２信号値（１０．５Ｖ）および第３信号値（８．８Ｖ）の間の値を用い、第２設定値としてスレーブ通信装置５５０ｂが用いる第１信号値（５．５Ｖ）および第３信号値（８．８Ｖ）の間の値を用いる。
スレーブ通信装置５５０ｂ内のクロック再生部５６０は、伝送信号をスレーブ通信装置５５０ｂ用のクロック閾値（５．５Ｖより高く８．８Ｖより低い値）と比較した結果に応じてクロックを再生する。スレーブ通信装置５５０ｂ内のデータ再生部５７０は、時刻ｔ２において第２レベル（ハイレベル）のクロックに重畳されたデータ（論理Ｌ）および時刻ｔ３において第２レベルのクロックに重畳されたデータ（論理Ｈ）がスレーブ通信装置５５０ｂに応じた値の範囲（例えば５．５Ｖ以上１０．５Ｖ未満）にあることから、これらのデータがスレーブ通信装置５５０ｂ宛であると判断する。
他方で、スレーブ通信装置５５０ａ内のデータ再生部５７０は、時刻ｔ２およびｔ３においてクロックに重畳されたデータがスレーブ通信装置５５０ａに応じた値の範囲（例えば０Ｖ以上５．５Ｖ未満）にないことから、これらのデータはスレーブ通信装置５５０ａ宛でないと判断してスレーブ通信装置５５０ａ内で使用しないようにする。
本変形例に係る通信システム５０によれば、マスタ通信装置５００は、伝送信号の信号レベルを切替えることによって宛先となるスレーブ通信装置５５０を指定することができ、宛先情報を伝送信号のデータに含める必要がなくなる。また、本図の例のように第１信号値の信号レベルも宛先となるスレーブ通信装置５５０に対して割り当てられた範囲内とすれば、一定サイクルの間連続して同じ宛先を指定する通信方式において通信ラインの振幅を制限することができ、電力消費を抑えることができる。
なお、以上に代えて、第１信号値は、データの宛先となるスレーブ通信装置５５０によらず同じ信号レベルをとるようにしてもよい。これにより、信号生成部５１０は、宛先に依らずクロックが第１レベル（ローレベル）の間に端子ＤＩＯを例えばグランド電位等の基準電位に接続する構成をとることができる。また、全てのスレーブ通信装置５５０は、クロック閾値および第２設定値として、全スレーブ通信装置５５０が使用する第３信号値のうち最も第１信号値に近い値と第１信号値の間の値（例えば３．３Ｖおよび０Ｖの間の値）を共通して使用することができる。
以上においては、通信システム１０が２つのスレーブ通信装置５５０を備える場合を例示した。これに代えて、通信システム１０は、３以上のスレーブ通信装置５５０を備えてもよい。
以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更または改良を加えることが可能であることが当業者に明らかである。その様な変更または改良を加えた形態も本発明の技術的範囲に含まれ得ることが、特許請求の範囲の記載から明らかである。
特許請求の範囲、明細書、および図面中において示した装置、システム、プログラム、および方法における動作、手順、ステップ、および段階等の各処理の実行順序は、特段「より前に」、「先立って」等と明示しておらず、また、前の処理の出力を後の処理で用いるのでない限り、任意の順序で実現しうることに留意すべきである。特許請求の範囲、明細書、および図面中の動作フローに関して、便宜上「まず、」、「次に、」等を用いて説明したとしても、この順で実施することが必須であることを意味するものではない。
１０ 通信システム、５０ 通信システム、１００ マスタ通信装置、１１０ 信号生成部、１２０ データ再生部、１３０ データ取得部、１５０ スレーブ通信装置、１６０ クロック再生部、１７０ データ再生部、１７２ 設定値出力回路、１７４ データ再生回路、１８０ データ取得部、１９０ 信号生成部、３７０ データ再生部、３７４ データ再生回路、４７４ａ～ｂ データ再生回路、６７０ データ再生部、６７８ 切替回路、５００ マスタ通信装置、５０５ 信号レベル切替部、５１０ 信号生成部、５２０ データ再生部、５３０ データ取得部、５５０ａ～ｂ スレーブ通信装置、５６０ クロック再生部、５７０ データ再生部、５８０ データ取得部、５９０ 信号生成部

Claims (13)

  1. クロックが第１レベルの場合に第１信号値、前記クロックが第２レベルかつデータが第１データ値の場合に第２信号値、前記クロックが第２レベルかつデータが第２データ値の場合に前記第１信号値および前記第２信号値の間の第３信号値をとる伝送信号から前記クロックを再生するクロック再生部と、
    前記伝送信号をデータ閾値と比較した結果に応じて前記データを再生するデータ再生部と
    を備え、
    前記データ再生部は、再生した前記データである再生データが前記第２データ値であることに応じて前記データ閾値を前記第２信号値および前記第３信号値の間の第１設定値とし、前記再生データが前記第１データ値であることに応じて前記データ閾値を前記第１信号値および前記第３信号値の間の第２設定値とする
    スレーブ通信装置。
  2. クロックが第１レベルの場合に第１信号値、前記クロックが第２レベルかつデータが第１データ値の場合に第２信号値、前記クロックが第２レベルかつデータが第２データ値の場合に前記第１信号値および前記第２信号値の間の第３信号値をとる伝送信号から前記クロックを再生するクロック再生部と、
    前記伝送信号をデータ閾値と比較した結果に応じて前記データを再生するデータ再生部と
    を備え、
    前記データ再生部は、再生した前記データである再生データが前記第２データ値であることに応じて前記データ閾値を前記第２信号値および前記第３信号値の間の第１設定値とし、前記再生データが前記第１データ値であることに応じて前記データ閾値を前記第１信号値および前記第３信号値の間の第２設定値とし、
    前記データ再生部は、
    前記伝送信号を前記第１設定値と比較した結果に応じて前記データを再生する第１データ再生回路と、
    前記伝送信号を前記第２設定値と比較した結果に応じて前記データを再生する第２データ再生回路と、
    前記伝送信号が前記第１設定値を超えたことに応じて前記再生データを前記第２データ値から前記第１データ値へと変化させ、前記伝送信号が前記第２設定値以下となったことに応じて前記再生データを前記第１データ値から前記第２データ値へと変化させる切替回路と
    を有するスレーブ通信装置。
  3. 再生された前記クロックである再生クロックが前記第２レベルから前記第１レベルへと遷移したことに応じて、前記再生データを取得するデータ取得部を更に備える請求項１または２に記載のスレーブ通信装置。
  4. 前記データ取得部は、
    前記再生データを遅延させる遅延部と、
    前記再生クロックの、前記第２レベルから前記第１レベルへの遷移を検出したタイミングにおいて、前記遅延部によって遅延された前記再生データをサンプリングするサンプリング部と
    を有する請求項３に記載のスレーブ通信装置。
  5. 前記クロック再生部は、前記伝送信号を前記第１信号値および前記第３信号値の間のクロック閾値と比較した結果に応じて前記クロックを再生する請求項３または４に記載のスレーブ通信装置。
  6. 前記クロック閾値は、前記第３信号値および前記第２設定値の間の値をとる請求項５に記載のスレーブ通信装置。
  7. 前記データ再生部は、
    前記再生データが前記第２データ値であることに応じて前記第１設定値を前記データ閾値として出力し、前記再生データが前記第１データ値であることに応じて前記第２設定値を前記データ閾値として出力する設定値出力回路と、
    前記伝送信号を、前記設定値出力回路が出力する前記データ閾値と比較した結果に応じて前記データを再生するデータ再生回路と
    を有する請求項１から６のいずれか一項に記載のスレーブ通信装置。
  8. 前記データ再生部は、
    前記再生データのノイズを抑制するノイズ抑制回路を有し、
    ノイズが抑制された前記再生データのデータ値に応じて前記データ閾値を前記第１設定値および前記第２設定値のいずれとするかを切替える
    請求項１から７のいずれか一項に記載のスレーブ通信装置。
  9. 前記第２レベルは前記第１レベルよりも高く、
    前記第２信号値は前記第１信号値よりも高い
    請求項１から８のいずれか一項に記載のスレーブ通信装置。
  10. クロックおよびデータを重畳して、クロックが第１レベルの場合に第１信号値、前記クロックが第２レベルかつデータが第１データ値の場合に第２信号値、前記クロックが第２レベルかつデータが第２データ値の場合に前記第１信号値および前記第２信号値の間の第３信号値をとる伝送信号を生成する信号生成部と、
    前記データの宛先となるスレーブ通信装置に応じて、前記第２信号値および前記第３信号値の信号レベルを切替える信号レベル切替部と
    を備えるマスタ通信装置。
  11. 複数の前記スレーブ通信装置のそれぞれには、互いに重ならない信号レベルの範囲が割り当てられ、
    前記信号レベル切替部は、前記第２信号値および前記第３信号値の信号レベルを、前記データの宛先となる前記スレーブ通信装置に対して割り当てられた前記範囲に含まれる信号レベルに切替える
    請求項１０に記載のマスタ通信装置。
  12. 前記信号レベル切替部は、前記第１信号値の信号レベルを、前記データの宛先となる前記スレーブ通信装置に対して割り当てられた前記範囲に含まれる信号レベルに切替える請求項１１に記載のマスタ通信装置。
  13. 前記第１信号値は、前記データの宛先となる前記スレーブ通信装置によらず同じ信号レベルをとる請求項１１に記載のマスタ通信装置。
JP2018146387A 2018-08-03 2018-08-03 スレーブ通信装置およびマスタ通信装置 Active JP7222197B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2018146387A JP7222197B2 (ja) 2018-08-03 2018-08-03 スレーブ通信装置およびマスタ通信装置
US16/455,805 US11188137B2 (en) 2018-08-03 2019-06-28 Slave communication apparatus and master communication apparatus
US17/455,219 US12007825B2 (en) 2018-08-03 2021-11-17 Slave communication apparatus and master communication apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018146387A JP7222197B2 (ja) 2018-08-03 2018-08-03 スレーブ通信装置およびマスタ通信装置

Publications (2)

Publication Number Publication Date
JP2020022130A JP2020022130A (ja) 2020-02-06
JP7222197B2 true JP7222197B2 (ja) 2023-02-15

Family

ID=69227447

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018146387A Active JP7222197B2 (ja) 2018-08-03 2018-08-03 スレーブ通信装置およびマスタ通信装置

Country Status (2)

Country Link
US (2) US11188137B2 (ja)
JP (1) JP7222197B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7222197B2 (ja) * 2018-08-03 2023-02-15 富士電機株式会社 スレーブ通信装置およびマスタ通信装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007164765A (ja) 2005-11-15 2007-06-28 Matsushita Electric Ind Co Ltd Ｉｉｃバス通信システム、スレーブ装置およびｉｉｃバス通信制御方法
CN201156726Y (zh) 2008-02-03 2008-11-26 深圳艾科创新微电子有限公司 一种阀值可调节的cmos迟滞比较器
US20150039801A1 (en) 2013-07-31 2015-02-05 Infineon Technologies Ag LIN Bus Module
WO2016203529A1 (ja) 2015-06-15 2016-12-22 富士電機株式会社 データ通信システム、データ通信装置およびセンサ装置

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02276348A (ja) * 1988-08-24 1990-11-13 Nec Corp 伝送方式
GB2287622B (en) * 1994-03-17 1998-10-28 Nissan Motor Multiplex serial data communication circuit network and method and motor control system and method using multiplex serial data communication circuit network
JPH10107782A (ja) * 1996-09-27 1998-04-24 Canon Inc データ通信方法及び装置
US7023833B1 (en) * 1999-09-10 2006-04-04 Pulse-Link, Inc. Baseband wireless network for isochronous communication
US6970448B1 (en) * 2000-06-21 2005-11-29 Pulse-Link, Inc. Wireless TDMA system and method for network communications
WO2002091582A1 (en) * 2001-05-03 2002-11-14 Coreoptics, Inc. Amplitude detection for controlling the decision instant for sampling as a data flow
KR101266067B1 (ko) * 2007-01-12 2013-05-22 삼성디스플레이 주식회사 클럭 임베디드 신호를 이용한 직렬 통신 방법 및 장치
DE102011103286A1 (de) * 2011-06-04 2012-12-06 Roland Berger Anregungseinheit für einen Faserlaser
US8699371B2 (en) * 2011-10-14 2014-04-15 Infineon Technologies Ag Self synchronizing data communication method and device
US9301267B2 (en) * 2012-08-01 2016-03-29 Broadcom Corporation Radio over Ethernet
KR20140065909A (ko) * 2012-11-22 2014-05-30 에스케이하이닉스 주식회사 송신회로, 수신회로 및 송/수신 시스템
KR102038831B1 (ko) * 2013-07-05 2019-11-26 에스케이하이닉스 주식회사 송신 장치, 수신 장치 및 이를 포함하는 시스템
EP3293873B1 (en) * 2015-12-07 2021-01-13 Fuji Electric Co., Ltd. Voltage generation circuit and overcurrent detection circuit
DE112017000318B4 (de) * 2016-06-03 2024-01-18 Fuji Electric Co., Ltd. Halbleitervorrichtung
JP7222197B2 (ja) * 2018-08-03 2023-02-15 富士電機株式会社 スレーブ通信装置およびマスタ通信装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007164765A (ja) 2005-11-15 2007-06-28 Matsushita Electric Ind Co Ltd Ｉｉｃバス通信システム、スレーブ装置およびｉｉｃバス通信制御方法
CN201156726Y (zh) 2008-02-03 2008-11-26 深圳艾科创新微电子有限公司 一种阀值可调节的cmos迟滞比较器
US20150039801A1 (en) 2013-07-31 2015-02-05 Infineon Technologies Ag LIN Bus Module
WO2016203529A1 (ja) 2015-06-15 2016-12-22 富士電機株式会社 データ通信システム、データ通信装置およびセンサ装置

Also Published As

Publication number Publication date
US12007825B2 (en) 2024-06-11
JP2020022130A (ja) 2020-02-06
US20200042073A1 (en) 2020-02-06
US20220075439A1 (en) 2022-03-10
US11188137B2 (en) 2021-11-30

Similar Documents

Publication Publication Date Title
KR101359453B1 (ko) 인코럽티드 스트로브 신호를 갖는 메모리 시스템
US8248107B2 (en) High-speed differential comparator circuitry with accurately adjustable threshold
US8952725B2 (en) Low voltage differential signal driving circuit and electronic device compatible with wired transmission
KR102189912B1 (ko) 3-송신기 다중-위상 시스템을 위한 지능형 등화
JP7222197B2 (ja) スレーブ通信装置およびマスタ通信装置
JP3932260B2 (ja) データ伝送システム
CN112650377B (zh) 一种i2c总线上拉供电方法、电路及芯片
CN108076417B (zh) 输出级电路
JP4030409B2 (ja) レベル判定回路
US6686776B2 (en) Digital data coincidence determining circuit
US7768866B2 (en) Method and system for preventing noise disturbance in high speed, low power memory
JP4165215B2 (ja) デジタル入力信号処理装置
JP7413082B2 (ja) 監視電圧閾値切替回路、リセット監視システム、制御信号生成回路が行う処理方法及びプログラム
KR102034221B1 (ko) 클록 신호 발생부를 포함하는 반도체 장치
JP4175982B2 (ja) レベル比較器
JP2006270932A (ja) 電流駆動回路及びそれを用いた電流ブースティング方法
JP2007274741A (ja) レベル判定回路
EP4329252A2 (en) Equalizer for removing inter symbol interference of data signal by increasing pulse widths of logic low level and logic high level of data signal
JP4186984B2 (ja) 信号入力装置
JP2017212585A (ja) リンギング抑制回路
JP2009212930A (ja) 入力レベル判定回路
KR101483942B1 (ko) 클록 복원을 위한 리시버
JPWO2003013085A1 (ja) 半導体装置及びデータ転送システム
TW202328935A (zh) 電路系統
KR20240029282A (ko) 데이터 신호의 로직 로우 레벨 및 로직 하이 레벨을 갖는 펄스 폭을 각각 증가시켜 데이터 신호의 isi를 제거하는 등화기

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210714

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20220512

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220705

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220902

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230104

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230117

R150 Certificate of patent or registration of utility model

Ref document number: 7222197

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150