KR101483942B1 - 클록 복원을 위한 리시버 - Google Patents

Abstract

본 발명은 반도체 기술에 있어서, 특히 클록 복원을 위한 리시버에 관한 것으로, 두 입력단 사이에 구비되는 종단 저항과, 상기 종단 저항의 중간에서 인출된 전압의 차를 이용하여 스트로브 신호를 발생시키는 빠른 트랜지션 검출기와, 상기 빠른 트랜지션 검출기에서 상기 스트로브 신호가 발생됨에 따라 클록을 발생시키는 클록 복원부로 구성되는 것이 특징인 발명이다.

Description

클록 복원을 위한 리시버{Receiver for reconstituting clock}

본 발명은 반도체 기술에 관한 것으로서, 특히 클록 복원을 위한 리시버에 관한 것이다.

일반적으로 타이밍 컨트롤로(Timing Controller)와 소오스 드라이버(Source Driver) 간의 인터페이스로 종래에는 RSDS(Reduced Swing Differential Signaling) 또는 mini-LVDS(Low Voltage Differential Signaling) 방식이 널리 사용되어 왔다. 이들 방식은 많은 신호선이 필요하고 고주파 동작이 어렵다는 단점이 있다.

신호선을 줄이고 고주파 동작을 가능하게 한 전송방식으로 AiPi(An-Advanced Intra Panel Interface)라는 인터페이스가 발표되었다.

도 1은 AIPI 의 신호전송방식을 나타낸 도면이고, 도 2는 AIPI의 리시버 단을 나타낸 도면이다. 이들 두 방식의 문제점은 다음과 같다.

두 방식들에서 Clock 신호를 생성하는 개념은 REFH REFL 신호와 IN INB를 비교하여 "clk" 시간에는 IN, INB가 REFH REFL보다 바깥으로 벗어남을 검출하게 된다. 그러나 REFH, REFL 신호는 공정이나 전원전압 온도 등에 의해 변화가 심하고 특히 IN과 INB 신호 레벨이 변화가 심하면 clock 레벨과 data 레벨을 구분하기 어 려워진다. "clk" 시간에 clock이 생성되지 않고 data 시간에 clock이 잘못 생성될 수 있으며 또한 전혀 clock이 발생되지 않을 수 있다.

또 하나의 문제점은 clock 과 data의 신호 레벨의 차이로 인해 트렌지션 타임의 차이를 `가져오게 되고 리시버에서 복원된 clock과 데이터는 동기가 맞지 않게 되며 데이터를 래치 하는 동작에 타이밍 마진에 문제를 야기한다.

본 발명의 목적은 상기함 점들을 감안하여 안출한 것으로, AIPI의 문제점인 Reference 신호레벨과 리시버 입력 신호레벨 사이의 심한 변동으로 인해 clock 복원이 어려운 문제를 해결해주는 데 있다. 또한 AIPI와 다르게 직렬 신호 stream에서 clock 신호 위치를 변동하여 안전하게 clock을 복원하는 리시버를 제공하는 데 있다.

상기한 목적을 달성하기 위한 본 발명에 따른 클록 복원을 위한 리시버의 특징은, 입력단들을 구비하는 비교기; 상기 입력단들 사이에 구비되는 종단 저항; 상기 종단 저항의 중간에서 인출된 제1 전압을 필터링하는 저주파 필터; 상기 저주파 필터의 출력과 상기 제1 전압의 차이를 비교한 결과에 기초하여 스트로브 신호를 발생시키는 빠른 트랜지션 검출기; 및 상기 스트로브 신호가 발생됨에 따라 클록을 발생시키는 클록 복원부로 구성된다..

바람직하게, 상기 빠른 트랜지션 검출기는 상기 저주파 필터의 출력과 상기 제1 전압의 차이가 발생할 시에 상기 스트로브 신호를 발생시킨다.

바람직하게, 상기 빠른 트랜지션 검출기는 상기 저주파 필터의 출력과 상기 제1 전압의 차이가 발생하지 않을 시에 상기 스트로브 신호를 발생시키지 않는다.

본 발명에 따르면, clock이 데이터 채널에 embedding 되어 있으므로 신호선 수를 줄일 수 있고, 별도의 clock 라인을 사용해 데이터를 전송하는 전송방식보다 트랜스미터와 케이블에서 소비하는 타이밍 마진이 없어지므로 고속 동작에 유리한다.

본 발명의 다른 목적, 특징 및 이점들은 첨부한 도면을 참조한 실시 예들의 상세한 설명을 통해 명백해질 것이다.

이하, 첨부된 도면을 참조하여 본 발명의 실시 예의 구성과 그 작용을 설명하며, 도면에 도시되고 또 이것에 의해서 설명되는 본 발명의 구성과 작용은 적어도 하나의 실시 예로서 설명되는 것이며, 이것에 의해서 상기한 본 발명의 기술적 사상과 그 핵심 구성 및 작용이 제한되지는 않는다.

이하, 첨부한 도면을 참조하여 본 발명에 따른 클록 복원을 위한 리시버의 바람직한 실시 예를 자세히 설명한다.

도 3은 기존 AIPI의 신호전송방식을 나타낸 도면이고, 도 4-1은 본 발명이 제안하는 ACEI( Advanced Clock-Embbedded Interface)의 신호전송방식을 나타낸 도면이다.

본 발명의 신호전송방식이 기존과 달라진 점은 기존 clock 자리에 STB라는 strobe 신호가 들어가고, clock은 dummy 다음으로 위치한다.

STB는 일정시간 후에 clock이 나온다는 힌트 신호라 할 수 있다.

STB 신호의 트랜지션 타임은 중요하지 않으며 다음에 clock 신호가 위치한다 는 정보만 주면 된다.

그 이후 clock 신호는 데이터 신호와 같은 레벨을 가진다. 그러므로 clock과 data의 트랜지션 속도가 같으므로 동기 상태는 크게 벗어나지 않는다. 이는 리시버에서 clock이 데이터를 래치할 때 타이밍적인 마진에 여유를 주게 된다.

본 발명에서는 "STB" 시간에 IN, INB가 연결되어 위 또는 아래로 급격한 전압레벨 변화를 일으킨다. 이러한 공통 전압 레벨 변화를 리시버가 검출하게 되고 리시버에서는 strobe 신호를 발생시킨다.

따라서 리시버는 그 strobe 신호 검출로 다음에는 clock 신호가 들어온다는 정보를 얻게 된다. 이때 dVcom 전압레벨은 적절하게 변화될 수 있다.

도 4-2, 4-3 및 4-4와 같이, common 전압이 급격한 변화를 일으킬 수 있도록 STB 신호가 반전될 수도 있다.

본 발명의 ACEI는 Reference 전압이 필요치 않다. AIPI와 다른 ACEI의 clock 복원 방법을 이하 설명한다.

도 5는 본 발명에 따른 ACEI(Advanced Clock-Embbedded Interface) 신호전송방식의 리시버를 나타낸 도면이다.

본 발명의 리시버는 두 입력단 사이에 구비되는 종단 저항과, 그 종단 저항의 중간에서 인출된 전압의 차를 이용하여 strobe 신호를 발생시키는 빠른 트랜지션 검출기와, 그 빠른 트랜지션 검출기에서 strobe 신호가 발생됨에 따라 clock을 발생시키는 클록 복원부로 구성된다.

"STB" 시간에 IN, INB가 연결되어 위 또는 아래로 급격한 전압레벨 변화를 일으키는데, 본 발명에 따른 리시버는 이러한 공통 전압 레벨 변화를 검출하고, 리시버에 구비되는 빠른 트랜지션 검출기가 strobe 신호를 검출 출력시킨다.

따라서 클록 복원부는 그 검출된 strobe 신호로부터 clock 신호를 발생시키며, 그로써 리시버는 clock 신호가 들어 온다는 정보를 얻게된다.

본 발명에서 빠른 트랜지션 검출기는 com 전압의 트랜지션 시간이 느리면 strobe 신호를 발생시키지 않고, com 전압의 트랜지션 시간이 빠르면 strobe 신호를 발생하게 된다.

데이터 전송 시간 때에는 com 전압의 변화가 매우 느리며 clock 시간 때는 IN, INB가 묶여서 위 또는 아래로 급격하게 변하는 동작이 일어난다.

이러한 com 전압의 트랜지션 속도의 차이를 검출하는 방법이 차동 전압방식이다. 차동 전압 방식을 위해 본 발명의 리시버에는 IN과 INB 사이의 종단 저항을 2개로 나누고 중간에서 com을 뽑아 strobe 신호를 발생하는 빠른 트랜지션 검출기에 삽입한다.

도 6은 본 발명에 따른 빠른 트랜지션 검출기 입력인 com 전압의 변화에 따른 출력 관계를 나타낸 도면으로, 도 6과 같이 빠른 트랜지션 검출기 입력인 com 전압이 느린 트랜지션 타임을 가지고 변할 때는 com 노드와 icom 노드의 전압 차이가 발생하지 않아 빠른 트랜지션 검출기는 strobe 신호를 발생시키지 않는다.

그러나 com 전압이 빠른 트랜지션 타임을 가지고 변할 때는 icom은 그 트랜지션을 추적하지 못하여 com 노드와 icom 노드 사이의 전압 차이가 발생하게 되고, 빠른 트랜지션 검출기는 strobe 신호를 발생시키게 된다.

Strobe 신호만 정상 발생되면 클록 복원부에서 CLK의 발생이 용이해진다. 즉, strobe 신호가 검출되면 다음에 clock 신호가 들어온다는 것을 알 수 있기 때문이다.

지금까지 본 발명의 바람직한 실시 예에 대해 설명하였으나, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명의 본질적인 특성을 벗어나지 않는 범위 내에서 변형된 형태로 구현할 수 있을 것이다.

그러므로 여기서 설명한 본 발명의 실시 예는 한정적인 관점이 아니라 설명적인 관점에서 고려되어야 하고, 본 발명의 범위는 상술한 설명이 아니라 특허청구범위에 나타나 있으며, 그와 동등한 범위 내에 있는 모든 차이점은 본 발명에 포함되는 것으로 해석되어야 한다.

도 1은 AIPI 의 신호전송방식을 나타낸 도면.

도 2는 AIPI의 리시버 단을 나타낸 도면.

도 3은 기존 AIPI의 신호전송방식을 나타낸 도면.

도 4는 본 발명에 따른 ACEI(Advanced Clock-Embbedded Interface)의 신호전송방식을 나타낸 도면.

도 5는 본 발명에 따른 ACEI(Advanced Clock-Embbedded Interface) 신호전송방식의 리시버를 나타낸 도면.

도 6은 본 발명에 따른 빠른 트랜지션 검출기 입력인 com 전압의 변화에 따른 출력 관계를 나타낸 도면.

Claims (3)

1. 입력단들을 구비하는 비교기;

   상기 입력단들 사이에 구비되는 종단 저항;

   상기 종단 저항의 중간에서 인출된 제1 전압을 필터링하는 저주파 필터;

   상기 저주파 필터의 출력과 상기 제1 전압의 차이를 비교한 결과에 기초하여 스트로브 신호를 발생시키는 빠른 트랜지션 검출기; 및

   상기 스트로브 신호가 발생됨에 따라 클록을 발생시키는 클록 복원부로 구성되는 것을 특징으로 하는 클록 복원을 위한 리시버.
2. 제 1 항에 있어서, 상기 빠른 트랜지션 검출기는,

   상기 저주파 필터의 출력과 상기 제1 전압의 차이가 발생할 시에 상기 스트로브 신호를 발생시키는 것을 특징으로 하는 클록 복원을 위한 리시버.
3. 제 1 항에 있어서, 상기 빠른 트랜지션 검출기는,

   상기 저주파 필터의 출력과 상기 제1 전압의 차이가 발생하지 않을 시에 상기 스트로브 신호를 발생시키지 않는 것을 특징으로 하는 클록 복원을 위한 리시버.

Images