KR20100078604A - 데이터 송신 및 수신 장치들 - Google Patents

데이터 송신 및 수신 장치들 Download PDF

Info

Publication number
KR20100078604A
KR20100078604A KR1020080136906A KR20080136906A KR20100078604A KR 20100078604 A KR20100078604 A KR 20100078604A KR 1020080136906 A KR1020080136906 A KR 1020080136906A KR 20080136906 A KR20080136906 A KR 20080136906A KR 20100078604 A KR20100078604 A KR 20100078604A
Authority
KR
South Korea
Prior art keywords
signal
data
transmission
strobe
clock
Prior art date
Application number
KR1020080136906A
Other languages
English (en)
Inventor
장병탁
Original Assignee
주식회사 동부하이텍
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 동부하이텍 filed Critical 주식회사 동부하이텍
Priority to KR1020080136906A priority Critical patent/KR20100078604A/ko
Priority to US12/643,682 priority patent/US20100166127A1/en
Priority to TW098145355A priority patent/TW201106660A/zh
Priority to CN200910261759A priority patent/CN101807375A/zh
Publication of KR20100078604A publication Critical patent/KR20100078604A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/0008—Synchronisation information channels, e.g. clock distribution lines
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264—Arrangements for coupling to transmission lines
    • H04L25/0272—Arrangements for coupling to multiple lines, e.g. for differential transmission

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Dc Digital Transmission (AREA)

Abstract

본 발명은 데이터 송신 및 수신 장치들을 제공하는 데 있다. 데이터 송신 장치는, 클록 신호를 발생하는 클록 신호 발생부 및 데이터 신호의 공통 성분과는 다른 공통 성분을 갖는 스트로브 신호에 후속하여, 서로 동일한 크기와 형태를 갖는 차동 신호인 클록 신호 및 데이터 신호가 삽입된 송신 신호를 생성하여 송신하는 송신부를 구비하는 것을 특징으로 한다. 그러므로, 전송 과정에서 스트로브 신호(STB)가 왜곡되더라도 주어진 동작 마진 내에서는, 클록 신호와 데이터 신호를 용이하게 복원할 수 있도록 하고, 전송 경로에서 발생하는 잡음에 의해 클록 신호와 데이터 신호 사이의 시간 간격의 오차 변화를 최소화시킬 수 있어, 기존보다 더 높은 주파수로 데이터 신호를 전송할 수 있고, 스트로브 신호를 이용하여 클록 신호를 복원할 수 있도록 하므로, 데이터 수신 장치에 내장되는 클록 신호 복원에 사용되는 회로가 차지하는 면적을 줄일 수 있는 효과를 갖는다.
Figure P1020080136906
데이터 송신, 데이터 수신, 클록 신호, 데이터 신호,스트로브신호, 디스플레이

Description

데이터 송신 및 수신 장치들{Apparatus for transmitting and receiving data}
본 발명은 데이터 인터페이스에 관한 것으로서, 특히, 데이터 송신 및 수신 장치들에 관한 것이다.
TV 또는 모니터 등과 같은 디스플레이 시스템의 해상도가 점차 높아짐에 따라, 더 많은 데이터의 전송이 요구된다. 이에 따라 높은 전송 속도로 데이터를 전송하면서 전자기파의 방출을 줄이기 위해서. 소 신호 차동 전송 방식이 널리 사용되고 있다.
도 1은 일반적인 디스플레이(display)의 타이밍 제어부(TCON:Timing Controller)(14)와 소스 드라이버(Source Driver)(24)들간의 연결 구조를 나타낸다.
디스플레이에서, 하나의 타이밍 제어부(14)와 다수의 소스 드라이버(24)들이 병렬로 연결된 상태에서, 이들(14 및 24)간에 데이터 신호와 클록 신호가 전송된다. 이러한 방식은 데이터 전송 속도가 높아짐에 따라 한계를 보인다. 따라서, 최근에 국내외에서, 타이밍 제어부와 소스 드라이버를 1:1로 연결하는 PPDS(Point- to-Point Differential Signaling) 뿐만 아니라 AiPi(Advanced Intra Panel Interface) 방식도 제안하고 있다.
PPDS 방식은 데이터 신호가 타이밍 제어부와 소스 드라이버 사이에서 1:1로 연결되지만 클록 신호는 기존과 마찬가지로 여러 개의 소스 드라이버가 공유하는 구조로 되어 있어서 여전히 한계를 갖는다.
한편, AiPi 방식은 클록 신호와 데이터 신호 또는 제어 신호를 직렬화하여 하나의 전송 경로를 통하여 전송하므로 클록 신호와 데이터 신호가 동일한 지연 시간을 가지고 전송된다. 그러므로, 전송 과정에서 발생하는 클록 신호와 데이터 신호들 사이의 시간 오차(skew error)를 휠씬 줄일 수 있는 장점이 있다.
도 2는 AiPi 전송 방식에 의해 전송되는 송신 신호의 일 례를 나타내는 도면이다.
도 2에 도시된 바와 같이, AiPi 방식은 클록 신호와 데이터 신호(0, 1, ... n-2 및 n-1)를 서로 다른 크기를 갖는 신호로 만들어 동일한 전송 경로로 전송한다. 그러나, AiPi 방식은 클록 신호가 데이터 신호와 다른 신호 레벨로 임베딩(embedded)되어 있어, 송신 신호로부터 클록 신호를 분리가 용이하기는 하지만, 이를 분리하기 위해서 클록 신호와 데이터 신호를 구분하기 위한 기준 신호가 필요하다. 이 기준 신호는 타이밍 제어부에서 전송할 수도 있고 소스 드라이버에서 자체적으로 생성할 수도 있다. 일반적으로 기준 신호를 외부에서 공급하는 경우, 기준 신호가 다른 소스 드라이버와 공유하게 되어 있으므로 1:1로 연결된 데이터 신호 및 클록 신호가 전달되는 경로와 상이하게 되어, 전송 과정에서 잡음의 영향을 다르게 받는다. 따라서, 전송 과정에서 발생하는 외부 잡음에 취약하게 된다. 자체적으로 기준 전압을 생성하는 경우에도, 전송 과정에서 발생하는 데이터 신호 및 클록 신호에 유발되는 잡음을 효과적으로 억제할 수 없는 문제점이 있다. 그러므로 데이터 신호와 서로 다른 크기로 전송된 클록 신호를 복원하는 과정에서, 데이터 신호와 클록 신호들 간에 시간 간격(clock skew)에 오차(error)가 발생하게 되는 문제점이 있다. 여기서, 오차는 클록 신호 간의 시간 간격 뿐만 아니라 클록 신호와 데이터 신호 사이의 시간 간격의 변화를 포함한다. 이러한 두 가지 오차들은 복원된 클록 신호를 이용할 때 데이터의 정확한 위치를 알 수 없도록 하고 오차 만큼 다른 위치를 알려줄 수도 있다.
본 발명이 이루고자 하는 기술적 과제는, 전송 과정이나 경로에서 발생하는 잡음에 강인한 데이터 신호와 클록 신호를 높은 전송 속도로 전송할 수 있는 데이터 송신 장치를 제공하는 데 있다.
본 발명이 이루고자 하는 다른 기술적 과제는, 상기한 바와 같이 전송된 송신 신호로부터 클록 신호를 적은 회로 면적으로 용이하게 복원할 수 있는 데이터 수신 장치를 제공하는 데 있다.
상기 과제를 이루기 위한 본 발명에 의한 데이터 송신 장치는, 클록 신호를 발생하는 클록 신호 발생부 및 데이터 신호의 공통 성분과는 다른 공통 성분을 갖는 스트로브 신호에 후속하여, 서로 동일한 크기와 형태를 갖는 차동 신호인 상기 클록 신호 및 상기 데이터 신호가 삽입된 송신 신호를 생성하여 송신하는 송신부로 구성되는 것이 바람직하다.
상기 다른 과제를 이루기 위한 본 발명에 의한 데이터 수신 장치는, 데이터 신호의 공통 성분과는 다른 공통 성분을 갖는 스트로브 신호에 후속하여 서로 동일한 크기와 형태를 갖는 차동 신호인 상기 클록 신호 및 상기 데이터 신호가 삽입된 송신 신호를 수신하고, 상기 수신된 송신 신호로부터 상기 스트로브 신호를 추출하는 스트로브 신호 추출부와, 상기 추출된 스트로브 신호를 이용하여 상기 수신된 송신 신호로부터 상기 클록 신호를 복원하는 클록 복원부 및 상기 복원된 클록 신 호에 응답하여, 상기 송신 신호에 포함된 상기 데이터 신호를 샘플링하는 샘플러로 구성되는 것이 바람직하다.
또한, 본 발명에 의한 데이터 송신 및 수신 장치들은, 데이터 신호의 공통 성분과는 다른 공통 성분을 갖는 스트로브 신호에 후속하여, 서로 동일한 크기와 형태를 갖는 차동 신호인 상기 클록 신호 및 상기 데이터 신호가 삽입된 송신 신호를 생성하여 송신하는 타이밍 제어부 및 상기 송신 신호를 수신하고, 상기 수신된 송신 신호로부터 상기 스트로브 신호를 추출하고, 상기 추출된 스트로브 신호로부터 상기 클록 신호를 복원하고, 상기 복원된 클록 신호에 의해 상기 수신된 송신 신호에 포함된 데이터 신호를 샘플링하는 소스 드라이버로 구성되는 것이 바람직하다.
본 발명에 의한 데이터 송신 장치는 스트로브 신호를 서로 동일한 크기와 형태를 갖는 클록 신호와 데이터 신호에 선행하여 전송하고, 본 발명에 의한 데이터 수신 장치는 스트로브 신호의 공통 성분이 클록 신호나 데이터 신호의 공통 성분과 다르다는 점을 이용하여 스트로브 신호를 복원하기 때문에,
전송 과정에서 스트로브 신호(STB)가 왜곡되더라도 주어진 동작 마진 내에서는, 클록 신호와 데이터 신호를 용이하게 복원할 수 있고,
전송 경로에서 발생하는 잡음에 의해 클록 신호와 데이터 신호 사이의 시간 간격의 오차 변화를 최소화시킬 수 있어, 기존보다 더 높은 주파수로 데이터 신호를 전송할 수 있고,
스트로브 신호를 이용하여 클록 신호를 복원하므로, 데이터 수신 장치에 내장되는 클록 신호 복원에 사용되는 회로가 차지하는 면적을 줄일 수 있는 효과를 갖는다.
이하, 본 발명의 실시예에 의한 데이터 송신 장치를 첨부한 도면들을 참조하여 다음과 같이 설명한다.
도 3은 본 발명에 의한 데이터 송신 장치(100) 및 데이터 수신 장치(200)의 블럭도이다.
도 3에 도시된 데이터 송신 장치(100)는 클록 신호 발생부(110) 및 송신부(120)로 구성된다.
클록 신호 발생부(110)는 클록 신호를 발생하고, 발생된 클록 신호를 송신부(120)로 출력한다.
송신부(120)는 입력단자 IN1을 통해 입력된 데이터 신호의 공통 성분과는 다른 공통 성분을 갖는 스트로브 신호(STB:STroBe)에 후속하여, 서로 동일한 크기와 형태를 갖는 차동 신호인 클록 신호 및 데이터 신호가 삽입된 송신 신호를 생성하고, 생성된 송신 신호를 차동 전송 경로(260)를 통해 데이터 수신 장치(200)로 전송한다.
본 발명에서 규정하는 스트로브 신호(STB)는 순차적으로 입력되는 정보의 시작과 끝을 표시하기 위한 것으로서, 하나의 데이터 패킷(packet)(또는, 세트)이 끝나고 새로운 데이타 패킷이 시작됨을 수신측에 알려주는 정보를 가진 신호이다. 그 러므로 스트로브 신호(STB)는 송신하고자 하는 정보를 포함하지 않으며, 클록 신호처럼 데이터를 읽어낼 시점을 가진 정보가 아니라는 점에서 클록 신호 및 데이터 신호와 구분된다. 일반적으로 보면, 스트로브 신호(STB)는 데이터 전송 시스템에서 송신기, 수신기 및 채널로 구성되는 물리적인 전송 수단을 운용하는 전송 규약(protocol)에 포함되는 요소이다.
이하, 본 발명에 의한 데이터 송신 장치에서 송신되는 송신 신호의 데이터 패킷 및 그 패킷의 파형을 첨부된 도면을 참조하여 다음과 같이 설명한다. 여기서, 데이터 패킷은 클록 신호와 데이터 신호를 직렬화한 일련의 데이터 비트들을 의미한다.
도 4a 및 도 4b는 본 발명의 실시예에 의한 데이터 패킷의 구조를 나타내는 도면이다.
도 4a를 참조하면, 각 데이터 패킷은 스트로브 신호(STB), 클록 신호(CLK) 및 N개의 데이터 신호들로 구성된다.
본 발명에 의하면, 도 4a에 도시된 바와 같이, 스트로브 신호(STB)에 후속하여 클록 신호(CLK)와 N개의 데이터 신호들(DATA 1, DATA 2, DATA 3, DATA 4, ..., DATA N-1 및 DATA N)이 배치됨을 알 수 있다.
또는, 도 4b를 참조하면, 복수의 데이터 신호 중 하나의 데이터 신호(DATA 1)가 스트로브 신호(STB)에 선행하여 배치될 수도 있다. 여기서, 스트로브 신호(STB)에 선행하여 배치되는 데이터 신호는 N개의 데이터 신호들 중 임의의 데이터 신호일 수 있다. 도 4b에 도시된 바와 같이, 임의의 데이터 신호 예를 들면 첫 번째 데이터 신호(DATA 1)를 스트로브 신호(STB)에 선행하여 배치하는 이유는 다음과 같다.
만일, 데이터 신호(DATA 1)가 스트로브 신호(STB)와 일정한 상관 관계를 갖도록 하여 전송할 경우, 즉, 두 신호들(DATA 1 및 STB)의 극성을 동일하게 하여 전송할 경우, 데이터 신호(DATA 1)가 전송 도중에 에러가 발생하더라도 스트로브 신호(STB)의 극성을 추가적으로 활용하여 데이터(DATA 1)의 정보를 알 수 있는 잇점이 있다. 스트로브 신호(STB)는 데이터 신호에 비해서 에러 발생률이 매우 낮게 전송하는 것이 일반적인 상황이므로, 에러가 발생하더라도 데이터 신호(DATA 1)가 복원될 가능성은 다른 데이터 신호에 대비하여 매우 높아진다.
한편, 송신부(120)는 차동 신호인 스트로브 신호(STB)의 차동 성분들을 채널(260)의 두 선들을 통해 데이터 송신 장치(100)로부터 데이터 수신 장치(200)로 송신한다. 송신 신호에서, 데이터 신호(DATA)나 클록 신호(CLK)의 공통 성분과는 다른 공통 성분을 갖도록 스트로브 신호(STB)의 차동 성분들은 다음과 같이 서로 다양한 값을 가질 수 있다. 본 발명의 이해를 돕기 위해, 차동 신호의 성질에 대해 다음과 같이 간략하게 정리한다.
일반적으로, 차동 신호는 차동 성분들을 가지며, 차동 성분들중 높은 성분을 '포지티브(positive) 레벨'이라 정의하고, 낮은 성분을 '네가티브(negative) 레벨'이라 정의한다. 또한, 차동 신호 전송에서는 채널로 사용되는 두 선들중에서 한 선으로 포지티브 레벨을 보내고, 다른 한 선으로 네가티브 레벨을 보낸다. 일반적으로 보내고자 하는 데이터가 하이 레벨일 때 포지티브 레벨을 보내는 선을 P-채널이 라고 하고, 네가티브 레벨을 보내는 다른 선을 N-채널로 명명한다. 그러나, 보내고자 하는 데이터가 로우 레벨일 때, 포지티브 레벨을 보내는 선을 N-채널이라 하고, 네가티브 레벨을 보내는 다른 선을 P-채널로 명명한다.
도 5a 내지 도 5j들은 송신부(120)에서 생성되는 송신 신호의 본 발명에 의한 예시적인 파형도들을 나타낸다.
도 5a에 도시된 바와 같이, 송신부(120)는 스트로브 신호(STB)의 공통 성분을 데이터 신호(DATA)나 클록 신호(CLK)의 공통 성분 보다 크게 할 수 있다. 또는, 도 5b에 도시된 바와 같이, 송신부(120)는 스트로브 신호(STB)의 공통 성분을 데이터 신호(DATA)나 클록 신호(CLK)의 공통 성분 보다 작게 할 수도 있다.
또는, 송신부(120)는 스트로브 신호(STB)의 차동 성분의 크기를 클록 신호(CLK) 및 데이터 신호(DATA)의 차동 성분의 크기와 다르게 할 수도 있다. 일반적으로 데이터 신호와 클록 신호 각각의 차동 성분들은 P채널 전압(VP)과 N채널 전압(VN)의 크기를 모두 갖는다. 반면에 스트로브 신호(STB)는 다음과 같이 다양한 크기를 가질 수 있다.
예를 들어, 도 5c 및 도 5e에 도시된 바와 같이, 스트로브 신호(STB)의 차동 성분들의 크기는 모두 P채널 전압(VP)의 크기만을 가질 수 있다. 또는, 도 5d 및 도 5f에 도시된 바와 같이, 스트로브 신호(STB)의 차동 성분들의 크기는 모두 N 채널 전압(VN)의 크기만을 가질 수 있다.
또는, 도 5g 내지 도 5j에 도시된 바와 같이, 스트로브 신호(STB)는 잇달아 서 연속하여 중복 배치될 수도 있다. 이와 같이, 스트로브 신호(STB)를 중복하여 연속해서 보낼 경우 스트로브 신호(STB)의 신뢰성을 증가시키고 데이터 수신 장치(200)에서 스트로브 신호(STB)의 검출을 용이하게 할 수 있다.
본 발명의 일 모습에 의하면, 도 5g 및 도 5h에 도시된 바와 같이, 중복 배치되는 스트로브 신호들(STB)의 차동 성분의 크기는 서로 동일할 수 있다. 부연하면. 중복 배치되는 스트로브 신호들(STB)의 차동 성분의 크기는 도 5g에 도시된 바와 같이 모두 P채널 전압(VP)의 크기를 가질 수도 있고 도 5h에 도시된 바와 같이 N 채널 전압(VN)의 크기를 가질 수도 있다.
본 발명의 다른 모습에 의하면, 도 5i 및 도 5j에 도시된 바와 같이, 중복 배치되는 스트로브 신호들(STB)의 차동 성분들의 크기는 서로 혼합될 수도 있다. 부연하면. 도 5i에 도시된 바와 같이, 중복 배치되는 스트로브 신호들(STB) 중 먼저 배치되는 스트로브 신호(STB)의 차동 성분의 크기는 P채널 전압(VP)의 크기를 갖고 후속하여 배치되는 스트로브 신호(STB)의 차동 성분의 크기는 N 채널 전압(VN)의 크기를 가질 수 있다. 또는, 도 5j에 도시된 바와 같이, 중복 배치되는 스트로브 신호들(STB) 중 먼저 배치되는 스트로브 신호(STB)의 차동 성분의 크기는 N 채널 전압(VN)의 크기를 갖고 후속하여 배치되는 스트로브 신호(STB)의 차동 성분의 크기는 P채널 전압(VP)의 크기를 가질 수 있다.
본 발명에 의하면, 도 5a 내지 도 5d에 도시된 바와 같이, 송신부(120)는 스 트로브 신호(STB)와 클록 신호(CLK)의 사이에 스트로브 테일(STB TAIL)을 삽입하여 송신 신호를 생성할 수도 있다. 스트로브 테일(STB TAIL)을 추가적으로 전송하는 이유는, 스트로브 신호(STB)가 후속하는 클록 신호(CLK)에 영향을 미칠 수 있으며, 변화 큰 엣지를 갖는 신호가 전송 과정에서 큰 왜곡이 발생될 수 있으므로, 이러한 신호의 왜곡을 저감하기 위해서이다.
전술한 도 5a 및 도 5b에 도시된 스트로브 신호(STB)의 진폭은 데이터 신호(DATA)나 클록 신호(CLK)의 진폭보다 크다. 그러나, 도 5c 내지 도 5j에 도시된 스트로브 신호(STB)의 진폭은 데이터 신호(DATA) 및 클록 신호(CLK)의 진폭과 동일하다. 그러므로, 스트로브 신호(STB)는 데이터 신호(DATA) 또는 클록 신호(CLK)와 동일한 범위에서 변화를 가지므로 스트로브 테일(STB TAIL)이 필요하지 않을 수도 있다. 예를 들어, 도 5e 내지 도 5j에 도시된 바와 같이, 송신부(120)는 스트로브 신호(STB)와 클록 신호(CLK)의 사이에 스트로브 테일(STB TAIL)을 삽입하지 않고 송신 신호를 생성할 수도 있다.
전술한 바와 같이, 데이터 송신 장치(100)에서 도 5a 및 도 5b에 도시된 바와 같이 스트로브 신호(STB)의 공통 성분을 증가시키거나 감소시키거나, 도 5c 내지 도 5j에 도시된 바와 같이 스트로브 신호(STB)의 크기를 다양하게 변화시켜 스트로브 신호의 공통 성분을 혼합하여 전송하는 이유는, 스트로브 신호(STB)의 공통 성분이 데이터 신호(DATA)나 클록 신호(CLK)의 공통 성분과 다르도록 하기 위함이다. 이와 같이, 데이터 신호(DATA)나 클록 신호(CLK)의 공통 성분과 다른 공통 성분을 가지므로, 스트로브 신호(STB)는 후술되는 바와 같이 데이터 수신 장치(200) 에서 용이하게 검출될 수 있다. 이때, 외부 잡음에 의해서 쉽게 영향을 받을 수 있는 공통 성분이 잡음의 영향을 무시할 수 있을 정도의 충분한 크기를 갖도록, 송신부(120)는 스트로브 신호(STB)의 공통 성분에 변화를 주어야 한다.
본 발명에 의하면, 송신부(120)는 송신 신호를 수신하는 데이터 수신 장치에서 수신된 송신 신호로부터 클록 신호(CLK)를 복원하는 데 소요되는 일정한 기간 동안, 송신 신호의 전송을 중단할 수도 있다. 이 기간 동안에, 데이터 송신 장치(100)는 유효한 데이터를 데이터 수신 장치(200)로 전송하지 않는다.
이하, 본 발명의 실시예에 의한 데이터 수신 장치를 첨부한 도면들을 참조하여 다음과 같이 설명한다.
데이터 수신 장치(200)는 스트로브 신호 추출부(210), 클록 복원부(220) 및 샘플러(sampler)(230)로 구성된다.
스트로브 신호 추출부(210)는 데이터 송신 장치(100)로부터 채널(260)을 통해 전송된 송신 신호를 수신하고, 수신된 송신 신호로부터 스트로브 신호(STB)를 추출한다. 여기서, 송신 신호는 전술한 데이터 송신 장치(100)의 구성 및 동작 설명에서 이미 설명된 바 있는 송신 신호이다. 데이터 수신 장치(200)의 각 부에 대해 구체적으로 살펴보면 다음과 같다.
스트로브 신호 추출부(210)는 수신된 송신 신호가 갖는 공통 성분이 변하였는가의 여부를 기준 신호를 이용하여 결정하고, 결정된 결과를 이용하여 송신 신호로부터 스트로브 신호를 추출할 수 있다. 즉, 스트로브 신호 추출부(210)는 수신된 송신 신호의 공통 성분에 유효한 변화가 있는가의 여부를 기준 신호를 이용하여 결 정하고, 결정된 결과를 통해 스트로브 신호(STB)를 추출할 수 있다.
이를 위해, 본 발명의 일 모습에 의하면, 데이터 수신 장치(200)는 도 3에 도시된 바와 같이 기준 신호 생성부(240)를 더 마련할 수 있다. 기준 신호 생성부(240)는 반복적으로 수신된 송신 신호에 차동 성분의 크기를 누적하고, 누적된 값의 평균값을 계산하며, 계산된 평균값을 기준 신호로서 스트로브 신호 추출부(210)로 출력한다.
그러나, 기준 신호는 도 3에 도시된 기준 신호 생성부(240)에서 생성되지 않고 다음과 같은 다양한 방법들에 의해서도 생성될 수 있다. 이 경우, 도 3에 도시된 데이터 수신 장치(200)는 기준 신호 생성부(240)를 갖지 않는다.
본 발명의 다른 모습에 의하면, 기준 신호는 최적값으로서 미리 선정될 수도 있다. 즉, 데이터 수신 장치 측에서, 기준 신호를 가변해가면서 실험을 통해 최적의 기준 신호의 값을 선정하여, 자체적으로 생성할 수도 있다.
본 발명의 또 다른 모습에 의하면, 기준 신호는 송신 신호와 함께 데이터 송신 장치(100)로부터 데이터 수신 장치(200)로 전송될 수도 있다. 이 경우, 데이터 송신 장치로부터 송신되는 기준 신호의 크기를 너무 낮게 설정하면 전력 소모가 적고 송신이 용이할 수 있으나, 외부 잡음의 영향을 많이 받게 된다. 그러므로, 사용 환경에서 발생하는 잡음의 정도를 감안하여, 데이터 송신 장치(100)는 기준 신호의 크기를 조절할 필요가 있다
본 발명의 또 다른 모습에 의하면, 기준 신호는 수신된 전체 송신 신호의 공통 성분들을 누적하고, 누적된 결과로부터 계산된 공통 성분의 평균값일 수도 있 다.
또한, 전술한 바와 같이 다양한 모습들에 의해 구한 기준 신호를 일정한 비율로 증가시키거나 감소시킨 결과를 기준 신호로서 사용할 수도 있다.
결국, 전술한 바와 같이 결정한 기준 신호를 기준으로, 수신한 송신 신호의 공통 성분의 변화가 있으면 스트로브 신호 추출부(210)는 스트로브 신호(STB)를 인식할 수 있다.
한편, 클록 복원부(220)는 스트로브 신호 추출부(210)에서 추출된 스트로브 신호(STB)를 이용하여 수신된 송신 신호로부터 클록 신호(CLK)를 복원한다. 이를 위해, 클록 복원부(220)는 클록 신호 검출부(221)와, 지연 록 루프(DLL:Delay-Locked Loop)(222) 또는 위상 동기 루프(PLL:Phase-Locked Loop)(222)로 구현될 수 있다.
클럭 신호 검출부(221)는 샘플러(540)로부터 출력되는 신호(CLK+DATA)에 따라 스트로브 신호 추출부(210)로부터 받은 스트로브 신호(STB)에 후속하여 입력되는 클록 신호의 선단 엣지와 후단 엣지 중 적어도 하나를 추출한다. 즉, 클록 신호 검출부(221)는 스트로브 신호(STB)에 후속하는 클록 신호가 만드는 차동 신호의 교차점에서 클럭 엣지를 검출하여 출력한다. 이후, 클록 신호 검출부(221)는 클럭 엣지가 발생하기 이전 상태로 돌아가서, 다음 데이터 패킷의 클럭 엣지가 발생할 것에 대비한다. 이와 같이, 클록 신호 검출부(221)는 매 데이터 패킷 마다 클럭 엣지를 같은 방법으로 검출하여 출력한다.
이때, DLL(222)은 클록 신호 검출부(221)에서 검출된 엣지를 이용하여 복원 된 클록 신호(RCLK)를 생성한다. 또는, PLL(222)는 클록 신호 검출부(221)에서 검출된 엣지를 이용하여 복원된 클록 신호(RCLK)를 생성한다. 이와 같이, DLL 또는 PLL(222)을 이용하여, 매 데이터의 가운데에서 엣지를 갖는 클럭(RCLK)이 복원될 수 있다.
샘플러(230)는 클록 복원부(220)에서 복원된 클록 신호에 응답하여, 송신 신호에 포함된 데이터 신호를 샘플링하고, 샘플링된 결과를 출력단자 OUT를 통해 출력한다. 그 밖에도, 복원된 클록 신호를 이용하여, 차동 신호의 형태로 수신된 작은 크기를 갖는 송신 신호로부터 데이터 신호를 복원하는 과정은 일반적으로 널리 사용되는 방법을 사용하여 가능하다. 즉, 수신된 차동 신호를 비교기(미도시) 등을 이용하여 비교함으로써 쉽게 디지털 신호로 복원이 된다.
전술한 도 3에 도시된 데이터 송신 장치(100) 및 데이터 수신 장치(200)는 다양한 례들에 적용될 수 있다. 이하, 데이터 송신 및 수신 장치들(100 및 200)이 디스플레이에 적용될 경우, 본 발명의 실시예에 의한 데이터 송신 장치(100) 및 데이터 수신 장치(200)의 구성 및 동작을 첨부된 도면들을 참조하여 다음과 같이 설명하지만 본 발명은 이에 국한되지는 않는다.
도 6은 본 발명이 적용되는 디스플레이의 구조도이다.
도 6을 참조하면, 디스플레이는 타이밍 제어부(300), 디스플레이 패널(400), 소스 드라이버(source driver)[또는, 칼럼 구동 회로(column driver)](500)들 및 게이트 드라이버(gate driver)(또는, 로우 구동 회로(row driver)](600)들을 포함한다. 여기서, 소스 드라이버(500) 및 게이트 드라이버(600)는 집적회로(IC)화 될 수 있다. 타이밍 제어부(300)는 소스 드라이버(500)들과 게이트 드라이어(600)들을 제어하고, 소스 드라이버(500)들과 게이트 드라아버(600)들은 디스플레이 패널(400)을 구동시키는 역할을 한다. 디스플레이 패널(400)은 주사 신호(R1 내지 Rn) 및 데이터 신호(C1 내지 Cm)에 따라 화상을 표시하는 부분으로써, TFT-LCD(TFT Liquid Crystal Display), LCD 패널, PDP(Plasma Display Panel) 패널 또는 OLED(Organic Luminescence Electro Display) 패널, FED 등과 같이, 타이밍 제어부(300)와 디스플레이 구동 집적 회로(DDI) 사이에서 사용 가능한 각종 디스플레이 패널이 될 수 있다.
게이트 드라이버(600)들은 디스플레이 패널(400)에 주사 신호(R1 내지 Rn)를 인가하며, 소스 드라이버(500)들은 디스플레이 패널(400)에 데이터 신호(C1 내지 Cm)를 인가한다. 타이밍 제어부(300)는 입력단자 IN2를 통해 화상(LVDS:Low Voltage Differential Signaling) 데이터 및 외부 클록 신호(LVDS CLK')를 입력받고, 입력받은 화상 데이터를 TTL(Trasistor-Transistor Logic) 신호 또는 TMDS(Transition Minimized Differential Signals) 등의 차동 신호의 형태로 변환하고, 소스 드라이버(500)에 데이터 신호(DATA), 스트로브 신호(STB) 및 클록 신호(CLK)로 이루어진 송신 신호를 전달하며, 게이트 드라이버(600)에 클록 신호(CLK_R) 및 스타트(start) 펄스(SP_R)를 인가한다. 타이밍 제어부(300)에서 소스 드라이버(500)로 전달되는 데이터 신호(DATA)는 디스플레이 패널(400)에 표시될 화상(또는, 이미지) 데이터만을 포함할 수도 있으며, 제어 신호를 더 포함할 수도 있다.
타이밍 제어부(300)는 도 3에 도시된 본 발명에 의한 데이터 송신 장치(100)에 해당한다. 즉, 타이밍 제어부(300)는 입력단자 IN2를 통해 입력된 데이터로부터 생성된 데이터 신호의 공통 성분과는 다른 공통 성분을 갖는 스트로브 신호(STB)에 후속하여, 서로 동일한 크기와 형태를 갖는 차동 신호인 클록 신호 및 데이터 신호가 삽입된 송신 신호를 생성하며, 생성된 송신 신호를 소스 드라이버(500)로 송신한다. 전술한 바와 같이, 송신 신호는 차동 신호일 수 있다. 이 경우, 하나의 차동 쌍(differential pair) 만이 타이밍 제어부(300)로부터 하나의 소스 드라이버(500)로 스트로브 신호(STB), 클록 신호(CLK) 및 데이터 신호(DATA)를 보내는데 사용된다.
이때, 타이밍 제어부(300)와 소스 드라이버(600)는 데이터 신호와 클록 신호를 1:1(point to point) 전송 경로를 통해 전송할 수도 있지만 본 발명은 반드시 이에 국한되는 것은 아니다.
한편, 소스 드라이버(500)는 도 3에 도시된 본 발명에 의한 데이터 수신 장치(200)에 해당한다. 즉, 소스 드라이버(500)는 타이밍 제어부(300)에서 보낸 송신 신호를 수신하고, 수신된 송신 신호로부터 스트로브 신호(STB)를 추출하고, 추출된 스트로브 신호(STB)로부터 클록 신호(CLK)를 복원하고, 복원된 클록 신호(RCLK)를 이용하여 송신 신호에 포함된 데이터 신호(DATA)를 샘플링한다.
결국, 전술한 바와 같이, 본 발명에 의하면, 데이터 신호와 클럭 신호가 동일한 크기와 형태를 갖는 차동 신호로 동일한 전송 과정을 거쳐서 전송되므로, 전송 경로에서 발생하는 잡음에 의해 클록 신호와 데이터 신호 사이의 시간 간격의 오차 변화(timing skerw error variation)가 최소화될 수 있다. 따라서, 복원된 클록 신호와 데이터 신호 사이에 시간 차(timing skew)가 매우 적게 발생된다. 이러한 이유로, 높은 속도 즉, 더 높은 주파수로 데이터 신호를 전송할 수 있다. 또한, 스트로브 신호(STB)를 클록 신호(CLK) 및 데이터 신호(DATA)에 선행하여 전송하므로, 데이터 수신 장치(200)에서는 스트로브 신호(STB)를 이용하여 클록 신호를 용이하게 검출할 수 있다. 이로 인하여, 데이터 수신 장치(200)에 내장되는 클럭 신호 검출기의 구조가 간단히 구현된다.
또한, 스트로브 신호(STB)가 시간에 관한 정보를 포함하고 있지 않으므로, 전송 과정에서 스트로브 신호(STB)가 왜곡되더라도 주어진 동작 마진 내에서는 영향을 받지 않는다. 또한, 복원 과정에서 다른 클록 신호 및 데이터 신호와 다소 다른 지연 시간을 갖더라도 일정 범위 내에서는 클록 신호 및 데이터 신호를 용이하게 복원할 수 있다.
전술한 본 발명에 의한 데이터 송신 및 수신 장치들은 텔레비젼(TV)용 타이밍 제어부의 차세대 인터페이스에 적용될 수도 있고, COG(Chip on Glass)용 타이밍 제어부 및 소스 드라이이버에 적용 가능한 새로운 데이터 인터페이스 방식으로 적용될 수도 있고, COF(Chip on Film) 또는 TCP(Tape Carrier Package) 방식의 타이밍 제어부 및 소스 드라이버에도 적용될 수 있다.
이상에서 설명한 본 발명은 상술한 실시예 및 첨부된 도면에 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 명백할 것이다.
도 1은 일반적인 디스플레이의 타이밍 제어부와 소스 드라이버들간의 연결 구조를 나타낸다.
도 2는 AiPi 전송 방식에 의해 전송되는 송신 신호의 일 례를 나타내는 도면이다.
도 3은 본 발명에 의한 데이터 송신 장치 및 데이터 수신 장치의 블럭도이다.
도 4a 및 도 4b는 본 발명의 실시예에 의한 데이터 패킷의 구조를 나타내는 도면이다.
도 5a 내지 도 5j들은 송신부에서 생성되는 송신 신호의 본 발명에 의한 예시적인 파형도들을 나타낸다.
도 6은 본 발명이 적용되는 디스플레이의 구조도이다.
* 도면의 주요부분에 대한 부호의 설명
100 : 데이터 송신 장치 110 : 클록 신호 발생부
120 : 송신부 200 : 데이터 수신 장치
210 : 스트로브 신호 추출부 220 : 클록 복원부
230 : 샘플러 240 : 기준 신호 생성부

Claims (22)

  1. 클록 신호를 발생하는 클록 신호 발생부; 및
    데이터 신호의 공통 성분과는 다른 공통 성분을 갖는 스트로브 신호에 후속하여, 서로 동일한 크기와 형태를 갖는 차동 신호인 상기 클록 신호 및 상기 데이터 신호가 삽입된 송신 신호를 생성하여 송신하는 송신부를 구비하는 것을 특징으로 하는 데이터 송신 장치.
  2. 제1 항에 있어서, 복수의 상기 데이터 신호 중 하나의 데이터 신호가 상기 스트로브 신호에 선행하여 배치되는 것을 특징으로 하는 데이터 송신 장치.
  3. 제1 항에 있어서, 상기 스트로브 신호의 공통 성분은 상기 데이터 신호의 공통 성분 보다 큰 것을 특징으로 하는 것을 특징으로 하는 데이터 송신 장치.
  4. 제1 항에 있어서, 상기 스트로브 신호의 공통 성분은 상기 데이터 신호의 공통 성분 보다 작은 것을 특징으로 하는 데이터 송신 장치.
  5. 제1 항에 있어서, 상기 스트로브 신호의 차동 성분의 크기는 상기 클록 신호 및 상기 데이터 신호의 차동 성분의 크기와 다른 것을 특징으로 하는 데이터 송/수신 장치를 위한 데이터 패킷.
  6. 제1 항에 있어서, 상기 송신 신호는 상기 스트로브 신호와 상기 클록 신호의 사이에 스트로브 테일을 갖는 것을 특징으로 하는 데이터 송신 장치.
  7. 제1 항 또는 제5 항에 있어서, 상기 송신 신호는 상기 스트로브 신호를 잇달아서 중복 배치시키는 것을 특징으로 하는 데이터 송신 장치.
  8. 제7 항에 있어서, 상기 중복 배치되는 상기 스트로브 신호들의 차동 성분의 크기는 서로 동일한 것을 특징으로 하는 데이터 송신 장치.
  9. 제7 항에 있어서, 상기 중복 배치되는 상기 스트로브 신호들의 차동 성분들의 크기는 서로 다른 것을 특징으로 하는 데이터 송신 장치.
  10. 제1 항에 있어서, 상기 데이터 신호는 이미지 데이터 및 제어 신호 중 적어도 하나를 포함하는 것을 특징으로 하는 데이터 송신 장치.
  11. 제1 항에 있어서, 상기 송신부는 상기 송신 신호를 수신하는 측에서 상기 클록 신호를 복원하는 데 소요되는 일정한 기간 동안 상기 송신 신호의 송신을 중단하는 것을 특징으로 하는 데이터 송신 장치.
  12. 데이터 신호의 공통 성분과는 다른 공통 성분을 갖는 스트로브 신호에 후속하여 서로 동일한 크기와 형태를 갖는 차동 신호인 상기 클록 신호 및 상기 데이터 신호가 삽입된 송신 신호를 수신하고, 상기 수신된 송신 신호로부터 상기 스트로브 신호를 추출하는 스트로브 신호 추출부;
    상기 추출된 스트로브 신호를 이용하여 상기 수신된 송신 신호로부터 상기 클록 신호를 복원하는 클록 복원부; 및
    상기 복원된 클록 신호에 응답하여, 상기 송신 신호에 포함된 상기 데이터 신호를 샘플링하는 샘플러를 구비하는 것을 특징으로 하는 데이터 수신 장치.
  13. 제12 항에 있어서, 상기 스트로브 신호 추출부는
    상기 수신된 송신 신호가 갖는 상기 공통 성분이 변하였는가의 여부를 기준 신호를 이용하여 결정하고, 결정된 결과를 통해 상기 송신 신호로부터 상기 스트로브 신호를 추출하는 것을 특징으로 하는 데이터 수신 장치.
  14. 제13 항에 있어서, 상기 데이터 수신 장치는
    반복적으로 수신된 상기 송신 신호에 차동 성분의 크기를 누적하고, 누적된 값의 평균값을 상기 기준 신호로서 출력하는 기준 신호 생성부를 더 구비하는 것을 특징으로 하는 데이터 수신 장치.
  15. 제13 항에 있어서, 상기 기준 신호는 최적값으로서 미리 선정되는 것을 특징 으로 하는 데이터 수신 장치.
  16. 제13 항에 있어서, 상기 기준 신호는 상기 송신 신호와 함께 상기 데이터 수신 장치로 전송되는 것을 특징으로 하는 데이터 수신 장치.
  17. 제13 항에 있어서, 상기 기준 신호는 상기 수신된 전체 송신 신호의 공통 성분들의 평균값인 것을 특징으로 하는 데이터 수신 장치.
  18. 제14 항 내지 제17 항 중 어느 한 항에 있어서, 상기 기준 신호를 일정한 비율로 증가시키거나 감소시킨 결과를 상기 기준 신호로서 사용하는 것을 특징으로 하는 데이터 수신 장치.
  19. 제12 항에 있어서, 상기 클록 복원부는
    상기 스트로브 신호에 후속하여 입력되는 상기 클록 신호의 선단 엣지와 후단 엣지 중 적어도 하나를 추출하는 클록 신호 검출부를 구비하는 것을 특징으로 하는 데이터 수신 장치.
  20. 제19 항에 있어서, 상기 클록 복원부는
    상기 검출된 엣지를 이용하여 상기 복원된 클록 신호를 생성하는 지연 록 루프(DLL)를 더 구비하는 것을 특징으로 하는 데이터 수신 장치.
  21. 제19 항에 있어서, 상기 클록 복원부는
    상기 검출된 엣지를 이용하여 상기 복원된 클록 신호를 생성하는 위상 동기 루프(PLL)를 더 구비하는 것을 특징으로 하는 데이터 수신 장치.
  22. 데이터 신호의 공통 성분과는 다른 공통 성분을 갖는 스트로브 신호에 후속하여, 서로 동일한 크기와 형태를 갖는 차동 신호인 상기 클록 신호 및 상기 데이터 신호가 삽입된 송신 신호를 생성하여 송신하는 타이밍 제어부; 및
    상기 송신 신호를 수신하고, 상기 수신된 송신 신호로부터 상기 스트로브 신호를 추출하고, 상기 추출된 스트로브 신호로부터 상기 클록 신호를 복원하고, 상기 복원된 클록 신호에 의해 상기 수신된 송신 신호에 포함된 데이터 신호를 샘플링하는 소스 드라이버를 구비하는 것을 특징으로 하는 데이터 송신 및 수신 장치들.
KR1020080136906A 2008-12-30 2008-12-30 데이터 송신 및 수신 장치들 KR20100078604A (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020080136906A KR20100078604A (ko) 2008-12-30 2008-12-30 데이터 송신 및 수신 장치들
US12/643,682 US20100166127A1 (en) 2008-12-30 2009-12-21 Apparatuses for transmitting and receiving data
TW098145355A TW201106660A (en) 2008-12-30 2009-12-28 Apparatuses for transmitting and receiving data
CN200910261759A CN101807375A (zh) 2008-12-30 2009-12-29 用于传送和接收数据的设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080136906A KR20100078604A (ko) 2008-12-30 2008-12-30 데이터 송신 및 수신 장치들

Publications (1)

Publication Number Publication Date
KR20100078604A true KR20100078604A (ko) 2010-07-08

Family

ID=42284970

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080136906A KR20100078604A (ko) 2008-12-30 2008-12-30 데이터 송신 및 수신 장치들

Country Status (4)

Country Link
US (1) US20100166127A1 (ko)
KR (1) KR20100078604A (ko)
CN (1) CN101807375A (ko)
TW (1) TW201106660A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190056723A (ko) * 2017-11-17 2019-05-27 삼성전자주식회사 공통 모드 추출기를 포함하는 메모리 장치

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5753656B2 (ja) * 2009-12-21 2015-07-22 ザインエレクトロニクス株式会社 送受信システムおよび画像表示システム
US9450571B2 (en) * 2014-06-03 2016-09-20 Arm Limited Data and clock signal voltages within an integrated circuit
US10248612B2 (en) 2015-09-30 2019-04-02 Skyworks Solutions, Inc. Internal serial interface
JP2022049453A (ja) * 2020-09-16 2022-03-29 キオクシア株式会社 送受信装置、ブリッジチップ、半導体記憶装置、および方法
CN113066413B (zh) * 2021-04-20 2022-10-21 合肥京东方显示技术有限公司 一种时钟数据恢复装置及方法
TWI823377B (zh) * 2022-05-05 2023-11-21 友達光電股份有限公司 顯示驅動系統與相關顯示裝置

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3688036A (en) * 1970-06-30 1972-08-29 George F Bland Binary data transmission system and clocking means therefor
US6690309B1 (en) * 2001-12-17 2004-02-10 Cypress Semiconductor Corporation High speed transmission system with clock inclusive balanced coding
JP4428272B2 (ja) * 2005-03-28 2010-03-10 セイコーエプソン株式会社 表示ドライバ及び電子機器
KR100862578B1 (ko) * 2006-05-16 2008-10-09 엘지전자 주식회사 플라즈마 디스플레이 장치
KR100928516B1 (ko) * 2008-04-02 2009-11-26 주식회사 동부하이텍 디스플레이
US8156365B2 (en) * 2008-04-02 2012-04-10 Dongbu Hitek Co., Ltd. Data reception apparatus
KR20100078605A (ko) * 2008-12-30 2010-07-08 주식회사 동부하이텍 데이터 송신 및 수신 장치들
KR101483942B1 (ko) * 2008-12-30 2015-01-19 주식회사 동부하이텍 클록 복원을 위한 리시버

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190056723A (ko) * 2017-11-17 2019-05-27 삼성전자주식회사 공통 모드 추출기를 포함하는 메모리 장치

Also Published As

Publication number Publication date
US20100166127A1 (en) 2010-07-01
TW201106660A (en) 2011-02-16
CN101807375A (zh) 2010-08-18

Similar Documents

Publication Publication Date Title
KR100928516B1 (ko) 디스플레이
KR100928515B1 (ko) 데이터 수신 장치
US8156365B2 (en) Data reception apparatus
JP4809886B2 (ja) 平板表示装置のデータインターフェース装置及び方法
US8760577B2 (en) Clock data recovery circuit and display device
US8947412B2 (en) Display driving system using transmission of single-level embedded with clock signal
US8611484B2 (en) Receiver having clock recovery unit based on delay locked loop
KR20100078604A (ko) 데이터 송신 및 수신 장치들
US20150187315A1 (en) Display device and method for driving the same
US20100231787A1 (en) Signal processing method and device
US10355700B2 (en) Clock data recovery circuit, apparatus including same and method for recovery clock and data
KR101323055B1 (ko) 내부 디스플레이 포트 인터페이스 테스트 방법 및 장치
US9984655B2 (en) Apparatus and method for transmitting display signal having a protocol including a dummy signal and a clock signal
KR20130020338A (ko) 클럭 임베디드 인터페이스 장치 및 이를 이용한 영상 표시장치
US9812090B2 (en) Display device and driving method thereof
US7876130B2 (en) Data transmitting device and data receiving device
US10070018B2 (en) Device for vertical and horizontal synchronization in display system
KR20130104932A (ko) 전원 잡음에 둔감한 표시장치용 소스 드라이버
KR20120091858A (ko) 데이터 처리 방법 및 상기 데이터 처리 방법을 수행하는 표시 장치
KR102113618B1 (ko) 평판 표시 장치의 데이터 인터페이스 장치 및 방법
KR100932138B1 (ko) 데이터 송신 장치
KR100932139B1 (ko) 데이터 수신 장치

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid