KR100862578B1 - 플라즈마 디스플레이 장치 - Google Patents

플라즈마 디스플레이 장치 Download PDF

Info

Publication number
KR100862578B1
KR100862578B1 KR1020060044007A KR20060044007A KR100862578B1 KR 100862578 B1 KR100862578 B1 KR 100862578B1 KR 1020060044007 A KR1020060044007 A KR 1020060044007A KR 20060044007 A KR20060044007 A KR 20060044007A KR 100862578 B1 KR100862578 B1 KR 100862578B1
Authority
KR
South Korea
Prior art keywords
signal
differential
differential signal
data
plasma display
Prior art date
Application number
KR1020060044007A
Other languages
English (en)
Other versions
KR20070111100A (ko
Inventor
한정관
강성호
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR1020060044007A priority Critical patent/KR100862578B1/ko
Priority to US11/607,856 priority patent/US7952538B2/en
Priority to EP06256277A priority patent/EP1857997A3/en
Priority to CNB2006101680205A priority patent/CN100530297C/zh
Publication of KR20070111100A publication Critical patent/KR20070111100A/ko
Application granted granted Critical
Publication of KR100862578B1 publication Critical patent/KR100862578B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/291—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/291—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes
    • G09G3/293—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes for address discharge
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/296—Driving circuits for producing the waveforms applied to the driving electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/003—Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0404—Matrix technologies
    • G09G2300/0408—Integration of the drivers onto the display substrate
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/06—Handling electromagnetic interferences [EMI], covering emitted as well as received electromagnetic radiation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

본 발명은 플라즈마 디스플레이 장치(Plasma Display Apparatus)에 관한 것으로, 차등 신호를 이용하여 영상 신호를 전송함으로써, 노이즈 및 전자파 장애의 영향을 감소시키고, 이에 따라 화질을 개선하는 효과가 있다.
이러한 본 발명의 플라즈마 디스플레이 장치는 어드레스 전극이 형성된 플라즈마 디스플레이 패널,외부로부터 입력된 영상 신호를 제 1 신호 및 상기 제 1 신호와 반전된 제 2 신호를 포함하는 차등 신호로 변환하여 송신하는 차등 신호 송신부,상기 차등 신호를 수신하여 상기 영상 신호를 복원하는 차등 신호 수신부 및 상기 차등 신호 수신부가 복원한 영상 신호를 스위칭(Switching)동작을 통해 상기 어드레스 전극으로 공급하는 데이터 드라이브 집적회로(Data Drive Integrated Circuit)부를 포함하고, 상기 차등 신호는 차등 데이터 신호와, 상기 차등 데이터 신호의 전송을 제어하는 200㎒이상 400㎒이하 주파수의 차등 클락 (Clock) 신호를 포함하며, 상기 차등 데이터 신호는 데이터 전송 라인 쌍(Pair)을 경유하여 상기 차등 신호 송신부로부터 차등 신호 수신부로 전송되고, 상기 차등 클락 신호는 클락 전송 라인 쌍(Pair)을 통해 상기 차등 신호 송신부로부터 차등 신호 수신부로 전송되고, 상기 클락 전송 라인 쌍 대 상기 데이터 전송 라인 쌍의 비율은 1 : 1 또는 1 : 2인 것을 특징으로 한다.

Description

플라즈마 디스플레이 장치{Plasma Display Apparatus}
도 1은 본 발명의 플라즈마 디스플레이 장치의 구성을 설명하기 위한 도면.
도 2a 내지 도 2b는 본 발명의 플라즈마 디스플레이 장치에 적용되는 플라즈마 디스플레이 패널의 구조의 일례를 설명하기 위한 도면.
도 3은 본 발명의 플라즈마 디스플레이 장치에서 영상 처리 과정을 설명하기 위한 도면.
도 4는 차등 신호 송신부와 차등 신호 수신부의 동작을 설명하기 위한 도면.
도 5는 본 발명의 플라즈마 디스플레이 장치에서 차등 신호의 송수신 특성을 설명하기 위한 도면.
도 6a 내지 도 6b는 본 발명의 플라즈마 디스플레이 장치를 구현한 일례를 설명하기 위한 도면.
도 7은 본 발명의 플라즈마 디스플레이 장치를 구현한 또 다른 예를 설명하기 위한 도면.
도 8은 차등 신호 수신부와 데이터 드라이브 집적회로부의 통합에 대해 설명하기 위한 도면.
도 9는 플라즈마 디스플레이 패널의 양쪽 방향에서 어드레스 전극으로 영상 신호를 공급하여 플라즈마 디스플레이 패널 전체를 구동하는 방법에 대해 설명하기 위한 도면.
도 10은 본 발명의 플라즈마 디스플레이 장치에서 차등 신호 송신부와 차등 신호 수신부에 대해 보다 상세히 설명하기 위한 도면.
도 11은 차등 신호 수신부를 구현한 일례를 설명하기 위한 도면.
도 12a 내지 도 12b는 차등 클락 신호를 200㎒이상의 주파수로 설정하는 이유에 대해 설명하기 위한 도면.
도 13은 차등 클락 신호를 공통으로 사용하는 방법의 일례를 설명하기 위한 도면.
도 14는 차등 신호 송신부와 차등 신호 수신부 간의 데이터 송수신 방법의 제 1 방법에 대해 설명하기 위한 도면.
도 15는 차등 신호 송신부와 차등 신호 수신부 간의 데이터 송수신 방법의 제 2 방법에 대해 설명하기 위한 도면.
<도면의 주요 부분에 대한 부호의 설명>
100 : 플라즈마 디스플레이 장치 110 : 차등 신호 송신부
120 : 차등 신호 송신부 130 : 데이터 드라이브 집적회로부
140 : 플라즈마 디스플레이 패널
본 발명은 플라즈마 디스플레이 장치(Plasma Display Apparatus)에 관한 것 이다.
플라즈마 디스플레이 장치는 전극이 형성된 플라즈마 디스플레이 패널과, 이러한 플라즈마 디스플레이 패널의 전극에 소정의 구동 신호를 공급하는 구동부를 포함하여 이루어진다.
일반적으로 플라즈마 디스플레이 패널에는 격벽으로 구획된 방전 셀(Cell) 내에 형광체 층이 형성되고, 아울러 복수의 전극(Electrode), 예를 들면 스캔 전극(Y), 서스테인 전극(Z), 어드레스 전극(X)이 형성된다.
그리고 구동부는 전극을 통해 방전 셀로 구동 신호를 인가한다.
그러면, 방전 셀 내에서는 인가되는 구동 전압에 의해 방전이 발생한다. 여기서, 방전 셀 내에서 구동 전압에 의해 방전이 될 때, 방전 셀 내에 충진 되어 있는 방전 가스가 진공자외선(Vacuum Ultraviolet rays)을 발생하고, 이러한 진공 자외선이 방전 셀 내에 형성된 형광체를 발광시켜 가시 광을 발생시킨다. 이러한 가시 광에 의해 플라즈마 디스플레이 패널의 화면상에 영상이 표시된다.
이러한 플라즈마 디스플레이 패널의 방전 셀 내에서 발생하는 방전은 리셋 방전, 어드레스 방전, 서스테인 방전 등이 있다.
여기서, 어드레스 방전은 복수의 방전 셀 중에서 영상을 표시하기 위한 주 방전인 서스테인 방전을 발생시킬 방전 셀을 선택하기 위한 방전이다.
이러한, 어드레스 방전을 발생시키기 위해 플라즈마 디스플레이 패널에 형성된 어드레스 전극(X)으로 소정의 영상 신호를 데이터 신호의 형태로 공급하게 된다.
여기서, 종래의 플라즈마 디스플레이 장치에서는 어드레스 전극(X)으로 공급되는 영상 신호, 즉 데이터 신호에 상대적으로 강한 노이즈(Noise)가 발생하여 플라즈마 디스플레이 장치의 구동부의 회로에 전기적 손상을 입히게 되는 문제점이 있다. 아울러, 종래 플라즈마 디스플레이 장치에서 구현되는 영상의 화질을 악화시키거나, 심지어는 영상이 표시되지 않게 하는 문제점이 있다.
이러한, 영상 신호에 발생하는 노이즈는 영상 신호의 전송 라인의 저항, 길이 등의 요인에 의해 그 크기가 가변된다.
특히, 플라즈마 디스플레이 패널의 크기가 대형화되면서 영상 신호의 전송 라인의 길이가 길어짐에 따라 영상 신호에 더욱 강한 노이즈가 발생하게 됨으로써, 구동부의 회로의 전기적 손상을 더욱 증가시키고, 아울러 구현되는 영상의 화질을 더욱 악화시키는 문제점이 있다.
상술한 문제점을 해결하기 위해 본 발명은 노이즈의 영향을 상대적으로 적게 받는 플라즈마 디스플레이 장치를 제공하는데 그 목적이 있다.
상술한 목적을 이루기 위한 본 발명의 플라즈마 디스플레이 장치는 어드레스 전극이 형성된 플라즈마 디스플레이 패널과, 외부로부터 입력된 영상 신호를 제 1 신호 및 상기 제 1 신호와 반전된 제 2 신호를 포함하며 200㎒이상의 주파수를 갖는 차등 신호로 변환하여 송신하는 차등신호 송신부와, 상기 차등신호 수신하여 상기 영상 신호를 복원하는 차등 신호 수신부 및 상기 차등 신호 수신부가 복원한 영 상 신호를 스위칭(Switching)동작을 통해 상기 플라즈마 디스플레이 패널의 어드레스 전극으로 공급하는 데이터 드라이브 집적회로(Data Drive Integrated Circuit)부를 포함하는 것이 바람직하다.
또한, 상기 차등 신호 수신부와 상기 데이터 드라이브 집적회로부는 연성을 갖는 하나의 플렉시블(Flexible) 기판 상에 공통 배치되는 것을 특징으로 한다.
또한, 상기 데이터 드라이브 집적회로부는 상기 하나의 플렉시블 기판 상에 적어도 하나 이상이 배치되는 것을 특징으로 한다.
또한, 상기 차등 신호 수신부와 상기 데이터 드라이브 집적회로부는 하나의 칩(Chip) 형태로 일체화된 것을 특징으로 한다.
또한, 상기 차등 신호는 저 전압 차등 신호(LVDS : Low Voltage Differential Signals), 버스 저 전압 차등 신호(BLVDS : Bus Low Voltage Differential Signals), 다중 저 전압 차등 신호(MLVDS : Multipoint Low Voltage Differential Signals), 미니 저 전압 차등 신호(Mini Low Voltage Differential Signals), 저감 폭 차등 신호(RSDS : Reduced Swing Differential Signals) 중 적어도 어느 하나인 것을 특징으로 한다.
또한, 상기 제 1 신호 및 상기 제 2 신호의 전압 레벨의 차이는 0.1V이상 0.5V이하인 것을 특징으로 한다.
또한, 상기 차등 신호 송신부는 상기 플라즈마 디스플레이 패널의 구동을 제어하기 위한 컨트롤 보드(Control Board)에 장착되는 것을 특징으로 한다.
또한, 상기 차등 신호는 차등 데이터 신호와 상기 차등 데이터 신호의 전송 을 제어하며 200㎒이상의 주파수를 갖는 차등 클락(Clock) 신호를 포함하는 것을 특징으로 한다.
또한, 상기 차등 데이터 신호는 데이터 전송 라인 쌍(Pair)을 경유하여 상기 차등 신호 송신부로부터 차등 신호 수신부로 전송되고, 상기 차등 클락 신호는 클락 전송 라인 쌍(Pair)을 통해 상기 차등 신호 송신부로부터 차등 신호 수신부로 전송되는 것을 특징으로 한다.
또한, 상기 차등 신호 송신부는 상기 차등 신호 수신부로 데이터 드라이브 집적회로부의 메인 클락(Main Clock)과, 스트로브 신호(STB)와, 하이 블랭킹(H_BLK)신호와, 로우 블랭킹(L_BLK)신호를 더 전송하는 것을 특징으로 한다.
또한, 상기 차등 신호 수신부는 상기 메인 클락(Main Clock)과, 스트로브 신호(STB)와, 하이 블랭킹(H_BLK)신호와, 로우 블랭킹(L_BLK)신호를 상기 데이터 드라이브 집적회로부로 전송하는 것을 특징으로 한다.
또한, 상기 메인 클락 신호는 상기 데이터 드라이브 집적회로부의 동작을 위한 클락이고, 실질적으로 50㎒의 주파수를 갖는 것을 특징으로 한다.
또한, 상기 차등 신호 수신부는 상기 차등 신호 송신부가 송신한 상기 차등 신호의 제 1 신호와 제 2 신호의 전압 레벨의 차이를 이용하여 상기 영상 신호를 복원하는 것을 특징으로 한다.
또한, 상기 데이터 드라이브 집적회로부는 상기 어드레스 전극과 접속되는 복수의 채널(Channel)을 포함하고, 하나의 상기 데이터 드라이브 집적회로부 당 상기 채널의 개수는 256개 이상인 것을 특징으로 한다.
이하, 본 발명의 플라즈마 디스플레이 장치에 대해 첨부된 도면을 참조하여 상세히 설명하고자 한다.
도 1은 본 발명의 플라즈마 디스플레이 장치의 구성을 설명하기 위한 도면이다.
도 1을 살펴보면, 본 발명의 플라즈마 디스플레이 장치(100)는 차등 신호 송신부(110), 차등 신호 수신부(120), 데이터 드라이브 집적회로부(130) 및 플라즈마 디스플레이 패널(140)을 포함한다.
여기서, 차등 신호 송신부(110)는 외부로부터 입력된 영상 신호를 제 1 신호 및 이러한 제 1 신호와 반전된 제 2 신호를 포함하며 200㎒이상 1600㎒이하의 주파수를 갖는 차등 신호(Differential Signal)로 변환하여 송신한다.
차등 신호 수신부(120)는 차등 신호 송신부(110)가 송신한 차등 신호를 수신하여 영상 신호를 복원한다.
데이터 드라이브 집적회로(Data Drive Integrated Circuit, 130)부는 차등 신호 수신부(120)가 복원한 영상 신호를 스위칭(Switching)동작을 통해 플라즈마 디스플레이 패널(140)의 어드레스 전극(X)으로 공급한다.
플라즈마 디스플레이 패널(140)은 영상 신호, 즉 데이터 신호가 공급될 소정의 전극, 바람직하게는 어드레스 전극(X)이 형성되고, 이러한 어드레스 전극(X)으로 공급되는 영상 신호에 따라 화면상에 영상을 표시한다.
이러한 본 발명의 플라즈마 디스플레이 장치에 적용되는 플라즈마 디스플레이 패널(140)의 일례를 첨부된 도 2a 내지 도 2b를 참조하여 살펴보면 다음과 같 다.
도 2a 내지 도 2b는 본 발명의 플라즈마 디스플레이 장치에 적용되는 플라즈마 디스플레이 패널의 구조의 일례를 설명하기 위한 도면이다.
먼저, 도 2a를 살펴보면 본 발명의 플라즈마 디스플레이 패널은 전극(Electrode), 바람직하게는 스캔 전극(202, Y)과 서스테인 전극(203, Z)이 형성되는 전면 기판(201)을 포함하는 전면 패널(400)과, 전술한 스캔 전극(202, Y) 및 서스테인 전극(203, Z)과 교차하는 전극, 바람직하게는 어드레스 전극(213, X)이 형성되는 후면 기판(211)을 포함하는 후면 패널(210)이 합착되어 이루어진다.
여기서, 전면 기판(201) 상에 형성되는 전극, 바람직하게는 스캔 전극(202, Y)과 서스테인 전극(203, Z)은 방전 공간, 즉 방전 셀(Cell)에서 방전을 발생시키고 아울러 방전 셀의 방전을 유지한다.
이러한 스캔 전극(202, Y)과 서스테인 전극(203, Z)이 형성된 전면 기판(201)의 상부에는 스캔 전극(202, Y)과 서스테인 전극(203, Z)을 덮도록 유전체 층, 바람직하게는 상부 유전체 층(204)이 형성된다.
이러한, 상부 유전체 층(204)은 스캔 전극(202, Y) 및 서스테인 전극(203, Z)의 방전 전류를 제한하며 스캔 전극(202, Y)과 서스테인 전극(203, Z) 간을 절연시킨다.
이러한, 상부 유전체 층(204) 상면에는 방전 조건을 용이하게 하기 위한 보호 층(205)이 형성된다. 이러한 보호 층(205)은 산화마그네슘(MgO) 등의 재료를 상부 유전체 층(204) 상부에 증착하는 방법 등을 통해 형성된다.
한편, 후면 기판(211) 상에 형성되는 전극, 바람직하게는 어드레스 전극(213, X)은 방전 셀에 데이터(Data) 신호를 공급하는 전극이다.
이러한 어드레스 전극(213, X)이 형성된 후면 기판(211)의 상부에는 어드레스 전극(213, X)을 덮도록 유전체 층, 바람직하게는 하부 유전체 층(215)이 형성된다.
이러한, 하부 유전체 층(215)은 어드레스 전극(213, X)을 절연시킨다.
이러한 하부 유전체 층(215)의 상부에는 방전 공간 즉, 방전 셀을 구획하기 위한 스트라이프 타입(Stripe Type) 또는 웰 타입(Well Type) 등의 격벽(212)이 형성된다. 이에 따라, 전면 기판(201)과 후면 기판(211)의 사이에서 적색(Red : R), 녹색(Green : G), 청색(Blue : B) 등의 방전 셀이 형성된다.
여기서, 격벽(212)에 의해 구획된 방전 셀 내에는 소정의 방전 가스가 채워진다.
아울러, 격벽(212)에 의해 구획된 방전 셀 내에는 어드레스 방전 시 화상표시를 위한 가시 광을 방출하는 형광체 층(214)이 형성된다. 예를 들면, 적색(Red : R), 녹색(Green : G), 청색(Blue : B) 형광체 층이 형성될 수 있다.
이상에서 설명한 본 발명의 플라즈마 디스플레이 패널에서는 스캔 전극(202, Y), 서스테인 전극(203, Z) 또는 어드레스 전극(213, X) 중 적어도 하나 이상의 전극으로 구동 신호가 공급되면, 격벽(212)에 의해 구획된 방전 셀 내에서 방전이 발생한다.
그러면, 방전 셀 내에 채워진 방전 가스에서 진공 자외선이 발생하고, 이러 한 진공 자외선이 방전 셀 내에 형성된 형광체 층(214)에 가해진다. 그러면, 형광체 층(214)에서 소정의 가시광선이 발생되고, 이렇게 발생된 가시광선이 상부 유전체 층(204)이 형성된 전면 기판(201)을 통해 외부로 방출되고, 이에 따라 전면 기판(201)의 외부 면에 소정의 영상이 표시된다.
한편, 여기 도 2a의 설명에서는 스캔 전극(202, Y) 및 서스테인 전극(203, Z)이 각각 하나의 층(Layer)으로 이루어지는 경우만을 도시하고 설명하였지만, 이와는 다르게 스캔 전극(202, Y) 또는 서스테인 전극(203, Z) 중 하나 이상이 복수의 층으로 이루어지는 것도 가능하다. 이에 대해 도 2b를 참조하여 살펴보면 다음과 같다.
도 2b를 살펴보면, 스캔 전극(202, Y)과 서스테인 전극(203, Z)은 각각 두 개의 층(Layer)으로 이루어질 수 있다.
특히, 광 투과율 및 전기 전도도를 고려하면 방전 셀 내에서 발생한 광을 외부로 방출시키며 아울러 구동 효율을 확보하는 차원에서 스캔 전극(202, Y)과 서스테인 전극(203, Z)은 불투명한 은(Ag) 재질의 버스 전극(202b, 203b)과 투명한 인듐 틴 옥사이드(Indium Tin Oxide : ITO) 재질의 투명 전극(202a, 203a)을 포함하는 것이 바람직하다.
이와 같이, 스캔 전극(202, Y)과 서스테인 전극(203, Z)이 투명 전극(202a, 203a)을 포함하도록 하는 이유는, 방전 셀 내에서 발생한 가시 광이 플라즈마 디스플레이 패널의 외부로 방출될 때 효과적으로 방출되도록 하기 위해서이다.
아울러, 스캔 전극(202, Y)과 서스테인 전극(203, Z)이 버스 전극(202b, 203b)을 포함하도록 하는 이유는, 스캔 전극(202, Y)과 서스테인 전극(203, Z)이 투명 전극(202a, 203a)만을 포함하는 경우에는 투명 전극(202a, 203a)의 전기 전도도가 상대적으로 낮기 때문에 구동 효율이 감소할 수 있어서, 이러한 구동 효율의 감소를 야기할 수 있는 투명 전극(202a, 203a)의 낮은 전기 전도도를 보상하기 위해서이다.
이상의 도 2a 내지 도 2b에서는 본 발명의 플라즈마 디스플레이 패널의 일례만을 도시하고 설명한 것으로써, 본 발명이 여기 도 2a 내지 도 2b와 같은 구조의 플라즈마 디스플레이 패널에 한정되는 것은 아님을 밝혀둔다. 예를 들면, 여기 도 2a 내지 도 2b의 플라즈마 디스플레이 패널에는 상부 유전체 층(204) 및 하부 유전체 층(215)이 각각 하나의 층(Layer)인 경우만을 도시하고 있지만, 상부 유전체 층(204) 및 하부 유전체 층(215) 중 적어도 하나 이상은 복수의 층으로 이루지는 것도 가능한 것이다.
또는, 도 2a 내지 도 2b에서는 플라즈마 디스플레이 패널(140)에는 스캔 전극(202, Y), 서스테인 전극(203, Z), 어드레스 전극(213, X)이 형성된 것을 도시하고 있지만, 본 발명의 플라즈마 디스플레이 장치에 적용되는 플라즈마 디스플레이 패널(140)에서는 스캔 전극(202, Y), 서스테인 전극(203, Z) 중 하나 이상이 생략될 수도 있는 것이다.
또는, 여기 도 2a 내지 도 2b에서는 스캔 전극(202, Y)과 서스테인 전극(203, Z)이 전면 패널(200)에 포함되고, 어드레스 전극(213, X)은 후면 패널(210)에 포함되는 것만을 도시하고 설명하고 있지만, 전면 패널(200)에 모든 전 극들이 형성되거나 또는 스캔 전극(202, Y), 서스테인 전극(203, Z), 어드레스 전극(213, X) 중 적어도 어느 하나의 전극이 격벽(212) 상에 형성되는 것도 가능한 것이다.
이와 같이, 본 발명에 적용될 수 있는 플라즈마 디스플레이 패널은 그 구조가 다양하게 변경될 수 있는 것이다.
여기서, 도 2a 내지 도 2b의 설명을 마무리하고, 도 1의 설명을 이어가기로 한다.
도 1의 본 발명의 플라즈마 디스플레이 장치의 동작을 살펴보면, 먼저 외부로부터 영상 신호가 입력되면, 차등 신호 송신부(110)는 입력된 영상 신호를 차등 신호로 변환하고, 아울러 차등 신호 수신부(120)로 송신한다.
그러면, 차등 신호 수신부(120)는 차등 신호 송신부(110)가 송신한 차등 신호를 수신하여 차등 신호 송신부(110)가 변환하기 이전의 영상 신호를 복원한다. 그러면 복원한 영상 신호를 데이터 드라이브 집적회로부(130)가 소정의 스위칭(Switching)동작을 통해 플라즈마 디스플레이 패널(130)의 어드레스 전극(X)으로 공급하는 것이다.
여기, 도 1에서는 입력된 영상 신호를 차등 신호로 변환하고, 이를 송수신하는 과정만을 설명하고 있지만, 입력된 영상 신호를 차등 신호로 변환하기 이전에 역감마(Reverse Gamma) 보정, 게인(Gain) 조정 등의 다양한 영상 처리 과정이 더 추가되는 것이 바람직하다. 이에 대해 첨부된 도 3을 참조하여 설명하면 다음과 같다.
도 3은 본 발명의 플라즈마 디스플레이 장치에서 영상 처리 과정을 설명하기 위한 도면이다.
도 3을 살펴보면, 본 발명의 플라즈마 디스플레이 장치는 약감마 보정부(300), 게인 조절부(301), 하프톤 보정부(302), 서브필드 맵핑부(303) 및 데이터 정렬부(305)를 더 포함하는 것이 바람직하다.
여기서, 역감마 보정부(300)는 외부, 예컨대 VSC(Video Signal Controller)부터 입력되는 영상 신호, 예컨대 적색(Red, R), 녹색(Green, G), 청색(Blue, B) 영상 신호에 대해 역감마 보정을 수행한다.
게인 조정부(301)는 전술한 역감마 보정부(300)에 의해 역감마 보정된 영상 신호에 대해 데이터 레벨(Data level)을 조정한다.
하프톤(Halftone) 조절부(302)는 데이터 레벨이 조정된 영상 신호에 대해 오차확산(Error diffusion) 또는 디더링(Dithering)을 수행하여 계조 표현력을 향상시킨다.
서브필드 맵핑부(303)는 전술한 하프톤 조절부(302)에 의해 하프톤 조절된 영상 신호에 대해 서브필드 맵핑(Mapping)을 수행한다.
데이터 정렬부(304)는 서브필드 맵핑한 영상 신호를 서브필드별로 재정렬한다.
이러한 과정을 통해 영상 처리된 영상 신호를 차등 신호 송신부(305)가 차등 신호로 변환하여 송신하는 것이다.
더욱 바람직하게는 차등 신호 송신부(305)는 소정의 과정을 통해 영상 처리 된 영상 신호를 저 전압 차등 신호(LVDS : Low Voltage Differential Signals), 버스 저 전압 차등 신호(BLVDS : Bus Low Voltage Differential Signals), 다중 저 전압 차등 신호(MLVDS : Multipoint Low Voltage Differential Signals), 미니 저 전압 차등 신호(Mini Low Voltage Differential Signals), 저감 폭 차등 신호(RSDS : Reduced Swing Differential Signals) 중 적어도 어느 하나로 변환하여 송신한다.
즉, 차등 신호 송신부(305)는 서브필드별로 재정렬된 영상 신호를 차등 신호로 변환하여 송신한다. 보다 바람직하게는, 영상 신호를 제 1 신호 및 이러한 제 1 신호와 반전된 제 2 신호를 포함하는 차등 신호로 변환하여 차등 신호 수신부(306)로 송신하는 것이다.
그러면, 차등 신호 수신부(306)는 차등 신호 송신부(305)가 송신한 저 전압 신호의 제 1 신호와 상기 제 2 신호의 전압 레벨의 차이를 이용하여 영상 신호를 복원하게 된다.
보다 상세히 설명하면, 차등 신호 수신부(306)는 수신한 제 1 신호 및 제 1 신호와 반전된 제 2 신호의 전압 차이를 감지하여 원래의 영상신호, 즉 서브필드 맵핑되고 어드레스 전극(X) 별로 재정렬된 영상 신호를 복원한다.
또한, 데이터 드라이브 집적회로(307)는 공급받은 복원된 영상 신호를 소정의 스위칭 과정을 통해 데이터 펄스의 형태로 플라즈마 디스플레이 패널의 어드레스 전극(X)에 공급한다.
여기서, 데이터 드라이브 집적회로부(307)는 어드레스 전극(X)과 접속되는 복수의 채널(Channel)을 포함한다.
특히, 하나의 데이터 드라이브 집적회로부(307) 당 채널의 개수는 256개 이상인 것이 바람직하다. 예를 들면, 하나의 데이터 드라이브 집적회로부(307)는 256개의 채널을 포함한다.
이와 같이, 데이터 드라이브 집적회로부(307)가 256개 이상이 채널을 포함하게 되면, 하나의 플라즈마 디스플레이 장치에 사용되는 데이터 드라이브 집적회로부(307)의 총 개수를 줄일 수 있다. 이에 따라 제조 단가를 저감시킬 수 있다.
이러한, 차등 신호 송신부(305)와 차등 신호 수신부(306)의 동작을 첨부된 도 4를 결부하여 살펴보면 다음과 같다.
도 4는 차등 신호 송신부와 차등 신호 수신부의 동작을 설명하기 위한 도면이다.
도 4를 살펴보면, 차등 신호 송신부가 변환하는 차등 신호의 구조의 일례가 나타나 있다.
이러한 차등 신호는 기준 전압(VRef)을 기준으로 소정의 스윙(Swing) 폭을 갖는 제 1 신호와 이러한 제 1 신호로부터 반전된 제 2 신호를 포함한다.
여기서, 제 1 신호와 제 2 신호는 소정의 전압 차이(ΔV)를 갖는다. 이러한, 제 1 신호와 제 2 신호의 전압 차이(ΔV)는 차등 신호의 타입(Type)에 따라 가변될 수 있다. 예를 들어, 저 전압 차등 신호 타입, 미니 저 전압 차등 신호 타입, 저감 폭 차등 신호 타입의 제 1 신호와 제 2 신호의 전압의 차이(ΔV)는 서로 다를 수 있는 것이다.
예를 들면, 저 전압 차등 신호 타입에서는 제 1 신호와 제 2 신호의 전압 차이(ΔV)는 대략 350mV이고, 미니 저 전압 차등 신호 타입에서는 제 1 신호와 제 2 신호의 전압 차이(ΔV)는 대략 200mV로 설정될 수 있는 것이다.
이러한, 제 1 신호와 제 2 신호의 전압 레벨의 차이가 과도하게 큰 경우에는 제 1 신호와 제 2 신호의 전압의 스윙(Swing) 폭이 과도하게 증가함으로 인해 제 1 신호 및 제 2 신호의 송수신 시 전력 소모가 증가하고, 반면에 과도하게 작은 경우에는 노이즈(Noise)에 취약할 수 있다. 이를 고려할 때, 제 1 신호와 제 2 신호의 전압 레벨의 차이는 0.1V이상 0.5V이하인 것이 바람직하다.
이러한 제 1 신호와 제 2 신호를 포함하는 차등 신호를 차등 신호 송신부(305)가 송신하면 차등 신호 수신부(306)는 이를 수신하고, 수신한 차등 신호의 제 1 신호와 제 2 신호의 전압의 차이를 이용하여 원래의 영상 신호를 복원하게 된다.
다음, 도 5는 본 발명의 플라즈마 디스플레이 장치에서 차등 신호의 송수신 특성을 설명하기 위한 도면이다.
도 5를 살펴보면, (a)에는 종래의 플라즈마 디스플레이 장치에서 송수신되는 영상 데이터의 패턴(Pattern)이 나타나 있다. 여기 (a)를 살펴보면 종래의 플라즈마 디스플레이 장치에서는 대략 5V의 영상 신호가 데이터 드라이브 집적회로부까지 전송되는 형태로서, 이러한 영상 신호의 전송 경로가 길어짐으로써 저항이 증가하고, 이에 따라 전압강하가 더욱 심화되어 결국에는 원 영상 신호와 데이터 드라이 브 집적회로부에 도달하는 영상 신호가 서로 다르게 될 수 있다.
결국, 플라즈마 디스플레이 패널의 어드레스 전극(X)으로 공급되는 D영상 신호의 크기가 감소하여 방전이 불안정해지는 것이다. 이에 따라 구현되는 영상의 화질이 악화되거나 심지어는 원하는 영상이 구현되지 않는 등의 문제가 발생하는 것이다.
반면에, (b)를 살펴보면 본 발명의 플라즈마 디스플레이 장치의 차등 신호 송신부에 의해 전송되는 영상 신호는 한 쌍의 차등 신호의 형태로 전송된다. 예컨대 제 1 신호와 제 2 신호가 소정의 전압 레벨의 차이를 갖는 상태에서 차등 신호 송신부로부터 차등 신호 수신부까지 전송된다. 여기서 한 쌍의 차등 신호의 절대 전압레벨은 저항성분 등의 영향으로 인해 변동될 수 있지만, 제 1 신호와 제 2 신호와의 전압 레벨의 차이는 일정하게 유지된다. 예를 들면, 한 쌍의 차등 신호에 노이즈가 발생되는 경우에 제 1 신호와 제 2 신호에 모두 노이즈가 발생되지만 제 1 신호와 제 2 신호와의 전압레벨의 차이는 크게 변하지 않는다.
이에 따라, 영상 신호가 전술한 차등 신호 송신부와 차등 신호 수신부를 거쳐 플라즈마 디스플레이 패널의 어드레스 전극(X)으로 공급되는 경우 제 1 신호와 제 2 신호의 전압레벨이 일정하게 유지됨으로써 영상 신호가 안정적으로 전송된다. 아울러, 전자파 장애(Electro Magnetic Interference : EMI) 및 노이즈(Noise)에 의한 영향이 최소화된다. 결국, 영상 신호의 전송경로의 저항 값에 의하여 전압 강하가 발생하더라도 두 신호에 동일한 비율로 전압강하가 일어나므로 영상 신호의 왜곡을 방지할 수 있게 되는 것이다.
심지어는, 플라즈마 디스플레이 패널이 대형화되더라도 어드레스 전극(X)으로 공급되는 영상 신호에 대한 신호 왜곡이나 전자파 장애 및 노이즈의 영향이 최소화된다.
이상에서 설명한 본 발명의 플라즈마 디스플레이 장치를 구현하는 방법에 대해 첨부된 도 6a 내지 도 6b를 참조하여 살펴보면 다음과 같다.
도 6a 내지 도 6b는 본 발명의 플라즈마 디스플레이 장치를 구현한 일례를 설명하기 위한 도면이다.
도 6a 내지 도 6b를 살펴보면, 플라즈마 디스플레이 패널(600a)의 배면에 프레임(600b)이 배치되고, 프레임(600b) 상에 플라즈마 디스플레이 패널(600a)의 동작을 제어하기 위한 구동 회로들이 장착될 수 있는 컨트롤 보드(Control Board, 610)가 배치된다.
여기서, 이러한 컨트롤 보드(610) 상에 차등 신호 송신부(620)가 배치되는 것이 바람직하다. 이와 같이, 컨트롤 보드(610) 상에 차등 신호 송신부(620)가 배치되는 이유는 전술한 도 3에서의 역감마 보정, 게인 조정, 하프톤 조절, 서브필드 맵핑, 데이터 정렬 등의 영상 처리 과정이 컨트롤 보드(610)에서 수행되기 때문이다.
또한, 프레임(600b) 상에는 플라즈마 디스플레이 패널(600a)의 어드레스 전극(X)에 접속되는 복수의 채널(Channel)을 구비하는 데이터 드라이브 집적회로부(650)가 배치된다.
이러한, 데이터 드라이브 집적회로부(650)는 연성을 갖는 플렉시 블(Flexible) 기판(630)상에 배치되는 것이 바람직하다.
이와 같이, 데이터 드라이브 집적회로부(650)를 플렉시블 기판(630) 상에 배치하는 사용하는 이유는, 플라즈마 디스플레이 패널(600a)의 어드레스 전극(X)은 대부분의 구동부, 예컨대 컨트롤 보드(610)가 배치되는 프레임(600b)의 면과 반대 방향의 면에 위치하기 때문이다.
이러한, 데이터 드라이브 집적회로부(650)는 하나의 플렉시블 기판(630) 상에 적어도 하나 이상이 포함되는 것이 바람직하다.
아울러, 차등 신호 수신부(640)와 데이터 드라이브 집적회로부(650)는 함께 배치되는 것이 바람직하다. 즉, 차등 신호 수신부(640)가 데이터 드라이브 집적회로부(650)와 함께 플렉시블 기판(630) 상에 공통 배치되는 것이다.
이와 같이, 차등 신호 수신부(640)와 데이터 드라이브 집적회로부(650)를 플렉시블 기판(630) 상에 공통 배치할 수 있는 이유는 차등 신호 수신부(640)가 사용하는 통신 방식, 예컨대 저 전압 차등 신호(LVDS) 방식에서는 하나의 칩(Chip) 당 채널의 개수를 상대적으로 적게 할 수 있기 때문이다. 예를 들면, 128비트(Bit)의 온 칩(On Chip) 병렬 버스(Parallel Bus)를 8개의 다른 채널로 직렬(Serial)화 할 수 있게 되어, 하나의 칩의 전체 핀의 개수를 줄일 수 있기 때문이다.
이와 같이, 차등 신호 수신부(640)와 데이터 드라이브 집적회로부(650)를 플렉시블 기판(630) 상에 공통 배치하고, 추가적인 데이터 보드(미도시)를 생략하게 되면 플라즈마 디스플레이 장치 전체의 제조 단가가 낮아지게 되는 효과를 얻을 수 있다.
여기서, 도 6b를 살펴보면 플렉시블 기판(630) 상에는 차등 신호 수신부(640)로부터 차등 신호가 데이터 드라이브 집적회로부(650)로 공급되는 경로(680)가 5개로 나타나 있다. 그리고 데이터 드라이브 집적회로부(650)로부터 어드레스 전극(X)으로 차등 신호가 공급되는 경로(690)도 5개로 나타나 있다. 이러한 경로(680, 690)의 개수는 조절될 수 있다.
다음, 도 7은 본 발명의 플라즈마 디스플레이 장치를 구현한 또 다른 예를 설명하기 위한 도면이다.
도 7을 살펴보면, 앞선 도 6a와는 다르게 프레임(600b) 상에 데이터 보드(700)가 배치될 수 있다.
이러한 데이터 보드(700)는 플렉시블 기판(630)의 배치는 보다 용이하게 할 수 있다.
아울러, 이러한 데이터 보드(700)에는 차등 신호 송신부(620)로부터 차등 신호 수신부(640)로 향하는 전송 라인이 형성될 수 있다.
이러한 도 7의 경우는 앞선 도 6a와 비교하면 차등 신호 송신부(620)와 복수의 차등 신호 수신부(640)의 연결 시에 보다 용이하게 연결할 수 있다.
한편, 차등 신호 수신부(640)와 데이터 드라이브 집적회로부(650)는 하나의 칩(Chip) 형태로 통합될 수 있다. 이에 대해 첨부된 도 8을 참조하여 살펴보면 다음과 같다.
도 8은 차등 신호 수신부와 데이터 드라이브 집적회로부의 통합에 대해 설명하기 위한 도면이다.
도 8을 살펴보면, 앞에서 이미 상세히 설명한 바와 같이 차등 신호 수신부(640)가 사용하는 통신 방식, 예컨대 저 전압 차등 신호(LVDS) 방식에서는 발생하는 노이즈를 크게 감소될 수 있기 때문에, 차등 신호 수신부(640)와 데이터 드라이브 집적회로부(650)를 하나의 플렉시블 기판(630) 상에서 하나의 칩(800)으로 일체화하는 것도 가능하다. 즉, 차등 신호 수신부(640)의 기능을 데이터 드라이브 집적회로부(650)에 부가하거나 혹은, 데이터 드라이브 집적회로부(650)의 기능을 차등 신호 수신부(640)가 수행할 수도 있는 것이다.
이상의 설명에서는 어드레스 전극(X)의 한쪽 방향으로 영상 신호를 공급하여 플라즈마 디스플레이 패널 전체를 구동하는 경우만을 설명하고 있다.
그러나 플라즈마 디스플레이 패널의 크기가 크게 증가하는 경우는 플라즈마 디스플레이 패널의 양쪽 방향에서 어드레스 전극(X)으로 영상 신호를 공급하여 플라즈마 디스플레이 패널 전체를 구동하는 것이 바람직하다. 이에 대해 첨부된 도 9를 참조하여 살펴보면 다음과 같다.
도 9는 플라즈마 디스플레이 패널의 양쪽 방향에서 어드레스 전극으로 영상 신호를 공급하여 플라즈마 디스플레이 패널 전체를 구동하는 방법에 대해 설명하기 위한 도면이다.
도 9를 살펴보면, 하나의 플라즈마 디스플레이 패널은 복수의 화면 영역, 예컨대 제 1 화면 영역(900a)과 제 2 화면 영역(900b)으로 나누어진다.
제 1 화면 영역(900a)에는 도시하지는 않았지만 여기에 해당하는 어드레스 전극 군, 예컨대 제 1 어드레스 전극 군이 형성되고, 제 2 화면 영역(900b)에는 제 2 어드레스 전극 군이 형성된다. 여기서, 제 1 어드레스 전극 군의 어드레스 전극과 제 2 어드레스 전극 군의 어드레스 전극은 물리적으로 서로 단절되어 있는 상태이다.
여기서, 제 1 어드레스 전극 군을 구동시키기 위한 제 1 구동부와 제 2 어드레스 전극 군을 구동시키기 위한 제 2 구동부는 각각 컨트롤 보드(910a, 910b), 차등 신호 송신부(920a, 920b), 차등 신호 수신부(950a, 950b), 데이터 드라이브 집적회로부(960a, 960b)를 포함한다.
예를 들면, 제 1 화면 영역(900a)의 제 1 어드레스 전극 군을 구동시키기 위한 제 1 구동부는 제 1 컨트롤 보드(910a) 상의 제 1 차등 신호 송신부(920a)와, 제 1 플렉시블 기판(940a) 상의 제 1 차등 신호 수신부(950a) 및 제 1 데이터 드라이브 집적회로부(960a)를 포함한다.
또한, 제 2 화면 영역(900b)의 제 2 어드레스 전극 군을 구동시키기 위한 제 2 구동부는 제 2 컨트롤 보드(910b) 상의 제 2 차등 신호 송신부(920b)와, 제 2 플렉시블 기판(940b) 상의 제 2 차등 신호 수신부(950b) 및 제 2 데이터 드라이브 집적회로부(960b)를 포함한다.
이와 같이, 하나의 플라즈마 디스플레이 패널을 복수의 화면 영역으로 나누어 구동하게 되면, 플라즈마 디스플레이 패널에 형성된 모든 방전 셀을 스캐닝(Scanning)하는 시간이 감소하여 구동 시간을 충분히 확보할 수 있게 된다. 이에 따라 본 발명의 플라즈마 디스플레이 장치의 전체 구동 효율을 높일 수 있게 된다.
여기 도 9에서는 전술한 도 7에서와 같이 차등 신호 수신부(950a, 950b)와 데이터 드라이브 집적회로부(960a, 960b)가 각각 따로 형성되는 경우만을 도시하고 있지만, 앞선 도 8에서와 같이 차등 신호 수신부(950a, 950b)와 데이터 드라이브 집적회로부(960a, 960b)는 하나의 칩 형태로 통합되어 형성되는 것도 가능하다.
이상에서 설명한 본 발명의 플라즈마 디스플레이 장치의 차등 신호 송신부와 차등 신호 수신부를 보다 상세히 살펴보면 다음과 같다.
도 10은 본 발명의 플라즈마 디스플레이 장치에서 차등 신호 송신부와 차등 신호 수신부에 대해 보다 상세히 설명하기 위한 도면이다.
도 10을 살펴보면, 전술한 차등 신호는 차등 데이터 신호와 차등 데이터 신호의 전송을 제어하며 200㎒이상 1600㎒이하의 주파수를 갖는 차등 클락(Clock) 신호를 포함하는 것이 바람직하다.
여기서, 차등 데이터 신호는 데이터 전송 라인을 경유하여 차등 신호 송신부(1000)로부터 차등 신호 수신부(1010)로 전송되고, 차등 클락 신호는 클락 전송 라인을 통해 차등 신호 송신부(1000)로부터 차등 신호 수신부(1010)로 전송되는 것이 바람직하다.
여기서, 차등 신호 송신부(1000)와 차등 신호 수신부(1010)의 사이에는 차등 데이터 전송 라인이 제 1 차등 데이터 전송 라인부터 제 n 차등 데이터 전송 라인까지 형성된다.
아울러, 차등 클락 전송 라인이 형성된다.
여기서, 차등 데이터 신호가 전송되는 데이터 전송 라인은 쌍(Pair)으로 이루어지며, 아울러 차등 클락 신호가 전송되는 클락 전송 라인도 쌍으로 이루어지는 것이 바람직하다. 이는 앞에서 이미 설명한 바와 같이 차등 신호는 제 1 신호와 반전된 제 2 신호로 이루어지기 때문이다.
그리고 메인 클락(Main Clock)의 전송을 위한 메인 클락 전송 라인, 스트로브 신호(STB)의 전송을 위한 스트로브 신호 전송 라인, 하이 블랭킹(H_BLK) 신호의 전송을 위한 하이 블랭킹 신호 전송 라인, 로우 블랭킹(L_BLK) 신호의 전송을 위한 로우 블랭킹 신호 전송 라인이 각각 형성된다.
여기서, 메인 클락 신호, 스트로브 신호, 하이 블랭킹 신호 및 로우 블랭킹 신호는 병렬 전송 방식, 예컨대 Transistor-Transistor logic(TTL) 방식으로 전송될 수 있다.
여기서, 메인 클락 신호는 데이터 드라이브 집적회로부(1020)의 동작을 위한 클락이고, 실질적으로 50㎒의 주파수를 갖는 것이 바람직하다.
차등 신호 수신부(1010)는 차등 신호 송신부(1000)로부터 전송받은 메인 클락(Main Clock)과, 스트로브 신호(STB)와, 하이 블랭킹(H_BLK)신호와, 로우 블랭킹(L_BLK)신호를 데이터 드라이브 집적회로부(1020)로 전송하고, 아울러 차등 신호 송신부(1000)로부터 전송받은 차등 데이터 신호를 제 1 신호와 이러한 제 1 신호와 반전된 제 2 신호의 전압 차이를 이용하여 원래의 영상 신호를 복원한다.
그리고 차등 신호 수신부(1010)는 복원한 영상 신호를 데이터 드라이브 집적회로부(1020)로 전송하게 되는데, 여기서 TTL 방식을 이용하여 복원한 영상 신호를 전송할 수도 있고, 아니면 차등 신호 송신부(1000)로부터 전송받은 200㎒이상 1600㎒이하의 주파수를 갖는 차등 클락 신호를 그대로 이용하여 복원한 영상 신호를 전송하는 것도 가능한 것이다.
이와 같이, 차등 신호 수신부(1010)로부터 데이터 드라이브 집적회로부(1020)로 영상 신호를 전송하는 방식은 다양하게 변경될 수 있다.
여기서, 차등 신호 수신부(1010)를 구현한 일례를 첨부된 도 11을 참조하여 살펴보면 다음과 같다.
도 11은 차등 신호 수신부를 구현한 일례를 설명하기 위한 도면이다.
도 11을 살펴보면, 차등 데이터 신호는 D1 데이터 라인과 이러한 D1 데이터 라인과 차등 쌍을 이루는 D1 바 데이터 라인 및 D2 데이터 라인과 이러한 D2 데이터 라인과 차등 쌍을 이루는 D2 바 데이터 라인으로 차등 신호 수신부(1010)로 전송된다.
그리고 차등 클락 신호는 200㎒ 클락 라인과 이러한 200㎒ 클락 라인과 차등 쌍을 이루는 200㎒ 바 클락 라인으로 차등 신호 수신부(1010)로 전송된다.
그러면, 차등 신호 수신부(1010)는 전송받은 차등 데이터 신호를 제 1 신호와 이러한 제 1 신호와 반전된 제 2 신호의 전압 차이를 이용하여 원래의 영상 신호를 복원한다. 특히, 여기 도 11에서는 차등 신호 수신부(1010)는 8비트의 영상 신호, 즉 TTL 방식의 영상 신호로 복원한 것이다.
그리고 차등 신호 수신부(1010)는 8개의 데이터 라인을 이용하여 복원한 TTL 방식의 영상 신호를 데이터 드라이브 집적회로부로 전송할 수 있다.
한편, 본 발명에서는 차등 클락 신호를 200㎒이상의 주파수로 설정하여 사용하는데, 그 이유에 대해 첨부된 도 12a 내지 도 12b를 결부하여 살펴보면 다음과 같다.
도 12a 내지 도 12b는 차등 클락 신호를 200㎒이상의 주파수로 설정하는 이유에 대해 설명하기 위한 도면이다.
먼저, 도 12a를 살펴보면 TTL 방식을 이용하여 영상 신호를 전송하는 방식의 일례가 나타나 있다.
예를 들어, 데이터 드라이브 집적회로부가 플라즈마 디스플레이 패널의 어드레스 전극(X)에 접속되는 총 256채널을 포함하고, 50㎒의 메인 클락으로 동작한다고 가정하자.
그리고 이러한 데이터 드라이브 집적회로부가 6개 사용되고, 각각의 데이터 드라이브 집적회로부는 8비트(Bit)의 입력신호를 사용한다고 가정하자.
그러면, TTL 방식에서는 제 1, 2, 3, 4, 5, 6 TTL 신호 송신부(1200a, 1200b, 1200c, 1200d, 1200e, 1200f)에서 제 1, 2, 3, 4, 5, 6 TTL 신호 수신부(1210a, 1210b, 1210c, 1210d, 1210e, 1210f)로 영상 신호를 전송할 때, 각각 영상 신호를 8비트 데이터로 전송하게 된다. 이에 따라 8개의 데이터 라인씩 총 48개의 데이터 라인이 필요하다. 여기 도 12a에서 /8로 표시된 것이 8개의 데이터 라인을 의미한다.
아울러, 제 1, 2, 3, 4, 5, 6 TTL 신호 수신부(1210a, 1210b, 1210c, 1210d, 1210e, 1210f)로 50㎒의 메인 클락 신호, 스트로브 신호, 하이 블랭킹 신호, 로우 블랭킹 신호는 4개의 컨트롤 신호 전송 라인이 필요하다.
이에 따라, TTL 방식에서는 제 1, 2, 3, 4, 5, 6 TTL 신호 송신부(1200a, 1200b, 1200c, 1200d, 1200e, 1200f)에서 제 1, 2, 3, 4, 5, 6 TTL 신호 수신부(1210a, 1210b, 1210c, 1210d, 1210e, 1210f)로 영상 신호를 전송할 때 총 52개의 전송 라인이 필요하다.
다음, 도 12b를 살펴보면 차등 신호를 이용하여 영상 신호를 전송하는 방식의 일례가 나타나 있다.
여기서는, 앞선 도 12a에서와 같이 데이터 드라이브 집적회로부가 플라즈마 디스플레이 패널의 어드레스 전극(X)에 접속되는 총 256채널을 포함하고, 50㎒의 메인 클락으로 동작한다고 가정하자. 그리고 이러한 데이터 드라이브 집적회로부가 6개 사용되고, 각각의 데이터 드라이브 집적회로부는 8비트(Bit)의 입력신호를 사용한다고 가정하자.
특히, 차등 신호는 200㎒의 차등 클락 신호를 이용하는 것으로 가정하자.
그러면, 차등 신호 전송 방식에서는 제 1, 2, 3, 4, 5, 6 차등 신호 송신부(1220a, 1220b, 1220c, 1220d, 1220e, 1220f)에서 제 1, 2, 3, 4, 5, 6 차등 신호 수신부(1230a, 1230b, 1230c, 1230d, 1230e, 1230f)로 영상 신호를 전송할 때, 앞선 도 12a의 TTL 방식의 50㎒에 비해 200㎒로서 4배가 빠르기 때문에 2개의 차등 데이터 전송 라인을 사용한다. 여기서 차등 데이터 전송 라인은 제 1 신호와 이러한 제 1 신호에 반전된 제 2 신호를 전송하는 위한 각각의 라인이 필요하기 때문에 2개의 차등 데이터 전송 라인은 총 4개의 데이터 전송 라인을 포함한다. 결국, 여기 도 12b에서는 총 24개의 데이터 전송 라인이 필요하다.
아울러, 제 1, 2, 3, 4, 5, 6 차등 신호 송신부(1220a, 1220b, 1220c, 1220d, 1220e, 1220f)에서 제 1, 2, 3, 4, 5, 6 차등 신호 수신부(1230a, 1230b, 1230c, 1230d, 1230e, 1230f)로 전송되는 200㎒의 차등 클락은 차등 클락 라인을 이용하기 때문에 각각 2개씩 총 12개의 클락 라인이 필요하다.
아울러, 제 1, 2, 3, 4, 5, 6 차등 신호 수신부(1230a, 1230b, 1230c, 1230d, 1230e, 1230f)로 스트로브 신호, 하이 블랭킹 신호, 로우 블랭킹 신호는 3개의 컨트롤 신호 전송 라인이 필요하다.
이에 따라, 차등 신호 방식에서는 제 1, 2, 3, 4, 5, 6 차등 신호 송신부(1220a, 1220b, 1220c, 1220d, 1220e, 1220f)에서 제 1, 2, 3, 4, 5, 6 차등 신호 수신부(1230a, 1230b, 1230c, 1230d, 1230e, 1230f)로 영상 신호를 전송할 때 총 39개의 전송 라인이 필요하다.
결국, 앞선 도 12a에서와 같이 TTL 방식에 적용되는 전송 라인들이 도 12b의 차등 신호 방식에 다른 라인의 추가 없이 그대로 사용될 수 있다.
반면에, 차등 신호가 100㎒의 차등 클락 신호를 이용하는 경우는 앞선 도 12b의 경우에 비해 속도가 1/2배이기 때문에 4개의 차등 데이터 전송 라인을 사용하여 한다. 결국, 총 48개의 데이터 전송 라인이 필요하다.
아울러, 100㎒의 차등 클락은 차등 클락 라인을 이용하기 때문에 각각 2개씩 총 12개의 클락 라인이 필요하고, 스트로브 신호, 하이 블랭킹 신호, 로우 블랭킹 신호는 3개의 컨트롤 신호 전송 라인이 필요하다.
이에 따라, 차등 신호가 100㎒의 차등 클락 신호를 이용하는 경우는 총 63개의 전송 라인이 필요하다.
따라서 앞선 도 12a에서와 같이 TTL 방식에 적용되는 전송 라인들은 차등 신호가 100㎒의 차등 클락 신호를 이용하는 경우에는 전송 라인이 11개가 추가되어야 한다. 결국, TTL 방식에 적용되는 전송 라인들은 차등 신호가 100㎒의 차등 클락 신호를 이용하는 경우에는 추가적인 비용이 발생할 수 있게 된다.
반면에, 차등 신호가 400㎒의 차등 클락 신호를 이용하는 경우는 앞선 도 12b의 경우에 비해 속도가 2배이기 때문에 1개의 차등 데이터 전송 라인을 사용하여 한다. 결국, 총 12개의 데이터 전송 라인이 필요하다.
아울러, 400㎒의 차등 클락은 차등 클락 라인을 이용하기 때문에 각각 2개씩 총 12개의 클락 라인이 필요하고, 스트로브 신호, 하이 블랭킹 신호, 로우 블랭킹 신호는 3개의 컨트롤 신호 전송 라인이 필요하다.
이에 따라, 차등 신호가 400㎒의 차등 클락 신호를 이용하는 경우는 총 27개의 전송 라인이 필요하다.
이상의 도 12a 내지 도 12b에서 설명한 바와 같은 이유로 인해 한편, 차등 클락 신호를 200㎒이상 1600㎒이하의 주파수로 설정, 예를 들면 200㎒ 또는 400㎒의 주파수로 설정하여 사용하는 것이 바람직한 것이다.
한편, 이상에서 설명한 200㎒이상의 주파수를 갖는 차등 클락 신호는 두 개 이상의 차등 신호 수신부에서 공통으로 사용될 수 있다. 이에 대해 첨부된 도 13을 참조하여 살펴보면 다음과 같다.
도 13은 차등 클락 신호를 공통으로 사용하는 방법의 일례를 설명하기 위한 도면이다.
도 13을 살펴보면, 제 1 차등 신호 수신부(1310a)와 제 2 차등 신호 수신부(1310b)는 하나의 200㎒의 차등 클락 신호를 공통으로 사용한다.
아울러, 제 3 차등 신호 수신부(1310c)와 제 4 차등 신호 수신부(1310d)도 하나의 200㎒의 차등 클락 신호를 공통으로 사용하고, 아울러 제 5 차등 신호 수신부(1310e)와 제 6 차등 신호 수신부(1310f)도 하나의 200㎒의 차등 클락 신호를 공통으로 사용한다.
이에 따라, 앞선 도 12b와 비교하여 6개의 전송 라인이 필요 없게 된다.
이에 따라, 총 전송 라인의 개수를 줄일 수 있게 됨으로써 데이터 구동부의 전체 크기를 줄일 수 있게 된다.
여기서, 차등 신호 송신부와 차등 신호 수신부 간의 데이터 송수신에 대해 도 14 내지 도 15를 참조하여 보다 상세히 살펴보면 다음과 같다.
도 14는 차등 신호 송신부와 차등 신호 수신부 간의 데이터 송수신 방법의 제 1 방법에 대해 설명하기 위한 도면이다.
또한, 도 15는 차등 신호 송신부와 차등 신호 수신부 간의 데이터 송수신 방법의 제 2 방법에 대해 설명하기 위한 도면이다.
먼저, 도 14를 살펴보면 차등 신호 송신부는 스트로브(STB)가 인가된 이후에 200㎒의 차등 클락이 상승하는 첫 번째 에지(Edge)에서 제 1 데이터 라인(D1)과 제 2 데이터 라인(D2)에 공급되는 첫 번째 데이터(D1)와 다섯 번째 데이터(D5)를 읽는다. 즉 차등 신호 수신부로 전송한다.
아울러, 200㎒의 차등 클락이 상승하는 두 번째 에지에서 제 1 데이터 라 인(D1)과 제 2 데이터 라인(D2)에 공급되는 두 번째 데이터(D2)와 여섯 번째 데이터(D6)를 읽는다.
그리고 200㎒의 차등 클락이 상승하는 세 번째 에지에서 제 1 데이터 라인(D1)과 제 2 데이터 라인(D2)에 공급되는 세 번째 데이터(D3)와 일곱 번째 데이터(D7)를 읽고, 200㎒의 차등 클락이 상승하는 네 번째 에지에서 제 1 데이터 라인(D1)과 제 2 데이터 라인(D2)에 공급되는 네 번째 데이터(D4)와 여덟 번째 데이터(D8)를 읽는다.
이와 같이, 총 4개의 200㎒의 차등 클락의 상승 에지에서 하나의 데이터 라인 당 50㎒에 해당하는 영상 신호를 읽는다. 이에 따라, 총 4개의 200㎒의 차등 클락의 상승 에지에서 총 100㎒에 해당하는 영상 신호를 읽는다.
그리고 그 다음, 총 4개의 200㎒의 차등 클락의 상승 에지에서 총 100㎒에 해당하는 영상 신호를 읽는다.
이에 따라, 총 8개의 200㎒의 차등 클락의 상승 에지에서 총 200㎒에 해당하는 영상 신호를 읽는다.
이렇게 차등 신호 송신부가 읽어낸 영상 신호는 차등 신호 수신부로 TTL 방식을 이용하여 전송하는 것도 가능하고, 200㎒의 차등 클락을 이용하여 전송하는 것도 가능하다.
여기서 차등 신호 수신부는 메인 클락을 이용하여 차등 신호 송신부가 전송한 영상 신호를 읽는다.
이와 같은 방법으로 차등 신호 송신부와 차등 신호 수신부 간에 데이터 송수 신이 수행될 수 있다.
여기 도 14에서는 200㎒의 차등 클락의 상승 에지만을 이용하는 방식만을 도시하고 설명하였지만, 이와는 다르게 200㎒의 차등 클락의 상승 에지 및 하강 에지를 모두 이용할 수도 있다.
아울러, 차등 신호 송신부가 복수개인 경우에 복수의 차등 신호 송신부 중 적어도 어느 하나는 200㎒의 차등 클락의 인가 시점이 다른 차등 신호 송신부와 다른 것도 가능하다.
즉, 모든 차등 신호 송신부에서 200㎒의 차등 클락을 동기시켜 사용하는 것도 가능하고, 또한 복수의 차등 신호 송신부 중 적어도 어느 하나는 다른 시점에서 200㎒의 차등 클락을 사용하는 것도 가능한 것이다. 다르게 표현하면, 복수의 차등 신호 송신부 중 적어도 하나 이상에서 200㎒의 차등 클락을 시프트(Shift)시켜 사용하는 것도 가능한 것이다.
다음, 도 15를 살펴보면 앞선 도 14와는 차등 신호 송신부가 영상 신호를 읽는 순서가 다르다.
예를 들면, 차등 신호 송신부는 스트로브(STB)가 인가된 이후에 200㎒의 차등 클락이 상승하는 첫 번째 에지(Edge)에서 제 1 데이터 라인(D1)과 제 2 데이터 라인(D2)에 공급되는 첫 번째 데이터(D1)와 129번째 데이터(D129)를 읽는다. 즉 차등 신호 수신부로 전송한다.
아울러, 200㎒의 차등 클락이 상승하는 두 번째 에지에서 제 1 데이터 라인(D1)과 제 2 데이터 라인(D2)에 공급되는 두 번째 데이터(D2)와 130 번째 데이 터(D130)를 읽는다.
그리고 200㎒의 차등 클락이 상승하는 세 번째 에지에서 제 1 데이터 라인(D1)과 제 2 데이터 라인(D2)에 공급되는 세 번째 데이터(D3)와 131번째 데이터(D131)를 읽고, 200㎒의 차등 클락이 상승하는 네 번째 에지에서 제 1 데이터 라인(D1)과 제 2 데이터 라인(D2)에 공급되는 네 번째 데이터(D4)와 132 번째 데이터(D132)를 읽는다.
이와 같이, 200㎒의 차등 클락의 상승 에지에서 영상 신호를 읽는 순서를 다양하게 변경할 수 있다.
이와 같이, 상술한 본 발명의 기술적 구성은 본 발명이 속하는 기술분야의 당업자가 본 발명의 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다.
그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해되어야 하고, 본 발명의 범위는 전술한 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.
이상에서 상세히 설명한 바와 같이 본 발명의 플라즈마 디스플레이 장치는 차등 신호를 이용하여 영상 신호를 전송함으로써, 노이즈 및 전자파 장애의 영향을 감소시키고, 이에 따라 화질을 개선하는 효과가 있다.

Claims (14)

  1. 어드레스 전극이 형성된 플라즈마 디스플레이 패널;
    외부로부터 입력된 영상 신호를 제 1 신호 및 상기 제 1 신호와 반전된 제 2
    신호를 포함하는 차등 신호로 변환하여 송신하는 차등 신호 송신부;
    상기 차등 신호를 수신하여 상기 영상 신호를 복원하는 차등 신호 수신부; 및
    상기 차등 신호 수신부가 복원한 영상 신호를 스위칭(Switching)동작을 통해 상기 어드레스 전극으로 공급하는 데이터 드라이브 집적회로(Data Drive Integrated Circuit)부를 포함하고,
    상기 차등 신호는 차등 데이터 신호와, 상기 차등 데이터 신호의 전송을 제어하는 200㎒이상 400㎒이하 주파수의 차등 클락 (Clock) 신호를 포함하며,
    상기 차등 데이터 신호는 데이터 전송 라인 쌍(Pair)을 경유하여 상기 차등 신호 송신부로부터 차등 신호 수신부로 전송되고, 상기 차등 클락 신호는 클락 전송 라인 쌍(Pair)을 통해 상기 차등 신호 송신부로부터 차등 신호 수신부로 전송되고, 상기 클락 전송 라인 쌍 대 상기 데이터 전송 라인 쌍의 비율은 1 : 1 또는 1 : 2인 것을 특징으로 하는 플라즈마 디스플레이 장치.
  2. 제 1 항에 있어서,
    상기 차등 신호 수신부와 상기 데이터 드라이브 집적회로부는 연성을 갖는 하나의 플렉시블(Flexible) 기판 상에 공통 배치되는 것을 특징으로 하는 플라즈마 디스플레이 장치.
  3. 제 2 항에 있어서,
    상기 데이터 드라이브 집적회로부는
    상기 하나의 플렉시블 기판 상에 적어도 하나 이상이 배치되는 것을 특징으 로 하는 플라즈마 디스플레이 장치.
  4. 제 1 항에 있어서,
    상기 차등 신호 수신부와 상기 데이터 드라이브 집적회로부는 하나의 칩(Chip) 형태로 일체화된 것을 특징으로 하는 플라즈마 디스플레이 장치.
  5. 제 1 항에 있어서,
    상기 차등 신호는
    저 전압 차등 신호(LVDS : Low Voltage Differential Signals), 버스 저 전압 차등 신호(BLVDS : Bus Low Voltage Differential Signals), 다중 저 전압 차등 신호(MLVDS : Multipoint Low Voltage Differential Signals), 미니 저 전압 차등 신호(Mini Low Voltage Differential Signals), 저감 폭 차등 신호(RSDS : Reduced Swing Differential Signals) 중 적어도 어느 하나인 것을 특징으로 하는 플라즈마 디스플레이 장치.
  6. 제 1 항에 있어서,
    상기 제 1 신호 및 상기 제 2 신호의 전압 레벨의 차이는 0.1V이상 0.5V이하인 것을 특징으로 하는 플라즈마 디스플레이 장치.
  7. 제 1 항에 있어서,
    상기 차등 신호 송신부는 상기 플라즈마 디스플레이 패널의 구동을 제어하기 위한 컨트롤 보드(Control Board)에 장착되는 것을 특징으로 하는 플라즈마 디스플레이 장치.
  8. 삭제
  9. 삭제
  10. 제 1 항에 있어서,
    상기 차등 신호 송신부는
    상기 차등 신호 수신부로 상기 데이터 드라이브 집적회로부의 메인 클락(Main Clock)과, 스트로브 신호(STB)와, 하이 블랭킹(H_BLK)신호와, 로우 블랭킹(L_BLK)신호를 더 전송하는 것을 특징으로 하는 플라즈마 디스플레이 장치.
  11. 제 10 항에 있어서,
    상기 차등 신호 수신부는
    상기 메인 클락(Main Clock)과, 스트로브 신호(STB)와, 하이 블랭킹(H_BLK)신호와, 로우 블랭킹(L_BLK)신호를 상기 데이터 드라이브 집적회로부로 전송하는 것을 특징으로 하는 플라즈마 디스플레이 장치.
  12. 제 10 항에 있어서,
    상기 메인 클락 신호는 상기 데이터 드라이브 집적회로부의 동작을 위한 클락이고, 50㎒의 주파수를 갖는 것을 특징으로 하는 플라즈마 디스플레이 장치.
  13. 제 1 항에 있어서,
    상기 차등 신호 수신부는
    상기 차등 신호 송신부가 송신한 상기 차등 신호의 제 1 신호와 제 2 신호의 전압 레벨의 차이를 이용하여 상기 영상 신호를 복원하는 것을 특징으로 하는 플라즈마 디스플레이 장치.
  14. 제 1 항에 있어서,
    상기 데이터 드라이브 집적회로부는
    상기 어드레스 전극과 접속되는 복수의 채널(Channel)을 포함하고, 하나의 상기 데이터 드라이브 집적회로부 당 상기 채널의 개수는 256개 이상인 것을 특징으로 하는 플라즈마 디스플레이 장치.
KR1020060044007A 2006-05-16 2006-05-16 플라즈마 디스플레이 장치 KR100862578B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020060044007A KR100862578B1 (ko) 2006-05-16 2006-05-16 플라즈마 디스플레이 장치
US11/607,856 US7952538B2 (en) 2006-05-16 2006-12-04 Plasma display apparatus and method of driving the same
EP06256277A EP1857997A3 (en) 2006-05-16 2006-12-08 Plasma display apparatus and method of driving the same
CNB2006101680205A CN100530297C (zh) 2006-05-16 2006-12-15 等离子显示装置和驱动该装置的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060044007A KR100862578B1 (ko) 2006-05-16 2006-05-16 플라즈마 디스플레이 장치

Publications (2)

Publication Number Publication Date
KR20070111100A KR20070111100A (ko) 2007-11-21
KR100862578B1 true KR100862578B1 (ko) 2008-10-09

Family

ID=38344783

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060044007A KR100862578B1 (ko) 2006-05-16 2006-05-16 플라즈마 디스플레이 장치

Country Status (4)

Country Link
US (1) US7952538B2 (ko)
EP (1) EP1857997A3 (ko)
KR (1) KR100862578B1 (ko)
CN (1) CN100530297C (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013037281A1 (zh) * 2011-09-13 2013-03-21 Tsai Hsiung-Kuang 电子装置及数据传输系统

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7786955B2 (en) * 2004-12-22 2010-08-31 Lg Electronics Inc. Plasma display apparatus
KR101414854B1 (ko) * 2008-07-08 2014-07-03 엘지전자 주식회사 디지털 텔레비전 및 디지털 텔레비전 시스템
KR20100030303A (ko) 2008-09-10 2010-03-18 삼성전자주식회사 데이터 처리 장치 및 이를 포함하는 데이터 처리 시스템
KR20100078604A (ko) * 2008-12-30 2010-07-08 주식회사 동부하이텍 데이터 송신 및 수신 장치들
KR20100137206A (ko) * 2009-06-22 2010-12-30 삼성전자주식회사 전자파장애를 방지하는 플라즈마 디스플레이 장치
US9537644B2 (en) 2012-02-23 2017-01-03 Lattice Semiconductor Corporation Transmitting multiple differential signals over a reduced number of physical channels
US9230505B2 (en) * 2013-02-25 2016-01-05 Lattice Semiconductor Corporation Apparatus, system and method for providing clock and data signaling
KR102128579B1 (ko) * 2014-01-21 2020-07-01 삼성디스플레이 주식회사 게이트 구동 회로 및 이를 구비한 표시 장치
US9871516B2 (en) 2014-06-04 2018-01-16 Lattice Semiconductor Corporation Transmitting apparatus with source termination
US9589521B2 (en) 2014-11-20 2017-03-07 Shenzhen China Star Optoelectronics Technology Co., Ltd. Liquid crystal display apparatus having wire-on-array structure
CN104375299B (zh) * 2014-11-20 2017-04-19 深圳市华星光电技术有限公司 具阵列背板线路架构的液晶显示装置
CN106128406B (zh) * 2016-09-08 2019-01-22 京东方科技集团股份有限公司 眼图幅值调节方法、数据传输方法、电路和显示装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004102259A (ja) * 2002-08-08 2004-04-02 Samsung Electronics Co Ltd 表示装置
KR20060006669A (ko) * 2004-07-16 2006-01-19 엘지전자 주식회사 플라즈마 디스플레이 패널의 구동장치
KR20060126271A (ko) * 2005-06-03 2006-12-07 엘지전자 주식회사 플라즈마 디스플레이 패널의 구동 장치

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3555995B2 (ja) * 1994-10-31 2004-08-18 富士通株式会社 プラズマディスプレイ装置
JP4163787B2 (ja) * 1997-06-20 2008-10-08 株式会社大宇エレクトロニクス 交流プラズマディスプレイ平板装置のタイミング制御装置及び方法
KR100572218B1 (ko) * 1998-11-07 2006-09-06 삼성전자주식회사 평판디스플레이시스템의화상신호인터페이스장치및그방법
JP2000232370A (ja) * 1999-02-10 2000-08-22 Mega Chips Corp データ出力回路およびｄａ変換回路
JP3508837B2 (ja) * 1999-12-10 2004-03-22 インターナショナル・ビジネス・マシーンズ・コーポレーション 液晶表示装置、液晶コントローラ、ビデオ信号伝送方法
US6407510B1 (en) * 2000-01-13 2002-06-18 Lg Electronics Inc. Method and apparatus for driving plasma display panel
KR100828225B1 (ko) * 2000-12-07 2008-05-07 가부시키가이샤 히타치세이사쿠쇼 반도체집적회로, 액정구동장치 및 액정표시 시스템
JP4526194B2 (ja) * 2001-01-11 2010-08-18 ルネサスエレクトロニクス株式会社 オーバーサンプリングクロックリカバリ方法及び回路
KR100381270B1 (ko) * 2001-05-10 2003-04-26 엘지전자 주식회사 플라즈마 디스플레이 패널의 구동방법
EP1376526A3 (en) 2002-06-26 2004-12-08 Pioneer Corporation Display panel drive device, data transfer system and data reception device
JP2004341101A (ja) 2003-05-14 2004-12-02 Nec Corp 表示パネル駆動装置
JP4468094B2 (ja) * 2003-09-26 2010-05-26 日立プラズマディスプレイ株式会社 負荷駆動回路及びそれを用いたディスプレイ装置
TWI293440B (en) 2003-10-21 2008-02-11 Lg Electronics Inc Method and apparatus of driving a plasma display panel
KR100499100B1 (ko) 2003-10-31 2005-07-01 엘지전자 주식회사 플라즈마 디스플레이 패널의 구동방법 및 장치
JP4254492B2 (ja) * 2003-11-07 2009-04-15 ソニー株式会社 データ伝送システム、データ送信装置、データ受信装置、データ伝送方法、データ送信方法及びデータ受信方法
JP2006011199A (ja) * 2004-06-29 2006-01-12 Nec Electronics Corp 平面表示装置のデータ側駆動回路

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004102259A (ja) * 2002-08-08 2004-04-02 Samsung Electronics Co Ltd 表示装置
KR20060006669A (ko) * 2004-07-16 2006-01-19 엘지전자 주식회사 플라즈마 디스플레이 패널의 구동장치
KR20060126271A (ko) * 2005-06-03 2006-12-07 엘지전자 주식회사 플라즈마 디스플레이 패널의 구동 장치

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Interfacing Between LVPECL, VML, CML, and LVDS Levels, 2002.12. 자, Texas Instruments, Nick Holland *

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013037281A1 (zh) * 2011-09-13 2013-03-21 Tsai Hsiung-Kuang 电子装置及数据传输系统
US9489071B2 (en) 2011-09-13 2016-11-08 Hsiung-Kuang Tsai Electronic apparatus and data transmission system

Also Published As

Publication number Publication date
US20070268212A1 (en) 2007-11-22
US7952538B2 (en) 2011-05-31
CN100530297C (zh) 2009-08-19
EP1857997A2 (en) 2007-11-21
EP1857997A3 (en) 2009-11-04
CN101075402A (zh) 2007-11-21
KR20070111100A (ko) 2007-11-21

Similar Documents

Publication Publication Date Title
KR100862578B1 (ko) 플라즈마 디스플레이 장치
JP2002175044A (ja) 容量性負荷駆動回路およびそれを用いたプラズマディスプレイ装置
KR100705276B1 (ko) 플라즈마 디스플레이 패널의 구동 장치
CN112530333A (zh) 显示装置
EP1722348A1 (en) Plasma display apparatus
US7786955B2 (en) Plasma display apparatus
US20010028226A1 (en) Twin capacitor pixel driver circuit for micro displays
KR100667111B1 (ko) 플라즈마 디스플레이 장치
US20060165278A1 (en) Image signal processing device
US8120602B2 (en) Flat panel display with clock being generated insider the data driver using XOR logic with the data signal and a second signal generated from the data signal using a encoding scheme as the two inputs that are transmitted to a clock generator inside the data driver
US8410997B2 (en) Driving circuit, driving method and plasma display panel having scan line groups receiving reset signals at different times
KR100811475B1 (ko) 영상 표시 장치
US8081143B2 (en) Plasma display apparatus
US20060197719A1 (en) Plasma display apparatus
KR100701947B1 (ko) 플라즈마 디스플레이 패널
KR100327359B1 (ko) 플라즈마 디스플레이 패널의 구조
KR100596237B1 (ko) 플라즈마 디스플레이 패널 구동장치
KR20090047222A (ko) 플라즈마 디스플레이 패널의 구동 방법 및 그를 이용한플라즈마 디스플레이 장치
KR100747338B1 (ko) 플라즈마 디스플레이 장치
KR20080095043A (ko) 플라즈마 디스플레이 장치
US20080061704A1 (en) Plasma Display Device
KR20090049846A (ko) 플라즈마 디스플레이 패널의 구동 방법 및 그를 이용한플라즈마 디스플레이 장치
KR20080095045A (ko) 플라즈마 디스플레이 장치
KR20080004839A (ko) 플라즈마 디스플레이 장치
KR20060126272A (ko) 플라즈마 디스플레이 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
J201 Request for trial against refusal decision
AMND Amendment
E902 Notification of reason for refusal
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120926

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20130924

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee