KR20100078605A - 데이터 송신 및 수신 장치들 - Google Patents

데이터 송신 및 수신 장치들 Download PDF

Info

Publication number
KR20100078605A
KR20100078605A KR1020080136907A KR20080136907A KR20100078605A KR 20100078605 A KR20100078605 A KR 20100078605A KR 1020080136907 A KR1020080136907 A KR 1020080136907A KR 20080136907 A KR20080136907 A KR 20080136907A KR 20100078605 A KR20100078605 A KR 20100078605A
Authority
KR
South Korea
Prior art keywords
signal
data
clock signal
clock
differential
Prior art date
Application number
KR1020080136907A
Other languages
English (en)
Inventor
이규준
장대중
최우제
Original Assignee
주식회사 동부하이텍
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 동부하이텍 filed Critical 주식회사 동부하이텍
Priority to KR1020080136907A priority Critical patent/KR20100078605A/ko
Priority to US12/647,509 priority patent/US7876130B2/en
Priority to TW098145357A priority patent/TW201031165A/zh
Priority to CN200910261758A priority patent/CN101794563A/zh
Publication of KR20100078605A publication Critical patent/KR20100078605A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/02—Transmitters
    • H04B1/04—Circuits
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/0008—Synchronisation information channels, e.g. clock distribution lines
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/12—Arrangements for detecting or preventing errors in the information received by using return channel
    • H04L1/16—Arrangements for detecting or preventing errors in the information received by using return channel in which the return channel carries supervisory signals, e.g. repetition request signals
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter

Abstract

본 발명은 데이터 송신 및 수신 장치들을 제공하는 데 있다. 이 송신 장치는 클록 신호를 발생하는 클록 신호 발생부 및 하나의 차동 성분만을 갖는 클록 신호가 클록 신호와 동일한 진폭을 가지며 두 개의 차동 성분들을 갖는 데이터 신호에 삽입된 송신 신호를 생성하여 송신하는 송신부를 구비하는 것을 특징으로 한다. 그러므로, 클록 신호를 내장하며, 별도의 기준 전압이 필요 없이 데이터 신호의 공통 성분을 이용하여 클록 신호가 복원될 수 있도록 하기 때문에 데이터 송신 장치와 데이터 수신 장치간에 데이터 신호 라인만을 사용하므로 전송 선로의 수를 줄일 수 있고, 기준 전압을 이용되지 않도록 하기 때문에 기준 전압의 변동이나, 데이터 신호의 크기 변동이 있을지라도 클록 신호를 원할히 복원할 수 있도록 하고, 데이터 신호의 클록 신호의 진폭이 동일하므로, 추가적인 전력 소모와 EMI를 줄일 수 있는 효과를 갖는다.
데이터 송신, 데이터 수신, 클록 신호, 데이터 신호,스트로브신호, 디스플레이

Description

데이터 송신 및 수신 장치들{Apparatus for transmitting and receiving data}
본 발명은 데이터 인터페이스에 관한 것으로서, 특히, 데이터 송신 및 수신 장치들에 관한 것이다.
타이밍 컨트롤로(Timing Controller)와 소스 드라이버(Source Driver)간의 인터페이스로서, 종래에는 RSDS(Reduced Swing Differential Signaling) 또는 mini-LVDS(Low Voltage Differential Signaling) 방식이 널리 사용되어 왔다. 그러나 이들 방식은 많은 신호 선을 요구하고, 고주파 동작이 어렵다는 단점을 갖는다.
도 1은 일반적인 전송 신호의 파형도를 나타낸다.
전술한 문제점을 개선하고자 신호 선을 줄이기 위해, 도 1에 도시된 바와 같이 클록 신호(CLK)가 멀티레벨(Multi-level)로 내장되고 고주파 동작을 가능하게 한 AiPi(Advanced Intra Panel Interface)라는 인터페이스 방식이 발표되었다. 그러나 AiPi 방식은 신호 복원 측면에서 아래와 같은 문제점들을 갖는다.
첫째, 멀티 레벨의 사용은 싱글 레벨 신호의 사용보다 전력 소모를 증가시키고, 이는 전자기파 간섭(EMI:Electromagnetic interference) 면에서 더욱 크게 나 타난다.
둘째, 클록 신호를 복원하기 위해 추가적인 기준 신호(reference signal: Vrefh, Vrefl) 선이 필요하다.
셋째, 기준 신호는 공정이나 전원 전압 온도 등에 의해 변화가 심해 기준 신호의 레벨(level)이 변화하면 즉, 데이터 신호 안쪽으로 변하거나 혹은 클록 신호 바깥 쪽으로 변화가 심하면 클록 신호가 잘못 복원될 수 있거나, 클록 신호가 복원되지 않을 수도 있다.
넷째, 클록 신호와 데이터 신호 간의 레벨 차이로 인한 천이 시간(transition time)의 차이를 가져오게 되며, 이 차이는 수신 단에서 복원된 클록 신호와 데이터 신호의 동기을 어긋나게 하여, 결과적으로 데이터 신호를 래치(latch)하는 동작에 타이밍 마진(timing margin)에 문제를 야기시킬 수 있다.
본 발명이 이루고자 하는 기술적 과제는, 동일한 진폭으로 클록 신호와 데이터 신호를 전송할 수 있는 데이터 송신 장치를 제공하는 데 있다.
본 발명이 이루고자 하는 다른 기술적 과제는, 상기 데이터 송신 장치로부터 전송된 신호로부터 클록 신호를 기준 신호없이 복원할 수 있는 데이터 수신 장치를 제공하는 데 있다.
상기 과제를 이루기 위한 본 발명에 의한 데이터 송신 장치는, 클록 신호를 발생하는 클록 신호 발생부 및 하나의 차동 성분만을 갖는 상기 클록 신호가 상기 클록 신호와 동일한 진폭을 가지며 두 개의 차동 성분들을 갖는 데이터 신호에 삽입된 송신 신호를 생성하여 송신하는 송신부로 구성되는 것이 바람직하다.
또는, 본 발명에 의한 데이터 송신 장치는, 클록 신호를 발생하는 클록 신호 발생부 및 서로 동일한 크기와 형태를 갖고 두 개의 차동 성분들을 갖는 상기 클록 신호 및 데이터 신호가 하나의 차동 성분 만을 갖는 스트로브 신호에 후속하여 삽입된 송신 신호를 생성하여 송신하는 송신부로 구성되는 것이 바람직하다.
상기 다른 과제를 이루기 위한 본 발명에 의한 데이터 수신 장치는, 하나의 차동 성분만을 갖는 상기 클록 신호가 상기 클록 신호와 동일한 진폭을 가지며 두 개의 차동 성분들을 갖는 데이터 신호에 삽입된 송신 신호를 수신하고, 상기 수신된 송신 신호로부터 상기 데이터 신호가 갖는 상기 차동 성분들의 공통 성분을 추 출하는 공통 성분 추출부 및 상기 공통 성분을 이용하여, 상기 수신된 송신 신호로부터 상기 클록 신호와 상기 데이터 신호를 복원하는 클록 및 데이터 복원부로 구성되는 것이 바람직하다.
또는, 본 발명에 의한 데이터 수신 장치는, 서로 동일한 크기와 형태를 갖고 두 개의 차동 성분들을 갖는 상기 클록 신호 및 데이터 신호가 하나의 차동 성분 만을 갖는 스트로브 신호에 후속하여 삽입된 송신 신호를 수신하고, 상기 수신된 송신 신호로부터 상기 데이터 신호가 갖는 상기 차동 성분들의 공통 성분을 추출하는 공통 성분 추출부 및 상기 공통 성분을 이용하여 상기 수신된 송신 신호로부터 상기 스트로브 신호 및 상기 데이터 신호를 복원하고, 상기 복원된 상기 스트로브 신호를 이용하여 상기 클록 신호를 복원하는 클록 및 데이터 복원부로 구성되는 것이 바람직하다.
본 발명에 의한 데이터 송신 및 수신 장치들은
클록 신호를 내장하며, 별도의 기준 전압이 필요 없이 데이터 신호의 공통 성분을 이용하여 클록 신호를 복원할 수 있기 때문에 데이터 송신 장치와 데이터 수신 장치간에 데이터 신호 라인만을 사용하므로 전송 선로의 수를 줄일 수 있고,
기준 전압을 이용하지 않기 때문에 기준 전압의 변동이나, 데이터 신호의 크기 변동이 있을지라도 클록 신호를 원할히 복원할 수 있고,
데이터 신호의 클록 신호의 진폭이 동일하므로, 추가적인 전력 소모와 EMI를 줄일 수 있는 효과를 갖는다.
이하, 본 발명의 실시예에 의한 데이터 송신 장치를 첨부한 도면들을 참조하여 다음과 같이 설명한다.
도 2는 본 발명의 실시예에 의한 데이터 송신 장치(100) 및 데이터 수신 장치(200)의 개략적인 블럭도이다.
도 2에 도시된 데이터 송신 장치(100)는 클록 신호 발생부(110) 및 송신부(120)로 구성된다.
클록 신호 발생부(110)는 클록 신호를 발생하고 발생된 클록 신호(CLK)를 송신부(120)로 출력한다. 송신부(120)는 클록 신호 발생부(110)로부터 출력되는 클록 신호(CLK)와 입력단자 IN1을 통해 입력되는 데이터를 이용하여 다음과 같이 다양한 형태로 송신 신호를 생성한다. 송신부(120)에서 생성되는 송신 신호는 전류 형태일 수도 있고, 전압 형태일 수도 있다.
이들에 대해 설명하기에 앞서, 차동 신호의 일반적인 성질을 살펴보면 다음과 같다.
차동 신호는 한 쌍(pair)의 차동 성분들을 가지며, 차동 성분들중 높은 성분을 '포지티브(positive) 레벨'이라 정의하고, 낮은 성분을 '네가티브(negative) 레벨'이라 정의한다. 또한, 차동 신호 전송에서는 채널로 사용되는 두 선들중에서 한 선으로 포지티브 레벨을 보내고, 다른 한 선으로 네가티브 레벨을 보낸다. 일반적으로 보내고자 하는 데이터가 하이 레벨일 때 포지티브 레벨을 보내는 선을 P-채널이라고 하고, 네가티브 레벨을 보내는 다른 선을 N-채널로 명명한다. 그러나, 보내 고자 하는 데이터가 로우 레벨일 때, 포지티브 레벨을 보내는 선을 N-채널이라 하고, 네가티브 레벨을 보내는 다른 선을 P-채널로 명명한다.
도 3a 내지 도 3d들은 본 발명에 의한 데이터 송신 장치(100)로부터 데이터 수신 장치(200)로 전송되는 송신 신호의 예시적인 파형도들을 나타낸다.
본 발명의 일 모습에 의하면, 송신부(120)는 클록 신호(CLK)가 데이터 신호(Pixel Data/configuration)에 삽입된 송신 신호를 생성하고, 생성된 송신 신호를 채널을 통해 데이터 수신 장치(200)로 전송한다. 이 경우, 클록 신호(CLK)는 도 3a에 도시된 바와 같이 하나의 차동 성분으로서 P 채널 전압(VDOP)만을 가질 수도 있고, 도 3b에 도시된 바와 같이 하나의 차동 성분으로서 N 채널 전압(VDON)만을 갖는다. 즉, 본 발명에 의하면, 송신 신호에 포함되는 클록 신호(CLK)의 위상은 동상임을 알 수 있다. 반면에, 데이터 신호는 클록 신호(CLK)와 동일한 진폭을 갖지만, 클록 신호(CLK)와 달리 두 개의 차동 성분들인 P 및 N 채널 전압들(VDOP 및 VDON) 갖는다. 즉, 데이터 신호의 위상은 역상 임을 알 수 있다.
이와 같이, 역상과 동상에 의해 데이터 신호와 클록 신호를 구분하여 송신 신호를 생성하므로, 도 1에 도시된 일반적인 송신 신호의 경우 멀티 레벨이므로 클록 신호의 진폭이 데이터 신호의 진폭보다 높지만, 본 발명에 의한 데이터 송신 장치(100)에서 생성되는 송신 신호의 경우, 클록 신호(CLK)와 데이터 신호의 진폭은 서로 동일함을 알 수 있다.
여기서, 데이터 신호는 이미지 데이터(Pixel Data) 및 제어 데이터(configuration) 중 적어도 하나를 포함할 수 있다.
본 발명에 의하면, 도 3a 및 도 3b에 도시된 바와 달리, 클록 신호(CLK)는 임의의 데이터 신호들의 사이에 삽입될 수도 있고, 데이터 신호의 일정한 묶음들의 사이에 삽입될 수도 있다.
또한, 본 발명에 의하면, 송신부(120)는 클록 신호(CLK)에 선행하여 배치되는 선행 더미(Dum)(10) 및 클록 신호(CLK)에 후속하는 후행 더미(Dum)(12) 중 적어도 하나를 송신 신호에 포함시킬 수도 있다. 예를 들면, 도 3a 및 도 3b에 도시된 바와 같이, 송신부(120)는 클록 신호(CLK)의 선 및 후에 각각 선행 더미(10)와 후행 더미(12)들을 모두 배치되도록 송신 신호를 생성할 수 있다.
본 발명의 다른 모습에 의하면, 송신부(120)는 클록 신호(CLK) 및 데이터 신호가 스트로브 신호(STB:STroBe)에 후속하여 삽입된 형태로 송신 신호를 생성할 수 있다. 이 경우, 클록 신호(CLK)와 데이터 신호는 서로 동일한 크기와 형태를 갖고, 두 개의 차동 성분들인 P 및 N 채널 전압들(VDOP 및 VDON)을 갖는다. 즉, 클록 신호(CLK)와 데이터 신호는 모두 역상이다. 반면에, 스트로브 신호(STB)는 하나의 차동 성분(VDOP 또는 VDON)을 갖는다. 즉, 스트로브 신호(STB)는 동상이다.
본 발명에 의하면, 클록 신호(CLK)는 스트로브 신호(STB)의 바로 뒤에 삽입될 수도 있다. 또는, 클록 신호(CLK)는 스트로브 신호(STB)를 기준으로 미리 정해진 이격된 위치에 삽입될 수도 있다. 이와 같이, 스트로브 신호(STB)로부터 몇 번째 위치에 클록 신호(CLK)가 삽입되는가 하는 정보는 데이터 송신 장치(100)와 데이터 수신 장치(200) 간에 미리 공유된다.
또한, 본 발명에 의하면, 송신부(120)는 스트로브 신호(STB)에 선행하여 배 치되는 선행 더미(Dum)(14) 및 스트로브 신호(STB)에 후속하는 후행 더미(Dum)(16) 중 적어도 하나를 송신 신호에 포함시킬 수도 있다. 예를 들면, 도 3c 및 도 3d에 도시된 바와 같이, 송신부(120)는 스트로브 신호(STB)의 전 및 후에 각각 선행 더미(14)와 후행 더미(16)들이 모두 배치되도록 송신 신호를 생성할 수 있다. 만일, 후행 더미(16)가 송신 신호에 포함된다면, 클록 신호(CLK)는 도 3a 및 도 3b에 도시된 바와 같이, 후행 더미(16)의 바로 뒤에 삽입될 수 있다.
이와 같이, 선행 더미(10 또는 14)나 후행 더미(12 또는 16)를 클록 신호(CLK)나 스트로브 신호(STB)의 전/후에 배치하는 이유는, 높은 전송율로 송신 신호가 전송될 때 클록 신호(CLK)나 스트로브 신호(STB)가 손상을 받을 수 있기 때문이다. 따라서, 송신 신호의 전송률이 높지 않을 경우, 송신부(120)는 선행 더미(10 또는 14)나 후행 더미(12 또는 16)를 송신 신호에 포함시키지 않을 수 있다.
이하, 본 발명의 실시예에 의한 데이터 수신 장치를 첨부한 도면들을 참조하여 다음과 같이 설명한다.
본 발명에 의한 데이터 수신 장치(200)는 도 2에 도시된 바와 같이, 공통 성분 추출부(210) 및 클록 및 데이터 복원부(240)로 구성된다.
이하, 하나의 차동 성분(VDOP 또는 VDON)만을 갖는 클록 신호(CLK)가 클록 신호(CLK)와 동일한 진폭을 가지며 두 개의 차동 성분들(VDOP 및 VDON)을 갖는 데이터 신호에 삽입된 송신 신호가 예를 들면 도 3a 또는 도 3b에 도시된 바와 같은 송신 신호가 전송된 제1 실시예의 경우에, 데이터 수신 장치(200)의 동작을 다음과 같이 살펴본다.
먼저, 공통 성분 추출부(210)는 수신된 송신 신호로부터 데이터 신호가 갖는 차동 성분들의 공통 성분을 추출한다.
도 4a 및 도 4b는 도 2에 도시된 공통 성분 추출부(210)의 본 발명에 의한 실시예들(210A 및 210B)의 블럭도이다.
먼저, 수신된 송신 신호가 전류 형태인 경우, 수신된 송신 신호로부터 공통 성분은 도 4a에 도시된 회로를 이용하여 추출될 수 있다.
도 4a를 참조하면, 공통 성분 추출부(210A)는 제1, 제2 및 제3 전류/전압 변환부들(212, 214 및 216) 및 저역 통과 필터(LPF:Low Pass Filter)(218)로 구성된다.
제1 전류/전압 변환부(212)는 데이터 신호가 갖는 전류 형태의 차동 성분들(IDOP 및 IDON) 중 하나(IDOP)를 전압의 형태의 차동 성분(VDOP)으로 변환한다. 제2 전류/전압 변환부(214)는 데이터 신호가 갖는 전류 형태의 차동 성분들(IDOP 및 IDON) 중 다른 하나(IDON)를 전압의 형태의 차동 성분(VDON)으로 변환한다. 제3 전류/전압 변환부(216)는 데이터 신호가 전류 형태의 차동 성분들(IDOP 및 IDON)을 전압의 형태로 변환하여, LPF(218)로 출력한다. 여기서, 제1, 제2 및 제3 전류/전압 변환부들(212, 214 및 216) 각각은 수동 소자, 능동 소자 또는 증폭기의 형태로 구현될 수 있다. LPF(218)는 제3 전류/전압 변환부(216)의 출력들을 저역 통과 필터링하고, 저역 필터링된 결과를 공통 성분(VCOM)으로서 출력한다.
다음으로, 수신된 송신 신호가 전압의 형태인 경우, 수신된 송신 신호로부터 공통 성분은 도 4b에 도시된 회로를 이용하여 추출될 수 있다.
도 4b를 참조하면, 공통 성분 추출부(210B)는 LPF(215)로 구성된다.
LPF(215)는 데이터 신호가 갖는 전압 형태의 차동 성분들(VDOP 및 VDON)을 저역 통과 필터링하고, 저역 필터링된 결과를 공통 성분(VCOM)으로서 출력한다.
만일, 수신된 송신 신호가 데이터 신호이면, 도 4a 또는 도 4b에 도시된 회로들을 통해 P 채널 전압(VDOP)과 N 채널 전압(VDON)의 중간 정도의 레벨을 갖는 공통 성분(VCOM)이 발생된다. 그러나, 수신된 송신 신호가 데이터 신호가 아니라 클록 신호(CLK) 또는 스트로브 신호(STB)인 경우, 도 4a 또는 도 4b에 도시된 회로들을 통해 P 채널 전압(VDOP)과 N 채널 전압(VDON)의 중간 정도의 레벨을 갖는 공통 성분(VCOM)이 발생되지 않을 수도 있다. 이를 방지하기 위해, LPF(218 및 215) 각각의 통과 대역 주파수(ft)는 송신 신호가 전송되는 전송 주파수(fc)보다 작아야 한다. 따라서, 현재 수신된 송신 신호가 데이터 신호가 아닌 클록 신호(CLK)나 스트로브 신호(STB)인 경우에도, 이전에 수신된 데이터 신호로부터 검출된 공통 성분(VCOM)이 클럭 및 데이터 복원부(240)에서 사용될 수 있다.
한편, 클록 및 데이터 복원부(240)는 공통 성분 추출부(210)에서 추출된 공통 성분(VCOM)을 이용하여, 수신된 송신 신호로부터 클록 신호(CLK)를 복원(RCLK)하고 데이터 신호를 복원한다. 복원된 데이터 신호는 출력단자 OUT1을 통해 출력된다.
도 5는 도 2에 도시된 클록 및 데이터 복원부의 본 발명에 의한 실시예(240A)의 블럭도로서, 제1 및 제2 비교부들(242 및 244) 및 논리 조합부(246)로 구성된다.
제1 비교부(242)는 공통 성분(VCOM)과 데이터 신호의 전압 형태의 차동 성분들(VDOP 및 VDON) 중 하나(VDOP)를 비교한다. 제2 비교부(244)는 공통 성분(VCOM)과 데이터 신호의 전압 형태의 차동 성분들(VDOP 및 VDON) 중 다른 하나(VDON)를 비교한다. 비교부들(242 및 244)에서 비교된 결과는 복원된 데이터 신호로서 출력단자 OUT2를 통해 바이패스된다.
논리 조합부(246)는 제1 비교부(242)와 제2 비교부(244)의 출력을 논리 조합하고, 논리 조합한 결과를 복원된 클록 신호(RCLK)로서 출력한다. 예를 들어, 논리 조합부(246)는 논리곱부(248) 또는 배타적 논리합부(미도시)로 구현될 수 있다.
논리곱부(246)는 제1 및 제2 비교부들(242 및 244)의 출력을 논리곱하고, 논리곱한 결과를 복원된 클록 신호(RCLK)로서 출력한다. 배타적 논리합부는 제1 및 제2 비교부들(242 및 244)의 출력을 배타적 논리합하고, 배타적 논리합한 결과를 복원된 클록 신호(RCLK)로서 출력한다.
도 5에 도시된 클록 및 데이터 복원부(240)의 이해를 돕기 위해, 제1 및 제2 비교부들(242 및 244)의 입력 조건을 살펴보면 다음과 같다.
송신 신호의 형태가 도 3a에 도시된 바와 같다고 가정한다. 이 경우, 공통 성분(VCOM)은 제1 및 제2 비교부들(242 및 244)의 음(-)의 입력단자로 들어가고, 차동 전압(VDOP)는 제1 비교부(242)의 양(+)의 입력단자로 들어가고, 차동 전압(VDON)은 제2 비교부(244)의 양(+)의 입력단자로 들어간다. 이 경우, 논리 조합부(246)는 AND 게이트(248)를 사용한다.
이하, 서로 동일한 크기와 형태를 갖고 역상인 클록 신호(CLK) 및 데이터 신 호가 동상인 스트로브 신호(STB)에 후속하여 삽입된 송신 신호 예를 들면 도 3c 또는 도 3d에 도시된 바와 같은 송신 신호가 데이터 송신 장치(100)로부터 수신된 제2 실시예의 경우, 데이터 수신 장치(200)의 동작을 다음과 같이 살펴본다.
제2 실시예에서, 공통 성분을 추출하는 동작은 전술한 제1 실시예와 동일하므로 이에 대한 설명을 생략한다. 따라서, 공통 성분을 추출하기 위해, 도 4a, 도 4b에 도시된 바와 같이 회로가 사용될 수 있다.
그러나, 제2 실시예에서 클록 및 데이터 복원부(240)의 동작은 전술한 제1 실시예에서와 다르다. 즉, 클록 및 데이터 복원부(240)는 수신된 송신 신호로부터 공통 성분을 이용하여 스트로브 신호(STB) 및 데이터 신호를 복원하고, 복원된 스트로브 신호(RSTB)를 이용하여 클록 신호를 복원(RCLK)한다.
도 6은 도 2에 도시된 클록 및 데이터 복원부(240)의 본 발명에 의한 다른 실시예(240B)의 블럭도로서, 제1 및 제2 비교부들(242 및 244), 논리 조합부(250) 및 클록 신호 추출부(260)로 구성된다.
도 5에 도시된 클록 및 데이터 복원부(240A)와 달리 도 6에 도시된 클록 및 데이터 복원부(240B)는 클록 신호 추출부(260)를 더 마련하고, 도 5에 도시된 논리 조합부(246)로부터 복원된 클록 신호(RCLK)가 출력되는 반면, 도 6에 도시된 논리 조합부(250)로부터 복원된 스트로브 신호(RSTB)가 출력되는 것을 제외하면, 도 5 및 도 6에 도시된 클록 및 데이터 복원부(240A 및 240B)는 서로 동일한 동작을 수행한다. 그러므로, 다른 부분들에 대해서만 설명한다.
클록 신호 추출부(260)는 복원된 스트로브 신호(RSTB)를 이용하여, 수신된 송신 신호로부터 클록 신호(CLK)를 복원(RCLK)한다. 즉, 전술한 바와 같이, 스트로브 신호(STB)로부터 몇 번째의 위치에 클록 신호(CLK)가 배치되는가는 데이터 송신 장치(100)와 데이터 수신 장치(200)가 사전에 이미 알고 있으므로, 복원된 스트로브 신호(RSTB)로부터 클록 신호를 복원해낼 수 있다.
그 밖에도, 복원된 클록 신호를 이용하여, 차동 신호의 형태로 수신된 작은 크기를 갖는 송신 신호로부터 데이터 신호를 복원하는 과정은 일반적으로 널리 사용되는 방법을 사용하여 가능하다. 즉, 수신된 차동 신호를 비교기(미도시) 등을 이용하여 비교함으로써 쉽게 디지털 신호로 복원이 된다.
전술한 도 2에 도시된 데이터 송신 장치(100) 및 데이터 수신 장치(200)는 다양한 례들에 적용될 수 있다. 이하, 데이터 송신 및 수신 장치들(100 및 200)이 디스플레이에 적용될 경우, 본 발명의 실시예에 의한 데이터 송신 장치(100) 및 데이터 수신 장치(200)의 구성 및 동작을 첨부된 도면들을 참조하여 다음과 같이 설명하지만 본 발명은 이에 국한되지는 않는다.
도 7은 본 발명이 적용되는 디스플레이의 구조도이다.
도 7을 참조하면, 디스플레이는 타이밍 제어부(300), 디스플레이 패널(400), 소스 드라이버(source driver)[또는, 칼럼 구동 회로(column driver)](500)들 및 게이트 드라이버(gate driver)(또는, 로우 구동 회로(row driver)](600)들을 포함한다. 여기서, 소스 드라이버(500) 및 게이트 드라이버(600)는 집적회로(IC)화 될 수 있다. 타이밍 제어부(300)는 소스 드라이버(500)들과 게이트 드라이어(600)들을 제어하고, 소스 드라이버(500)들과 게이트 드라아버(600)들은 디스플레이 패 널(400)을 구동시키는 역할을 한다. 디스플레이 패널(400)은 주사 신호(R1 내지 Rn) 및 데이터 신호(C1 내지 Cm)에 따라 화상을 표시하는 부분으로써, TFT-LCD(TFT Liquid Crystal Display), LCD 패널, PDP(Plasma Display Panel) 패널 또는 OLED(Organic Luminescence Electro Display) 패널, FED 등과 같이, 타이밍 제어부(300)와 디스플레이 구동 집적 회로(DDI) 사이에서 사용 가능한 각종 디스플레이 패널이 될 수 있다.
게이트 드라이버(600)들은 디스플레이 패널(400)에 주사 신호(R1 내지 Rn)를 인가하며, 소스 드라이버(500)들은 디스플레이 패널(400)에 데이터 신호(C1 내지 Cm)를 인가한다. 타이밍 제어부(300)는 입력단자 IN2를 통해 화상(LVDS:Low Voltage Differential Signaling) 데이터 및 외부 클록 신호(LVDS CLK')를 입력받고, 입력받은 화상 데이터를 TTL(Trasistor-Transistor Logic) 신호 또는 TMDS(Transition Minimized Differential Signals) 등의 차동 신호의 형태로 변환하고, 소스 드라이버(500)에 데이터 신호(DATA), 스트로브 신호(STB) 및 클록 신호(CLK)로 이루어진 송신 신호를 전달하며, 게이트 드라이버(600)에 클록 신호(CLK_R) 및 스타트(start) 펄스(SP_R)를 인가한다. 타이밍 제어부(300)에서 소스 드라이버(500)로 전달되는 데이터 신호(DATA)는 디스플레이 패널(400)에 표시될 화상(또는, 이미지) 데이터만을 포함할 수도 있으며, 제어 신호를 더 포함할 수도 있다.
타이밍 제어부(300)는 도 2에 도시된 본 발명에 의한 데이터 송신 장치(100)에 해당한다. 즉, 타이밍 제어부(300)는 서로 동일한 크기와 형태를 갖고 역상인 클록 신호 및 데이터 신호가 동상인 스트로브 신호에 후속하여 삽입된 송신 신호를 생성하거나, 동상인 클록 신호(CLK)가 클록 신호와 동일한 진폭을 가지며 역상인 데이터 신호에 삽입된 송신 신호를 생성하며, 생성된 송신 신호를 소스 드라이버(500)로 송신한다. 전술한 바와 같이, 송신 신호는 차동 신호일 수 있다. 이 경우, 하나의 차동 쌍(differential pair) 만이 타이밍 제어부(300)로부터 하나의 소스 드라이버(500)로 스트로브 신호(STB), 클록 신호(CLK) 및 데이터 신호(DATA)를 보내는데 사용된다.
한편, 소스 드라이버(500)는 도 2에 도시된 본 발명에 의한 데이터 수신 장치(200)에 해당한다. 즉, 소스 드라이버(500)는 타이밍 제어부(300)에서 보낸 송신 신호를 수신하고, 수신된 송신 신호로부터 공통 성분을 이용하여 클록 신호(CLK) 또는 스트로브 신호(STB)를 추출하고, 추출된 스트로브 신호(STB)로부터 클록 신호(CLK)를 복원하고, 복원된 클록 신호(RCLK)를 이용하여 송신 신호에 포함된 데이터 신호(DATA)를 샘플링한다.
이상에서 설명한 본 발명은 상술한 실시예 및 첨부된 도면에 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 명백할 것이다.
도 1은 일반적인 전송 신호의 파형도를 나타낸다.
도 2는 본 발명의 실시예에 의한 데이터 송신 장치 및 데이터 수신 장치의 개략적인 블럭도이다.
도 3a 내지 도 3d들은 본 발명에 의한 데이터 송신 장치로부터 데이터 수신 장치로 전송되는 송신 신호의 예시적인 파형도들을 나타낸다.
도 4a 및 도 4b는 도 2에 도시된 공통 성분 추출부의 본 발명에 의한 실시예들의 블럭도이다.
도 5는 도 2에 도시된 클록 및 데이터 복원부의 본 발명에 의한 실시예의 블럭도이다.
도 6은 도 2에 도시된 클록 및 데이터 복원부의 본 발명에 의한 다른 실시예의 블럭도이다.
도 7은 본 발명이 적용되는 디스플레이의 구조도이다.
* 도면의 주요부분에 대한 부호의 설명
100 : 데이터 송신 장치 110 : 클럭 신호 발생부
120 : 송신부 200 : 데이터 수신 장치
210 : 공통 성분 추출부 240 : 클록 및 데이터 복원부

Claims (23)

  1. 클록 신호를 발생하는 클록 신호 발생부; 및
    하나의 차동 성분만을 갖는 상기 클록 신호가 상기 클록 신호와 동일한 진폭을 가지며 두 개의 차동 성분들을 갖는 데이터 신호에 삽입된 송신 신호를 생성하여 송신하는 송신부를 구비하는 것을 특징으로 하는 데이터 송신 장치.
  2. 제1 항에 있어서, 상기 클록 신호는 임의의 상기 데이터 신호들의 사이에 삽입되는 것을 특징으로 하는 데이터 송신 장치.
  3. 제1 항에 있어서, 상기 클록 신호는 상기 데이터 신호의 일정한 묶음들의 사이에 삽입되는 것을 특징으로 하는 데이터 송신 장치.
  4. 제1 항에 있어서, 상기 송신부는
    상기 클록 신호에 선행하여 배치되는 선행 더미 및 상기 클록 신호에 후속하는 후행 더미 중 적어도 하나를 상기 송신 신호에 더 포함하는 것을 특징으로 하는 데이터 송신 장치.
  5. 하나의 차동 성분만을 갖는 상기 클록 신호가 상기 클록 신호와 동일한 진폭을 가지며 두 개의 차동 성분들을 갖는 데이터 신호에 삽입된 송신 신호를 수신하 고, 상기 수신된 송신 신호로부터 상기 데이터 신호가 갖는 상기 차동 성분들의 공통 성분을 추출하는 공통 성분 추출부; 및
    상기 공통 성분을 이용하여, 상기 수신된 송신 신호로부터 상기 클록 신호와 상기 데이터 신호를 복원하는 클록 및 데이터 복원부를 구비하는 것을 특징으로 하는 데이터 수신 장치.
  6. 제5 항에 있어서, 상기 공통 성분 추출부는
    상기 데이터 신호가 갖는 상기 차동 성분들중 하나를 전압의 형태의 차동 성분으로 변환하는 제1 전류/전압 변환부;
    상기 데이터 신호가 갖는 상기 차동 성분들중 다른 하나를 전압의 형태의 차동 성분으로 변환하는 제2 전류/전압 변환부;
    상기 데이터 신호가 갖는 상기 차동 성분들을 전압의 형태로 변환하는 제3 전류/전압 변환부; 및
    상기 제3 전류/전압 변환부의 출력들을 저역 통과 필터링하고, 저역 필터링된 결과를 상기 공통 성분으로서 출력하는 저역 통과 필터를 구비하는 것을 특징으로 하는 데이터 수신 장치.
  7. 제5 항에 있어서, 상기 공통 성분 추출부는
    상기 데이터 신호가 갖는 상기 차동 성분들을 저역 통과 필터링하고, 저역 필터링된 결과를 상기 공통 성분으로서 출력하는 저역 통과 필터를 구비하는 것을 특징으로 하는 데이터 수신 장치.
  8. 제6 항 또는 제7 항에 있어서, 상기 클록 및 데이터 복원부는
    상기 공통 성분과 상기 데이터 신호의 전압 형태의 차동 성분들중 하나를 비교하는 제1 비교부; 및
    상기 공통 성분과 상기 데이터 신호의 전압 형태의 상기 차동 성분들중 다른 하나를 비교하는 제2 비교부를 구비하는 것을 특징으로 하는 데이터 수신 장치.
  9. 제8 항에 있어서, 상기 클록 및 데이터 복원부는
    상기 제1 비교부와 상기 제2 비교부의 출력을 논리 조합하고, 논리 조합한 결과를 상기 복원된 클록 신호로서 출력하는 논리 조합부를 더 구비하고,
    상기 제1 및 상기 제2 비교부들의 출력은 상기 복원된 데이터 신호로서 바이패스되는 것을 특징으로 하는 데이터 수신 장치.
  10. 제9 항에 있어서, 상기 논리 조합부는
    상기 제1 및 상기 제2 비교부들의 출력을 논리곱하고, 논리곱한 결과를 상기 복원된 클록 신호로서 출력하는 논리곱부를 구비하는 것을 특징으로 하는 데이터 수신 장치.
  11. 제9 항에 있어서, 상기 논리 조합부는
    상기 제1 및 상기 제2 비교부들의 출력을 배타적 논리합하고, 배타적 논리합한 결과를 상기 복원된 클록 신호로서 출력하는 배타적 논리합부를 구비하는 것을 특징으로 하는 데이터 수신 장치.
  12. 클록 신호를 발생하는 클록 신호 발생부; 및
    서로 동일한 크기와 형태를 갖고 두 개의 차동 성분들을 갖는 상기 클록 신호 및 데이터 신호가 하나의 차동 성분 만을 갖는 스트로브 신호에 후속하여 삽입된 송신 신호를 생성하여 송신하는 송신부를 구비하는 것을 특징으로 하는 데이터 송신 장치.
  13. 제12 항에 있어서, 상기 클록 신호는 상기 스트로브 신호의 바로 뒤에 삽입되는 것을 특징으로 하는 데이터 송신 장치.
  14. 제12 항에 있어서, 상기 클록 신호는 상기 스트로브 신호를 기준으로 미리 정해진 이격된 위치에 삽입하는 것을 특징으로 하는 데이터 송신 장치.
  15. 제12 항에 있어서, 상기 송신부는
    상기 스트로브 신호에 선행하여 배치되는 선행 더미 및 상기 스트로브 신호에 후속하는 후행 더미 중 적어도 하나를 상기 송신 신호에 더 포함하는 것을 특징으로 하는 데이터 송신 장치.
  16. 서로 동일한 크기와 형태를 갖고 두 개의 차동 성분들을 갖는 상기 클록 신호 및 데이터 신호가 하나의 차동 성분 만을 갖는 스트로브 신호에 후속하여 삽입된 송신 신호를 수신하고, 상기 수신된 송신 신호로부터 상기 데이터 신호가 갖는 상기 차동 성분들의 공통 성분을 추출하는 공통 성분 추출부; 및
    상기 공통 성분을 이용하여 상기 수신된 송신 신호로부터 상기 스트로브 신호 및 상기 데이터 신호를 복원하고, 상기 복원된 상기 스트로브 신호를 이용하여 상기 클록 신호를 복원하는 클록 및 데이터 복원부를 구비하는 것을 특징으로 하는 데이터 수신 장치.
  17. 제16 항에 있어서, 상기 공통 성분 추출부는
    상기 데이터 신호가 갖는 상기 차동 성분들중 하나를 전압의 형태의 차동 성분으로 변환하는 제1 전류/전압 변환부;
    상기 데이터 신호가 갖는 상기 차동 성분들중 다른 하나를 전압의 형태의 차동 성분으로 변환하는 제2 전류/전압 변환부;
    상기 데이터 신호가 갖는 상기 차동 성분들을 전압의 형태로 변환하는 제3 전류/전압 변환부; 및
    상기 제3 전류/전압 변환부의 출력들을 저역 통과 필터링하고, 저역 필터링된 결과를 상기 공통 성분으로서 출력하는 저역 통과 필터를 구비하는 것을 특징으로 하는 데이터 수신 장치.
  18. 제16 항에 있어서, 상기 공통 성분 추출부는
    상기 데이터 신호가 갖는 상기 차동 성분들을 저역 통과 필터링하고, 저역 필터링된 결과를 상기 공통 성분으로서 출력하는 저역 통과 필터를 구비하는 것을 특징으로 하는 데이터 수신 장치.
  19. 제17 항 또는 제18 항에 있어서, 상기 클록 및 데이터 복원부는
    상기 공통 성분과 상기 데이터 신호의 전압 형태의 차동 성분들중 하나를 비교하는 제1 비교부; 및
    상기 공통 성분과 상기 데이터 신호의 전압 형태의 상기 차동 성분들중 다른 하나를 비교하는 제2 비교부를 구비하는 것을 특징으로 하는 데이터 수신 장치.
  20. 제19 항에 있어서, 상기 클록 및 데이터 복원부는
    상기 제1 비교부와 상기 제2 비교부의 출력을 논리 조합하고, 논리 조합한 결과를 상기 복원된 스트로브 신호로서 출력하는 논리 조합부를 더 구비하고,
    상기 제1 및 상기 제2 비교부들의 출력은 상기 복원된 데이터 신호로서 바이패스되는 것을 특징으로 하는 데이터 수신 장치.
  21. 제20 항에 있어서, 상기 논리 조합부는
    상기 제1 및 상기 제2 비교부들의 출력을 논리곱하고, 논리곱한 결과를 상기 복원된 스트로브 신호로서 출력하는 논리곱부를 구비하는 것을 특징으로 하는 데이터 수신 장치.
  22. 제20 항에 있어서, 상기 논리 조합부는
    상기 제1 및 상기 제2 비교부들의 출력을 배타적 논리합하고, 배타적 논리합한 결과를 상기 복원된 스트로브 신호로서 출력하는 배타적 논리합부를 구비하는 것을 특징으로 하는 데이터 수신 장치.
  23. 제20 항에 있어서, 상기 클록 및 데이터 복원부는
    상기 복원된 스트로브 신호를 이용하여, 상기 수신된 송신 신호로부터 상기 클록 신호를 복원하는 클록 신호 추출부를 더 구비하는 것을 데이터 수신 장치.
KR1020080136907A 2008-12-30 2008-12-30 데이터 송신 및 수신 장치들 KR20100078605A (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020080136907A KR20100078605A (ko) 2008-12-30 2008-12-30 데이터 송신 및 수신 장치들
US12/647,509 US7876130B2 (en) 2008-12-30 2009-12-27 Data transmitting device and data receiving device
TW098145357A TW201031165A (en) 2008-12-30 2009-12-28 Data transmitting device and data receiving device
CN200910261758A CN101794563A (zh) 2008-12-30 2009-12-29 数据传输装置及数据接收装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080136907A KR20100078605A (ko) 2008-12-30 2008-12-30 데이터 송신 및 수신 장치들

Publications (1)

Publication Number Publication Date
KR20100078605A true KR20100078605A (ko) 2010-07-08

Family

ID=42284972

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080136907A KR20100078605A (ko) 2008-12-30 2008-12-30 데이터 송신 및 수신 장치들

Country Status (4)

Country Link
US (1) US7876130B2 (ko)
KR (1) KR20100078605A (ko)
CN (1) CN101794563A (ko)
TW (1) TW201031165A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013118146A2 (en) * 2012-02-06 2013-08-15 Nishil Thomas Koshy A new scheme for system level communication and validation of electrical signals
KR20190056723A (ko) * 2017-11-17 2019-05-27 삼성전자주식회사 공통 모드 추출기를 포함하는 메모리 장치

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100928516B1 (ko) * 2008-04-02 2009-11-26 주식회사 동부하이텍 디스플레이
KR20100078604A (ko) * 2008-12-30 2010-07-08 주식회사 동부하이텍 데이터 송신 및 수신 장치들
KR101514963B1 (ko) * 2008-12-30 2015-05-11 주식회사 동부하이텍 데이터 수신 장치 및 방법
CN105446212B (zh) * 2015-11-20 2018-02-02 珠海格力智能装备技术研究院有限公司 一种伺服驱动器的控制方法及装置
CN109036240B (zh) * 2017-06-09 2022-01-04 京东方科技集团股份有限公司 数据传输方法、时序控制器、源极驱动芯片和显示装置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6316966B1 (en) * 1999-07-16 2001-11-13 Conexant Systems, Inc. Apparatus and method for servo-controlled self-centering phase detector
US6542274B1 (en) * 1999-10-29 2003-04-01 Sprint Communications Company, LP Method and apparatus for recovering an optical clock signal
KR100583631B1 (ko) * 2005-09-23 2006-05-26 주식회사 아나패스 클록 신호가 임베딩된 멀티 레벨 시그널링을 사용하는디스플레이, 타이밍 제어부 및 컬럼 구동 집적회로
WO2007108574A1 (en) * 2006-03-23 2007-09-27 Anapass Inc. Display, timing controller and data driver for transmitting serialized multi-level data signal
KR100661828B1 (ko) * 2006-03-23 2006-12-27 주식회사 아나패스 직렬화된 멀티레벨 데이터 신호를 전달하기 위한디스플레이, 타이밍 제어부 및 데이터 구동부
KR100986041B1 (ko) * 2008-10-20 2010-10-07 주식회사 실리콘웍스 클럭 신호가 임베딩된 단일 레벨 신호 전송을 이용한 디스플레이 구동 시스템

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013118146A2 (en) * 2012-02-06 2013-08-15 Nishil Thomas Koshy A new scheme for system level communication and validation of electrical signals
WO2013118146A3 (en) * 2012-02-06 2013-10-24 Nishil Thomas Koshy System for system level communication and validation of electrical signals
KR20190056723A (ko) * 2017-11-17 2019-05-27 삼성전자주식회사 공통 모드 추출기를 포함하는 메모리 장치

Also Published As

Publication number Publication date
US7876130B2 (en) 2011-01-25
TW201031165A (en) 2010-08-16
US20100166129A1 (en) 2010-07-01
CN101794563A (zh) 2010-08-04

Similar Documents

Publication Publication Date Title
JP5700706B2 (ja) 液晶表示装置及びその駆動方法
KR100928516B1 (ko) 디스플레이
US8947412B2 (en) Display driving system using transmission of single-level embedded with clock signal
US9934712B2 (en) Display, timing controller and column driver integrated circuit using clock embedded multi-level signaling
CN101273395B (zh) 显示器、列驱动集成电路、和多电平检测器,以及多电平检测方法
KR100928515B1 (ko) 데이터 수신 장치
US8156365B2 (en) Data reception apparatus
KR101891710B1 (ko) 클럭 임베디드 인터페이스 장치 및 이를 이용한 영상 표시장치
KR20100078605A (ko) 데이터 송신 및 수신 장치들
KR20150125145A (ko) 표시장치
KR20150077811A (ko) 표시장치와 그 구동 방법
US9054939B2 (en) Method of processing data and a display apparatus performing the method
KR100653159B1 (ko) 클록 신호가 임베딩된 멀티 레벨 시그널링을 사용하는디스플레이, 타이밍 제어부 및 컬럼 구동 집적회로
KR100653158B1 (ko) 클록 신호가 임베딩된 멀티 레벨 시그널링을 사용하는디스플레이, 타이밍 제어부 및 컬럼 구동 집적회로
KR20100078604A (ko) 데이터 송신 및 수신 장치들
US10593288B2 (en) Apparatus of transmitting and receiving signal, source driver of receiving status information signal, and display device having the source driver
US8253715B2 (en) Source driver and liquid crystal display device having the same
KR100932139B1 (ko) 데이터 수신 장치
KR100932138B1 (ko) 데이터 송신 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application