CN109036240B - 数据传输方法、时序控制器、源极驱动芯片和显示装置 - Google Patents

数据传输方法、时序控制器、源极驱动芯片和显示装置 Download PDF

Info

Publication number
CN109036240B
CN109036240B CN201710434614.4A CN201710434614A CN109036240B CN 109036240 B CN109036240 B CN 109036240B CN 201710434614 A CN201710434614 A CN 201710434614A CN 109036240 B CN109036240 B CN 109036240B
Authority
CN
China
Prior art keywords
data
idle
idle data
signal
random
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710434614.4A
Other languages
English (en)
Other versions
CN109036240A (zh
Inventor
段欣
朱昊
王洁琼
陈明
邵喜斌
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Beijing BOE Display Technology Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Beijing BOE Display Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Beijing BOE Display Technology Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201710434614.4A priority Critical patent/CN109036240B/zh
Priority to US16/619,535 priority patent/US11270614B2/en
Priority to PCT/CN2018/089764 priority patent/WO2018223924A1/zh
Priority to EP18812853.2A priority patent/EP3637408A4/en
Publication of CN109036240A publication Critical patent/CN109036240A/zh
Application granted granted Critical
Publication of CN109036240B publication Critical patent/CN109036240B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/003—Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G09G5/006—Details of the interface to the display terminal
    • G09G5/008—Clock recovery
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
    • G06F1/12—Synchronisation of different clock signals provided by a plurality of clock generators
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2092—Details of a display terminals using a flat panel, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G09G3/2096—Details of the interface to the display terminal specific for a flat panel
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/003—Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G09G5/006—Details of the interface to the display terminal
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/18—Timing circuits for raster scan displays
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03828—Arrangements for spectral shaping; Arrangements for providing signals with specified spectral properties
    • H04L25/03866—Arrangements for spectral shaping; Arrangements for providing signals with specified spectral properties using scrambling
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/04—Speed or phase control by synchronisation signals
    • H04L7/10—Arrangements for initial synchronisation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
    • H04L9/08—Key distribution or management, e.g. generation, sharing or updating, of cryptographic keys or passwords
    • H04L9/0861—Generation of secret information including derivation or calculation of cryptographic keys or passwords
    • H04L9/0869—Generation of secret information including derivation or calculation of cryptographic keys or passwords involving random numbers or seeds
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/06—Handling electromagnetic interferences [EMI], covering emitted as well as received electromagnetic radiation
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2370/00—Aspects of data communication
    • G09G2370/08—Details of image data interface between the display device controller and the data line driver circuit

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Power Engineering (AREA)
  • Multimedia (AREA)
  • Computer Security & Cryptography (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • General Engineering & Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

本发明公开一种数据传输方法、时序控制器、源极驱动芯片和显示装置，属于数据传输领域。该方法包括：时序控制器生成空闲信号，空闲信号为具有时钟沿的随机信号，时序控制器向第一源极驱动芯片发送空闲信号，第一源极驱动芯片根据空闲信号，判断第一源极驱动芯片的时钟信号与时序控制器的时钟信号是否同步。本发明解决了显示装置的抗EMI能力较差的问题，提高了显示装置的抗EMI能力。本发明用于数据传输。

Description

数据传输方法、时序控制器、源极驱动芯片和显示装置
技术领域
本发明涉及数据传输领域，特别涉及一种数据传输方法、时序控制器、源极驱动芯片和显示装置。
背景技术
显示装置通常包括显示面板以及用于驱动显示面板的面板驱动电路，面板驱动电路包括时序控制器(英文：Timing Controller；简称：Tcon)、栅极驱动电路和源极驱动电路。其中，栅极驱动电路包括多个栅极驱动芯片，源极驱动电路包括多个源极驱动(英文：Source Driver)芯片。
面板驱动电路通常采用点对点的接口传输方式来进行数据信号传输，在点对点的接口传输方式中，时序控制器通过多根数据传输线与多个源极驱动芯片连接，每个源极驱动芯片对应一根数据传输线，时序控制器可以通过数据传输线向相应的源极驱动芯片传输数据信号，该数据信号通常包括显示信号、时钟信号和空闲信号，时钟信号通常内嵌在显示信号中，空闲信号通常为固定频率的时钟信号，源极驱动芯片接收到该数据信号后，可以根据该数据信号的特征还原出时钟信号，根据还原出的时钟信号对显示信号进行采样并基于采样结果显示图像，源极驱动芯片还可以根据空闲信号判断还原出时钟信号与源极驱动芯片内部的时钟信号是否同步。其中，显示信号用于承载显示数据，该显示数据用于进行图像显示。
但是，固定频率的时钟信号的能量会集中在某一个频率点上形成能量尖峰，该能量尖峰会形成较大的电磁辐射，影响显示装置的电磁干扰(英文：Electro-MagneticInterference；简称：EMI)特性，因此，显示装置的抗EMI能力较差。
发明内容
为了解决显示装置的抗EMI能力较差的问题，本发明提供一种数据传输方法、时序控制器、源极驱动芯片和显示装置。所述技术方案如下：
第一方面，提供一种数据传输方法，用于时序控制器，所述时序控制器与多个源极驱动芯片连接，所述方法包括：
生成空闲信号，所述空闲信号为具有时钟沿的随机信号；
向第一源极驱动芯片发送所述空闲信号，所述第一源极驱动芯片为所述多个源极驱动芯片中的任一源极驱动芯片。
可选地，所述空闲信号承载有按照时间顺序依次排列的至少两个空闲数据，所述至少两个空闲数据中任意相邻的两个空闲数据之间具有时钟沿，且每个所述空闲数据为随机数据。
可选地，所述生成空闲信号，包括：
获取原始空闲数据，所述原始空闲数据是所述时序控制器与所述第一源极驱动芯片预先约定的；
对所述原始空闲数据进行伪随机处理，得到随机空闲数据；
对所述随机空闲数据进行编码，得到第一空闲数据，所述第一空闲数据为所述至少两个空闲数据中的任一空闲数据；
根据所述至少两个空闲数据生成所述空闲信号。
可选地，所述对所述原始空闲数据进行伪随机处理，包括：
生成伪随机序列；
采用所述伪随机序列对所述原始空闲数据进行加扰。
可选地，所述生成伪随机序列，包括：通过线性移位寄存器生成所述伪随机序列。
可选地，所述伪随机序列的比特位数与所述原始空闲数据的比特位数相等，所述采用所述伪随机序列对所述原始空闲数据进行加扰，包括：对所述伪随机序列和所述原始空闲数据进行异或处理。
可选地，所述随机空闲数据为8比特数据，所述第一空闲数据为10比特数据，所述对所述随机空闲数据进行编码，得到第一空闲数据，包括：
采用8B/10B编码方式对所述随机空闲数据进行编码，得到第一空闲数据。
可选地，所述采用8B/10B编码方式对所述随机空闲数据进行编码，得到第一空闲数据，包括：
根据预设的8B/9B编码映射关系，对所述随机空闲数据进行编码，得到编码随机空闲数据，所述编码随机空闲数据为9比特数据；
对所述编码随机空闲数据进行时钟翻转位处理，得到所述第一空闲数据。
可选地，所述原始空闲数据为二进制数据：00000000。
可选地，所述向第一源极驱动芯片发送所述空闲信号，包括：
向所述第一源极驱动芯片发送数据信号，所述数据信号包括显示信号、时钟信号和所述空闲信号，所述时钟信号内嵌在所述显示信号中。
第二方面，提供一种数据传输方法，用于第一源极驱动芯片，所述第一源极驱动芯片为多个源极驱动芯片中的任一源极驱动芯片，所述多个源极驱动芯片与时序控制器连接，所述方法包括：
接收所述时序控制器发送的空闲信号，所述空闲信号为具有时钟沿的随机信号；
根据所述空闲信号，判断所述第一源极驱动芯片的时钟信号与所述时序控制器的时钟信号是否同步。
可选地，所述根据所述空闲信号，判断所述第一源极驱动芯片的时钟信号与所述时序控制器的时钟信号是否同步，包括：
获取所述空闲信号的时钟沿；
根据所述空闲信号的时钟沿，判断所述第一源极驱动芯片的时钟信号与所述时序控制器的时钟信号是否同步。
可选地，所述空闲信号承载有按照时间顺序依次排列的至少两个空闲数据，所述至少两个空闲数据中任意相邻的两个空闲数据之间具有时钟沿，且每个所述空闲数据为随机数据。
可选地，第一空闲数据是所述时序控制器对原始空闲数据进行加扰得到随机空闲数据后，对所述随机空闲数据进行编码得到的，所述第一空闲数据为所述至少两个空闲数据中的任一空闲数据，在所述接收时序控制器发送的空闲信号之后，所述方法还包括：
对所述第一空闲数据进行解码，得到解码后的空闲数据；
对所述解码后的空闲数据进行解扰，得到解扰后的空闲数据；
根据所述解扰后的空闲数据，判断信号传输过程是否存在错误。
可选地，所述原始空闲数据是所述时序控制器与所述第一源极驱动芯片预先约定的，所述根据所述解扰后的空闲数据，判断信号传输过程是否存在错误，包括：
判断所述解扰后的空闲数据与所述原始空闲数据是否相同；
若所述解扰后的空闲数据与所述原始空闲数据相同，则确定信号传输过程不存在错误；
若所述解扰后的空闲数据与所述原始空闲数据不相同，则确定信号传输过程存在错误。
可选地，所述原始空闲数据为二进制数据：00000000。
可选地，所述接收所述时序控制器发送的空闲信号，包括：
接收所述时序控制器发送的数据信号，所述数据信号包括显示信号、时钟信号和所述空闲信号，所述时钟信号内嵌在所述显示信号中。
第三方面，提供一种时序控制器，所述时序控制器与多个源极驱动芯片连接，所述时序控制器包括：
生成模块，用于生成空闲信号，所述空闲信号为具有时钟沿的随机信号；
发送模块，用于向第一源极驱动芯片发送所述空闲信号，所述第一源极驱动芯片为所述多个源极驱动芯片中的任一源极驱动芯片。
可选地，所述空闲信号承载有按照时间顺序依次排列的至少两个空闲数据，所述至少两个空闲数据中任意相邻的两个空闲数据之间具有时钟沿，且每个所述空闲数据为随机数据。
可选地，所述生成模块，包括：
获取单元，用于获取原始空闲数据，所述原始空闲数据是所述时序控制器与所述第一源极驱动芯片预先约定的；
处理单元，用于对所述原始空闲数据进行伪随机处理，得到随机空闲数据；
编码单元，用于对所述随机空闲数据进行编码，得到第一空闲数据，所述第一空闲数据为所述至少两个空闲数据中的任一空闲数据；
生成单元，用于根据所述至少两个空闲数据生成所述空闲信号。
可选地，所述处理单元，用于：生成伪随机序列；采用所述伪随机序列对所述原始空闲数据进行加扰。
可选地，所述处理单元，用于通过线性移位寄存器生成所述伪随机序列。
可选地，所述伪随机序列的比特位数与所述原始空闲数据的比特位数相等，所述处理单元，用于对所述伪随机序列和所述原始空闲数据进行异或处理。
可选地，所述随机空闲数据为8比特数据，所述第一空闲数据为10比特数据，所述编码单元，用于采用8B/10B编码方式对所述随机空闲数据进行编码，得到第一空闲数据。
可选地，所述编码单元，用于：
根据预设的8B/9B编码映射关系，对所述随机空闲数据进行编码，得到编码随机空闲数据，所述编码随机空闲数据为9比特数据；
对所述编码随机空闲数据进行时钟翻转位处理，得到所述第一空闲数据。
可选地，所述原始空闲数据为二进制数据：00000000。
可选地，所述发送模块，用于向所述第一源极驱动芯片发送数据信号，所述数据信号包括显示信号、时钟信号和所述空闲信号，所述时钟信号内嵌在所述显示信号中。
第四方面，提供一种第一源极驱动芯片，所述第一源极驱动芯片为多个源极驱动芯片中的任一源极驱动芯片，所述多个源极驱动芯片与时序控制器连接，所述第一源极驱动芯片包括：
接收模块，用于接收所述时序控制器发送的空闲信号，所述空闲信号为具有时钟沿的随机信号；
同步判断模块，用于根据所述空闲信号，判断所述第一源极驱动芯片的时钟信号与所述时序控制器的时钟信号是否同步。
可选地，所述同步判断模块，用于：
获取所述空闲信号的时钟沿；
根据所述空闲信号的时钟沿，判断所述第一源极驱动芯片的时钟信号与所述时序控制器的时钟信号是否同步。
可选地，所述空闲信号承载有按照时间顺序依次排列的至少两个空闲数据，所述至少两个空闲数据中任意相邻的两个空闲数据之间具有时钟沿，且每个所述空闲数据为随机数据。
可选地，第一空闲数据是所述时序控制器对原始空闲数据进行加扰得到随机空闲数据后，对所述随机空闲数据进行编码得到的，所述第一空闲数据为所述至少两个空闲数据中的任一空闲数据，所述第一源极驱动芯片还包括：
解码模块，用于对所述第一空闲数据进行解码，得到解码后的空闲数据；
解扰模块，用于对所述解码后的空闲数据进行解扰，得到解扰后的空闲数据；
传输判断模块，用于根据所述解扰后的空闲数据，判断信号传输过程是否存在错误。
可选地，所述原始空闲数据是所述时序控制器与所述第一源极驱动芯片预先约定的，所述传输判断模块，用于：
判断所述解扰后的空闲数据与所述原始空闲数据是否相同；
若所述解扰后的空闲数据与所述原始空闲数据相同，则确定信号传输过程不存在错误；
若所述解扰后的空闲数据与所述原始空闲数据不相同，则确定信号传输过程存在错误。
可选地，所述原始空闲数据为二进制数据：00000000。
可选地，所述接收模块，用于接收所述时序控制器发送的数据信号，所述数据信号包括显示信号、时钟信号和所述空闲信号，所述时钟信号内嵌在所述显示信号中。
第五方面，提供一种显示装置，所述显示装置包括：第三方面所述的时序控制器和第四方面所述的第一源极驱动芯片。
本发明提供的技术方案带来的有益效果是：
本发明提供的数据传输方法、时序控制器、源极驱动芯片和显示装置，由于空闲信号为随机信号，因此空闲信号不会形成能量尖峰，且由于空闲信号具有时钟沿，因此第一源极驱动芯片可以根据空闲信号判断时钟是否同步，解决了由于空闲信号容易形成能量尖峰导致的显示装置的抗EMI能力较差的问题，提高了显示装置的抗EMI能力。
应当理解的是，以上的一般描述和后文的细节描述仅是示例性的，并不能限制本发明。
附图说明
为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本发明实施例提供的一种数据传输方法的应用环境示意图；
图2是本发明实施例提供的一种数据传输方法的方法流程图；
图3是本发明实施例提供的另一种数据传输方法的方法流程图；
图4-1是本发明实施例提供的再一种数据传输方法的方法流程图；
图4-2是本发明实施例提供的一种生成空闲信号的方法流程图；
图4-3是本发明实施例提供的一种对随机空闲数据进行编码的方法流程图；
图4-4是本发明实施例提供的一种空闲信号的格式示意图；
图4-5是本发明实施例提供的一种空闲信号的波形图；
图4-6是相关技术提供的一种空闲信号的波形图；
图4-7是本发明实施例提供的一种数据信号的示意图；
图4-8是相关技术提供的一种数据信号的示意图；
图4-9是本发明实施例提供的一种判断第一源极驱动芯片的时钟信号与时序控制器的时钟信号是否同步的方法流程图；
图4-10是本发明实施例提供的一种时钟信号的对比图；
图4-11是本发明实施例提供的一种判断信号传输过程是否存在错误的方法流程图；
图5-1是本发明实施例提供的一种时序控制器的框图；
图5-2是本发明实施例提供的一种生成模块的框图；
图6-1是本发明实施例提供的一种第一源极驱动芯片的框图；
图6-2是本发明实施例提供的另一种第一源极驱动芯片的框图。
此处的附图被并入说明书中并构成本说明书的一部分，示出了符合本发明的实施例，并与说明书一起用于解释本发明的原理。
具体实施方式
为了使本发明的目的、技术方案和优点更加清楚，下面将结合附图对本发明作进一步地详细描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其它实施例，都属于本发明保护的范围。
请参考图1，其示出了本发明实施例提供的一种数据传输方法的应用环境示意图，参见图1，该数据传输方法应用于显示装置(图1中未示出)中，该显示装置包括显示面板(图1中未示出)以及用于驱动显示面板的面板驱动电路(图1中未示出)，面板驱动电路(图1中未示出)包括时序控制器01、栅极驱动电路(图1中未示出)和源极驱动电路。其中，栅极驱动电路包括多个栅极驱动芯片(图1中未示出)，源极驱动电路包括多个源极驱动芯片02。时序控制器01通过多根数据传输线(图1中未标出)与多个源极驱动芯片02连接，每个源极驱动芯片02对应一根数据传输线，时序控制器01可以通过数据传输线向相应的源极驱动芯片02传输数据信号，该数据信号通常包括显示信号、时钟信号和空闲信号。
请参考图2，其示出了本发明实施例提供的一种数据传输方法的方法流程图，该数据传输方法可以用于图1所示实施环境中的时序控制器01中，在图1所示实施环境中，时序控制器01与多个源极驱动芯片02分别连接。参见图2，该方法包括：
步骤201、生成空闲信号，空闲信号为具有时钟沿的随机信号。
步骤202、向第一源极驱动芯片发送空闲信号，第一源极驱动芯片为多个源极驱动芯片中的任一源极驱动芯片。
综上所述，本发明实施例提供的数据传输方法，由于空闲信号为随机信号，因此空闲信号不会形成能量尖峰，且由于空闲信号具有时钟沿，因此第一源极驱动芯片可以根据空闲信号判断时钟是否同步，解决了由于空闲信号容易形成能量尖峰导致的显示装置的抗EMI能力较差的问题，提高了显示装置的抗EMI能力。
可选地，空闲信号承载有按照时间顺序依次排列的至少两个空闲数据，至少两个空闲数据中任意相邻的两个空闲数据之间具有时钟沿，且每个空闲数据为随机数据。
可选地，生成空闲信号，包括：
获取原始空闲数据，原始空闲数据是时序控制器与第一源极驱动芯片预先约定的；
对原始空闲数据进行伪随机处理，得到随机空闲数据；
对随机空闲数据进行编码，得到第一空闲数据，第一空闲数据为至少两个空闲数据中的任一空闲数据；
根据至少两个空闲数据生成空闲信号。
可选地，对原始空闲数据进行伪随机处理，包括：
生成伪随机序列；
采用伪随机序列对原始空闲数据进行加扰。
可选地，生成伪随机序列，包括：通过线性移位寄存器生成伪随机序列。
可选地，伪随机序列的比特位数与原始空闲数据的比特位数相等，采用伪随机序列对原始空闲数据进行加扰，包括：对伪随机序列和原始空闲数据进行异或处理。
可选地，随机空闲数据为8比特数据，第一空闲数据为10比特数据，对随机空闲数据进行编码，得到第一空闲数据，包括：采用8B/10B编码方式对随机空闲数据进行编码，得到第一空闲数据。
可选地，采用8B/10B编码方式对随机空闲数据进行编码，得到第一空闲数据，包括：
根据预设的8B/9B编码映射关系，对随机空闲数据进行编码，得到编码随机空闲数据，编码随机空闲数据为9比特数据；
对编码随机空闲数据进行时钟翻转位处理，得到第一空闲数据。
可选地，原始空闲数据为二进制数据：00000000。
可选地，向第一源极驱动芯片发送空闲信号，包括：向第一源极驱动芯片发送数据信号，数据信号包括显示信号、时钟信号和空闲信号，时钟信号内嵌在显示信号中。
上述所有可选技术方案，可以采用任意结合形成本发明的可选实施例，在此不再一一赘述。
综上所述，本发明实施例提供的数据传输方法，由于空闲信号为随机信号，因此空闲信号不会形成能量尖峰，且由于空闲信号具有时钟沿，因此第一源极驱动芯片可以根据空闲信号判断时钟是否同步，解决了由于空闲信号容易形成能量尖峰导致的显示装置的抗EMI能力较差的问题，提高了显示装置的抗EMI能力。
请参考图3，其示出了本发明实施例提供的另一种数据传输方法的方法流程图，该数据传输方法可以用于第一源极驱动芯片中，该第一源极驱动芯片可以为图1所示实施环境中的任一源极驱动芯片02，且该第一源极驱动芯片与时序控制器01连接。参见图3，该方法包括：
步骤301、接收时序控制器发送的空闲信号，空闲信号为具有时钟沿的随机信号。
步骤302、根据空闲信号，判断第一源极驱动芯片的时钟信号与时序控制器的时钟信号是否同步。
综上所述，本发明实施例提供的数据传输方法，由于空闲信号为随机信号，因此空闲信号不会形成能量尖峰，且由于空闲信号具有时钟沿，因此第一源极驱动芯片可以根据空闲信号判断时钟是否同步，解决了由于空闲信号容易形成能量尖峰导致的显示装置的抗EMI能力较差的问题，提高了显示装置的抗EMI能力。
可选地，根据空闲信号，判断第一源极驱动芯片的时钟信号与时序控制器的时钟信号是否同步，包括：
获取空闲信号的时钟沿；
根据空闲信号的时钟沿，判断第一源极驱动芯片的时钟信号与时序控制器的时钟信号是否同步。
可选地，空闲信号承载有按照时间顺序依次排列的至少两个空闲数据，至少两个空闲数据中任意相邻的两个空闲数据之间具有时钟沿，且每个空闲数据为随机数据。
可选地，第一空闲数据是时序控制器对原始空闲数据进行加扰得到随机空闲数据后，对随机空闲数据进行编码得到的，第一空闲数据为至少两个空闲数据中的任一空闲数据，在接收时序控制器发送的空闲信号之后，该方法还包括：
对第一空闲数据进行解码，得到解码后的空闲数据；
对解码后的空闲数据进行解扰，得到解扰后的空闲数据；
根据解扰后的空闲数据，判断信号传输过程是否存在错误。
可选地，原始空闲数据是时序控制器与第一源极驱动芯片预先约定的，根据解扰后的空闲数据，判断信号传输过程是否存在错误，包括：
判断解扰后的空闲数据与原始空闲数据是否相同；
若解扰后的空闲数据与原始空闲数据相同，则确定信号传输过程不存在错误；
若解扰后的空闲数据与原始空闲数据不相同，则确定信号传输过程存在错误。
可选地，原始空闲数据为二进制数据：00000000。
可选地，接收时序控制器发送的空闲信号，包括：接收时序控制器发送的数据信号，数据信号包括显示信号、时钟信号和空闲信号，时钟信号内嵌在显示信号中。
上述所有可选技术方案，可以采用任意结合形成本发明的可选实施例，在此不再一一赘述。
综上所述，本发明实施例提供的数据传输方法，由于空闲信号为随机信号，因此空闲信号不会形成能量尖峰，且由于空闲信号具有时钟沿，因此第一源极驱动芯片可以根据空闲信号判断时钟是否同步，解决了由于空闲信号容易形成能量尖峰导致的显示装置的抗EMI能力较差的问题，提高了显示装置的抗EMI能力。
请参考图4-1，其示出了本发明实施例提供的再一种数据传输方法的方法流程图，该数据传输方法可以用于图1所示实施环境中。参见图4-1，该方法包括：
步骤401、时序控制器生成空闲信号，空闲信号为具有时钟沿的随机信号。
其中，空闲信号承载有按照时间顺序依次排列的至少两个空闲(英文：idle)数据，至少两个空闲数据中任意相邻的两个空闲数据之间具有时钟沿，且每个空闲数据为随机数据。请参考图4-2，其示出了本发明实施例提供的一种生成空闲信号的方法流程图，参见图4-2，该方法包括：
子步骤4011、时序控制器获取原始空闲数据，原始空闲数据是时序控制器与第一源极驱动芯片预先约定的。
其中，原始空闲数据可以为8比特数据，具体可以为二进制数据00000000，时序控制器可以与第一源极驱动芯片预先约定该原始空闲数据，并对该原始空闲数据进行存储，在需要生成空闲信号时，时序控制器可以读取自身存储的原始空闲数据，以实现对原始空闲数据的获取。需要说明的是，本发明实施例中，数据的比特位是按照从低位到高位的顺序排列的，例如，数据10000010的排列顺序为从右到左，也即是其第一位数据为0，末位数据为1，“1000”为其高4位，“0010”为其低四位。
本发明实施例中，在时序控制器获取原始空闲数据之前，时序控制器可以与第一源极驱动芯片交互来约定原始空闲数据，约定过程例如但不限于：时序控制器向第一源极驱动芯片发送携带原始空闲数据的约定指令，第一源极驱动芯片接收到该约定指令后，若第一源极驱动芯片同意采用约定指令携带的原始空闲数据生成空闲信号，则第一源极驱动芯片向时序控制器发送携带第一指示信息的响应指令，该第一指示信息用于指示第一源极驱动芯片同意采用约定指令携带的原始空闲数据生成空闲信号，从而约定成功；若第一源极驱动芯片不同意采用约定指令携带的原始空闲数据生成空闲信号，则第一源极驱动芯片向时序控制器发送携带第二指示信息的响应指令，该第二指示信息用于指示第一源极驱动芯片不同意采用约定指令携带的原始空闲数据生成空闲信号，从而约定失败，或者，若第一源极驱动芯片不同意采用约定指令携带的原始空闲数据生成空闲信号，第一源极驱动芯片也可以不向时序控制器发送响应指令，此时，时序控制器和第一源极驱动芯片可以预先约定接收响应指令的预设时长，若时序控制器在发出约定指令之后的预设时长内未接收到第一源极驱动芯片发送的响应指令，则时序控制器可以确定第一源极驱动芯片不同意采用约定指令携带的的原始空闲数据生成空闲信号，并确定约定失败。
需要说明的是，本发明实施例中，原始空闲数据为二进制数据00000000仅仅是示例性的，实际应用中，原始空闲数据还可以为二进制数据11111111，或者，原始空闲数据还可以为由0和1组成的任意二进制数据，本发明实施例对此不作限定，本发明实施例将原始空闲数据设置为二进制数据00000000，由于该二进制数据00000000不具有翻转沿，因此可以便于时序控制器和第一源极驱动芯片对原始空闲数据处理。在本发明实施例中，第一源极驱动芯片可以为图1中的任一源极驱动芯片02，时序控制器与不同的源极驱动芯片约定的原始空闲数据可以相同或不同，本发明实施例对此不作限定。
子步骤4012、时序控制器对原始空闲数据进行伪随机处理，得到随机空闲数据。
具体地，时序控制器可以先生成伪随机序列，然后采用伪随机序列对原始空闲数据进行加扰，以实现对原始空闲数据进行伪随机处理。可选地，时序控制器可以通过线性移位寄存器生成伪随机序列，该伪随机序列的比特位数可以与原始空闲数据的比特位数相等，在本发明实施例中，由于原始空闲数据的比特位数为8，因此该伪随机序列的比特位数也为8，也即是，该伪随机序列为8比特数据，时序控制器可以对伪随机序列和原始空闲数据进行异或处理，以实现对原始空闲数据进行加扰。
在本发明实施例中，线性移位寄存器具有一个初始数据，将该初始数据输入到线性移位寄存器中之后，线性移位寄存器通过内部运算可以输出一个伪随机序列。其中，线性移位寄存器在复位之后，可以基于初始数据生成一个伪随机序列，之后，线性移位寄存器可以以上一次输出的伪随机序列作为输入来生成新的伪随机序列，依次类推。实际应用中，每经过一个时钟，线性移位寄存器可以基于前一时钟输出的伪随机序列输出一个新的伪随机序列。其中，线性移位寄存器基于输入的伪随机序列生成新的伪随机序列的具体实现过程可以参考相关技术，本发明实施例对此不作限定，在本发明实施例中，假设通过线性移位寄存器生成的伪随机序列为10001101，则时序控制器对原始空闲数据00000000和伪随机序列10001101进行异或处理可以得到随机空闲数据10001101，该随机空闲数据也为8比特数据。
本发明实施例中，通过线性移位寄存器生成伪随机序列，并根据伪随机序列对原始空闲数据进行加扰，可以将完全相同的原始空闲数据打散，使其具备一定的随机性，这样一来，在后续的信号传输的过程中，信号能量可以以随机性的方式分散到所有的频率点，从而避免形成能量尖峰。
子步骤4013、时序控制器对随机空闲数据进行编码，得到第一空闲数据，第一空闲数据为至少两个空闲数据中的任一空闲数据。
在本发明实施例中，随机空闲数据为8比特数据，第一空闲数据可以为10比特数据，时序控制器可以采用8B/10B编码(即将8比特数据编码为10比特数据)方式对随机空闲数据进行编码，得到第一空闲数据。示例地，请参考图4-3，其示出了本发明实施例提供的一种对随机空闲数据进行编码的方法流程图，参见图4-3，该方法包括：
子步骤40131、根据预设的8B/9B编码映射关系，对随机空闲数据进行编码，得到编码随机空闲数据，编码随机空闲数据为9比特数据。
在本发明实施例中，时序控制器可以存储预设的8B/9B编码(即将8比特数据编码为9比特数据)映射关系，时序控制器可以根据8B/9B编码映射关系对随机空闲数据(8比特数据)进行编码得到编码随机空闲数据，该编码随机空闲数据为9比特数据。其中，时序控制器存储的8B/9B编码映射关系可以如下所示：
enc[0]＝d[3]；
enc[1]＝(～d[2]&d[1])|(d[2]&d[1]&～d[3])|(～d[2]&～d[0])；
enc[2]＝(d[2]&～d[1])|(d[2]&d[1]&～d[3])|(～d[2]&d[0])；
enc[3]＝d[5]；
enc[4]＝d[6]；
enc[5]＝(～d[2]&～d[1]&～d[4])|(d[2]&～d[0])|(d[1]&～d[0])；
enc[6]＝(～d[2]&～d[1]&～d[4])|(d[2]&d[0])|(d[1]&d[0])；
enc[7]＝d[4]；
enc[8]＝d[7]；
其中，enc[i]为9比特数据中的第i+1位数据，8≥i≥0，且i为整数；d[j]为8比特数据中的第j+1位数据，7≥j≥0，且j为整数；～表示执行取反操作、&表示执行与操作，|表示执行或操作。其中，取反操作表示对二进制数执行取反操作，例如，对二进制数1执行取反操作的结果为0，对二进制数0执行取反操作的结果为1；执行与操作表示对两个二进制数执行与操作，其规则为当两个二进制数都为1时执行与操作的结果为真，其他情况下执行与操作的结果都为假，其中真为1，假为0，则1&1＝1，1&0＝0，0&1＝0，0&0＝0；执行或操作表示对两个二进制数执行或操作，其规则为当两个二进制数中至少有一个二进制数为1时执行或操作的结果为真，其中，真为1，假为0，则1|1＝1，1|0＝1，0|1＝1，0|0＝0。
示例地，以根据上述8B/9B编码映射关系对随机空闲数据10001101进行编码为例，其中，该随机空闲数据10001101的第一位数据到第八位数据依次为1、0、1、1、0、0、0、1，则根据上述8B/9B编码映射关系对随机空闲数据10001101进行编码可以得到编码随机空闲数据，该编码随机空闲数据为9比特数据：101000100，其中，在该编码随机空闲数据中：
第一位数据enc[0]＝d[3]＝1；
第二位数据enc[1]＝(～d[2]&d[1])|(d[2]&d[1]&～d[3])|(～d[2]&～d[0])＝(～1&0)|(1&0&～1)|(～1&～1)＝(0&0)|(1&0&0)|(0&0)＝0|0|0＝0；
第三位数据enc[2]＝(d[2]&～d[1])|(d[2]&d[1]&～d[3])|(～d[2]&d[0])＝(1&～0)|(1&0&～1)|(～1&1)＝(1&1)|(1&0&0)|(0&1)＝1|0|0＝1；
第四位数据enc[3]＝d[5]＝0；
第五位数据enc[4]＝d[6]＝0；
第六位数据enc[5]＝(～d[2]&～d[1]&～d[4])|(d[2]&～d[0])|(d[1]&～d[0])＝(～1&～0&～0)|(1&～1)|(0&～1)＝(0&1&1)|(1&0)|(0&0)＝0|0|0＝0；
第七位数据enc[6]＝(～d[2]&～d[1]&～d[4])|(d[2]&d[0])|(d[1]&d[0])＝(～1&～0&～0)|(1&1)|(0&1)＝(0&1&1)|(1&1)|(0&1)＝0|1|0＝1；
第八位数据enc[7]＝d[4]＝0；
第九位数据enc[8]＝d[7]＝1。
子步骤40132、对编码随机空闲数据进行时钟翻转位处理，得到第一空闲数据。
时序控制器可以对编码随机空闲数据进行时钟翻转位处理得到第一空闲数据，该第一空闲数据为10比特数据，具体地，时序控制器可以在编码随机空闲数据后添加第十位数据，使得第一空闲数据具有时钟翻转位，该第十位数据可以用于指示该第一空闲数据的前九位数据是否经过编码按位取反，以便于后续能够对该第一空闲数据正确解码。其中，该第十位数据可以为0或1，当第一空闲数据的第十位数据为1时，该第十位数据指示第一空闲数据的前九位数据经过编码按位取反，当第一空闲数据的第十位数据为0时，该第十位数据指示第一空闲数据的前九位数据未经过编码按位取反。
本发明实施例中，在传输时间上，空闲数据通常位于显示数据之后，因此，在对编码随机空闲数据进行时钟翻转位处理时，时序控制器已经对位于该编码随机空闲数据之前的显示数据进行了编码，也即是，该编码随机空闲数据之前至少存在一个已完成编码的数据(显示数据或空闲数据)，由于数据传输过程是采用8B/10B编码方式编码的，因此该已完成编码的数据通常是10比特数据。在本发明实施例中，时序控制器可以根据编码随机空闲数据的第一位数据与目标数据的第十位数据是否相同，来确定是否需要对编码随机空闲数据进行编码按位取反，进而确定需要添加的第十位数据的具体取值。其中，目标数据为位于编码随机空闲数据之前且与编码随机空闲数据相邻的数据，该目标数据可以为显示数据，也可以为空闲数据。
具体地，时序控制器可以检测该编码随机空闲数据的第一位数据与目标数据的第十位数据是否相同，当编码随机空闲数据的第一位数据与目标数据的第十位数据相同时，为了使第一空闲数据与目标数据之间具有时钟沿，时序控制器可以对编码随机空闲数据进行编码按位取反，并在编码随机空闲数据后添加第十位数据得到第一空闲数据，此时，该第十位数据的取值为1，用于指示第一空闲数据的前九位数据经过编码按位取反；当编码随机空闲数据的第一位数据与目标数据的第十位数据不相同时，第一空闲数据与目标数据之间具有时钟沿，时序控制器无需对编码随机空闲数据进行编码按位取反，因此，时序控制器直接在编码随机空闲数据后添加第十位数据得到第一空闲数据，此时，该第十位数据的取值为0，用于指示第一空闲数据的前九位数据未经过编码按位取反。
示例地，编码随机空闲数据为101000101，假设目标数据为0101000100，则由于该编码随机空闲数据的第一位数据为1，目标数据的第十位数据为0，因此编码随机空闲数据的第一位数据与目标数据的第十位数据不同，则时序控制器直接在编码随机空闲数据101000101后添加第十位数据0，得到第一空闲数据0101000101；再示例地，编码随机空闲数据为101000101，假设目标数据为1100100100，则由于该编码随机空闲数据的第一位数据为1，目标数据的第十位数据为1，因此编码随机空闲数据的第一位数据与目标数据的第十位数据相同，则时序控制器对编码随机空闲数据101000101进行编码按位取反得到010111010，然后在010111010后添加第十位数据1，得到第一空闲数据1010111010。
需要说明的是，本发明实施例通过对编码随机空闲数据进行时钟翻转位处理，可以保证任意相邻的两个空闲数据之间具有时钟沿，从而便于第一源极驱动芯片判断时钟同步性，且能够保证解码的准确性。
子步骤4014、时序控制器根据至少两个空闲数据生成空闲信号。
时序控制器空闲数据后，可以根据至少两个空闲数据生成空闲信号。可选地，时序控制器按照至少两个空闲数据的传输时间的先后顺序，将该至少两个空闲数据承载在空闲信号上。
示例地，如图4-4所示，其示出了本发明实施例提的一种空闲信号的格式示意图，参见图4-4，空闲信号上承载有多个空闲数据IDLE，每个空闲数据IDLE可以采用上述子步骤4011至子步骤4013的方法生成。进一步地，如图4-5所示，其示出了本发明实施例提供的一种空闲信号的波形图，参见图4-5，空闲信号承载的每个空闲数据IDLE都为随机数据，且任意相邻的两个空闲数据IDLE之间具有时钟沿。示例地，请参考图4-6，其示出了相关技术提供的一种空闲信号的波形图，参见图4-6，该空闲信号可以为固定频率的时钟信号，容易形成能量尖峰，该能量尖峰会形成较大的电磁辐射，因此该空闲信号的传输过程容易影响显示装置的EMI特性；但是图4-5所示的空闲信号是随机信号，不容易形成能量尖峰，其电磁辐射较小，其传输过程不容易影响显示装置的EMI特性。在此需要说明的是，图4-5所示的空闲数据IDLE仅仅是示例性的，根据上述描述可知，每个空闲数据IDLE实际包括10个比特位，且每个空闲数据IDLE还可以为其他随机数据，本发明实施例对此不作限定。
步骤402、时序控制器向第一源极驱动芯片发送空闲信号。
时序控制器生成空闲信号后，可以向第一源极驱动芯片发送空闲信号。例如，时序控制器向第一源极驱动芯片发送如图4-5所示的空闲信号。在本发明实施例中，每一帧图像的数据可以包括显示数据、时钟数据和空闲数据，显示数据承载在显示信号上，时钟数据承载在时钟信号上，空闲数据承载在空闲信号上，且显示数据用于图像显示，时钟数据用于时钟还原，空闲数据可以用于判断时钟是否同步，由此可知，对于要显示的每一帧图像，时序控制器需要向第一源极驱动芯片发送显示信号、时钟信号和空闲信号，因此，在该步骤402中时序控制器可以向第一源极驱动芯片发送数据信号，该数据信号包括显示信号、时钟信号和空闲信号，且时钟信号内嵌在显示信号中。可选地，时序控制器与第一源极驱动芯片通过数据传输线连接，时序控制器可以通过数据传输线向第一源极驱动芯片发送数据信号。
示例地，请参考图4-7，其示出了本发明实施例提供的一种数据信号的格式示意图，参见图4-7，数据信号包括显示信号、时钟信号和空闲信号，显示信号承载有显示数据DATA，时钟信号内嵌在显示信号中(也即是时钟数据内嵌在显示数据DATA中)，空闲信号承载有空闲数据IDLE，每一帧图像对应的时间可以包括空闲时间Tblank，空闲数据IDLE在空闲时间Tblank内传输，该空闲数据IDLE可以为图4-5所示的空闲数据；示例地，请参考图4-8，其示出了相关技术提供的一种数据信号的格式示意图，参见图4-8，数据信号包括显示信号、时钟信号和空闲信号，显示信号承载有显示数据DATA，时钟信号内嵌在显示信号中，空闲信号在空闲时间Tblank内传输，且空闲信号为固定频率的时钟信号。在本发明实施例中，时序控制器可以通过数据传输线向第一源极驱动芯片发送图4-7所示的数据信号，在该图4-7所示的数据信号中，由于空闲信号是随机信号，不容易形成能量尖峰，其电磁辐射较小，其传输过程不容易影响显示装置的EMI特性。
步骤403、第一源极驱动芯片接收时序控制器发送的空闲信号。
第一源极驱动芯片可以接收时序控制器发送的空闲信号。具体地，第一源极驱动芯片接收时序控制器发送的数据信号，该数据信号包括显示信号、时钟信号和空闲信号，时钟信号内嵌在显示信号中。其中，空闲信号为具有时钟沿的随机信号。例如，第一源极驱动芯片接收时序控制器发送的如图4-7所示的数据信号。
步骤404、第一源极驱动芯片根据空闲信号，判断第一源极驱动芯片的时钟信号与时序控制器的时钟信号是否同步。
第一源极驱动芯片接收时序控制器发送的空闲信号后，可以根据该空闲信号判断第一源极驱动芯片的时钟信号与时序控制器的时钟信号是否同步。可选地，由于第一源极驱动芯片接收到的是包括空闲信号的数据信号，因此第一源极驱动芯片可以先从数据信号中确定出空闲信号，然后根据空闲信号判断第一源极驱动芯片的时钟信号与时序控制器的时钟信号是否同步。其中，第一源极驱动芯片从数据信号中确定空闲信号的过程可以参考相关技术，本发明实施例对此不作限定。第一源极驱动芯片根据空闲信号判断第一源极驱动芯片的时钟信号与时序控制器的时钟信号是否同步的方法可以参考图4-9，参见图4-9，该方法包括：
子步骤4041、第一源极驱动芯片获取空闲信号的时钟沿。
第一源极驱动芯片可以获取空闲信号的时钟沿，具体地，由于该空闲信号中包括多个空闲数据，该空闲信号的时钟沿位于相邻的两个空闲数据之间，根据上述步骤401的描述可知，每个空闲数据为10比特数据，且相邻的两个空闲数据之间存在时钟沿，因此第一源极驱动芯片可以以10比特为单位对空闲信号进行抓取，以获取空闲信号的时钟沿，本发明实施例对此不作限定。
子步骤4042、第一源极驱动芯片根据空闲信号的时钟沿，判断第一源极驱动芯片的时钟信号与时序控制器的时钟信号是否同步。
可选地，第一源极驱动芯片可以根据空闲信号的时钟沿，恢复出时钟信号，然后将第一源极驱动芯片的时钟信号与恢复出的时钟信号进行比较，若第一源极驱动芯片的时钟信号与恢复出的时钟信号相同，则第一源极驱动芯片的时钟信号与时序控制器的时钟信号同步，否则第一源极驱动芯片的时钟信号与时序控制器的时钟信号不同步。
示例地，请参考图4-10，其示出了本发明实施例提供的一种恢复出的时钟信号与第一源极驱动芯片的时钟信号的对比图，参见图4-10，其中，时钟信号1为恢复出的时钟信号，时钟信号2为第一源极驱动芯片的时钟信号，第一源极驱动芯片将时钟信号1与时钟信号2进行比较，可以确定时钟信号1与时钟信号2相同，因此，第一源极驱动芯片确定第一源极驱动芯片的时钟信号与时序控制器的时钟信号同步。需要说明的是，本发明实施例是以第一源极驱动芯片的时钟信号与恢复出的时钟信号相同为例进行说明的，当第一源极驱动芯片的时钟信号与恢复出的时钟信号不相同时，第一源极驱动芯片确定第一源极驱动芯片的时钟信号与时序控制器的时钟信号不同步，此时第一源极驱动芯片还可以对时钟信号进行纠错、校准，该过程的具体实现方式可以参考相关技术，本发明实施例在此不再赘述。
步骤405、第一源极驱动芯片根据空闲信号，判断信号传输过程是否存在错误。
第一源极驱动芯片可以根据空闲信号判断信号传输过程是否存在错误。具体实施时，由于空闲信号承载有多个空闲数据，第一源极驱动芯片可以根据第一空闲数据来判断信号传输过程是否存在错误，该第一空闲数据可以为空闲信号承载的多个空闲数据中的任一空闲数据。示例地，请参考图4-11，其示出了本发明实施例提供的一种根据第一空闲数据判断信号传输过程是否存在错误的方法流程图，参见图4-11，该方法包括：
子步骤4051、对第一空闲数据进行解码，得到解码后的空闲数据。
第一源极驱动芯片可以对第一空闲数据进行解码得到解码后的空闲数据。具体地，根据步骤401的描述可知，第一空闲数据为10比特数据，且该第一空闲数据是时序控制器通过对随机空闲数据进行8B/10B编码得到的，因此，第一源极驱动芯片可以对该第一空闲数据进行8B/10B解码得到解码后的空闲数据。具体地，在8B/10B编码中，时序控制器先对随机空闲数据进行8B/9B编码后，再进行时钟翻转位处理得到第一空闲数据，因此，在该步骤4051中，第一源极驱动芯片可以先对第一空闲数据进行去时钟翻转位处理，得到9比特的编码随机空闲数据，然后再对9比特的编码随机空闲数据进行解码得到解码后的空闲数据，该解码后的空闲数据为8比特数据，且该解码后的空闲数据可以为步骤401中的随机空闲数据。其中，第一空闲数据的第十位数据用于指示该第一空闲数据的前九位数据是否经过编码按位取反，且当第一空闲数据的第十位数据为1时，该第一空闲数据的第十位数据指示该第一空闲数据的前九位数据经过编码按位取反，当第一空闲数据的第十位数据为0时，该第一空闲数据的第十位数据指示该第一空闲数据的前九位数据未经过编码按位取反，因此，第一源极驱动芯片对第一空闲数据进行去时钟翻转位处理可以包括：
第一源极驱动芯片检测第一空闲数据的第十位数据，若该第一空闲数据的第十位数据为1，则第一源极驱动芯片确定该第一空闲数据的前九位数据经过编码按位取反，因此第一源极驱动芯片可以去除该第一空闲数据的第十位数据，并对该第一空闲数据的前九位数据按位取反得到9比特的编码随机空闲数据，若该第一空闲数据的第十位数据为0，则第一源极驱动芯片确定该第一空闲数据的前九位数据未经过编码按位取反，因此第一源极驱动芯片可以去除该第一空闲数据的第十位数据，并将该第一空闲数据的前九位数据确定为9比特的编码随机空闲数据。示例地，假设第一空闲数据为1010111010，由于该第一空闲数据的第十位数据为1，因此该第一空闲数据的前九位数据经过编码按位取反，此时第一源极驱动芯片去除该第一空闲数据的第十位数据，并对该第一空闲数据的前九位数据按位取反得到9比特的编码随机空闲数据101000101；再示例地，假设第一空闲数据为0101000101，由于该第一空闲数据的第十位数据为0，因此该第一空闲数据的前九位数据未经过编码按位取反，此时第一源极驱动芯片去除该第一空闲数据的第十位数据并将该第一空闲数据的前九位数据确定为9比特的编码随机空闲数据，该9比特的编码随机空闲数据为101000101。
在本发明实施例中，第一源极驱动芯片可以存储预设的8B/9B解码(即将9比特数据解码为8比特数据)映射关系，第一源极驱动芯片可以根据8B/9B解码映射关系对9比特的编码随机空闲数据进行解码得到解码后的空闲数据，该解码后的空闲数据为8比特数据。其中，第一源极驱动芯片存储的8B/9B解码映射关系可以如下所示：
Dout[7]＝d_code[8]；
Dout[6]＝d_code[4]；
Dout[5]＝d_code[3]；Dout[4]＝d_code[7]；
Dout[3]＝d_code[0]；
Dout[2]＝(d_code[6]^d_code[5])&～(～d_code[2]&d_code[1])；
Dout[1]＝(d_code[6]^d_code[5])&～(d_code[2]&～d_code[1])；
Dout[0]＝(d_code[6]&～d_code[5])|(d_code[6]&d_code[5]&d_code[2])|(～d_code[6]&～d_code[5]&d_code[2])；
其中，d_code[i]为9比特数据中的第i+1位数据，8≥i≥0，且i为整数；Dout[j]为8比特数据中的第j+1位数据，7≥j≥0，且j为整数；^表示执行异或操作、～表示执行取反操作、&表示执行与操作，|表示执行或操作。其中，取反操作、与操作以及或操作的解释可以参考上述步骤401，执行异或操作表示对两个二进制数执行异或操作，其规则为当两个二进制数不相同时执行异或操作的结果为真，其中真为1，假为0，则1^1＝0，1^0＝1，0^1＝1，0^0＝0。
示例地，以根据上述8B/9B解码映射关系对9比特的编码随机空闲数据101000101进行解码为例，其中，该9比特的编码随机空闲数据101000101的第一位数据到第九位数据依次为1、0、1、0、0、0、1、0、1，则根据上述8B/9B解码映射关系对该9比特的编码随机空闲数据101000101进行解码可以得到解码后的空闲数据，该解码后的空闲数据为8比特数据10001101，其中，在该解码后的空闲数据中：
第八位数据Dout[7]＝d_code[8]＝1；
第七位数据Dout[6]＝d_code[4]＝0；
第六位数据Dout[5]＝d_code[3]＝0；
第五位数据Dout[4]＝d_code[7]＝0；
第四位数据Dout[3]＝d_code[0]＝1；
第三位数据Dout[2]＝(d_code[6]^d_code[5])&～(～d_code[2]&d_code[1])＝(1^0)&～(～1&0)＝(1^0)&～(0&0)＝1&～0＝1&1＝1；
第二位数据Dout[1]＝(d_code[6]^d_code[5])&～(d_code[2]&～d_code[1])＝(1^0)&～(1&～0)＝(1^0)&～(1&1)＝1&～1＝1&0＝0；
第一位数据Dout[0]＝(d_code[6]&～d_code[5])|(d_code[6]&d_code[5]&d_code[2])|(～d_code[6]&～d_code[5]&d_code[2])＝(1&～0)|(1&0&1)|(～1&～0&1)＝(1&1)|(1&0&1)|(0&1&1)＝1|0|0＝1。
子步骤4052、对解码后的空闲数据进行解扰，得到解扰后的空闲数据。
第一源极驱动芯片得到解码后的空闲数据后，可以对该解码后的空闲数据进行解扰，得到解扰后的空闲数据。示例地，解码后的空闲数据为10001101，第一源极驱动芯片对该解码后的空闲数据10001101进行解扰。
可选地，第一源极驱动芯片可以先生成伪随机序列，然后采用伪随机序列对解码后的空闲数据进行解扰。其中，第一源极驱动芯片可以通过线性移位寄存器生成伪随机序列，该伪随机序列的比特位数可以与解码后的空闲数据的比特位数相等，由于解码后的空闲数据的比特位数为8，因此该伪随机序列的比特位数也为8，也即是，该伪随机序列为8比特数据，第一源极驱动芯片可以对伪随机序列和解码后的空闲数据进行异或处理，以实现对原始空闲数据进行解扰。
需要说明的是，第一源极驱动芯片中的线性移位寄存器与时序控制器中的线性移位寄存器可以相同，且时序控制器与第一源极驱动芯片中的时钟信号同步，每经过一个时钟，线性移位寄存器可以基于前一时钟输出的伪随机序列输出一个新的伪随机序列，在此基础上，对于同一个空闲数据，第一源极驱动芯片产生的伪随机序列与时序控制器产生的伪随机序列是相同的，因此本发明实施例中的加扰和解扰过程整体来看可以是采用同一个伪随机序列与原始空闲数据进行两次异或处理，这样就可以实现解扰，恢复出原始空闲数据。
子步骤4053、根据解扰后的空闲数据，判断信号传输过程是否存在错误。
第一源极驱动芯片得到解扰后的空闲数据后，可以根据解扰后的空闲数据判断信号传输过程是否存在错误。本发明实施例中，由于原始空闲数据是时序控制器与第一源极驱动芯片预先约定好的，因此，第一源极驱动芯片可以获取与时序控制器约定的原始空闲数据，然后判断解扰后的空闲数据与约定的原始空闲数据是否相同，若解扰后的空闲数据与约定的原始空闲数据相同，则第一源极驱动芯片确定信号传输过程不存在错误，若解扰后的空闲数据与原始空闲数据不相同，则第一源极驱动芯片确定信号传输过程存在错误，第一源极驱动芯片可以以此来判断接收数据的准确性。
示例地，解扰后的空闲数据为00000000，第一源极驱动芯片与时序控制器约定的原始空闲数据为00000000，则第一源极驱动芯片将解扰后的空闲数据与约定的原始空闲数据进行比较可以确定解扰后的空闲数据与约定的原始空闲数据相同，因此第一源极驱动芯片确定信号传输过程不存在错误；再示例地，解扰后的空闲数据为00010010，第一源极驱动芯片与时序控制器约定的原始空闲数据为00000000，则第一源极驱动芯片将解扰后的空闲数据与约定的原始空闲数据进行比较可以确定解扰后的空闲数据与约定的原始空闲数据不相同，因此第一源极驱动芯片确定信号传输过程存在错误，进一步地，第一源极驱动芯片还可以根据解扰后的空闲数据与约定的原始空闲数据不同的比特位数，根据该比特位数确定传输错误率，例如，解扰后的空闲数据00010010与约定的原始空闲数据00000000不同的位数为2，因此，传输错误率可以为2/8＝25％，确定传输错误率之后，第一源极驱动芯片还可以向时序控制器反馈传输错误率以便于时序控制器确定是否需要进行信号重传，或者，第一源极驱动芯片可以根据传输错误率判断是否需要对信号进行校准等，并执行后续的校准操作等等，本发明实施例在此不再赘述。
在常规的点对点接口技术中，需要接收端(源极驱动芯片)进行时钟还原，并需要时刻保证接收端的时钟与发送端(时序控制器)的时钟的频率和相位保持一致(也即是保持时钟同步)，通常的做法是发送端在空闲时间(也称为非显示时间，英文Blanking time)内向接收端传输固定频率的时钟信号，接收端根据此时钟信号，判定自身内部的时钟与接收端的时钟信号，使两者的相位、频率保持一致，并在两者相位、频率不一致时及时纠偏。但是这样进行信号传输的弊端在于：对于显示装置的整体系统而言，在某一时间段(非显示时间)内，发送端与接收端之间的所有数据传输线上传输的都是固定频率的信号，该固定频率的信号的能量会集中在一个频率点上形成能量尖峰，对于显示装置的EMI特性产生影响。本发明实施例中采用特殊处理的空闲信号替代固定频率的时钟信号，在非显示时间内传输该特殊处理的空闲信号，该特殊处理的空闲信号具有时钟沿，接收端可以依照空闲信号的该特征获取发送端的时钟信号，并判断时钟的同步状态，同时该空闲信号为经过伪随机处理的随机信号，能够将信号能量分散从而避免形成能量尖峰，改善显示装置的EMI特性。
本发明实施例中，通过对随机空闲数据进行8B/10B编码，将8比特的随机空闲数据转化为适合信道传输的10比特的空闲数据并进行传输，由于经过8B/10B编码，在随机空闲数据中加入了时钟沿跳变(即包含0/1翻转)，使得空闲信号具备时钟沿的特征，这样一来，接收端能够以此来判断发送端与接收端的时钟信号是否同步；同时，经过编码之后空闲信号的两个相邻的空闲数据之间会形成固定的时钟沿(上升沿或下降沿)，这样接收端能够依据两个相邻的空闲数据之间固定的时钟沿判断发送端和接收端的数据相位是否一致。
综上所述，本发明实施例提供的数据传输方法，由于空闲信号为随机信号，因此空闲信号不会形成能量尖峰，且由于空闲信号具有时钟沿，因此第一源极驱动芯片可以根据空闲信号判断时钟是否同步，解决了由于空闲信号容易形成能量尖峰导致的显示装置的抗EMI能力较差的问题，提高了显示装置的抗EMI能力。
请参考图5-1，其示出了本发明实施例提供的一种时序控制器500的框图，该时序控制器500可以用于执行图2或图4-1所示实施例提供的数据传输方法，参见图5-1，该时序控制器500包括：
生成模块510，用于生成空闲信号，空闲信号为具有时钟沿的随机信号；
发送模块520，用于向第一源极驱动芯片发送空闲信号，第一源极驱动芯片为多个源极驱动芯片中的任一源极驱动芯片。
综上所述，本发明实施例提供的时序控制器，由于空闲信号为随机信号，因此空闲信号不会形成能量尖峰，且由于空闲信号具有时钟沿，因此第一源极驱动芯片可以根据空闲信号判断时钟是否同步，解决了由于空闲信号容易形成能量尖峰导致的显示装置的抗EMI能力较差的问题，提高了显示装置的抗EMI能力。
可选地，空闲信号承载有按照时间顺序依次排列的至少两个空闲数据，至少两个空闲数据中任意相邻的两个空闲数据之间具有时钟沿，且每个空闲数据为随机数据。
可选地，请参考图5-2，其示出了本发明实施例提供的一种生成模块510的框图，参见图5-2，该生成模块510包括：
获取单元511，用于获取原始空闲数据，原始空闲数据是时序控制器与第一源极驱动芯片预先约定的；
处理单元512，用于对原始空闲数据进行伪随机处理，得到随机空闲数据；
编码单元513，用于对随机空闲数据进行编码，得到第一空闲数据，第一空闲数据为至少两个空闲数据中的任一空闲数据；
生成单元514，用于根据至少两个空闲数据生成空闲信号。
可选地，处理单元512，用于：生成伪随机序列；采用伪随机序列对原始空闲数据进行加扰。
可选地，处理单元512，用于通过线性移位寄存器生成伪随机序列。
可选地，伪随机序列的比特位数与原始空闲数据的比特位数相等，处理单元512，用于对伪随机序列和原始空闲数据进行异或处理。
可选地，随机空闲数据为8比特数据，第一空闲数据为10比特数据，编码单元513，用于采用8B/10B编码方式对随机空闲数据进行编码，得到第一空闲数据。
可选地，编码单元513，用于：
根据预设的8B/9B编码映射关系，对随机空闲数据进行编码，得到编码随机空闲数据，编码随机空闲数据为9比特数据；
对编码随机空闲数据进行时钟翻转位处理，得到第一空闲数据。
可选地，原始空闲数据为二进制数据：00000000。
可选地，发送模块520，用于向第一源极驱动芯片发送数据信号，数据信号包括显示信号、时钟信号和空闲信号，时钟信号内嵌在显示信号中。
综上所述，本发明实施例提供的时序控制器，由于空闲信号为随机信号，因此空闲信号不会形成能量尖峰，且由于空闲信号具有时钟沿，因此第一源极驱动芯片可以根据空闲信号判断时钟是否同步，解决了由于空闲信号容易形成能量尖峰导致的显示装置的抗EMI能力较差的问题，提高了显示装置的抗EMI能力。
请参考图6-1，其示出了本发明实施例提供的一种第一源极驱动芯片600的框图，该第一源极驱动芯片600可以用于执行图3或图4-1所示实施例提供的数据传输方法，参见图6-1，该第一源极驱动芯片600包括：
接收模块610，用于接收时序控制器发送的空闲信号，空闲信号为具有时钟沿的随机信号；
同步判断模块620，用于根据空闲信号，判断第一源极驱动芯片的时钟信号与时序控制器的时钟信号是否同步。
综上所述，本发明实施例提供的第一源极驱动芯片，由于空闲信号为随机信号，因此空闲信号不会形成能量尖峰，且由于空闲信号具有时钟沿，因此第一源极驱动芯片可以根据空闲信号判断时钟是否同步，解决了由于空闲信号容易形成能量尖峰导致的显示装置的抗EMI能力较差的问题，提高了显示装置的抗EMI能力。
可选地，同步判断模块620，用于：
获取空闲信号的时钟沿；
根据空闲信号的时钟沿，判断第一源极驱动芯片的时钟信号与时序控制器的时钟信号是否同步。
可选地，空闲信号承载有按照时间顺序依次排列的至少两个空闲数据，至少两个空闲数据中任意相邻的两个空闲数据之间具有时钟沿，且每个空闲数据为随机数据。
可选地，第一空闲数据是时序控制器对原始空闲数据进行加扰得到随机空闲数据后，对随机空闲数据进行编码得到的，第一空闲数据为至少两个空闲数据中的任一空闲数据，请参考图6-2，其示出了本发明实施例提供的另一种第一源极驱动芯片600的框图，参见图6-2，在图6-1的基础上，该第一源极驱动芯片600还包括：
解码模块630，用于对第一空闲数据进行解码，得到解码后的空闲数据；
解扰模块640，用于对解码后的空闲数据进行解扰，得到解扰后的空闲数据；
传输判断模块650，用于根据解扰后的空闲数据，判断信号传输过程是否存在错误。
可选地，原始空闲数据是时序控制器与第一源极驱动芯片预先约定的，
传输判断模块650，用于：
判断解扰后的空闲数据与原始空闲数据是否相同；
若解扰后的空闲数据与原始空闲数据相同，则确定信号传输过程不存在错误；
若解扰后的空闲数据与原始空闲数据不相同，则确定信号传输过程存在错误。
可选地，原始空闲数据为二进制数据：00000000。
可选地，接收模块610，用于接收时序控制器发送的数据信号，数据信号包括显示信号、时钟信号和空闲信号，时钟信号内嵌在显示信号中。
综上所述，本发明实施例提供的第一源极驱动芯片，由于空闲信号为随机信号，因此空闲信号不会形成能量尖峰，且由于空闲信号具有时钟沿，因此第一源极驱动芯片可以根据空闲信号判断时钟是否同步，解决了由于空闲信号容易形成能量尖峰导致的显示装置的抗EMI能力较差的问题，提高了显示装置的抗EMI能力。
本发明实施例提供一种显示装置，包括：时序控制器和源极驱动芯片，两者连接方式可以参考图1；时序控制器可以为图5-1所示的时序控制器500，源极驱动芯片可以为图6-1或图6-2所示的第一源极驱动芯片600。
该显示装置可以为液晶显示装置、电子纸、有机发光二极管(英文：OrganicLight-Emitting Diode；简称：OLED)面板、手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。
本领域普通技术人员可以理解实现上述实施例的全部或部分步骤可以通过硬件来完成，也可以通过程序来指令相关的硬件完成，所述的程序可以存储于一种计算机可读存储介质中，上述提到的存储介质可以是只读存储器，磁盘或光盘等。
以上所述仅为本发明的较佳实施例，并不用以限制本发明，凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (27)

1.一种数据传输方法，其特征在于，用于时序控制器，所述时序控制器与多个源极驱动芯片连接，所述方法包括：
获取所述时序控制器中存储的原始空闲数据，所述原始空闲数据是所述时序控制器与第一源极驱动芯片预先约定的，所述第一源极驱动芯片为所述多个源极驱动芯片中的任一源极驱动芯片；
对所述原始空闲数据进行伪随机处理，得到随机空闲数据；
对所述随机空闲数据进行编码，得到第一空闲数据，所述第一空闲数据为至少两个空闲数据中的任一空闲数据；
根据所述至少两个空闲数据，生成空闲信号，所述空闲信号承载有按照时间顺序依次排列的所述至少两个空闲数据，所述至少两个空闲数据中任意相邻的两个空闲数据之间具有时钟沿；
在非显示时间内向第一源极驱动芯片发送所述空闲信号。
2.根据权利要求1所述的方法，其特征在于，所述对所述原始空闲数据进行伪随机处理，包括：
生成伪随机序列；
采用所述伪随机序列对所述原始空闲数据进行加扰。
3.根据权利要求2所述的方法，其特征在于，所述生成伪随机序列，包括：通过线性移位寄存器生成所述伪随机序列。
4.根据权利要求2所述的方法，其特征在于，所述伪随机序列的比特位数与所述原始空闲数据的比特位数相等，所述采用所述伪随机序列对所述原始空闲数据进行加扰，包括：对所述伪随机序列和所述原始空闲数据进行异或处理。
5.根据权利要求1所述的方法，其特征在于，所述随机空闲数据为8比特数据，所述第一空闲数据为10比特数据，所述对所述随机空闲数据进行编码，得到第一空闲数据，包括：采用8B/10B编码方式对所述随机空闲数据进行编码，得到第一空闲数据。
6.根据权利要求5所述的方法，其特征在于，所述采用8B/10B编码方式对所述随机空闲数据进行编码，得到第一空闲数据，包括：
根据预设的8B/9B编码映射关系，对所述随机空闲数据进行编码，得到编码随机空闲数据，所述编码随机空闲数据为9比特数据；
对所述编码随机空闲数据进行时钟翻转位处理，得到所述第一空闲数据。
7.根据权利要求1所述的方法，其特征在于，所述原始空闲数据为二进制数据：00000000。
8.根据权利要求1至7任一所述的方法，其特征在于，所述向第一源极驱动芯片发送所述空闲信号，包括：
向所述第一源极驱动芯片发送数据信号，所述数据信号包括显示信号、时钟信号和所述空闲信号，所述时钟信号内嵌在所述显示信号中。
9.一种数据传输方法，其特征在于，用于第一源极驱动芯片，所述第一源极驱动芯片为多个源极驱动芯片中的任一源极驱动芯片，所述多个源极驱动芯片与时序控制器连接，所述方法包括：
在非显示时间内接收所述时序控制器发送的空闲信号，所述空闲信号承载有按照时间顺序依次排列的至少两个空闲数据，所述至少两个空闲数据中任意相邻的两个空闲数据之间具有时钟沿，且每个所述空闲数据为随机数据；所述空闲数据是所述时序控制器对所述时序控制器中存储的原始空闲数据进行加扰得到随机空闲数据后，对所述随机空闲数据进行编码得到的，所述原始空闲数据是所述时序控制器与所述第一源极驱动芯片预先约定的；
对所述至少两个空闲数据中的第一空闲数据进行解码，得到解码后的空闲数据；所述第一空闲数据为所述至少两个空闲数据中的任一空闲数据；
对所述解码后的空闲数据进行解扰，得到解扰后的空闲数据；
根据所述解扰后的空闲数据，判断信号传输过程是否存在错误；
根据所述空闲信号，判断所述第一源极驱动芯片的时钟信号与所述时序控制器的时钟信号是否同步。
10.根据权利要求9所述的方法，其特征在于，所述根据所述空闲信号，判断所述第一源极驱动芯片的时钟信号与所述时序控制器的时钟信号是否同步，包括：
获取所述空闲信号的时钟沿；
根据所述空闲信号的时钟沿，判断所述第一源极驱动芯片的时钟信号与所述时序控制器的时钟信号是否同步。
11.根据权利要求9所述的方法，其特征在于，所述根据所述解扰后的空闲数据，判断信号传输过程是否存在错误，包括：
判断所述解扰后的空闲数据与所述原始空闲数据是否相同；
若所述解扰后的空闲数据与所述原始空闲数据相同，则确定信号传输过程不存在错误；
若所述解扰后的空闲数据与所述原始空闲数据不相同，则确定信号传输过程存在错误。
12.根据权利要求9所述的方法，其特征在于，所述原始空闲数据为二进制数据：00000000。
13.根据权利要求9至12任一所述的方法，其特征在于，所述接收所述时序控制器发送的空闲信号，包括：
接收所述时序控制器发送的数据信号，所述数据信号包括显示信号、时钟信号和所述空闲信号，所述时钟信号内嵌在所述显示信号中。
14.一种时序控制器，其特征在于，所述时序控制器与多个源极驱动芯片连接，所述时序控制器包括：
获取单元，用于获取原始空闲数据，所述原始空闲数据是所述时序控制器与第一源极驱动芯片预先约定的，所述第一源极驱动芯片为所述多个源极驱动芯片中的任一源极驱动芯片；
处理单元，用于对所述原始空闲数据进行伪随机处理，得到随机空闲数据；
编码单元，用于对所述随机空闲数据进行编码，得到第一空闲数据，所述第一空闲数据为至少两个空闲数据中的任一空闲数据；
生成单元，用于根据所述至少两个空闲数据，生成空闲信号，所述空闲信号承载有按照时间顺序依次排列的所述至少两个空闲数据，所述至少两个空闲数据中任意相邻的两个空闲数据之间具有时钟沿；
发送模块，用于在非显示时间内向第一源极驱动芯片发送所述空闲信号。
15.根据权利要求14所述的时序控制器，其特征在于，所述处理单元，用于：生成伪随机序列；采用所述伪随机序列对所述原始空闲数据进行加扰。
16.根据权利要求15所述的时序控制器，其特征在于，所述处理单元，用于通过线性移位寄存器生成所述伪随机序列。
17.根据权利要求15所述的时序控制器，其特征在于，所述伪随机序列的比特位数与所述原始空闲数据的比特位数相等，所述处理单元，用于对所述伪随机序列和所述原始空闲数据进行异或处理。
18.根据权利要求14所述的时序控制器，其特征在于，所述随机空闲数据为8比特数据，所述第一空闲数据为10比特数据，所述编码单元，用于采用8B/10B编码方式对所述随机空闲数据进行编码，得到第一空闲数据。
19.根据权利要求18所述的时序控制器，其特征在于，
所述编码单元，用于：
根据预设的8B/9B编码映射关系，对所述随机空闲数据进行编码，得到编码随机空闲数据，所述编码随机空闲数据为9比特数据；
对所述编码随机空闲数据进行时钟翻转位处理，得到所述第一空闲数据。
20.根据权利要求14所述的时序控制器，其特征在于，所述原始空闲数据为二进制数据：00000000。
21.根据权利要求14至20任一所述的时序控制器，其特征在于，所述发送模块，用于向所述第一源极驱动芯片发送数据信号，所述数据信号包括显示信号、时钟信号和所述空闲信号，所述时钟信号内嵌在所述显示信号中。
22.一种第一源极驱动芯片，其特征在于，所述第一源极驱动芯片为多个源极驱动芯片中的任一源极驱动芯片，所述多个源极驱动芯片与时序控制器连接，所述第一源极驱动芯片包括：
接收模块，用于在非显示时间内接收所述时序控制器发送的空闲信号，所述空闲信号承载有按照时间顺序依次排列的至少两个空闲数据，所述至少两个空闲数据中任意相邻的两个空闲数据之间具有时钟沿，且每个所述空闲数据为随机数据；所述空闲数据是所述时序控制器对所述时序控制器中存储的原始空闲数据进行加扰得到随机空闲数据后，对所述随机空闲数据进行编码得到的，所述原始空闲数据是所述时序控制器与所述第一源极驱动芯片预先约定的；
解码模块，用于对所述至少两个空闲数据中的第一空闲数据进行解码，得到解码后的空闲数据；所述第一空闲数据为所述至少两个空闲数据中的任一空闲数据；
解扰模块，用于对所述解码后的空闲数据进行解扰，得到解扰后的空闲数据；
传输判断模块，用于根据所述解扰后的空闲数据，判断信号传输过程是否存在错误；
同步判断模块，用于根据所述空闲信号，判断所述第一源极驱动芯片的时钟信号与所述时序控制器的时钟信号是否同步。
23.根据权利要求22所述的第一源极驱动芯片，其特征在于，
所述同步判断模块，用于：
获取所述空闲信号的时钟沿；
根据所述空闲信号的时钟沿，判断所述第一源极驱动芯片的时钟信号与所述时序控制器的时钟信号是否同步。
24.根据权利要求22所述的第一源极驱动芯片，其特征在于，所述传输判断模块，用于：
判断所述解扰后的空闲数据与所述原始空闲数据是否相同；
若所述解扰后的空闲数据与所述原始空闲数据相同，则确定信号传输过程不存在错误；
若所述解扰后的空闲数据与所述原始空闲数据不相同，则确定信号传输过程存在错误。
25.根据权利要求22所述的第一源极驱动芯片，其特征在于，所述原始空闲数据为二进制数据：00000000。
26.根据权利要求22至25任一所述的第一源极驱动芯片，其特征在于，所述接收模块，用于接收所述时序控制器发送的数据信号，所述数据信号包括显示信号、时钟信号和所述空闲信号，所述时钟信号内嵌在所述显示信号中。
27.一种显示装置，其特征在于，所述显示装置包括：权利要求14至21任一所述的时序控制器和权利要求22至26任一所述的第一源极驱动芯片。
CN201710434614.4A 2017-06-09 2017-06-09 数据传输方法、时序控制器、源极驱动芯片和显示装置 Active CN109036240B (zh)

Priority Applications (4)

Application Number Priority Date Filing Date Title
CN201710434614.4A CN109036240B (zh) 2017-06-09 2017-06-09 数据传输方法、时序控制器、源极驱动芯片和显示装置
US16/619,535 US11270614B2 (en) 2017-06-09 2018-06-04 Data transmission method, timing controller, source driver and display device
PCT/CN2018/089764 WO2018223924A1 (zh) 2017-06-09 2018-06-04 数据传输方法、时序控制器、源极驱动器和显示装置
EP18812853.2A EP3637408A4 (en) 2017-06-09 2018-06-04 DATA TRANSMISSION PROCESS, SYNCHRONIZATION CONTROL DEVICE, SOURCE PILOT AND DISPLAY DEVICE

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710434614.4A CN109036240B (zh) 2017-06-09 2017-06-09 数据传输方法、时序控制器、源极驱动芯片和显示装置

Publications (2)

Publication Number Publication Date
CN109036240A CN109036240A (zh) 2018-12-18
CN109036240B true CN109036240B (zh) 2022-01-04

Family

ID=64566561

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710434614.4A Active CN109036240B (zh) 2017-06-09 2017-06-09 数据传输方法、时序控制器、源极驱动芯片和显示装置

Country Status (4)

Country Link
US (1) US11270614B2 (zh)
EP (1) EP3637408A4 (zh)
CN (1) CN109036240B (zh)
WO (1) WO2018223924A1 (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI719476B (zh) * 2019-05-14 2021-02-21 奇景光電股份有限公司 顯示控制系統及其時序控制器
CN110277047B (zh) * 2019-05-31 2022-11-22 北京集创北方科技股份有限公司 降低显示器驱动过程中的电磁干扰的方法及装置
CN112583995B (zh) * 2020-12-21 2022-01-04 杭州视芯科技股份有限公司 Led显示系统及数据通信方法
US11901028B2 (en) 2021-04-13 2024-02-13 Changxin Memory Technologies, Inc. Data transmission circuit, data transmission method, and storage apparatus
CN115206361A (zh) * 2021-04-13 2022-10-18 长鑫存储技术有限公司 数据传输电路、方法及存储装置
US11810637B2 (en) 2021-04-13 2023-11-07 Changxin Memory Technologies, Inc. Data transmission circuit, data transmission method, and storage apparatus with read-write conversion circuit
CN113724639B (zh) 2021-09-06 2023-09-22 Tcl华星光电技术有限公司 显示装置
CN117392944B (zh) * 2023-12-06 2024-03-15 杭州视芯科技股份有限公司 显示屏驱动电路、方法及装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104052567A (zh) * 2013-03-11 2014-09-17 联咏科技股份有限公司 时钟内嵌数据的产生装置及传输方法
CN104751811A (zh) * 2013-12-30 2015-07-01 乐金显示有限公司 显示装置及其驱动方法
CN105096892A (zh) * 2015-09-06 2015-11-25 青岛海信电器股份有限公司 一种图像显示方法及液晶显示装置

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101499244B (zh) 2008-01-31 2011-03-30 联咏科技股份有限公司 液晶显示器的脉冲驱动方法与驱动电路
JP5272704B2 (ja) * 2008-12-17 2013-08-28 富士ゼロックス株式会社 情報伝送システム、情報送信装置及び情報受信装置
KR20100078605A (ko) * 2008-12-30 2010-07-08 주식회사 동부하이텍 데이터 송신 및 수신 장치들
US8362997B2 (en) * 2010-02-12 2013-01-29 Au Optronics Corporation Display with CLK phase or data phase auto-adjusting mechanism and method of driving same
KR20120065840A (ko) * 2010-12-13 2012-06-21 삼성전자주식회사 디스플레이 구동 회로, 그것의 동작 방법, 및 그것을 포함하는 사용자 장치
US8788890B2 (en) * 2011-08-05 2014-07-22 Apple Inc. Devices and methods for bit error rate monitoring of intra-panel data link
KR101327221B1 (ko) * 2012-07-06 2013-11-11 주식회사 실리콘웍스 클럭생성기, 데이터 수신부 및 마스터 클럭신호 복원방법
TWI466086B (zh) * 2012-12-10 2014-12-21 Novatek Microelectronics Corp 時序擾亂方法及其時序控制裝置
TWI567705B (zh) * 2012-12-27 2017-01-21 天鈺科技股份有限公司 顯示裝置及其驅動方法、時序控制電路的資料處理及輸出方法
KR20150090634A (ko) * 2014-01-29 2015-08-06 삼성전자주식회사 디스플레이 구동 집적회로, 디스플레이 장치 및 디스플레이 구동 집적회로의 동작 방법
KR102303914B1 (ko) * 2015-03-06 2021-09-17 주식회사 실리콘웍스 디스플레이 신호 전송 장치 및 방법
US9898611B2 (en) * 2015-03-30 2018-02-20 Rockwell Automation Technologies, Inc. Method and apparatus for scrambling a high speed data transmission
KR102368864B1 (ko) * 2015-10-22 2022-03-03 삼성전자주식회사 위상 고정 루프의 출력의 락을 감지하는 클록 및 데이터 복원 회로
KR102429907B1 (ko) 2015-11-06 2022-08-05 삼성전자주식회사 소스 드라이버의 동작 방법, 디스플레이 구동 회로 및 디스플레이 구동 회로의 동작 방법
KR102566997B1 (ko) * 2016-08-25 2023-08-14 삼성전자주식회사 타이밍 컨트롤러 및 이를 포함하는 디스플레이 구동 회로
CN106531114A (zh) * 2017-01-04 2017-03-22 京东方科技集团股份有限公司 显示驱动方法和显示驱动系统

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104052567A (zh) * 2013-03-11 2014-09-17 联咏科技股份有限公司 时钟内嵌数据的产生装置及传输方法
CN104751811A (zh) * 2013-12-30 2015-07-01 乐金显示有限公司 显示装置及其驱动方法
CN105096892A (zh) * 2015-09-06 2015-11-25 青岛海信电器股份有限公司 一种图像显示方法及液晶显示装置

Also Published As

Publication number Publication date
US20200126465A1 (en) 2020-04-23
CN109036240A (zh) 2018-12-18
EP3637408A1 (en) 2020-04-15
US11270614B2 (en) 2022-03-08
WO2018223924A1 (zh) 2018-12-13
EP3637408A4 (en) 2021-03-03

Similar Documents

Publication Publication Date Title
CN109036240B (zh) 数据传输方法、时序控制器、源极驱动芯片和显示装置
US20170117979A1 (en) Alternating pseudo-random binary sequence seeds for mipi csi-2 c-phy
CN109039553B (zh) 信号检测方法、组件及显示装置
CN108694917B (zh) 数据传输方法、组件及显示装置
CN108694918B (zh) 编码方法及装置、解码方法及装置及显示装置
US10089173B2 (en) Error detection constants of symbol transition clocking transcoding
WO2014145831A1 (en) Methods and apparatus for scrambling symbols over multi-lane serial interfaces
US9503253B2 (en) Serial data transmission circuit and reception circuit, transmission system using the same, electronic device, and serial data transmission method
US9319178B2 (en) Method for using error correction codes with N factorial or CCI extension
US20160352498A1 (en) Initializing a descrambler
TW201642232A (zh) 面板及訊號編碼方法
JP2001077869A (ja) データ受信機
CN117413498A (zh) 具有自对准加扰的高速通信链路
US20160352503A1 (en) Initializing a descrambler
JP2015091094A (ja) パラレルデータ受信回路
KR20150091915A (ko) 송신 데이터 오류를 복구하도록 작동하는 인터페이스 회로
US10157161B2 (en) Conditional embedding of dynamically shielded information on a bus
CN111599300A (zh) 信号处理方法、发送及接收信号装置、以及显示装置
CN114697738B (zh) Hdcp key值编码和解码方法及其装置、设备和存储介质
US11496237B1 (en) Transmission configuration indication, error detection and recovery by temporal signal interpretation
CN115118961A (zh) 视频数据测试系统、方法及其应用
JP2017200026A (ja) デバイス、情報処理装置、方法およびプログラム
CN102655416A (zh) 最小化传输差分信号接收器系统及其内建自我测试方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant