CN113724639B - 显示装置 - Google Patents

显示装置 Download PDF

Info

Publication number
CN113724639B
CN113724639B CN202111038416.9A CN202111038416A CN113724639B CN 113724639 B CN113724639 B CN 113724639B CN 202111038416 A CN202111038416 A CN 202111038416A CN 113724639 B CN113724639 B CN 113724639B
Authority
CN
China
Prior art keywords
module
clock
output
signal
frequency
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202111038416.9A
Other languages
English (en)
Other versions
CN113724639A (zh
Inventor
刘金风
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TCL Huaxing Photoelectric Technology Co Ltd
Original Assignee
TCL Huaxing Photoelectric Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TCL Huaxing Photoelectric Technology Co Ltd filed Critical TCL Huaxing Photoelectric Technology Co Ltd
Priority to CN202111038416.9A priority Critical patent/CN113724639B/zh
Priority to PCT/CN2021/120883 priority patent/WO2023029133A1/zh
Priority to US17/607,844 priority patent/US12008938B2/en
Publication of CN113724639A publication Critical patent/CN113724639A/zh
Application granted granted Critical
Publication of CN113724639B publication Critical patent/CN113724639B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/003—Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G09G5/006—Details of the interface to the display terminal
    • G09G5/008—Clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0275—Details of drivers for data electrodes, other than drivers for liquid crystal, plasma or OLED displays, not related to handling digital grey scale data or to communication of data to the pixels by means of a current
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/06—Handling electromagnetic interferences [EMI], covering emitted as well as received electromagnetic radiation
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2370/00—Aspects of data communication
    • G09G2370/14—Use of low voltage differential signaling [LVDS] for display data communication
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2092—Details of a display terminals using a flat panel, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G09G3/2096—Details of the interface to the display terminal specific for a flat panel
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/003—Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G09G5/006—Details of the interface to the display terminal

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

本申请公开了一种显示装置。显示装置包括：时钟控制芯片，时钟控制芯片用于传输显示信号；以及数据驱动芯片，数据驱动芯片与时钟控制芯片连接，数据驱动芯片用于基于显示信号调整数据驱动芯片输出的时钟信号的相位。本申请提供的显示装置，在数据驱动芯片内基于显示信号调整数据驱动芯片输出的时钟信号的相位，新增时钟相位对齐机制，使得不同的数据驱动芯片内部产生的时钟信号相位差一致，每次重新开机不会导致相位差变化，进而提升电磁干扰的测试表现的稳定性。

Description

显示装置
技术领域
本申请涉及显示技术领域，具体涉及一种显示装置。
背景技术
随着显示业高解析度以及高刷新率的发展，需要更高速率的传输协议，Minilvds已经不能满足需求，目前P2P(点对点传输协议)已经成为主流。P2P协议的优势是实际传输过程中不直接传输时钟信号，而是将时钟信号内嵌到数据通道中，通过数据驱动芯片从数据信号中恢复产生时钟信号，供数据驱动芯片内部作为基准时钟。由于不实际传输时钟信号，因此无需受时钟波形的失真限制，传输速度大大提升。
然而，对于单颗数据驱动芯片而言，目前的设定只需要能解出正确的频率的时钟即可，显示装置就能正常显示。但实际应用也存在一些问题，例如大尺寸显示装置上的应用需求多颗驱动芯片，由于缺少时钟相位对齐机制，不同的数据驱动芯片内部产生的时钟信号相位差存在随机性，每次重新开机都会导致相位差变化。虽然对显示没有影响，但会导致电磁干扰的测试表现波动很大，从而造成电磁干扰表现不稳定。
发明内容
本申请提供一种显示装置，可以解决显示装置中电磁干扰的测试表现波动很大，造成电磁干扰表现不稳定的技术问题。
本申请提供一种显示装置，其包括：
时钟控制芯片，所述时钟控制芯片用于传输显示信号；以及
数据驱动芯片，所述数据驱动芯片与所述时钟控制芯片连接，所述数据驱动芯片用于基于所述显示信号调整所述数据驱动芯片输出的时钟信号的相位。
在本申请提供的显示装置中，所述数据驱动芯片包括时钟产生模块、频率确认模块、码型检测模块以及输出控制模块，所述时钟产生模块与所述频率确认模块连接，所述时钟产生模块以及所述码型检测模块均与所述输出控制模块连接；其中，
所述时钟产生模块用于生成初始时钟信号；
所述频率确认模块用于接收所述显示信号以及所述初始时钟信号，并基于所述显示信号以及所述初始时钟信号输出反馈信号至所述时钟产生模块，以控制所述时钟产生模块调整所述初始时钟信号的频率，并将调整后的所述初始时钟信号输出至所述输出控制模块；
所述码型确认模块用于接收所述显示信号，并基于所述显示信号获取相位对齐起始点信息输出至所述输出控制模块；
所述输出控制模块用于基于调整后的所述初始时钟信号以及所述相位对齐起始点信息输出所述时钟信号。
在本申请提供的显示装置中，所述时钟产生模块具有第一时钟输出端、第二时钟输出端以及反馈输入端；
所述第一时钟输出端与所述频率确认模块连接，所述时钟产生模块通过所述第一时钟输出端输出所述初始时钟信号至所述频率确认模块；
所述第二时钟输出端与所述输出控制模块连接，所述时钟产生模块通过所述第二时钟输出端输出调整后的所述初始时钟信号至所述输出控制模块；
所述反馈输入端与所述频率确认模块连接，所述时钟产生模块通过所述反馈输入端接收所述反馈信号。
在本申请提供的显示装置中，所述频率确认模块具有第一频率确认输入端、第二频率确认输入端以及反馈输出端；
所述第一频率确认输入端与所述时钟产生模块连接，所述频率确认模块通过所述第一频率确认输入端接收所述初始时钟信号；
所述第二频率确认输入端与所述时钟控制芯片连接，所述频率确认模块通过所述第二频率确认输入端接收所述显示信号；
所述反馈输出端与所述时钟产生模块连接，所述频率确认模块通过所述反馈输出端输出所述反馈信号。
在本申请提供的显示装置中，所述码型确认模块具有码型确认输入端以及码型确认输出端；
所述码型确认输入端与所述时钟控制芯片连接，所述码型确认模块通过所述码型确认输入端接收所述显示信号；
所述码型确认输出端与所述输出控制模块连接，所述码型确认模块通过所述码型确认输出端输出所述相位对齐起始点信息。
在本申请提供的显示装置中，所述输出控制模块具有第一输入端、第二输入端以及输出端；
所述第一输入端与所述时钟产生模块连接，所述输出控制模块通过所述第一输入端接收调整后的所述初始时钟信号；
所述第二输入端与所述码型确认模块连接，所述输出控制模块通过所述第二输入端接收所述相位对齐起始点信息；
所述输出控制模块通过所述输出端输出所述时钟信号。
在本申请提供的显示装置中，所述相位对齐起始点信息包括上升沿起始点或下降沿起始点。
在本申请提供的显示装置中，当所述输出控制模块接收到所述上升沿起始点或者所述下降沿起始点时，所述输出控制模块对调整后的所述初始时钟信号进行复位，以获得所述时钟信号。
在本申请提供的显示装置中，所述驱动芯片还包括滤波模块，所述滤波模块与所述时钟产生模块以及所述频率确认模块连接，所述滤波模块用于对所述反馈信号进行滤波处理。
在本申请提供的显示装置中，所述滤波模块具有滤波输入端以及滤波输出端；
所述滤波输入端与所述频率确认模块连接，所述滤波模块通过所述滤波输入端接收所述反馈信号；
所述滤波输出端与所述输出控制模块连接，所述滤波模块通过所述滤波输出端输出滤波后的所述反馈信号。
本申请提供的显示装置，在数据驱动芯片内基于显示信号调整数据驱动芯片输出的时钟信号的相位，新增时钟相位对齐机制，使得不同的数据驱动芯片内部产生的时钟信号相位差一致，每次重新开机不会导致相位差变化，进而提升电磁干扰的测试表现的稳定性。
附图说明
为了更清楚地说明本申请实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本申请实施例提供的显示装置的结构示意图；
图2为本申请实施例提供的数据驱动芯片的结构示意图；
图3为本申请实施例提供的时钟产生模块的具体连接示意图；
图4为本申请实施例提供的频率确认模块的具体连接示意图；
图5为本申请实施例提供的频率确认模块的具体连接示意图；
图6为本申请实施例提供的频率确认模块的具体连接示意图；
图7为本申请实施例提供的上升沿起始点示意图；
图8为本申请实施例提供的码型确认模块的结构示意图；
图9为本申请实施例提供的下降沿起始点示意图；
图10为本申请实施例提供的码型确认模块的另一结构示意图；
图11为本申请实施例提供的数据驱动芯片的另一结构示意图。
具体实施方式
下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述。显然，所描述的实施例仅仅是本申请的一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。应当理解的是，此处所描述的具体实施方式仅用于说明和解释本申请，并不用于限制本申请。本申请的权利要求书以及说明书中的术语“第一”、“第二”等是用于区别不同对象，而不是用于描述特定顺序。
本申请实施例提供一种显示装置，其可以解决显示装置中电磁干扰的测试表现波动很大，造成电磁干扰表现不稳定的技术问题。需要说明的是，以下实施例的描述顺序不作为对实施例优选顺序的限定。
请参阅图1，图1为本申请实施例提供的显示装置的结构示意图。如图1所示，本申请实施例提供的显示装置10包括时钟控制芯片100以及数据驱动芯片200。数据驱动芯片200与时钟控制芯片100连接。时钟控制芯片100用于传输显示信号D。数据驱动芯片200用于基于显示信号D调整数据驱动芯片200输出的时钟信号C2的相位。
本申请实施例提供的显示装置10，在数据驱动芯片200内基于显示信号D调整数据驱动芯片200输出的时钟信号C2的相位，新增时钟相位对齐机制，使得不同的数据驱动芯片内部产生的时钟信号相位差一致，每次重新开机不会导致相位差变化，进而提升电磁干扰的测试表现的稳定性。
进一步的，请参阅图2，图2为本申请实施例提供的数据驱动芯片的结构示意图。结合图1、图2所示，在本申请实施例提供的显示装置10中，数据驱动芯片200包括时钟产生模块201、频率确认模块202、码型检测模块203以及输出控制模块204。时钟产生模块201与频率确认模块202连接。时钟产生模块201以及码型检测模块203均与输出控制模块204连接。时钟产生模块201用于生成初始时钟信号C1。频率确认模块202用于接收显示信号D以及初始时钟信号C1，并基于显示信号D以及初始时钟信号C1输出反馈信号B至时钟产生模块201，以控制时钟产生模块201调整初始时钟信号C1的频率，并将调整后的初始时钟信号C1输出至输出控制模块204。码型确认模块203用于接收显示信号D，并基于显示信号D获取相位对齐起始点信息A输出至输出控制模块204。输出控制模块204用于基于调整后的初始时钟信号C1以及相位对齐起始点信息A输出时钟信号C2。
具体的，请参阅图3，图3为本申请实施例提供的时钟产生模块的具体连接示意图。结合图1、图2、图3所示，在本申请实施例提供的显示装置10中，时钟产生模块201具有第一时钟输出端a1、第二时钟输出端a2以及反馈输入端a3。第一时钟输出端a1与频率确认模块202连接，时钟产生模块201通过第一时钟输出端a输出初始时钟信号C1至频率确认模块202。第二时钟输出端a2与输出控制模块204连接，时钟产生模块201通过第二时钟输出端输a2出调整后的初始时钟信号C1至输出控制模块204。反馈输入端a3与频率确认模块202连接，时钟产生模块201通过反馈输入端a3接收反馈信号B。
具体的，请参阅图4，图4为本申请实施例提供的频率确认模块202的具体连接示意图。结合图1、图2、图4所示，在本申请实施例提供的显示装置10中，频率确认模块202具有第一频率确认输入端b1、第二频率确认输入端b2以及反馈输出端d3b3。第一频率确认输入端b1与时钟产生模块201连接，频率确认模块202通过第一频率确认输入端b1接收初始时钟信号c1。第二频率确认输入端b2与时钟控制芯片100连接，频率确认模块202通过第二频率确认输入端b2接收显示信号D。反馈输出端b3与时钟产生模块201连接，频率确认模块202通过反馈输出端b3输出反馈信号B。
具体的，请参阅图5，图5为本申请实施例提供的频率确认模块202的具体连接示意图。结合图1、图2、图5所示，在本申请实施例提供的显示装置10中，码型确认模块203具有码型确认输入端c1以及码型确认输出端c2。码型确认输入端c1与时钟控制芯片100连接，码型确认模块203通过码型确认输入端c1接收显示信号D。码型确认输出端c2与输出控制模块204连接，码型确认模块203通过码型确认输出端c2输出相位对齐起始点信息A。
具体的，请参阅图6，图6为本申请实施例提供的频率确认模块202的具体连接示意图。结合图1、图2、图6所示，在本申请实施例提供的显示装置10中，输出控制模块204具有第一输入端d1、第二输入端d2以及输出端d3。第一输入端d1与时钟产生模块201连接，输出控制模块204通过第一输入端d1接收调整后的初始时钟信号c1。第二输入端d2与码型确认模块203连接，输出控制模块204通过第二输入端d2接收相位对齐起始点信息A。输出控制模块204通过输出端d3输出时钟信号C2。
在一种实施方式中，相位对齐起始点信息A包括上升沿起始点。当输出控制模块204接收到上升沿起始点时，输出控制模块204对调整后的初始时钟信号c1进行复位，以获得时钟信号C2。
比如，请参阅图7、图8，图7为本申请实施例提供的上升沿起始点示意图。图8为本申请实施例提供的码型确认模块203的结构示意图。结合图7、图8，若显示信号D为“10000111110000111”序列，则可以通过检测显示信号D的序列输出相位对齐起始点信息A。具体的，码型确认模块203包括一反相器2031以及一与门2031，其中，反相器2031的一端接收显示信号D的当前位置符号，反相器2031的另一端与与门2032的一输入端连接，与门2032的另一输入端接收显示信号D的下一位置符号。当显示信号D的当前位置符号为“0”，显示信号D的下一位置符号为“1”时，则码型确认模块203输出相位对齐起始点信息A至输出控制模块204，输出控制模块204对调整后的初始时钟信号c1进行复位，以获得时钟信号C2。
在另一种实施方式中，相位对齐起始点信息A包括下降沿起始点。当输出控制模块204接收到下降沿起始点时，输出控制模块204对调整后的初始时钟信号c1进行复位，以获得时钟信号c2。
比如，请参阅图9、图10，图9为本申请实施例提供的下降沿起始点示意图。图10为本申请实施例提供的码型确认模块203的另一结构示意图。结合图9、图10，若显示信号D为“10000111110000111”序列，则可以通过检测显示信号D的序列输出相位对齐起始点信息A。具体的，码型确认模块203包括一反相器2031以及一与门2032，其中，与门2032的一输入端接收显示信号D的当前位置符号，反相器2031的一端接收显示信号D的下一位置符号，反相器2031的另一端与与门2032的一输入端连接。当显示信号D的当前位置符号为“1”，显示信号D的下一位置符号为“0”时，则码型确认模块203输出相位对齐起始点信息A至输出控制模块204，输出控制模块204对调整后的初始时钟信号c1进行复位，以获得时钟信号C2。
需要说明的是，P2P点对点传输协议采用时钟内嵌技术，显示信号D中包含的时钟信息需要数据驱动芯片200来恢复，具体过程为，CD数据驱动芯片200接收到显示信号D，频率确认模块202通过对比Data IN显示信号D与时钟产生模块201生成的初始时钟信号c1的频率，作为反馈输入，控制时钟产生模块201的输出时钟频率，动态循环保证输入的显示信号D的频率与内部的时钟频率相同，再通过采样得到的时钟信号正确的识别数字信号信息，传送到下一级电路，实现整个数据驱动芯片200正常驱动显示。
请参阅图11，图11为本申请实施例提供的数据驱动芯片的另一结构示意图。图11所示的数据驱动芯片300与图2所示的数据驱动芯片200的区别在于，图11所示的数据驱动芯片300还包括滤波模块205。滤波模块205与时钟产生模块201以及频率确认模块202连接。滤波模块205用于对反馈信号B进行滤波处理。滤波模块205是容许低于截止频率的信号通过,但高于截止频率的信号不能通过的电子滤波装置，滤除非有效频率的信号。
其中，滤波模块205具有滤波输入端e1以及滤波输出端e2。滤波输入端e1与频率确认模块202连接，滤波模块205通过滤波输入端e1接收反馈信号B。滤波输出端e2与输出控制模块204连接，滤波模块205通过滤波输出端e2输出滤波后的反馈信号b。
本申请提供的显示装置，在数据驱动芯片内基于显示信号调整数据驱动芯片输出的时钟信号的相位，新增时钟相位对齐机制，使得不同的数据驱动芯片内部产生的时钟信号相位差一致，每次重新开机不会导致相位差变化，进而提升电磁干扰的测试表现的稳定性。
以上对本申请实施例所提供的显示装置进行了详细介绍，本文中应用了具体个例对本申请的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本申请的方法及其核心思想；同时，对于本领域的技术人员，依据本申请的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本申请的限制。

Claims (8)

1.一种显示装置，其特征在于，包括：
时钟控制芯片，所述时钟控制芯片用于传输显示信号；以及
数据驱动芯片，所述数据驱动芯片与所述时钟控制芯片连接，所述数据驱动芯片用于基于所述显示信号调整所述数据驱动芯片输出的时钟信号的相位；
其中，所述数据驱动芯片包括时钟产生模块、频率确认模块、码型检测模块以及输出控制模块，所述时钟产生模块与所述频率确认模块连接，所述时钟产生模块以及所述码型检测模块均与所述输出控制模块连接；
所述时钟产生模块用于生成初始时钟信号；
所述频率确认模块用于接收所述显示信号以及所述初始时钟信号，并基于所述显示信号以及所述初始时钟信号输出反馈信号至所述时钟产生模块，以控制所述时钟产生模块调整所述初始时钟信号的频率，并将调整后的所述初始时钟信号输出至所述输出控制模块；
所述码型检测模块用于接收所述显示信号，并基于所述显示信号获取相位对齐起始点信息输出至所述输出控制模块，所述相位对齐起始点信息包括上升沿起始点或下降沿起始点；
所述输出控制模块用于基于调整后的所述初始时钟信号以及所述相位对齐起始点信息输出所述时钟信号。
2.根据权利要求1所述的显示装置，其特征在于，所述时钟产生模块具有第一时钟输出端、第二时钟输出端以及反馈输入端；
所述第一时钟输出端与所述频率确认模块连接，所述时钟产生模块通过所述第一时钟输出端输出所述初始时钟信号至所述频率确认模块；
所述第二时钟输出端与所述输出控制模块连接，所述时钟产生模块通过所述第二时钟输出端输出调整后的所述初始时钟信号至所述输出控制模块；
所述反馈输入端与所述频率确认模块连接，所述时钟产生模块通过所述反馈输入端接收所述反馈信号。
3.根据权利要求1所述的显示装置，其特征在于，所述频率确认模块具有第一频率确认输入端、第二频率确认输入端以及反馈输出端；
所述第一频率确认输入端与所述时钟产生模块连接，所述频率确认模块通过所述第一频率确认输入端接收所述初始时钟信号；
所述第二频率确认输入端与所述时钟控制芯片连接，所述频率确认模块通过所述第二频率确认输入端接收所述显示信号；
所述反馈输出端与所述时钟产生模块连接，所述频率确认模块通过所述反馈输出端输出所述反馈信号。
4.根据权利要求1所述的显示装置，其特征在于，所述码型检测模块具有码型确认输入端以及码型确认输出端；
所述码型确认输入端与所述时钟控制芯片连接，所述码型检测模块通过所述码型确认输入端接收所述显示信号；
所述码型确认输出端与所述输出控制模块连接，所述码型检测模块通过所述码型确认输出端输出所述相位对齐起始点信息。
5.根据权利要求1所述的显示装置，其特征在于，所述输出控制模块具有第一输入端、第二输入端以及输出端；
所述第一输入端与所述时钟产生模块连接，所述输出控制模块通过所述第一输入端接收调整后的所述初始时钟信号；
所述第二输入端与所述码型检测模块连接，所述输出控制模块通过所述第二输入端接收所述相位对齐起始点信息；
所述输出控制模块通过所述输出端输出所述时钟信号。
6.根据权利要求1所述的显示装置，其特征在于，当所述输出控制模块接收到所述上升沿起始点或者所述下降沿起始点时，所述输出控制模块对调整后的所述初始时钟信号进行复位，以获得所述时钟信号。
7.根据权利要求1所述的显示装置，其特征在于，所述驱动芯片还包括滤波模块，所述滤波模块与所述时钟产生模块以及所述频率确认模块连接，所述滤波模块用于对所述反馈信号进行滤波处理。
8.根据权利要求7所述的显示装置，其特征在于，所述滤波模块具有滤波输入端以及滤波输出端；
所述滤波输入端与所述频率确认模块连接，所述滤波模块通过所述滤波输入端接收所述反馈信号；
所述滤波输出端与所述输出控制模块连接，所述滤波模块通过所述滤波输出端输出滤波后的所述反馈信号。
CN202111038416.9A 2021-09-06 2021-09-06 显示装置 Active CN113724639B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN202111038416.9A CN113724639B (zh) 2021-09-06 2021-09-06 显示装置
PCT/CN2021/120883 WO2023029133A1 (zh) 2021-09-06 2021-09-27 显示装置
US17/607,844 US12008938B2 (en) 2021-09-06 2021-09-27 Display device with clock control chip and data driving chip for adjusting a phase of clock signal output

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111038416.9A CN113724639B (zh) 2021-09-06 2021-09-06 显示装置

Publications (2)

Publication Number Publication Date
CN113724639A CN113724639A (zh) 2021-11-30
CN113724639B true CN113724639B (zh) 2023-09-22

Family

ID=78681948

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111038416.9A Active CN113724639B (zh) 2021-09-06 2021-09-06 显示装置

Country Status (3)

Country Link
US (1) US12008938B2 (zh)
CN (1) CN113724639B (zh)
WO (1) WO2023029133A1 (zh)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101079229A (zh) * 2006-05-25 2007-11-28 松下电器产业株式会社 驱动控制装置
CN107925558A (zh) * 2015-08-26 2018-04-17 堺显示器制品株式会社 数据收发装置及显示装置
CN109493782A (zh) * 2018-12-19 2019-03-19 惠科股份有限公司 信号校正控制器、信号校正控制方法及显示装置
CN109712591A (zh) * 2018-12-24 2019-05-03 惠科股份有限公司 时序控制方法、时序控制芯片和显示装置
CN111354295A (zh) * 2020-04-14 2020-06-30 Tcl华星光电技术有限公司 显示装置中信号传输的控制方法及装置以及电子设备
CN111816111A (zh) * 2020-07-08 2020-10-23 昆山龙腾光电股份有限公司 驱动芯片及显示装置

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101035856B1 (ko) * 2010-05-31 2011-05-19 주식회사 아나패스 타이밍 컨트롤러와 데이터 구동ｉｃ들 사이의 인터페이스 시스템 및 디스플레이 장치
US9184909B1 (en) 2015-01-12 2015-11-10 Analog Devices, Inc. Apparatus and methods for clock and data recovery
CN109036240B (zh) * 2017-06-09 2022-01-04 京东方科技集团股份有限公司 数据传输方法、时序控制器、源极驱动芯片和显示装置
KR20210034136A (ko) * 2019-09-19 2021-03-30 삼성디스플레이 주식회사 클록 데이터 복원기 및 이를 포함하는 표시 장치

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101079229A (zh) * 2006-05-25 2007-11-28 松下电器产业株式会社 驱动控制装置
CN107925558A (zh) * 2015-08-26 2018-04-17 堺显示器制品株式会社 数据收发装置及显示装置
CN109493782A (zh) * 2018-12-19 2019-03-19 惠科股份有限公司 信号校正控制器、信号校正控制方法及显示装置
CN109712591A (zh) * 2018-12-24 2019-05-03 惠科股份有限公司 时序控制方法、时序控制芯片和显示装置
CN111354295A (zh) * 2020-04-14 2020-06-30 Tcl华星光电技术有限公司 显示装置中信号传输的控制方法及装置以及电子设备
CN111816111A (zh) * 2020-07-08 2020-10-23 昆山龙腾光电股份有限公司 驱动芯片及显示装置

Also Published As

Publication number Publication date
CN113724639A (zh) 2021-11-30
US20240029610A1 (en) 2024-01-25
US12008938B2 (en) 2024-06-11
WO2023029133A1 (zh) 2023-03-09

Similar Documents

Publication Publication Date Title
JP5642852B2 (ja) Ｕｓｂデバイス
US20040148539A1 (en) Method and apparatus for clock synthesis using universal serial bus downstream received signals
EP1434382B1 (en) Serial data transferring apparatus
US20160087737A1 (en) A network receiver for a network using distributed clock synchronization and a method of sampling a signal received from the network
CN102804157A (zh) 存储器装置中的写入时序的校准
CN112052208A (zh) 用于校准输出定时的方法、以及相应的主设备和从设备
CN113724639B (zh) 显示装置
EP3872996A1 (en) Adc-sampled data identification method and system, integrated circuit, and decoding device
CN107533533B (zh) 集成电路之间的通信
US20230171016A1 (en) Network switch and circuit board where precision time protocol module is used
CN114238005B (zh) 一种gpio防抖功能测试方法、系统、装置及芯片
US20200162064A1 (en) Debounce circuit using d flip-flops
US7231309B2 (en) Method and apparatus for testing a bridge circuit
CN106201956B (zh) 自动更正非晶体振荡器的时钟的装置及其方法
JP2023553613A (ja) ライン診断のためのシステム及び技法
TW201506630A (zh) 單線信號傳輸裝置及傳輸方法
CN114064332A (zh) 时钟检测方法、装置及时钟安全系统
US20130127813A1 (en) Display device
KR100734521B1 (ko) 시스템 온 칩을 위한 ｉｐ 모듈
CN103973299A (zh) 数据及时钟恢复装置
CN114373410B (zh) 一种异常侦测方法、异常侦测装置和显示装置
US7180935B2 (en) System and method for compensating for delay time fluctuations
CN114268401A (zh) 一种量子测控输出同步方法
US9341677B1 (en) System and method for data input alignment
JPH04256241A (ja) 信号送信装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant