KR100734521B1 - 시스템 온 칩을 위한 ip 모듈 - Google Patents

시스템 온 칩을 위한 ip 모듈 Download PDF

Info

Publication number
KR100734521B1
KR100734521B1 KR1020050000757A KR20050000757A KR100734521B1 KR 100734521 B1 KR100734521 B1 KR 100734521B1 KR 1020050000757 A KR1020050000757 A KR 1020050000757A KR 20050000757 A KR20050000757 A KR 20050000757A KR 100734521 B1 KR100734521 B1 KR 100734521B1
Authority
KR
South Korea
Prior art keywords
module
handshake signal
signal
handshake
input data
Prior art date
Application number
KR1020050000757A
Other languages
English (en)
Other versions
KR20060080380A (ko
Inventor
하동수
뮤자히드파하드알리
Original Assignee
광주과학기술원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 광주과학기술원 filed Critical 광주과학기술원
Priority to KR1020050000757A priority Critical patent/KR100734521B1/ko
Priority to US11/048,595 priority patent/US7313672B2/en
Publication of KR20060080380A publication Critical patent/KR20060080380A/ko
Application granted granted Critical
Publication of KR100734521B1 publication Critical patent/KR100734521B1/ko

Links

Images

Classifications

    • BPERFORMING OPERATIONS; TRANSPORTING
    • B67OPENING, CLOSING OR CLEANING BOTTLES, JARS OR SIMILAR CONTAINERS; LIQUID HANDLING
    • B67CCLEANING, FILLING WITH LIQUIDS OR SEMILIQUIDS, OR EMPTYING, OF BOTTLES, JARS, CANS, CASKS, BARRELS, OR SIMILAR CONTAINERS, NOT OTHERWISE PROVIDED FOR; FUNNELS
    • B67C3/00Bottling liquids or semiliquids; Filling jars or cans with liquids or semiliquids using bottling or like apparatus; Filling casks or barrels with liquids or semiliquids
    • B67C3/02Bottling liquids or semiliquids; Filling jars or cans with liquids or semiliquids using bottling or like apparatus
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00Digital computers in general; Data processing equipment in general
    • G06F15/16Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B67OPENING, CLOSING OR CLEANING BOTTLES, JARS OR SIMILAR CONTAINERS; LIQUID HANDLING
    • B67CCLEANING, FILLING WITH LIQUIDS OR SEMILIQUIDS, OR EMPTYING, OF BOTTLES, JARS, CANS, CASKS, BARRELS, OR SIMILAR CONTAINERS, NOT OTHERWISE PROVIDED FOR; FUNNELS
    • B67C3/00Bottling liquids or semiliquids; Filling jars or cans with liquids or semiliquids using bottling or like apparatus; Filling casks or barrels with liquids or semiliquids
    • B67C3/02Bottling liquids or semiliquids; Filling jars or cans with liquids or semiliquids using bottling or like apparatus
    • B67C3/22Details
    • B67C3/26Filling-heads; Means for engaging filling-heads with bottle necks

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Software Systems (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Information Transfer Systems (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

시스템 설계가 간단하고 집적화가 용이한 시스템 온 칩을 위한 IP 모듈을 제시한다.
본 발명의 IP 모듈은 IP 모듈에 필요한 핸드쉐이크 신호를 바탕으로 제어 신호를 생성하고, 상기 핸드쉐이크 신호에 따라 입력 데이터를 처리하도록 하기 위한 제어 신호를 상기 IP 모듈로 발생하기 위한 제어부 및 상기 제어부의 제어에 따라 핸드쉐이크 신호 및 입력 데이터를 수신하여 상기 입력 데이터를 처리한 후, 출력 데이터와 변경된 핸드쉐이크 신호를 출력하기 위한 데이터 처리부로 이루어진다.
본 발명에 의하면 보다 구조적이고 재사용이 용이한 IP 모듈을 설계할 수 있고, 이러한 IP 모듈을 이용하여 시스템 온 칩을 설계하고 검증하는 데 필요한 노력과 시간을 감소시킬 수 있다.
SoC, IP 모듈, 분산 제어

Description

시스템 온 칩을 위한 IP 모듈{Intellectual Property Module for System on Chip}
도 1은 종래의 시스템 온 칩의 구조를 설명하기 위한 도면,
도 2는 본 발명에 의한 시스템 온 칩의 구조를 설명하기 위한 도면,
도 3a 내지 3d는 시스템 온 칩에 탑재되는 IP 모듈에 필요한 핸드쉐이크 신호의 종류를 설명하기 위한 예시도이다.
<도면의 주요 부분에 대한 부호 설명>
100, 200, 300 : IP 모듈 110, 210, 310 : 제어부
120, 220, 320 : 데이터 처리부
본 발명은 시스템 설계가 간단하고 집적화가 용이한 시스템 온 칩(System On Chip; SoC)을 위한 IP 모듈에 관한 것이다.
빠르게 증가하는 멀티미디어 기능을 만족하기 위해서는 수백만 게이트를 하 나의 칩에 구현하는 SoC 기술이 필수적이다. SoC는 시스템의 주요 성능을 하나의 칩에 집적한 반도체 집적회로라고 볼 수 있다. SoC에는 메모리, 프로세서, 외부 인터페이스, 아날로그 및 혼성모드 블록, 내장 소프트웨어, OS 등 시스템을 구성하는 모든 하드웨어 및 소프트웨어 기능이 포함되어 있다.
현재는 8 내지 10개 정도의 구성 요소를 하나의 칩에 탑재하여 사용하고 있지만, 앞으로는 50 내지 100개 정도의 구성 요소가 탑재되도록 칩의 구조를 확장해야 할 필요가 있다. 이 경우, 복수의 IP(Intellectual Property) 모듈을 이용하여 SoC를 설계하는 과정이 복잡하게 되고 집적화가 어려워지는 문제가 있다.
도 1은 일반적인 시스템 온 칩의 구조를 설명하기 위한 도면이다.
도시한 것과 같이, 일반적인 시스템 온 칩은 복수의 IP 모듈(10, 12, 14) 및 이들을 통합 제어하기 위하여 각각의 IP 모듈(10, 12, 14)로 제어 신호를 전송하고 각 제어신호의 타이밍과 순서를 저장하는 전역 중앙 제어부(20)로 이루어진다. 이러한 시스템 온 칩 구조에서, 각각의 IP 모듈(10, 12, 14)은 전역 중앙 제어부(20)로부터 디코딩된 형태의 제어 신호를 수신하고, 입력 데이터에 대하여 각기 다른 동작을 수행한다. 아울러, 전역 중앙 제어부(20)는 모든 제어 신호를 발생하고, 특정 신호에 대한 각 IP 모듈(10, 12, 14)의 각기 다른 상태에 대한 데이터를 저장하고 있으며, 인터럽트 신호 및 외부로부터 신호를 수신하여 디코딩한 후 IP 모듈(10, 12, 14)의 요청에 따라 순차적으로 제어 신호를 출력한다.
이러한 시스템 온 칩 구조에서, 각 IP 모듈(10, 12, 14)은 하나의 SoC에만 국한되어 적용되는 것이 아니라 IP 모듈의 기능이 필요한 다른 SoC에도 적용될 수 있다. 그런데, 이러한 IP 모듈을 다른 SoC에 적용할 경우 다른 SoC의 전역 중앙 제어부가 상기 IP 모듈을 제어하기 위한 신호를 올바른 순서로 발생시킬 수 있도록 IP 모듈의 파이프라인 단계의 수를 미리 알고 있어야 한다.
즉, 현재의 SoC는 전역 중앙 제어부(20)에서 모든 IP 모듈(10, 12, 14)을 통합 제어하기 때문에 전역 중앙 제어부(20)가 모든 IP 모듈(10, 12, 14)에 대한 정보를 미리 알고 그에 맞는 제어 신호를 발생시켜야 하므로, 시스템 동작 시간이 지연되고 IP 모듈을 다른 SoC로 이식하는 데 많은 어려움이 따른다. 또한, IP 모듈을 이식한 후, SoC가 정확하게 동작하는지 확인하기 위한 검증 과정이 어렵고 복잡하며, 전역 중앙 제어부로부터 제어 신호가 올바르게 발생되는지 확인하여야 하는 불편함이 있다.
본 발명은 상술한 문제점을 해결하기 위하여 안출된 것으로서, IP 모듈을 분산 제어함으로써, IP 모듈의 이식을 용이하게 하고 시스템 동작 시간을 단축시킬 수 있는 시스템 온 칩을 위한 IP 모듈을 제공하는 데 그 기술적 과제가 있다.
상술한 기술적 과제를 달성하기 위한 본 발명은 시스템 온 칩을 위한 IP 모듈로서, IP 모듈에 필요한 핸드쉐이크 신호를 바탕으로 제어 신호를 생성하고, 상기 핸드쉐이크 신호에 따라 입력 데이터를 처리하도록 하기 위한 제어 신호를 상기 IP 모듈로 발생하기 위한 제어부; 및 상기 제어부의 제어에 따라 핸드쉐이크 신호 및 입력 데이터를 수신하여 상기 입력 데이터를 처리한 후, 출력 데이터와 변경된 핸드쉐이크 신호를 출력하기 위한 데이터 처리부;를 포함하며, 상기 IP 모듈로부터 출력되는 데이터 및 변경된 핸드쉐이크 신호는 상기 IP 모듈과 접속된 타 IP 모듈의 입력 데이터 및 핸드쉐이크 신호로 입력되는 것을 특징으로 한다.
여기에서, IP 모듈로부터 출력되는 데이터 및 변경된 핸드쉐이크 신호는 상기 IP 모듈과 접속된 타 IP 모듈의 입력 데이터 및 핸드쉐이크 신호로 입력되며, 상기 IP 모듈로 입력되는 핸드쉐이크 신호가 모든 입력 데이터에 대하여 동일한 경우, 상기 핸드쉐이크 신호는 상기 제어부에 저장되어 사용할 수 있다.
또한, 핸드쉐이크 신호는 입력 데이터가 처리되는 것과 동일한 파이프라인 단계로 전송되며, 핸드쉐이크 신호는 IP 모듈의 파이프라인 단계가 변경되는 경우 자동 변경되므로 IP 모듈의 제어 순서에 영향을 주지 않는다.
IP 모듈을 이용한 SoC 설계시, 전역 클록을 이용한 동기식 설계 기법을 사용하는 경우에는 클록 속도 증가에 따른 클록 스큐(skew)와 지터(jitter) 문제를 해결해야 하고, 클록 배분을 위한 전력 소모가 증가하게 된다. 더욱이, 소자의 지연시간에 비해 상대적으로 증가된 전송선로의 지연시간을 고려하여 설계하여야 하고, IP 모듈간 클록 주파수 차이에 기인하여 설계 시간이 증가하는 단점이 있다. 한편, 비동기식 설계 기법은 전역 클록을 사용하지 않고, 데이터 전송을 지연시간에 무관한 핸드쉐이크 프로토콜에 의해서 수행한다는 점에서 동기 방식의 SoC가 갖는 문제를 해결할 수 있다. 즉, 비동기식 SoC에서는 IP 모듈 간의 데이터 전송이 비동기 핸드쉐이크 프로토콜에 의해 수행되며, 이를 통해 클록 스큐, 지터, 전력 소비 문제를 해결할 수 있으며, IP 모듈의 이식성과 재사용성이 증가하게 된다. 또 한, 타이밍이 상이한 IP 모듈 사이에서 비동기 핸드쉐이크 프로토콜에 의한 안정적인 데이터 전송이 가능해 지며, 대규모의 SoC 설계시 발생하는 다양한 문제를 최소화할 수 있는 장점이 있다.
본 발명은 이러한 비동기 SoC를 설계하는 데 필요한 IP 모듈에 관한 것이며, 이하에서는 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 보다 상세히 설명하기로 한다.
도 2는 본 발명에 의한 시스템 온 칩의 구조를 설명하기 위한 도면이다.
도시한 것과 같이, 시스템 온 칩은 복수의 IP 모듈(100, 200, 300)로 이루어지며, 본 발명에 따른 각각의 IP 모듈(100, 200, 300)은 제어부(110, 210, 310) 및 데이터 처리부(120, 220, 320)를 포함한다.
IP 모듈(100, 200, 300)을 설계하기 위하여, 특정 IP 모듈 그룹을 위해 제안된 핸드쉐이크 프로토콜에 필요한 표준 기본 신호를 결정하여 핸드쉐이크 신호를 수립하고, 이를 바탕으로 하여 제어 신호를 생성한다. 여기에서, 핸드쉐이크 프로토콜에 필요한 표준 기본 신호는 IP 모듈의 종류에 따라 달라지게 되고, IP 모듈에서 처리될 수 있는 모든 가능한 경우의 신호를 포함하여야 하며, 예를 들어 IP 모듈이 이미지 처리를 위한 모듈인 경우에는 Image_Start, Block_Strobe, Image_End, Scan_Start 등과 같은 신호가 핸드쉐이크 신호로 사용될 수 있다.
도 3a 내지 3d는 시스템 온 칩에 탑재되는 IP 모듈에 필요한 핸드쉐이크 신호의 종류를 설명하기 위한 예시도이다.
도시한 것과 같이, 복수의 IP 모듈이 이미지를 입력받아 화면상에 디스플레이하기 위한 처리를 수행 경우, 도 3a에 도시한 것과 같이, 첫번째 IP 모듈은 Image_Start 신호를 핸드쉐이크 신호로 하여 입력 데이터인 픽셀 데이터의 처리를 개시하고, 도 3b에 도시한 것과 같이, 두번째 IP 모듈은 Block_Strobe 신호를 핸드쉐이크 신호로 하여 입력 데이터인 픽셀 데이터에 대한 스트로브 처리를 수행한다. 또한, 세번째 IP 모듈은 도 3c에 도시한 것과 같이, Image_End 신호를 핸드쉐이크 신호로 하여 입력 데이터인 픽셀 데이터에 대한 처리를 완료하고, 도 3d에 도시한 것과 같이, 네번째 IP 모듈은 Scan_Start 신호를 핸드쉐이크 신호로 하여 입력 데이터인 필셀 데이터를 화면상에 디스플레이한다.
각 IP 모듈(100, 200, 300)마다 수립된 핸드쉐이크 신호는 입력 데이터가 처리되는 것과 동일한 파이프 라인 단계를 통해 전송되고, 입력 데이터 처리 요구가 있을 때마다 경로가 변경된다. 즉, 핸드쉐이크 신호는 입력 데이터가 복수의 IP 모듈을 거쳐 순차적으로 처리되도록 하기 위하여, 입력 데이터와 함께 순차적으로 IP 모듈에 입력되고, 입력 데이터에 대하여 어떠한 처리가 요구되는지에 따라 그 발생 순서가 변경된다. 이러한 핸드쉐이크 신호는 몇 개의 IP 모듈에서 파라미터의 변경에 의해 파이프라인 단계가 변경되는 경우, 이러한 변경 내용이 핸드쉐이크 신호에 자동적으로 반영되어 변경되게 되고 따라서, 모든 제어 신호의 순서가 모든 IP 모듈에 걸쳐 정확하게 유지되게 된다. 다시 말해, 입력 데이터에 대하여 어떠한 처리가 요구되는지에 따라 필요한 핸드쉐이크 신호가 기 수립되어 있으므로, 입력 데이터의 처리 순서가 변경되는 경우 핸드쉐이크 신호의 출력 순서 또한 변경되어야 하고, 따라서 입력 데이터의 처리 순서에 따라 핸드쉐이크 신호의 출력 순서 또한 자동적으로 변경되는 것이다.
이러한 핸드쉐이크 신호를 바탕으로 발생된 제어 신호는 각각의 제어부(110, 210, 310)에 저장되며, 기 수립된 핸드쉐이크 신호가 해당 IP 모듈의 지정된 파이프라인에서의 데이터 흐름에 따라 입력되도록 하여, 데이터 처리부(120, 220, 320)에서 상기 핸드쉐이크 신호에 따라 입력 데이터를 처리하도록 한다.
데이터 처리부(120, 220, 320)는 기 수립된 핸드쉐이크 신호가 제어부(110, 210, 310)의 제어에 의해 입력되면, 이에 따라 입력 데이터를 처리하여 출력 데이터 및 변경된 핸드쉐이크 신호를 출력하고, 출력 데이터 및 변경된 핸드쉐이크 신호는 다음 단의 IP 모듈로 입력된다. 즉, 이전 단 IP 모듈의 출력 데이터는 다음 단 IP 모듈의 입력 데이터가 되고, 이전 단 IP 모듈로부터 출력된 변경된 핸드쉐이크 신호는 다음 단 IP 모듈의 핸드쉐이크 신호로서 사용되는 것이다.
한편, 어떠한 핸드쉐이크 신호가 특정 IP 모듈에 대하여 고정된다면 즉, 특정 IP 모듈에 항상 동일한 핸드쉐이크 신호가 입력된다면, 해당 핸드쉐이크 신호는 해당 IP 모듈의 제어부에 저장하여 사용할 수 있다.
이와 같이, 본 발명은 각 IP 모듈에서 사용 가능한 모든 핸드쉐이크 신호를 결정하고, 이로부터 제어 신호를 생성하여 제어부에 저장한다. 그리고, 데이터 처리 요구가 있는 경우, 제어부는 기 저장된 제어 신호에 따라 IP 모듈로 핸드쉐이크 신호가 입력되도록 하여 IP 모듈의 데이터 처리부가 입력 데이터를 처리한 후, 출력 데이터와 변경된 핸드쉐이크 신호를 출력하도록 한다. IP 모듈의 출력 데이터 및 변경된 핸드쉐이크 신호는 다음 단 IP 모듈의 입력 데이터 및 핸드쉐이크 신호로 각각 사용된다.
이상에서 설명한 본 발명은, 본 발명이 속하는 기술분야의 당업자는 본 발명이 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해해야만 한다. 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.
본 발명에 의하면 시스템 온 칩에 사용되는 IP 모듈을 분산 제어함으로써, 보다 구조적이고 재사용이 용이한 IP 모듈을 설계할 수 있다. 또한, 이러한 IP 모듈을 이용하여 시스템 온 칩을 설계하고 검증하는 데 필요한 노력과 시간을 감소시킬 수 있다.

Claims (5)

  1. 시스템 온 칩을 위한 IP 모듈로서,
    IP 모듈에 필요한 핸드쉐이크 신호를 바탕으로 제어 신호를 생성하고, 상기 핸드쉐이크 신호에 따라 입력 데이터를 처리하도록 하기 위한 제어 신호를 상기 IP 모듈로 발생하기 위한 제어부; 및
    상기 제어부의 제어에 따라 핸드쉐이크 신호 및 입력 데이터를 수신하여 상기 입력 데이터를 처리한 후, 출력 데이터와 변경된 핸드쉐이크 신호를 출력하기 위한 데이터 처리부;
    를 포함하며, 상기 IP 모듈로부터 출력되는 데이터 및 변경된 핸드쉐이크 신호는 상기 IP 모듈과 접속된 타 IP 모듈의 입력 데이터 및 핸드쉐이크 신호로 입력되는 것을 특징으로 하는 IP 모듈.
  2. 삭제
  3. 제 1 항에 있어서,
    상기 IP 모듈로 입력되는 핸드쉐이크 신호가 모든 입력 데이터에 대하여 동일한 경우, 상기 핸드쉐이크 신호는 상기 제어부에 저장되는 것을 특징으로 하는 IP 모듈.
  4. 제 1 항에 있어서,
    상기 핸드쉐이크 신호는 상기 입력 데이터가 처리되는 것과 동일한 파이프라인 단계로 전송되는 것을 특징으로 하는 IP 모듈.
  5. 제 1 항에 있어서,
    상기 IP 모듈로 입력되는 핸드쉐이크 신호는 상기 IP 모듈로 입력되는 데이터의 처리 순서에 따라 변경되는 것을 IP 모듈.
KR1020050000757A 2005-01-05 2005-01-05 시스템 온 칩을 위한 ip 모듈 KR100734521B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020050000757A KR100734521B1 (ko) 2005-01-05 2005-01-05 시스템 온 칩을 위한 ip 모듈
US11/048,595 US7313672B2 (en) 2005-01-05 2005-02-01 Intellectual property module for system-on-chip

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050000757A KR100734521B1 (ko) 2005-01-05 2005-01-05 시스템 온 칩을 위한 ip 모듈

Publications (2)

Publication Number Publication Date
KR20060080380A KR20060080380A (ko) 2006-07-10
KR100734521B1 true KR100734521B1 (ko) 2007-07-03

Family

ID=36698378

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050000757A KR100734521B1 (ko) 2005-01-05 2005-01-05 시스템 온 칩을 위한 ip 모듈

Country Status (2)

Country Link
US (1) US7313672B2 (ko)
KR (1) KR100734521B1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102010003521A1 (de) * 2010-03-31 2011-10-06 Robert Bosch Gmbh Modulare Struktur zur Datenverarbeitung
KR101781617B1 (ko) 2010-04-28 2017-09-25 삼성전자주식회사 통합 입출력 메모리 관리 유닛을 포함하는 시스템 온 칩
KR20180124340A (ko) 2017-05-11 2018-11-21 엘에스산전 주식회사 프로그래머블 논리 제어 장치

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030030318A (ko) * 2001-10-09 2003-04-18 이문기 유니버설 브릿지 제어 구조

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5872988A (en) * 1992-06-17 1999-02-16 U.S. Philips Corporation Parallel data processing device having a concatenated data path between elementary processors
US6052754A (en) * 1998-05-14 2000-04-18 Vlsi Technology, Inc. Centrally controlled interface scheme for promoting design reusable circuit blocks
US6145073A (en) * 1998-10-16 2000-11-07 Quintessence Architectures, Inc. Data flow integrated circuit architecture
US7350005B2 (en) * 2003-05-23 2008-03-25 Arm Limited Handling interrupts in a system having multiple data processing units
US7157934B2 (en) * 2003-08-19 2007-01-02 Cornell Research Foundation, Inc. Programmable asynchronous pipeline arrays

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030030318A (ko) * 2001-10-09 2003-04-18 이문기 유니버설 브릿지 제어 구조

Also Published As

Publication number Publication date
KR20060080380A (ko) 2006-07-10
US7313672B2 (en) 2007-12-25
US20060168314A1 (en) 2006-07-27

Similar Documents

Publication Publication Date Title
US20110116337A1 (en) Synchronising between clock domains
US7590146B2 (en) Information processing unit
JP2006229931A (ja) デイジーチェーンを形成するマルチデバイスシステムおよびその駆動方法
KR100734521B1 (ko) 시스템 온 칩을 위한 ip 모듈
US7676685B2 (en) Method for improving the data transfer in semi synchronous clock domains integrated circuits at any possible m/n clock ratio
US6640277B1 (en) Input staging logic for latching source synchronous data
JP4624928B2 (ja) 半導体集積回路装置
US10181353B2 (en) Memory control circuit and method thereof
US7945718B2 (en) Microcontroller waveform generation
JP2002245778A (ja) 半導体装置
US7619634B2 (en) Image display apparatus and image data transfer method
JP2004326222A (ja) データ処理システム
WO2024066950A1 (zh) 一种信号处理方法、信号处理装置、芯片及电子设备
US20170212551A1 (en) Semiconductor device, a semiconductor system, and a method of operating the semiconductor device
JP3039441B2 (ja) 異クロック間同期エッジ検出方法および異クロック間同期エッジ検出方式
JP2000155701A (ja) デバッグ回路
JPH1115783A (ja) 同期回路
JP4319081B2 (ja) 低消費電力回路の設計支援装置
JPH1049109A (ja) 液晶表示装置
JP2000040054A (ja) シリアルインターフェース
JP2002108809A (ja) ソースシンクロナスデータ転送方法及びソースシンクロナスデータ転送装置
US7450088B2 (en) Apparatus and method for generating digital pulse
JP2007087338A (ja) クロック同期回路、及びオンスクリーンディスプレイ回路
JPH10242808A (ja) 半導体集積回路装置
JP2005316721A (ja) クロック発生回路及び半導体集積回路

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
G170 Publication of correction
FPAY Annual fee payment

Payment date: 20120404

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20130410

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee