JP2006229931A - デイジーチェーンを形成するマルチデバイスシステムおよびその駆動方法 - Google Patents

Abstract

【課題】 簡単な回路の構成を用いたプロトコルによってホストデバイスとクライアントデバイスとの間の遅延時間が分かるマルチデバイスシステムおよびこれを用いた駆動方法を提供する。
【解決手段】 本発明のマルチデバイスシステムは、チェーンバス、ホストデバイスおよびクライアントデバイスによって発振するデイジーチェーンにより形成される。本発明のマルチデバイスシステムおよびその駆動方法では、データチェーンの発振周期のみを測定して、ホストデバイスとクライアントデバイスとの間のデータ伝送遅延時間を把握することができる。
【選択図】図１

Description

本発明はマルチデバイスシステムに係り、より詳しくは、ホストデバイスとクライアントデバイスとの間にデイジーチェーン（ｄａｉｓｙ ｃｈａｉｎ）を形成するマルチデバイスシステムおよびこれを用いた駆動方法に関するものである。

一般に、マルチデバイスシステムは、ホストデバイスとクライアントデバイスで構成され、クライアントデバイスは、前記ホストデバイスから提供される信号（または、データ）によって順次制御される。この際、マルチデバイスシステムを効果的に駆動するためには、ホストデバイスとクライアントデバイスとの間のデータ伝送遅延時間を予測しなければならない。

従来のマルチデバイスシステムにおいては、ホストデバイスとクライアントデバイスとの間のデータ伝送遅延時間の予測は主に実験および測定を繰り返すことによって行われる。したがって、従来のマルチデバイスシステムにおいては、このように実験および測定を繰り返すために、複雑な回路を内蔵する必要があり、さらに、これを運用するためのプロトコル（ｐｒｏｔｏｃｏｌ）が複雑化するという問題点がある。

本発明は、上記の問題点に鑑みてなされたものであり、簡単な回路構成とプロトコルで、ホストデバイスとクライアントデバイスとの間の遅延時間が分かるマルチデバイスシステムおよびこれを用いた駆動方法を提供することを目的とする。

上記のような課題を解決するために、本発明の一側面によれば、マルチデバイスシステムを提供する。本発明のマルチデバイスシステムは、自己の出力端を通じてデータを送信し、自己の入力端を通じてデータを受信し、前記入力端の信号を前記出力端に提供するホストデバイスであって、前記出力端の信号を一定の周期で発振させるための発振手段を含むホストデバイスと、それぞれが駆動入力端、駆動出力端、応答入力端、および応答出力端を含む第１〜第Ｎ（Ｎは２以上の自然数）クライアントデバイスと、第１駆動バス段が前記ホストデバイスの出力端と前記第１クライアントデバイスの駆動入力端を連結し、第ｉ（ｉは２〜Ｎ）駆動バス段が第（ｉ−１）クライアントデバイスの駆動出力端と第ｉクライアントデバイスの駆動入力端を連結するように構成された第１〜第Ｎ駆動バス段を含む駆動システムバスと、第１応答バス段が前記ホストデバイスの入力端と前記第１クライアントデバイスの応答出力端を連結し、第ｉ（ｉは２〜Ｎ）応答バス段が第（ｉ−１）クライアントデバイスの応答入力端と第ｉクライアントデバイスの応答出力端を連結するように構成された第１〜第Ｎ応答バス段を含む応答システムバスと、前記第Ｎクライアントデバイスの駆動出力端と前記第Ｎクライアントデバイスの応答入力端とを連結するチェーンバスと、を備える。

前記のような課題を解決するために、本発明の他の側面によれば、マルチデバイスシステムの駆動方法を提供する。本発明のマルチデバイスシステムの駆動方法は、前記ホストデバイスと前記Ｎ個のクライアントデバイスをデイジーチェーンを用いて形成するために、前記ホストデバイスからＮ番目のクライアントデバイスにおける駆動出力端と応答入力端との間にチェーンバスを設ける段階であって、前記駆動出力端が前記駆動システムバス上の信号を出力し、前記応答入力端が前記応答システムバス上のデータを入力するように構成されたチェーンバスを設ける段階と、前記ホストデバイスが特定端子の信号の発振周期（ｔＯＳＣ）を検出する段階と、前記ホストデバイスがｉ番目クライアントデバイスまでの伝送遅延時間（ｔＤｉ）を数式ｔＤｉ＝ｉ＊ｔＯＳＣ／（２＊（２Ｎ＋１））に基づいて計算する段階と、を備える。

前記のような課題を解決するために、本発明のさらに他の側面によれば、マルチデバイスシステムの駆動方法を提供する。本発明のマルチデバイスシステムの駆動方法も、本発明の他の側面によるマルチデバイスシステムの駆動方法と同様に、チェーンバスを設ける段階を含む。また、本発明のさらに他の一側面によれば、前記駆動システムバスの信号をＫ倍に逓倍するように設定し、前記第ｉクライアントデバイスの基準クロックを発生する段階と、前記ホストデバイスが、前記ホストデバイスから発生する信号が前記第ｉクライアントデバイスに到逹する間に進行可能な前記基準クロックの最大クロック数である前記第ｉクライアントデバイスの遅延クロックの数（ｔＣｉ）を数式ｔＣｉ＝ｉ＊Ｋ／（２＊（２Ｎ＋１））に基づいて計算する段階と、を備える。

前記のような本発明のマルチデバイスシステムにおいては、チェーンバス、ホストデバイスおよびクライアントデバイスによって、発振させるデイジーチェーン（ｄａｉｓｙ ｃｈａｉｎ）が形成される。本発明のマルチデバイスシステムおよびその駆動方法では、データチェーンの発振周期のみを測定して、ホストデバイスとクライアントデバイスとの間のデータ伝送遅延時間を把握することができる。したがって、本発明のマルチデバイスシステムおよびその駆動方法によれば、簡単な回路の構成およびプロトコルでホストデバイスとクライアントデバイスとの間のデータ伝送遅延時間を把握することができる。また、各クライアントデバイスでの遅延クロックの数も容易に予測することができる。

本発明と本発明の動作上の利点および本発明の実施によって達成される目的を充分に理解するためには、本発明の望ましい実施形態を例示する添付図面および添付図面に記載した内容を参照しなければならない。各図面において、同一の構成要素は同様の参照符号で示される。そして、本発明の要旨を不必要に曖昧にし得る公知機能および構成についての詳細な説明は省略する。

まず、本発明を説明するに先立ち、一般的なクライアントデバイスについて説明する。しかし、これは本発明の理解を助けるためのものであり、本発明の権利範囲を限定するためのものではない。

一般に、デュアルイン−ラインクライアントデバイス（ＤＩＭＭ：Ｄｕａｌ Ｉｎ−Ｌｉｎｅ Ｍｅｍｏｒｙ Ｍｏｄｕｌｅ）のようなクライアントデバイスは、複数の内部デバイスが装着される小さなプリント基板（ｐｒｉｎｔｅｄ ｃｉｒｃｕｉｔ ｂｏａｒｄ）である。クライアントデバイスは、プリント基板の電気的コネクタを介してアクセス可能な（ａｃｃｅｓｓｉｂｌｅ）リード線（ｌｅａｄ）を有する。そして、クライアントデバイスは、大きなプリント基板、すなわちマザーボード（ｍｏｔｈｅｒ ｂｏａｒｄ）上に結合される小さなソケットコネクタに挿入される。このような複数のクライアントデバイスが分岐接続点（ｍｕｌｔｉ−ｄｒｏｐ ｃｏｎｎｅｃｔｉｏｎ）を介して典型的には直接的にホストデバイスに連結される。前記分岐接続点はホストデバイスとカップリングされるシステムバスと連結される。ホストデバイスは、システムバスを介して信号を送受信する。各クライアントデバイスは複数の内部回路を含む。

この際、前記システムバスは、ホストデバイスからクライアントデバイスに信号を伝送する駆動システムバスと、クライアントデバイスからホストデバイスで信号を伝送する応答システムバスとに区分できる。また、場合によっては、一つのシステムバス（本明細書では、‘駆動システムバス’という）を介して、ホストデバイスと各クライアントデバイスとの間で信号を送受信することができる。

そして、前記分岐接続点は、一つまたは二つ以上の端子を介して前記システムバスの信号を該当クライアントデバイスに提供することができる。

以下、添付図面に基づいて本発明の好適な実施形態を説明することにより、本発明を詳細に説明する。

図１は本発明の好適な一実施形態によるマルチデバイスシステム１００を示す図である。図１に示すように、マルチデバイスシステム１００は、ホストデバイス１１０、第１〜第Ｎ（Ｎは２以上の自然数）クライアントデバイス１２０＿１、１２０＿２、…、１２０＿Ｎ、駆動システムバス、応答システムバス、およびチェーンバス１５０を含む。

ホストデバイス１１０は、自己の出力端（ＣＯＵＴ）を介してデータ（または信号）を送信し、自己の入力端（ＣＩＮ）を介してデータを受信する。そして、前記入力端（ＣＩＮ）の信号は前記出力端（ＣＯＵＴ）に提供される。

そして、ホストデバイス１１０は、出力端（ＣＯＵＴ）の信号を一定の周期で発振させるための発振手段１１１を含む。発振手段１１１によって、デイジーチェーン形態で形成されるホストデバイス１１０とクライアントデバイス１２０＿１、１２０＿２、…、１２０＿Ｎの各端子の信号が発振することになる。

望ましくは、発振手段１１１は、入力端（ＣＩＮ）の信号を反転して出力端（ＣＯＵＴ）に提供するインバーター１１１ａを含む。

本実施形態においては、ホストデバイス１１０の入力端（ＣＩＮ）から出力端（ＣＯＵＴ）までのデータ伝送遅延時間は、発振手段１１１による論理状態の反転の有無を考慮したバッファリング遅延時間（ｔＢＵＦ）である。すなわち、入力端（ＣＩＮ）でのデータのハイピーク（ｈｉｇｈ ｐｅａｋ）と出力端（ＣＯＵＴ）でのデータのローピーク（ｌｏｗ ｐｅａｋ）との間の遅延時間がバッファリング遅延時間（ｔＢＵＦ）となる。

クライアントデバイス１２０＿１、１２０＿２、…、１２０＿Ｎのそれぞれは、駆動入力端（ＤＩ）、駆動出力端（ＤＯ）、応答入力端（ＲＩ）および応答出力端（ＲＯ）を含む。駆動入力端（ＤＩ）を介して、ホストデバイス１１０から提供されるデータが受信される。そして、駆動出力端（ＤＯ）を介して、ホストデバイス１１０のデータが後側（ホストデバイスから遠くなる側）のクライアントデバイスに送信される。

また、応答入力端（ＲＩ）を介して、前記後側のクライアントデバイスからデータが受信される。そして、応答出力端（ＲＩ）を介して、後側のクライアントデバイスのデータがホストデバイス１１０に送信される。

望ましくは、クライアントデバイス１２０＿１、１２０＿２、…、１２０＿Ｎは、独立して駆動可能なメモリ素子を内蔵するメモリモジュールである。

駆動システムバスは、第１〜第Ｎ駆動バス段１３０＿１、１３０＿２、…、１３０＿Ｎから構成される。そして、本実施形態において、前記駆動バス段は互いに分離されるように具現される。しかし、前記駆動バス段は互いに連結される一体型で具現することもできる。この際、駆動バス段は、分岐接続点間のシステムバスを称することができる。

第ｉ駆動バス段は、第（ｉ−１）クライアントデバイスの駆動出力端（ＤＯ）と第ｉクライアントデバイスの駆動入力端（ＤＩ）を連結する。ここで、２≦ｉ≦Ｎである。そして、第１駆動バス段１３０＿１は、ホストデバイス１１０の出力端（ＣＯＵＴ）と第１クライアントデバイス１２０＿１の駆動入力端（ＤＩ）を連結する。

本実施形態においては、各駆動バス段１３０＿１、１３０＿２、…、１３０＿Ｎでの遅延時間、すなわち前側のクライアントデバイスの駆動出力端（ＤＯ）から次のクライアントデバイスの駆動入力端（ＤＩ）までの遅延時間はフライト遅延時間（ｔＦＬＴ）で、ほぼ同一に具現される。

応答システムバスは、第１〜第Ｎ応答バス段１４０＿１、１４０＿２、…、１４０＿Ｎから構成される。本実施形態において、前記応答バス段は互いに分離されて具現される。しかし、前記応答バス段は互いに連結される一体型で具現することもできる。この際、応答バス段は分岐接続点間のシステムバスを称することができる。

第ｉ応答バス段は、第（ｉ−１）クライアントデバイスの応答入力端（ＲＩ）と第ｉクライアントデバイスの応答出力端（ＲＯ）を連結する。そして、第１応答バス段１４０＿１はホストデバイス１１０の入力端（ＣＩＮ）と第１クライアントデバイス１２０＿１の応答出力端（ＲＯ）を連結する。

本実施形態においては、各応答バス段１４０＿１、１４０＿２、…、１４０＿Ｎでの遅延時間、すなわち後側のクライアントデバイスの応答出力端（ＲＯ）から前側のクライアントデバイスの応答入力端（ＲＩ）までの遅延の時間も、前記駆動バス段と同様に、フライト遅延時間（ｔＦＬＴ）となるように具現される。

チェーンバス１５０はＮ番目のクライアントデバイス、すなわち第Ｎクライアントデバイス１２０＿Ｎの駆動出力端（ＤＯ）と応答入力端（ＲＩ）を連結する。本実施形態においては、チェーンバス１５０の遅延時間、すなわち第Ｎクライアントデバイス１２０＿Ｎの駆動出力端（ＤＯ）から第Ｎクライアントデバイス１２０＿Ｎの応答入力端（ＲＩ）までの遅延時間は、前記駆動バス段および前記応答バス段と同様に、フライト遅延時間（ｔＦＬＴ）となるように具現される。

前述したように、本発明の好適な実施の形態に係るマルチデバイスシステムは、チェーンバス１５０、ホストデバイス１１０およびクライアントデバイス１２０＿１、１２０＿２、…、１２０＿Ｎによって発振するデイジーチェーンにより形成される。

このような場合、ホストデバイス（１１０）での特定の端子（Ｎ１１０）での発振周期（ｔＯＳＣ）は（数式１）のように表される。

ｔＯＳＣ＝２＊（２Ｎ＋１）＊（ｔＢＵＦ＋ｔＦＬＴ） … （数式１）
そして、ｔＯＳＣが検出（測定）される場合、ホストデバイス１１０からｉ番目クライアントデバイス１２０＿ｉまでの伝送遅延時間（ｔＤｉ）は（数式２）に基づいて計算できる。

ｔＤｉ＝ｉ＊ｔＯＳＣ／（２＊（２Ｎ＋１）） … （数式２）
図２ａおよび図２ｂは、それぞれ図１のクライアントデバイス１２０＿１〜１２０＿Ｎの例を示す図である。図２ａおよび図２ｂに示すように、クライアントデバイス１２０＿１〜１２０＿Ｎのそれぞれは、駆動入力バッファ（ＤＩＢ）、駆動出力バッファ（ＤＯＢ）、応答入力バッファ（ＲＩＢ）および応答出力バッファ（ＲＯＢ）をさらに含む。

駆動入力バッファ（ＤＩＢ）は、駆動入力端（ＤＩ）に受信される信号をバッファリングし、駆動出力バッファ（ＤＯＢ）は、駆動入力バッファ（ＤＩＢ）の出力信号をバッファリングして、駆動出力端（ＤＯ）に提供する。

応答入力バッファ（ＲＩＢ）は応答入力端（ＲＩ）で受信される信号をバッファリングし、応答出力バッファ（ＲＯＢ）は応答入力バッファ（ＲＩＢ）の出力信号をバッファリングして応答出力端（ＲＯ）に提供する。

望ましくは、前記クライアントデバイスの少なくとも一つは周波数逓倍器１２１をさらに備える。逓倍器１２１は、図２ａに示すように、駆動入力端（ＤＩ）と駆動出力端（ＤＯ）との間の信号の周波数をＫ倍に逓倍する方式で具現することができる。また、周波数逓倍器１２１は、図２ｂに示すように、応答入力端（ＲＩ）と応答出力端（ＲＯ）との間の信号の周波数をＫ倍に逓倍する方式で具現することもできる。望ましくは、逓倍器１２１はＰＬＬ回路で具現される。

逓倍器１２１で逓倍される信号は、自己のクライアントデバイスに含まれる各内部回路を制御する基準クロック（ＲＣＬＫ）として使用される。この際、前記Ｋの値はモードレジスターセット（ＭＲＳ）などの方式によって外部でプログラムすることが可能である。

この際、逓倍器（ＰＬＬ）が含まれる第ｉクライアントデバイス１２０＿ｉでの遅延クロックの数（ｔＣｉ）は容易に予測することができる。ここで、遅延クロックの数（ｔＣｉ）は、ホストデバイス１１０から発生する信号が第ｉクライアントデバイス１２０＿ｉに到逹する間に進行可能な基準クロック（ＲＣＬＫ）の最大クロック数である。

まず、基準クロック（ＲＣＬＫ）の周期（ｔＲＣＬＫ）は（数式３）のように表される。

ｔＲＣＬＫ＝ｔＯＳＣ／Ｋ … （数式３）
ここで、遅延クロックの数（ｔＣｉ）は、ｉ番目クライアントデバイス１２０＿ｉまでの伝送遅延時間（ｔＤｉ）を基準クロック（ＲＣＬＫ）の周期（ｔＲＣＬＫ）で割ったものと同一である。

したがって、遅延クロックの数（ｔＣｉ）は（数式４）に基づいて計算できる。

ｔＣｉ＝ｔＤｉ／ｔＲＣＬＫ
＝{ｉ＊ｔＯＳＣ／（２＊（２Ｎ＋１））}／{ｔＯＳＣ／Ｋ}
＝ｉ＊Ｋ／（２＊（Ｎ＋１）） … （数式４）
この際、前記ｉ、Ｋ、Ｎは全て容易に確認することができるので、第ｉクライアントデバイス１２０＿ｉでの遅延クロックの数（ｔＣｉ）は容易に予測することができる。

図３は図１のマルチデバイスシステムの駆動方法を示すフローチャートであり、ホストデバイスからｉ番目クライアントデバイスまでの伝送遅延時間（ｔＤｉ）を求める方法を示す図である。図３を参照して、伝送遅延時間（ｔＤｉ）を求める方法を要約すれば次のようである。

Ｓ３１０段階では、ホストデバイス１１０と前記クライアントデバイスをデイジーチェーンを用いて形成するために、第Ｎクライアントデバイス１２０＿Ｎにおける駆動出力端（ＤＯ）と応答入力端（ＲＩ）との間にチェーンバス１５０を設ける。

Ｓ３２０段階では、ホストデバイス１１０が特定端子の信号の発振周期（ｔＯＳＣ）を検出する。

Ｓ３３０段階では、ホストデバイス１１０が、ｉ番目クライアントデバイス１２０＿ｉまでの伝送遅延時間（ｔＤｉ）をｔＤｉ＝ｉ＊ｔＯＳＣ／（２＊（２Ｎ＋１））に基づいて計算する。

図４は図１のマルチデバイスシステムの他の駆動方法を示すフローチャートであり、第ｉクライアントデバイスの遅延クロックの数（ｔＣｉ）を求める方法を示す図である。図４を参照して、遅延クロックの数（ｔＣｉ）を求める方法を要約すれば次のようである。

Ｓ４１０段階では、ホストデバイス１１０と前記クライアントデバイスをデイジーチェーンを用いて形成するために、第Ｎクライアントデバイス１２０＿Ｎにおける駆動出力端（ＤＯ）と応答入力端（ＲＩ）との間にチェーンバス１５０を設ける。

Ｓ４２０段階では、第ｉクライアントデバイス１２０＿ｉが前記駆動システムバスまたは前記応答システムバスの信号をＫ倍に逓倍するように設定し、基準クロック（ＲＣＬＫ）を発生する。

Ｓ４３０段階では、ホストデバイス１１０が前記第ｉクライアントデバイスの遅延クロックの数（ｔＣｉ）をｔＣｉ＝ｉ＊Ｋ／（２＊（２Ｎ＋１））に基づいて計算する。

上記のような本発明の好適な実施の形態に係るマルチデバイスシステムおよびその駆動方法によれば、簡単な回路の構成でホストデバイス１１０とクライアントデバイス１２０＿１〜１２０＿Ｎとの間の伝送遅延時間を把握することができる。また、各クライアントデバイスでの遅延クロックの数を容易に予測することができる。

図５は本発明の他の好適な一実施形態によるマルチデバイスシステム５００を示す図であり、図６は図２のクライアントデバイス５２０＿１〜５２０＿Ｎの例を示す図である。図５および図６のマルチデバイスシステム５００は、図１のマルチデバイスシステム１００に対して、チェーンバス５５０が最後（Ｎ番目）のクライアントデバイス５２０＿Ｎの駆動出力端（ＤＯ）とホストデバイス５１０の入力端（ＣＩＮ）の間に形成されるという点で相異する。

図５のマルチデバイスシステム５００において、ホストデバイス５１０からｉ番目クライアントデバイス５２０＿ｉまでの伝送遅延時間（ｔＤｉ）は（数式５）に基づいて計算することができる。

ｔＤｉ＝ｉ＊ｔＯＳＣ／（２＊（２Ｎ＋１）） … （数式５）
ここで、遅延クロックの数（ｔＣｉ）はｉ番目クライアントデバイス１２０＿ｉまでの伝送遅延時間（ｔＤｉ）を基準クロック（ＲＣＬＫ）の周期（ｔＲＣＬＫ）で割ったものと同一である。

したがって、遅延クロックの数（ｔＣｉ）は（数式６）に基づいて計算することができる。

ｔＣｉ＝ｔＤｉ／ｔＲＣＬＫ
＝{ｉ＊ｔＯＳＣ／（２＊（Ｎ＋１））}／{ｔＯＳＣ／Ｋ}
＝ｉ＊Ｋ／（２＊（Ｎ＋１）） … （数式６）
図５のマルチデバイスシステム５００のその他の構成および作用は、図１のマルチデバイスシステム１００に係る説明を参照して、当業者によって容易に理解可能であろう。したがって、本明細書では、それについての具体的な説明は省略する。

以上、本発明を図面に示す一実施形態を参照して説明したが、これは例示的なものに過ぎず、当業者であれば、これらから多様な変形および均等な他の実施形態が可能であることが理解できるであろう。したがって、本発明の技術的範囲は特許請求の範囲の記載に基づいて定められなければならない。

本発明は、デバイス間の遅延に基づくオシレーター（発振手段）を構成し、これに基づいてＫ倍の周波数を発生させてデータの読み出しおよび書き込みを行う場合、ホストデバイスはデータの待ち時間を別途の過程を必要とすることなく分かることができ、ホストデバイスから複数のクライアントデバイスまでの間の通信を行うシステムに適用可能である。

本発明の好適な一実施形態によるマルチデバイスシステムを示す図である。 駆動入力端（ＤＩ）と駆動出力端（ＤＯ）との間の信号の周波数をＫ倍に逓倍する方式で具現する図１のクライアントデバイスの例を示す図である。 応答入力端（ＲＩ）と応答出力端（ＲＯ）との間の信号の周波数をＫ倍に逓倍する方式で具現する図１のクライアントデバイスの例を示す図である。 図１のマルチデバイスシステムの駆動方法を示すものであり、ホストデバイスからｉ番目クライアントデバイスまでの伝送遅延時間（ｔＤｉ）を求める方法を示すフローチャートである。 図１のマルチデバイスシステムの他の駆動方法を示すものであり、第ｉクライアントデバイスの遅延クロックの数（ｔＣｉ）を求める方法を示すフローチャートである。 本発明の他の一実施形態によるマルチデバイスシステムを示す図である。 図２のクライアントデバイスの例を示す図である。

符号の説明

１１０、５１０ ホストデバイス
１２０＿ｉ、５２０＿ｉ クライアントデバイス
ｔＢＵＦ バッファリング遅延時間
ｔＦＬＴ フライト遅延時間
１３０＿ｉ、５３０＿ｉ 駆動バス段
１４０＿ｉ 応答バス段
１５０、５５０ チェーンバス
ＤＩ 駆動入力端
ＤＯ 駆動出力端
ＲＩ 応答入力端
ＲＯ 応答出力端
ｔＢＵＦ バッファリング遅延時間
ｔＦＬＴ フライト遅延時間

Claims (16)

1. マルチデバイスシステムにおいて、
   自己の出力端を通じてデータを送信し、自己の入力端を通じてデータを受信し、前記入力端の信号を前記出力端に提供するホストデバイスであって、前記出力端の信号を一定の周期で発振させるための発振手段を含むホストデバイスと、
   それぞれが駆動入力端、駆動出力端、応答入力端、および応答出力端を含む第１乃至第Ｎ（Ｎは２以上の自然数）クライアントデバイスと、
   第１駆動バス段が前記ホストデバイスの出力端と前記第１クライアントデバイスの駆動入力端を連結し、第ｉ（ｉは２乃至Ｎ）駆動バス段が第（ｉ−１）クライアントデバイスの駆動出力端と第ｉクライアントデバイスの駆動入力端を連結するように構成された第１乃至第Ｎ駆動バス段を含む駆動システムバスと、
   第１応答バス段が前記ホストデバイスの入力端と前記第１クライアントデバイスの応答出力端を連結し、第ｉ（ｉは２乃至Ｎ）応答バス段が第（ｉ−１）クライアントデバイスの応答入力端と第ｉクライアントデバイスの応答出力端を連結するように構成された第１乃至第Ｎ応答バス段を含む応答システムバスと、
   前記第Ｎクライアントデバイスの駆動出力端と前記第Ｎクライアントデバイスの応答入力端を連結するチェーンバスと、
   を備えることを特徴とするマルチデバイスシステム。
2. 前記クライアントデバイスの少なくとも一つは、前記駆動入力端と前記駆動出力端との間の信号、および前記応答入力端と前記応答出力端との間の信号の少なくとも一つをＫ倍に逓倍するための周波数逓倍器をさらに備えることを特徴とする請求項１に記載のマルチデバイスシステム。
3. 前記Ｋの値は外部でプログラム可能であることを特徴とする請求項２に記載のマルチデバイスシステム。
4. 前記ホストデバイスは、前記自己の入力端の信号を予め定められたバッファリング遅延時間（ｔＢＵＦ）で前記自己の出力端に提供するために駆動され、
   前記クライアントデバイスのそれぞれは、前記駆動入力端の信号を前記バッファリング遅延時間（ｔＢＵＦ）で前記駆動出力端に提供し、前記応答入力端の信号を前記バッファリング遅延時間（ｔＢＵＦ）で前記応答出力端に提供するために駆動され、
   前記駆動バス段のそれぞれと前記応答バス段のそれぞれは、予め定められたフライト遅延時間（ｔＦＬＴ）でデータを伝送するように構成され、
   前記チェーンバスは前記フライト遅延時間（ｔＦＬＴ）でデータを伝送するように構成されることを特徴とする請求項１に記載のマルチデバイスシステム。
5. 前記クライアントデバイスのそれぞれは、
   前記駆動入力端に受信される信号をバッファリングするための駆動入力バッファと、
   前記駆動入力バッファの信号をバッファリングして、前記駆動出力端に提供するための駆動出力バッファと、
   前記応答入力端に受信される信号をバッファリングするための応答入力バッファと、
   前記応答入力バッファの信号をバッファリングして、前記応答出力端に提供するための応答出力バッファと、
   をさらに備えることを特徴とする請求項１に記載のマルチデバイスシステム。
6. 前記クライアントデバイスは、独立して駆動可能なメモリ素子を内蔵するメモリモジュールであることを特徴とする請求項１に記載のマルチデバイスシステム。
7. マルチデバイスシステムにおいて、
   自己の出力端を通じてデータを送信し、自己の入力端を通じてデータを受信し、前記入力端の信号を前記出力端に提供するホストデバイスであって、前記出力端の信号を一定の周期で発振させるための発振手段を含むホストデバイスと、
   それぞれが駆動入力端および駆動出力端を含む第１乃至第Ｎ（Ｎは２以上の自然数）クライアントデバイスと、
   第１駆動バス段が前記ホストデバイスの出力端と前記第１クライアントデバイスの駆動入力端を連結し、第ｉ（ｉは２乃至Ｎ）駆動バス段が第（ｉ−１）クライアントデバイスの駆動出力端と第ｉクライアントデバイスの駆動入力端を連結するように構成された第１乃至第Ｎ駆動バス段を含む駆動システムバスと、
   前記第Ｎクライアントデバイスの駆動出力端と前記第Ｎホストデバイスの入力端を連結するチェーンバスと、
   を備えることを特徴とするマルチデバイスシステム。
8. 前記クライアントデバイスの少なくとも一つは、前記駆動入力端と前記駆動出力端との間の信号をＫ倍に逓倍するための周波数逓倍器を備えることを特徴とする請求項７に記載のマルチデバイスシステム。
9. 前記Ｋの値は外部でプログラム可能であることを特徴とする請求項７に記載のマルチデバイスシステム。
10. 前記ホストデバイスは、前記入力端の信号を予め定められたバッファリング遅延時間（ｔＢＵＦ）で前記出力端に提供するために駆動され、
    前記クライアントデバイスのそれぞれは、前記駆動入力端の信号を前記バッファリング遅延時間（ｔＢＵＦ）で前記駆動出力端に提供し、前記応答入力端の信号を前記バッファリング遅延時間（ｔＢＵＦ）で前記応答出力端に提供するために駆動され、
    前記駆動バス段のそれぞれと前記応答バス段のそれぞれは、予め定められたフライト遅延時間（ｔＦＬＴ）でデータを伝送するように構成され、
    前記チェーンバスは、前記フライト遅延時間（ｔＦＬＴ）でデータを伝送するように構成されることを特徴とする請求項７に記載のマルチデバイスシステム。
11. 前記クライアントデバイスのそれぞれは、
    前記駆動入力端に受信される信号をバッファリングするための駆動入力バッファと、
    前記駆動入力バッファの信号をバッファリングして、前記駆動出力端に提供するための駆動出力バッファと、
    をさらに備えることを特徴とする請求項７に記載のマルチデバイスシステム。
12. 前記クライアントデバイスは、独立して駆動可能なメモリ素子を内蔵するメモリモジュールであることを特徴とする請求項７に記載のマルチデバイスシステム。
13. ホストデバイス、Ｎ個のクライアントデバイス、駆動システムバスおよび応答システムバスを含むマルチデバイスシステムの駆動方法であって、前記Ｎ個のクライアントデバイスが前記駆動システムバスを介して前記ホストデバイスからのデータを順次伝送し、前記応答システムバスを介して前記ホストデバイスにデータを順次伝送するマルチデバイスシステムの駆動方法において、
    前記ホストデバイスと前記Ｎ個のクライアントデバイスをデイジーチェーンを用いて形成するために、前記ホストデバイスからＮ番目のクライアントデバイスにおける駆動出力端と応答入力端との間にチェーンバスを設ける段階であって、前記駆動出力端が前記駆動システムバス上の信号を出力し、前記応答入力端が前記応答システムバス上のデータを入力するように構成されたチェーンバスを設ける段階と、
    前記ホストデバイスが特定端子の信号の発振周期（ｔＯＳＣ）を検出する段階と、
    前記ホストデバイスがｉ番目クライアントデバイスまでの伝送遅延時間（ｔＤｉ）を数式ｔＤｉ＝ｉ＊ｔＯＳＣ／（２＊（２Ｎ＋１））に基づいて計算する段階と、
    を備えることを特徴とするマルチデバイスシステムの駆動方法。
14. ホストデバイス、Ｎ個のクライアントデバイス、駆動システムバスおよび応答システムバスを含むマルチデバイスシステムの駆動方法であって、前記Ｎ個のクライアントデバイスが前記駆動システムバスを介して前記ホストデバイスからのデータを順次伝送し、前記応答システムバスを介して前記ホストデバイスにデータを順次伝送するマルチデバイスシステムの駆動方法において、
    前記ホストデバイスと前記Ｎ個のクライアントデバイスをデイジーチェーンを用いて形成するために、前記ホストデバイスからＮ番目のクライアントデバイスにおける駆動出力端と応答入力端との間にチェーンバスを配置する段階であって、前記駆動出力端が前記駆動システムバス上の信号を出力し、前記応答入力端が前記応答システムバス上のデータを入力するように構成されたチェーンバスを配置する段階と、
    前記駆動システムバスまたは前記応答システムバスの信号をＫ倍に逓倍するように設定し、前記第ｉクライアントデバイスの基準クロックを発生する段階と、
    前記ホストデバイスが、前記ホストデバイスから発生する信号が前記第ｉクライアントデバイスに到逹する間に進行可能な前記基準クロックの最大クロック数である前記第ｉクライアントデバイスの遅延クロックの数（ｔＣｉ）を数式ｔＣｉ＝ｉ＊Ｋ／（２＊（２Ｎ＋１））に基づいて計算する段階と、
    を備えることを特徴とするマルチデバイスシステムの駆動方法。
15. ホストデバイス、Ｎ個のクライアントデバイス、および駆動システムバスを含むマルチデバイスシステムの駆動方法であって、前記Ｎ個のクライアントデバイスが前記駆動システムバスを介して前記ホストデバイスからのデータを順次伝送する前記マルチデバイスシステムの駆動方法において、
    前記ホストデバイスと前記Ｎ個のクライアントデバイスをデイジーチェーンを用いて形成するために、前記ホストデバイスからＮ番目のクライアントデバイスにおける駆動出力端と前記ホストデバイスの入力端との間にチェーンバスを配置する段階であって、前記駆動出力端が前記駆動システムバス上の信号を出力するように構成されたチェーンバスを配置する段階と、
    前記ホストデバイスが特定端子の信号の発振周期（ｔＯＳＣ）を検出する段階と、
    前記ホストデバイスが、ｉ番目クライアントデバイスまでの伝送遅延時間（ｔＤｉ）を数式ｔＤｉ＝ｉ＊ｔＯＳＣ／（２＊（Ｎ＋１））に基づいて計算する段階と、
    を備えることを特徴とするマルチデバイスシステムの駆動方法。
16. ホストデバイス、Ｎ個のクライアントデバイス、駆動システムバスおよび応答システムバスを含むマルチデバイスシステムの駆動方法であって、前記Ｎ個のクライアントデバイスが前記駆動システムバスを介して前記ホストデバイスからのデータを順次伝送する前記マルチデバイスシステムの駆動方法において、
    前記ホストデバイスと前記Ｎ個のクライアントデバイスをデイジーチェーンを用いて形成するために、前記ホストデバイスからＮ番目のクライアントデバイスにおける駆動出力端と前記ホストデバイスの入力端との間にチェーンバスを配置する段階であって、前記駆動出力端が前記駆動システムバス上の信号を出力するように構成されたチェーンバスを配置する段階と、
    前記駆動システムバスの信号をＫ倍に逓倍するように設定し、前記第ｉクライアントデバイスの基準クロックを発生する段階と、
    前記ホストデバイスが、前記ホストデバイスから発生する信号が前記第ｉクライアントデバイスに到逹する間に進行可能な前記基準クロックの最大クロック数である前記第ｉクライアントデバイスの遅延クロック（ｔＣｉ）の数を数式ｔＣｉ＝ｉ＊Ｋ／（２＊（Ｎ＋１））に基づいて計算する段階と、
    を備えることを特徴とするマルチデバイスシステムの駆動方法。
    

Images