KR100666225B1 - 데이지 체인을 형성하는 멀티 디바이스 시스템 및 이의 구동방법 - Google Patents

데이지 체인을 형성하는 멀티 디바이스 시스템 및 이의 구동방법 Download PDF

Info

Publication number
KR100666225B1
KR100666225B1 KR1020050012975A KR20050012975A KR100666225B1 KR 100666225 B1 KR100666225 B1 KR 100666225B1 KR 1020050012975 A KR1020050012975 A KR 1020050012975A KR 20050012975 A KR20050012975 A KR 20050012975A KR 100666225 B1 KR100666225 B1 KR 100666225B1
Authority
KR
South Korea
Prior art keywords
bus
response
driving
host device
drive
Prior art date
Application number
KR1020050012975A
Other languages
English (en)
Other versions
KR20060092313A (ko
Inventor
정회주
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020050012975A priority Critical patent/KR100666225B1/ko
Priority to US11/165,340 priority patent/US7380152B2/en
Priority to DE102005044083A priority patent/DE102005044083A1/de
Priority to JP2005376607A priority patent/JP2006229931A/ja
Publication of KR20060092313A publication Critical patent/KR20060092313A/ko
Application granted granted Critical
Publication of KR100666225B1 publication Critical patent/KR100666225B1/ko

Links

Images

Classifications

    • E—FIXED CONSTRUCTIONS
    • E04—BUILDING
    • E04C—STRUCTURAL ELEMENTS; BUILDING MATERIALS
    • E04C2/00—Building elements of relatively thin form for the construction of parts of buildings, e.g. sheet materials, slabs, or panels
    • E04C2/02—Building elements of relatively thin form for the construction of parts of buildings, e.g. sheet materials, slabs, or panels characterised by specified materials
    • E04C2/26—Building elements of relatively thin form for the construction of parts of buildings, e.g. sheet materials, slabs, or panels characterised by specified materials composed of materials covered by two or more of groups E04C2/04, E04C2/08, E04C2/10 or of materials covered by one of these groups with a material not specified in one of the groups
    • E04C2/284—Building elements of relatively thin form for the construction of parts of buildings, e.g. sheet materials, slabs, or panels characterised by specified materials composed of materials covered by two or more of groups E04C2/04, E04C2/08, E04C2/10 or of materials covered by one of these groups with a material not specified in one of the groups at least one of the materials being insulating
    • E04C2/292—Building elements of relatively thin form for the construction of parts of buildings, e.g. sheet materials, slabs, or panels characterised by specified materials composed of materials covered by two or more of groups E04C2/04, E04C2/08, E04C2/10 or of materials covered by one of these groups with a material not specified in one of the groups at least one of the materials being insulating composed of insulating material and sheet metal
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/02—Disposition of storage elements, e.g. in the form of a matrix array
    • G11C5/04—Supports for storage elements, e.g. memory modules; Mounting or fixing of storage elements on such supports
    • E—FIXED CONSTRUCTIONS
    • E04—BUILDING
    • E04B—GENERAL BUILDING CONSTRUCTIONS; WALLS, e.g. PARTITIONS; ROOFS; FLOORS; CEILINGS; INSULATION OR OTHER PROTECTION OF BUILDINGS
    • E04B1/00—Constructions in general; Structures which are not restricted either to walls, e.g. partitions, or floors or ceilings or roofs
    • E04B1/38—Connections for building structures in general
    • E04B1/61—Connections for building structures in general of slab-shaped building elements with each other
    • E04B1/6108—Connections for building structures in general of slab-shaped building elements with each other the frontal surfaces of the slabs connected together
    • E04B1/612—Connections for building structures in general of slab-shaped building elements with each other the frontal surfaces of the slabs connected together by means between frontal surfaces
    • E04B1/6125—Connections for building structures in general of slab-shaped building elements with each other the frontal surfaces of the slabs connected together by means between frontal surfaces with protrusions on the one frontal surface co-operating with recesses in the other frontal surface
    • E—FIXED CONSTRUCTIONS
    • E04—BUILDING
    • E04C—STRUCTURAL ELEMENTS; BUILDING MATERIALS
    • E04C2/00—Building elements of relatively thin form for the construction of parts of buildings, e.g. sheet materials, slabs, or panels
    • E04C2/30—Building elements of relatively thin form for the construction of parts of buildings, e.g. sheet materials, slabs, or panels characterised by the shape or structure
    • E04C2/34—Building elements of relatively thin form for the construction of parts of buildings, e.g. sheet materials, slabs, or panels characterised by the shape or structure composed of two or more spaced sheet-like parts
    • E04C2/3405—Building elements of relatively thin form for the construction of parts of buildings, e.g. sheet materials, slabs, or panels characterised by the shape or structure composed of two or more spaced sheet-like parts spaced apart by profiled spacer sheets
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G11C29/50012—Marginal testing, e.g. race, voltage or current testing of timing

Landscapes

  • Engineering & Computer Science (AREA)
  • Architecture (AREA)
  • Civil Engineering (AREA)
  • Structural Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Information Transfer Systems (AREA)
  • Small-Scale Networks (AREA)

Abstract

데이지 체인을 형성하는 멀티 디바이스 시스템 및 이를 이용한 구동방법이 게시된다. 본 발명의 멀티 디바이스 시스템에서는, 체인 버스, 호스트 디바이스와 클라이언트 디바이스들에 의해, 오실레이션하는 데이지 체인(daisy chain)이 형성된다. 본 발명의 멀티 디바이스 시스템 및 그의 구동방법에서는, 데이터 체인의 오실레이션 주기만을 측정하여, 호스트 디바이스와 클라이언트 디바이스간의 데이터 전송지연시간이 파악될 수 있다. 그러므로, 본 발명의 멀티 디바이스 시스템 및 그의 구동방법에 의하면, 간단한 회로의 구성 및 프로토클로 호스트 디바이스와 클라이언트 디바이스간의 데이터 전송지연시간이 파악될 수 있다. 또한, 각 클라이언트 디바이스에서의 지연클락의 수도 용이하게 예측될 수 있다.
멀티 디바이스 시스템, 호스트, 클라이언트, 지연시간, 지연클락, 오실레이션, 데이지 체인, 시스템 버스

Description

데이지 체인을 형성하는 멀티 디바이스 시스템 및 이의 구동방법{MULTI DEVICE SYSTEM FORMING DAISY CHAIN AND OPERATING METHOD FOR THE SAME}
본 발명의 상세한 설명에서 사용되는 도면을 보다 충분히 이해하기 위하여, 각 도면의 간단한 설명이 제공된다.
도 1은 본 발명의 일실시예에 따른 멀티 디바이스 시스템을 나타내는 도면이다.
도 2a 및 도 2b는 각각 도 1의 클라이언트 디바이스의 예를 나타내는 도면이다.
도 3은 도 1의 멀티 디바이스 시스템의 구동방법을 나타내는 플로우챠트로서, 호스트 디바이스로부터 i번째 클라이언트 디바이스까지의 전송지연시간(tDi)를 구하는 방법을 나타낸다.
도 4는 도 1의 멀티 디바이스 시스템의 다른 구동방법을 나타내는 플로우챠트로서, 제i 클라이언트 디바이스의 지연클락의 수(tCi)를 구하는 방법을 나타낸다.
도 5는 본 발명의 다른 일실시예에 따른 멀티 디바이스 시스템를 나타내는 도면이다.
도 6은 도 2의 클라이언트 디바이스의 예를 나타내는 도면이다.
* 도면의 주요부분에 대한 부호의 설명 *
110, 510: 호스트 디바이스
120_i, 520_i: 클라이언트 디바이스
tBUF: 버퍼링 지연시간 tFLT: 플라이트 지연시간
130_i, 530_i: 구동버스 단락 140_i: 응답버스 단락
150, 550: 체인 버스
DI:구동입력단 DO:구동출력단
RI:응답입력단 RO: 응답출력단
tBUF: 버퍼링 지연시간 tFLT: 플라이트 지연시간
본 발명은 멀티 디바이스 시스템에 관한 것으로서, 특히, 호스트 디바이스와 클라이언트 디바이스들 사이에 데이지 체인(daisy chain)을 형성하는 멀티 디바이스 시스템 및 이를 이용한 구동방법에 관한 것이다.
일반적으로 멀티 디바이스 시스템은 호스트 디바이스와 클라이언트 디바이스들로 구성되며, 클라이언트 디바이스들은 상기 호스트 디바이스로부터 제공되는 신 호(또는 데이터)에 의하여 순서적으로 제어된다. 이때, 멀티 디바이스 시스템을 효과적으로 구동하기 위해서는, 호스트 디바이스 및 클라이언트 디바이스간의 데이터 전송지연시간이 예측되어야 한다.
기존의 멀티 디바이스 시스템에서는, 호스트 디바이스 및 클라이언트 디바이스간의 데이터 전송지연시간이 주로 반복적인 실험 및 측정을 통하여 이루어진다. 따라서, 기존의 멀티 디바이스 시스템에서는, 이와 같은 반복적인 실험과 측정을 위하여, 복잡한 회로가 내장되며, 또한, 이를 운용하기 위한 프로토클(protocol)이 복잡하다는 문제점이 발생한다.
본 발명의 목적은 종래기술의 문제점을 해결하기 위한 것으로서, 간단한 회로의 구성과 프로토클로 호스트 디바이스와 클라이언트 디바이스간의 지연시간을 알 수 있는 멀티 디바이스 시스템 및 이를 이용한 구동방법을 제공하는 데 있다.
상기와 같은 기술적 과제를 달성하기 위한 본 발명의 일면은 멀티 디바이스 시스템에 관한 것이다. 본 발명의 멀티 디바이스 시스템은 자신의 출력단을 통하여 데이터를 송신하며, 자신의 입력단을 통하여 데이터를 수신하는 호스트 디바이스로서, 상기 입력단의 신호가 상기 출력단으로 제공되는 상기 호스트 디바이스로서, 상기 출력단의 신호를 일정한 주기로 오실레이팅하기 위한 오실레이팅 수단을 포함 하는 상기 호스트 디바이스; 각각이 구동입력단, 구동출력단, 응답입력단 그리고, 응답출력단을 포함하는 제1 내지 제N(여기서, N은 2 이상의 자연수) 클라이언트 디바이스들; 제1 내지 제N 구동버스 단락들을 포함하는 구동 시스템 버스로서, 제1 구동버스 단락은 상기 호스트 디바이스의 출력단과 상기 제1 클라이언트 디바이스의 구동입력단을 연결하며, 제i(여기서, i는 2 내지 N) 구동버스 단락은 제(i-1) 클라이언트 디바이스의 구동출력단과 제i 클라이언트 디바이스의 구동입력단을 연결하는 상기 구동 시스템 버스; 제1 내지 제N 응답버스 단락들을 포함하는 응답 시스템 버스로서, 제1 응답버스 단락은 상기 호스트 디바이스의 입력단과 상기 제1 클라이언트 디바이스의 응답출력단을 연결하며, 제i(여기서, i는 2 내지 N) 응답버스 단락은 제(i-1) 클라이언트 디바이스의 응답입력단과 제i 클라이언트 디바이스의 응답출력단을 연결하는 상기 응답 시스템 버스; 상기 제N 클라이언트 디바이스의 구동출력단과 상기 제N 클라이언트 디바이스의 응답입력단을 연결하는 체인 버스를 구비한다.
상기와 같은 다른 기술적 과제를 달성하기 위한 본 발명의 일면은 멀티 디바이스 시스템의 구동방법에 관한 것이다. 본 발명의 일면에 따른 멀티 디바이스 시스템의 구동방법은 호스트 디바이스와 N개의 클라이언트 디바이스을 데이지 체인으로 형성하기 위하여, 상기 호스트 디바이스로부터 맨 마지막의 클라이언트 디바이스에서의 구동출력단과 응답입력단 사이에 체인 버스를 설치하는 단계로서, 상기 구동출력단은 구동 시스템 버스 상의 신호를 출력하며, 상기 응답입력단은 응답 시스템 버스 상의 데이터를 입력하는 상기 체인 버스를 설치하는 단계; 상기 호스트 디바이스가 특정되는 단자의 신호의 오실레이션 주기(tOSC)를 인식하는 단계; 및 상기 호스트 디바이스가 i번째 클라이언트 디바이스까지의 전송지연시간(tDi)를 수학식 tDi=i*tOSC/(2*(2N+1))에 의하여 지연시간을 계산하는 단계를 구비한다.
상기와 같은 다른 기술적 과제를 달성하기 위한 본 발명의 다른 일면은 멀티 디바이스 시스템의 구동방법에 관한 것이다. 본 발명의 다른 일면에 따른 멀티 디바이스 시스템의 구동방법도, 본 발명의 다른 일면에 따른 멀티 디바이스 시스템의 구동방법에서와 같이, 상기 체인 버스를 설치하는 단계를 포함한다. 또한, 본 발명의 다른 일면에 따른 멀티 디바이스 시스템의 구동방법은 상기 구동 시스템 버스의 신호를 K배 체배하도록 셋팅하여, 상기 제i 클라이언트 디바이스의 기준클락을 발생하는 단계; 및 상기 호스트 디바이스가 상기 제i 클라이언트 디바이스의 지연클락(tCi)의 수를 수학식 tCi=i*K/(2*(N+1))에 의하여 계산하는 단계를 포함한다. 이때, 상기 지연클락(tCi)의 수는, 상기 호스트 디바이스로부터 발생되는 신호가 상기 제i 클라이언트 디바이스에 도달하는 동안에, 진행될 수 있는 상기 기준클락의 최대 클락수인 상기 지연클락의 수이다.
본 발명과 본 발명의 동작상의 잇점 및 본 발명의 실시에 의하여 달성되는 목적을 충분히 이해하기 위해서는 본 발명의 바람직한 실시예를 예시하는 첨부 도면 및 첨부 도면에 기재된 내용을 참조하여야만 한다. 각 도면을 이해함에 있어서, 동일한 부재는 가능한 한 동일한 참조부호로 도시하고자 함에 유의해야 한다. 그리고, 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 공지 기능 및 구성에 대한 상세한 기술은 생략된다.
먼저, 본 발명을 설명하기에 앞서, 일반적인 클라이언트 디바이스에 대하여 살펴본다. 그러나, 이는 단지 본 발명의 이해를 돕기 위한 것이지, 본 발명의 권리범위를 한정하기 위한 것은 아니다.
일반적으로, 듀얼 인-라인 클라이언트 디바이스(DIMM: Dual In-Line Memory Module)와 같은 클라이언트 디바이스들은 복수개의 내부 디바이스들이 장착되는 작은 인쇄회로기판(printed circuit board)이다. 클라이언트 디바이스들은 인쇄회로기판의 전기적 커넥터를 통하여 억세스될 수 있는(accessible) 리드선(lead)을 가진다. 그리고, 클라이언트 디바이스은 큰 인쇄회로기판 즉, 마더보더(motherboard) 상에 결합되는 작은 소켓 커넥터에 삽입된다. 이와 같은 복수개의 클라이언트 디바이스들이 분기접속점(multi-drop connection)을 통하여 대개 전형적이고 직접적으로 호스트 디바이스에 연결된다. 상기 분기접속점은 호스트 디바이스와 커플링(coupling)되는 시스템 버스와 연결된다. 호스트 디바이스는 시스템 버스를 통하여 신호를 송수신한다. 각 클라이언트 디바이스은 다수개의 내부회로들을 포함한다.
이때, 상기 시스템 버스는 호스트 디바이스에서 클라이언트 디바이스로 신호를 전송하는 구동 시스템 버스와, 클라이언트 디바이스로부터 호스트 디바이스로 신호를 전송하는 응답 시스템 버스로 구분될 수 있다. 또한, 경우에 따라서는, 하나의 시스템 버스(본 명세서에서는, '구동 시스템 버스'로 함)를 통하여, 호스트 디바이스과 각 클라이언트 디바이스간에 신호를 송수신할 수 있다.
그리고, 상기 분기접속점은 1개 또는 2개 이상의 단자를 통하여 상기 시스템 버스의 신호를 해당하는 클라이언트 디바이스에 제공할 수 있다.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 설명함으로써, 본 발명을 상세히 설명한다.
도 1은 본 발명의 일실시예에 따른 멀티 디바이스 시스템(100)을 나타내는 도면이다. 도 1을 참조하면, 상기 멀티 디바이스 시스템(100)은 호스트 디바이스(110), 제1 내지 제N(여기서, N은 2 이상의 자연수) 클라이언트 디바이스들(120_1, 120_2, …, 120_N), 구동 시스템 버스, 응답 시스템 버스, 그리고 체인 버스(150)를 포함한다.
상기 호스트 디바이스(110)는 자신의 출력단(COUT)을 통하여 데이터(또는 신호)를 송신하며, 자신의 입력단(CIN)을 통하여 데이터를 수신한다. 그리고, 상기 입력단(CIN)의 신호는 상기 출력단(COUT)으로 제공된다.
그리고, 상기 호스트 디바이스(110)는 상기 출력단(COUT)의 신호를 일정한 주기로 오실레이팅하기 위한 오실레이팅 수단(111)을 포함한다. 상기 오실레이팅 수단(111)에 의하여, 데이지 체인(daisy chain) 형태로 형성되는 상기 호스트 디바이스(110)와 상기 클라이언트 디바이스들(120_1, 120_2, …, 120_N)의 각 단자의 신호들이 오실레이션(oscillation)하게 된다.
바람직하기로는, 상기 오실레이팅 수단(111)은 상기 입력단(CIN)의 신호를 반전하여 상기 출력단(COUT)으로 제공하는 인버터(111a)를 포함한다.
본 실시예에서는, 호스트 디바이스(110)의 입력단(CIN)에서 출력단(COUT)까지의 데이터 전송지연시간은, 상기 오실레이팅 수단(111)에 의한 논리상태의 반전여부를 고려하여, 버퍼링 지연시간(tBUF)이다. 즉, 상기 입력단(CIN)에서의 데이터 의 하이 피크(high peak)와 상기 출력단(COUT)에서의 데이터의 로우 피크(low peak) 사이의 지연시간은 상기 버퍼링 지연시간(tBUF)으로 된다.
상기 클라이언트 디바이스들(120_1, 120_2, …, 120_N) 각각은 구동입력단(DI), 구동출력단(DO), 응답입력단(RI) 및 응답출력단(RO)을 포함한다. 상기 구동입력단(DI)을 통하여, 상기 호스트 디바이스(110) 쪽에서 제공되는 데이터가 수신된다. 그리고, 상기 구동출력단(DO)을 통하여, 호스트 디바이스(110)의 데이터가 뒷쪽(호스트 디바이스로부터 멀어지는 쪽)의 클라이언트 디바이스로 송신된다.
또한, 상기 응답입력단(RI)을 통하여, 상기 뒤쪽의 클라이언트 디바이스로부터 데이터가 수신된다. 그리고, 상기 응답출력단(RI)을 통하여, 뒤쪽의 클라이언트 디바이스의 데이터가 호스트 디바이스(110) 쪽으로 송신된다.
바람직하기로는, 상기 클라이언트 디바이스들(120_1, 120_2, …, 120_N)은 독립적으로 구동될 수 있는 메모리 소자들을 내장하는 메모리 모듈이다.
구동 시스템 버스는 제1 내지 제N 구동버스 단락들(130_1, 130_2, …, 130_N)로 구성된다. 그리고, 본 실시예에서, 상기 구동버스 단락들은 서로 분리되어 구현된다. 그러나, 상기 구동버스 단락들은 서로 연결되는 일체형으로 구현될 수도 있다. 이때, 구동버스 단락은 분기접속점 간의 시스템 버스를 칭할 수 있다.
제i 구동버스 단락은 제(i-1) 클라이언트 디바이스의 구동출력단(DO)과 제i 클라이언트 디바이스의 구동입력단(DI)을 연결한다. 여기서, 2 ≤i ≤N 이다. 그리고, 상기 제1 구동버스 단락(130_1)은 상기 호스트 디바이스(110)의 출력단(COUT)과 상기 제1 클라이언트 디바이스(120_1)의 구동입력단(DI)을 연결한다.
본 실시예에서는, 각 구동버스 단락(130_1, 130_2, …, 130_N)에서의 지연시간 즉, 앞쪽의 클라이언트 디바이스의 구동출력단(DO)으로부터 다음의 클라이언트 디바이스의 구동입력단(DI)까지의 지연시간은 플라이트 지연시간(tFLT)으로 거의 동일하도록 구현된다.
응답 시스템 버스는 제1 내지 제N 응답버스 단락들(140_1, 140_2, …, 140_N)로 구성된다. 본 실시예에서, 상기 응답버스 단락들은 서로 분리되어 구현된다. 그러나, 상기 응답버스 단락들은 서로 연결되는 일체형으로 구현될 수도 있다. 이때, 응답버스 단락은 분기접속점 간의 시스템 버스를 칭할 수 있다.
제i 응답버스 단락은 제(i-1) 클라이언트 디바이스의 응답입력단(RI)과 제i 클라이언트 디바이스의 응답출력단(RO)을 연결한다. 그리고, 상기 제1 응답버스 단락(140_1)은 상기 호스트 디바이스(110)의 입력단(CIN)과 상기 제1 클라이언트 디바이스(120_1)의 응답출력단(RO)을 연결한다.
본 실시예에서는, 각 응답버스 단락(140_1, 140_2, …, 140_N)에서의 지연시간 즉, 뒤쪽의 클라이언트 디바이스의 응답출력단(RO)으로부터 앞의 클라이언트 디바이스의 응답입력단(RI)까지의 지연시간도, 상기 구동버스 단락에서와 마찬가지로, 플라이트 지연시간(tFLT)이 되도록 구현된다.
상기 체인 버스(150)는 맨 뒤쪽의 클라이언트 디바이스 즉, 상기 제N 클라이언트 디바이스(120_N)의 구동출력단(DO)과 응답입력단(RI)을 연결한다. 본 실시예에서는, 상기 체인 버스(150)의 지연시간 즉, 상기 제N 클라이언트 디바이스(120_N)의 구동출력단(DO)으로부터 상기 제N 클라이언트 디바이스(120_N)의 응답입 력단(RI)까지의 지연시간은, 상기 구동버스 단락 및 상기 응답버스 단락에서와 마찬가지로, 플라이트 지연시간(tFLT)이 되도록 구현된다.
전술한 바와 같이, 본 발명의 멀티 디바이스 시스템은, 상기 체인 버스(150), 상기 호스트 디바이스(110)와 상기 클라이언트 디바이스들(120_1, 120_2, …, 120_N)에 의해, 오실레이션하는 데이지 체인(daisy chain)으로 형성된다.
이와 같은 경우, 상기 호스트 디바이스(110)에서의 특정되는 단자(N110)에서의 오실레이션 주기(tOSC)는 (수학식 1)과 같다.
tOSC=2*(2N+1)*(tBUF+tFLT)
그리고, tOSC가 인식(측정)되는 경우에, 상기 호스트 디바이스(110)로부터 i번째 클라이언트 디바이스(120_i)까지의 전송지연시간(tDi)은 (수학식 2)에 의하여 계산될 수 있다.
tDi=i*tOSC/(2*(2N+1))
도 2a 및 도 2b는 각각 도 1의 클라이언트 디바이스(120_1~120_N)의 예를 나타내는 도면이다. 도 2a 및 도 2b를 참조하면, 상기 클라이언트 디바이스들(120_1~120_N) 각각은 구동입력버퍼(DIB), 구동출력버퍼(DOB), 응답입력버퍼(RIB) 및 응답출력버퍼(ROB)를 더 구비한다.
상기 구동입력버퍼(DIB)는 상기 구동입력단(DI)으로 수신되는 신호를 버퍼링하며, 상기 구동출력버퍼(DOB)는 상기 구동입력버퍼(DIB)의 출력신호를 버퍼링하 여, 상기 구동출력단(DO)으로 제공한다.
상기 응답입력버퍼(RIB)는 상기 응답입력단(RI)으로 수신되는 신호를 버퍼링하며, 상기 응답출력버퍼(ROB)는 상기 응답입력버퍼(RIB)의 출력신호를 버퍼링하여, 상기 응답출력단(RO)으로 제공한다.
바람직하기로는, 상기 클라이언트 디바이스들 중 적어도 어느하나는 주파수 체배기(121)를 더 구비한다. 상기 체배기(121)은, 도 2a에서와 같이, 상기 구동입력단(DI)과 구동출력단(DO) 사이의 신호의 주파수를 K배 체배하는 방식으로 구현될 수 있다. 또한, 상기 체배기(121)은, 도 2b에서와 같이, 상기 응답입력단(RI)과 응답출력단(RO) 사이의 신호의 주파수를 K배 체배하는 방식으로 구현될 수도 있다. 바람직하기로는, 상기 체배기(121)는 PLL 회로로 구현된다.
상기 체배기(121)에서 체배되는 신호는 자신의 클라이언트 디바이스에 포함되는 각 내부회로들을 제어하는 기준클락(RCLK)으로 사용된다. 이때, 상기 K은 모드 레지스터 세트(MRS) 등의 방식으로 외부에서 프로그램될 수 있다.
이때, 상기 체배기(PLL)가 포함되는 제i 클라이언트 디바이스(120_i)에서의 지연클락의 수(tCi)는 용이하게 예측될 수 있다. 여기서, 지연클락의 수(tCi)는 상기 호스트 디바이스(110)로부터 발생되는 신호가 상기 제i 클라이언트 디바이스(120_i)에 도달하는 동안에, 진행될 수 있는 상기 기준클락(RCLK)의 최대 클락수이다.
먼저, 상기 기준클락(RCLK)의 주기(tRCLK)는 (수학식 3)과 같다.
tRCLK=tOSC/K
그러면, 지연클락의 수(tCi)는 i번째 클라이언트 디바이스(120_i)까지의 전송지연시간(tDi)를 상기 기준클락(RCLK)의 주기(tRCLK)로 나눈 것과 같다.
따라서, 상기 지연클락의 수(tCi)는 (수학식 4)에 의하여 계산될 수 있다.
tCi=tDi/tRCLK
={i*tOSC/(2*(2N+1))}/{tOSC/K}
=i*K/(2*(N+1))
이때, 상기 i, K, N은 모두 용이하게 확인될 수 있으므로, 상기 제i 클라이언트 디바이스(120_i)에서의 지연클락의 수(tCi)는 용이하게 예측될 수 있다.
도 3은 도 1의 멀티 디바이스 시스템의 구동방법을 나타내는 플로우챠트로서, 호스트 디바이스로부터 i번째 클라이언트 디바이스까지의 전송지연시간(tDi)를 구하는 방법을 나타낸다. 도 3을 참조하여, 상기 전송지연시간(tDi)를 구하는 방법을 요약하면 다음과 같다.
S310단계에서, 상기 호스트 디바이스(110)와 상기 클라이언트 디바이스들을 데이지 체인으로 형성하기 위하여, 제N 클라이언트 디바이스(120_N)에서의 구동출력단(DO)과 응답입력단(RI) 사이에 체인 버스(150)를 설치한다.
S320단계에서, 상기 호스트 디바이스(110)가 특정되는 단자의 신호의 오실레이션 주기(tOSC)를 인식한다.
S330단계에서, 상기 호스트 디바이스(110)가 i번째 클라이언트 디바이스 (120_i)까지의 전송지연시간(tDi)를 tDi=i*tOSC/(2*(2N+1))에 의하여 지연시간을 계산한다.
도 4는 도 1의 멀티 디바이스 시스템의 다른 구동방법을 나타내는 플로우챠트로서, 제i 클라이언트 디바이스의 지연클락의 수(tCi)를 구하는 방법을 나타낸다. 도 4를 참조하여, 상기 지연클락의 수(tCi)를 구하는 방법을 요약하면 다음과 같다.
S410단계에서, 상기 호스트 디바이스(110)와 상기 클라이언트 디바이스들을 데이지 체인으로 형성하기 위하여, 제N 클라이언트 디바이스(120_N)에서의 구동출력단(DO)과 응답입력단(RI) 사이에 체인 버스(150)를 설치한다.
S420단계에서, 상기 제i 클라이언트 디바이스(120_i)이 상기 구동 시스템 버스 또는 상기 응답 시스템 버스의 신호를 K배 체배하도록 셋팅하여, 기준클락(RCLK)을 발생한다.
S430단계에서, 상기 호스트 디바이스(110)가 상기 제i 클라이언트 디바이스의 지연클락의 수(tCi)를 tCi=i*K/(2*(2N+1))에 의하여 계산한다.
상기와 같은 본 발명의 멀티 디바이스 시스템 및 그의 구동방법에 의하면, 간단한 회로의 구성으로 호스트 디바이스(110)와 클라이언트 디바이스(120_1~120_N)간의 전송지연시간이 파악될 수 있다. 또한, 각 클라이언트 디바이스에서의 지연클락의 수가 용이하게 예측될 수 있다.
도 5는 본 발명의 다른 일실시예에 따른 멀티 디바이스 시스템(500)를 나타내는 도면이며, 도 6은 도 2의 클라이언트 디바이스(520_1~520_N)의 예를 나타내는 도면이다. 도 5 및 도 6의 멀티 디바이스 시스템(500)는, 도 1의 멀티 디바이스 시스템(100)에 대해, 체인 버스(550)가 맨 마지막 클라이언트 디바이스(520_N)의 구동출력단(DO)과 호스트 디바이스(510)의 입력단(CIN) 사이에 형성된다는 점에서 차이가 있을 뿐이다.
도 5의 멀티 디바이스 시스템(500)에서, 상기 호스트 디바이스(510)로부터 i번째 클라이언트 디바이스(520_i)까지의 전송지연시간(tDi)은 (수학식 5)에 의하여 계산될 수 있다.
tDi=i*tOSC/(2*(2N+1))
그러면, 지연클락의 수(tCi)는 i번째 클라이언트 디바이스(120_i)까지의 전송지연시간(tDi)를 상기 기준클락(RCLK)의 주기(tRCLK)로 나눈 것과 같다.
따라서, 상기 지연클락의 수(tCi)는 (수학식 6)에 의하여 계산될 수 있다.
tCi=tDi/tRCLK
={i*tOSC/(2*(N+1))}/{tOSC/K}
=i*K/(2*(N+1))
도 5의 멀티 디바이스 시스템(500)의 그 밖의 구성 및 작용은, 도 1의 멀티 디바이스 시스템(100)과 관련되는 기술을 참조하여, 당업자에게 용이하게 이해될 수 있을 것이다. 그러므로, 본 명세서에서는, 그에 대한 구체적인 기술은 생략된다.
본 발명은 도면에 도시된 일 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 등록청구범위의 기술적 사상에 의해 정해져야 할 것이다.
상기와 같은 본 발명의 멀티 디바이스 시스템에서는, 체인 버스, 호스트 디바이스와 클라이언트 디바이스들에 의해, 오실레이션하는 데이지 체인(daisy chain)이 형성된다. 본 발명의 멀티 디바이스 시스템 및 그의 구동방법에서는, 데이터 체인의 오실레이션 주기만을 측정하여, 호스트 디바이스와 클라이언트 디바이스간의 데이터 전송지연시간이 파악될 수 있다. 그러므로, 본 발명의 멀티 디바이스 시스템 및 그의 구동방법에 의하면, 간단한 회로의 구성 및 프로토클로 호스트 디바이스와 클라이언트 디바이스간의 데이터 전송지연시간이 파악될 수 있다. 또한, 각 클라이언트 디바이스에서의 지연클락의 수도 용이하게 예측될 수 있다.

Claims (16)

  1. 멀티 디바이스 시스템에 있어서,
    자신의 출력단을 통하여 데이터를 송신하며, 자신의 입력단을 통하여 데이터를 수신하는 호스트 디바이스로서, 상기 입력단의 신호가 상기 출력단으로 제공되는 상기 호스트 디바이스로서, 상기 출력단의 신호를 일정한 주기로 오실레이팅하기 위한 오실레이팅 수단을 포함하는 상기 호스트 디바이스;
    각각이 구동입력단, 구동출력단, 응답입력단 그리고, 응답출력단을 포함하는 제1 내지 제N(여기서, N은 2 이상의 자연수) 클라이언트 디바이스들;
    제1 내지 제N 구동버스 단락들을 포함하는 구동 시스템 버스로서, 제1 구동버스 단락은 상기 호스트 디바이스의 출력단과 상기 제1 클라이언트 디바이스의 구동입력단을 연결하며, 제i(여기서, i는 2 내지 N) 구동버스 단락은 제(i-1) 클라이언트 디바이스의 구동출력단과 제i 클라이언트 디바이스의 구동입력단을 연결하는 상기 구동 시스템 버스;
    제1 내지 제N 응답버스 단락들을 포함하는 응답 시스템 버스로서, 제1 응답버스 단락은 상기 호스트 디바이스의 입력단과 상기 제1 클라이언트 디바이스의 응답출력단을 연결하며, 제i(여기서, i는 2 내지 N) 응답버스 단락은 제(i-1) 클라이언트 디바이스의 응답입력단과 제i 클라이언트 디바이스의 응답출력단을 연결하는 상기 응답 시스템 버스;
    상기 제N 클라이언트 디바이스의 구동출력단과 상기 제N 클라이언트 디바이 스의 응답입력단을 연결하는 체인 버스를 구비하는 것을 특징으로 하는 멀티 디바이스 시스템.
  2. 제1 항에 있어서,
    상기 클라이언트 디바이스들 중 적어도 어느하나는
    상기 구동입력단과 구동출력단 사이의 신호 및 상기 응답입력단과 응답출력단 사이의 신호 중의 적어도 어느하나를 K배로 체배하기 위한 주파수 체배기를 더 구비하는 것을 특징으로 하는 멀티 디바이스 시스템.
  3. 제2 항에 있어서, 상기 K은
    외부에서 프로그램 가능한 것을 특징으로 하는 멀티 디바이스 시스템;
  4. 제1 항에 있어서,
    상기 호스트 디바이스는
    상기 입력단의 신호를 소정의 버퍼링 지연시간(tBUF)으로 상기 출력단으로 제공하기 위하여 구동되며,
    상기 클라이언트 디바이스 각각은
    상기 구동입력단의 신호를 상기 버퍼링 지연시간(tBUF) 상기 구동출력단으로 제공하고, 상기 응답입력단의 신호를 상기 버퍼링 지연시간(tBUF) 상기 응답출력단으로 제공하기 위하여 구동되며,
    상기 구동버스단락들 각각과 상기 응답버스단락들 각각은
    소정의 플라이트 지연시간(tFLT)으로 데이터를 전송하도록 구성되며,
    상기 체인 버스는 상기 플라이트 지연시간(tFLT)으로 데이터를 전송하도록 구성되는 것을 특징으로 하는 멀티 디바이스 시스템.
  5. 제1 항에 있어서, 상기 클라이언트 디바이스들 각각은
    상기 구동입력단으로 수신되는 신호를 버퍼링하기 위한 구동입력버퍼;
    상기 구동입력버퍼의 신호를 버퍼링하여, 상기 구동출력단으로 제공하기 위한 구동출력버퍼;
    상기 응답입력단으로 수신되는 신호를 버퍼링하기 위한 응답입력버퍼; 및
    상기 응답입력버퍼의 신호를 버퍼링하여, 상기 응답출력단으로 제공하기 위한 응답출력버퍼를 더 구비하는 것을 특징으로 하는 멀티 디바이스 시스템.
  6. 제1 항에 있어서,
    상기 클라이언트 디바이스들은
    독립적으로 구동될 수 있는 메모리 소자들을 내장하는 메모리 모듈인 것을 특징으로 하는 멀티 디바이스 시스템.
  7. 멀티 디바이스 시스템에 있어서,
    자신의 출력단을 통하여 데이터를 송신하며, 자신의 입력단을 통하여 데이터를 수신하는 호스트 디바이스로서, 상기 입력단의 신호가 상기 출력단으로 제공되는 상기 호스트 디바이스로서, 상기 출력단의 신호를 일정한 주기로 오실레이팅하기 위한 오실레이팅 수단을 포함하는 상기 호스트 디바이스;
    각각이 구동입력단 및 구동출력단을 포함하는 제1 내지 제N(여기서, N은 2 이상의 자연수) 클라이언트 디바이스들;
    제1 내지 제N 구동버스 단락들을 포함하는 구동 시스템 버스로서, 제1 구동버스 단락은 상기 호스트 디바이스의 출력단과 상기 제1 클라이언트 디바이스의 구동입력단을 연결하며, 제i(여기서, i는 2 내지 N) 구동버스 단락은 제(i-1) 클라이언트 디바이스의 구동출력단과 제i 클라이언트 디바이스의 구동입력단을 연결하는 상기 구동 시스템 버스;
    상기 제N 클라이언트 디바이스의 구동출력단과 상기 제N 호스트 디바이스의 입력단을 연결하는 체인 버스를 구비하는 것을 특징으로 하는 멀티 디바이스 시스템.
  8. 제7 항에 있어서,
    상기 클라이언트 디바이스들 중 적어도 어느하나는
    상기 구동입력단과 구동출력단 사이의 신호를 K배로 체배하기 위한 주파수 체배기를 구비하는 것을 특징으로 하는 멀티 디바이스 시스템.
  9. 제8 항에 있어서, 상기 K은
    외부에서 프로그램 가능한 것을 특징으로 하는 멀티 디바이스 시스템.
  10. 제7 항에 있어서,
    상기 호스트 디바이스는
    상기 입력단의 신호를 소정의 버퍼링 지연시간(tBUF)으로 상기 출력단으로 제공하기 위하여 구동되며,
    상기 클라이언트 디바이스 각각은
    상기 구동입력단의 신호를 상기 버퍼링 지연시간(tBUF) 상기 구동출력단으로 제공하고, 상기 응답입력단의 신호를 상기 버퍼링 지연시간(tBUF) 상기 응답출력단으로 제공하기 위하여 구동되며,
    상기 구동버스단락들 각각과 상기 응답버스단락들 각각은
    소정의 플라이트 지연시간(tFLT)으로 데이터를 전송하도록 구성되며,
    상기 체인 버스는 상기 플라이트 지연시간(tFLT)으로 데이터를 전송하도록 구성되는 것을 특징으로 하는 멀티 디바이스 시스템.
  11. 제7 항에 있어서, 상기 클라이언트 디바이스들 각각은
    상기 구동입력단으로 수신되는 신호를 버퍼링하기 위한 구동입력버퍼; 및
    상기 구동입력버퍼의 신호를 버퍼링하여, 상기 구동출력단으로 제공하기 위한 구동출력버퍼를 더 구비하는 것을 특징으로 하는 멀티 디바이스 시스템.
  12. 제7 항에 있어서,
    상기 클라이언트 디바이스들은
    독립적으로 구동될 수 있는 메모리 소자들을 내장하는 메모리 모듈인 것을 특징으로 하는 멀티 디바이스 시스템.
  13. 호스트 디바이스 및 N개 클라이언트 디바이스들, 구동 시스템 버스 및 응답 시스템 버스를 포함하는 멀티 디바이스 시스템의 구동방법으로서, 상기 N개의 클라이언트 디바이스들은 상기 구동 시스템 버스를 통하여 상기 호스트 디바이스로부터 의 데이터를 순서적으로 전송하며, 상기 응답 시스템 버스를 통하여 상기 호스트 디바이스에 데이터를 순서적으로 전송하는 상기 멀티 디바이스 시스템의 구동방법에 있어서,
    상기 호스트 디바이스와 상기 N개의 클라이언트 디바이스을 데이지 체인으로 형성하기 위하여, 상기 호스트 디바이스로부터 맨 마지막의 클라이언트 디바이스에서의 구동출력단과 응답입력단 사이에 체인 버스를 설치하는 단계로서, 상기 구동출력단은 상기 구동 시스템 버스 상의 신호를 출력하며, 상기 응답입력단은 상기 응답 시스템 버스 상의 데이터를 입력하는 상기 체인 버스를 설치하는 단계;
    상기 호스트 디바이스가 특정되는 단자의 신호의 오실레이션 주기(tOSC)를 인식하는 단계; 및
    상기 호스트 디바이스가 i번째 클라이언트 디바이스까지의 전송지연시간(tDi)를 수학식 tDi=i*tOSC/(2*(2N+1))에 의하여 지연시간을 계산하는 단계를 구비하는 것을 특징으로 하는 멀티 디바이스 시스템의 구동방법.
  14. 호스트 디바이스 및 N개 클라이언트 디바이스들, 구동 시스템 버스 및 응답 시스템 버스를 포함하는 멀티 디바이스 시스템의 구동방법으로서, 상기 N개의 클라이언트 디바이스들은 상기 구동 시스템 버스를 통하여 상기 호스트 디바이스로부터의 데이터를 순서적으로 전송하며, 상기 응답 시스템 버스를 통하여 상기 호스트 디바이스에 데이터를 순서적으로 전송하는 상기 멀티 디바이스 시스템의 구동방법 에 있어서,
    상기 호스트 디바이스와 상기 N개의 클라이언트 디바이스을 데이지 체인으로 형성하기 위하여, 상기 호스트 디바이스로부터 맨 마지막의 클라이언트 디바이스에서의 구동출력단과 응답입력단 사이에 체인 버스를 설치하는 단계로서, 상기 구동출력단은 상기 구동 시스템 버스 상의 신호를 출력하며, 상기 응답입력단은 상기 응답 시스템 버스 상의 데이터를 입력하는 상기 체인 버스를 설치하는 단계;
    상기 구동 시스템 버스 또는 상기 응답 시스템 버스의 신호를 K배 체배하도록 셋팅하여, 상기 제i 클라이언트 디바이스의 기준클락을 발생하는 단계; 및
    상기 호스트 디바이스가 상기 제i 클라이언트 디바이스의 지연클락의 수(tCi)를 수학식 tCi=i*K/(2*(2N+1))에 의하여 계산하는 단계로서, 상기 지연클락(tCi)의 수는, 상기 호스트 디바이스로부터 발생되는 신호가 상기 제i 클라이언트 디바이스에 도달하는 동안에, 진행될 수 있는 상기 기준클락의 최대 클락수인 상기 지연클락의 수를 계산하는 단계를 구비하는 것을 특징으로 하는 멀티 디바이스 시스템의 구동방법.
  15. 호스트 디바이스 및 N개 클라이언트 디바이스들, 구동 시스템 버스를 포함하는 멀티 디바이스 시스템의 구동방법으로서, 상기 N개의 클라이언트 디바이스들은 상기 구동 시스템 버스를 통하여 상기 호스트 디바이스로부터의 데이터를 순서적으로 전송하는 상기 멀티 디바이스 시스템의 구동방법에 있어서,
    상기 호스트 디바이스와 상기 N개의 클라이언트 디바이스을 데이지 체인으로 형성하기 위하여, 상기 호스트 디바이스로부터 맨 마지막의 클라이언트 디바이스에서의 구동출력단과 상기 호스트 디바이스의 입력단 사이에 체인 버스를 설치하는 단계로서, 상기 구동출력단은 상기 구동 시스템 버스 상의 신호를 출력하는 상기 체인 버스를 설치하는 단계;
    상기 호스트 디바이스가 특정되는 단자의 신호의 오실레이션 주기(tOSC)를 인식하는 단계; 및
    상기 호스트 디바이스가 i번째 클라이언트 디바이스까지의 전송지연시간(tDi)를 수학식 tDi=i*tOSC/(2*(N+1))에 의하여 지연시간을 계산하는 단계를 구비하는 것을 특징으로 하는 멀티 디바이스 시스템의 구동방법.
  16. 호스트 디바이스 및 N개 클라이언트 디바이스들, 구동 시스템 버스 및 응답 시스템 버스를 포함하는 멀티 디바이스 시스템의 구동방법으로서, 상기 N개의 클라이언트 디바이스들은 상기 구동 시스템 버스를 통하여 상기 호스트 디바이스로부터의 데이터를 순서적으로 전송하는 상기 멀티 디바이스 시스템의 구동방법에 있어서,
    상기 호스트 디바이스와 상기 N개의 클라이언트 디바이스을 데이지 체인으로 형성하기 위하여, 상기 호스트 디바이스로부터 맨 마지막의 클라이언트 디바이스에서의 구동출력단과 상기 호스트 디바이스의 입력단 사이에 체인 버스를 설치하는 단계로서, 상기 구동출력단은 상기 구동 시스템 버스 상의 신호를 출력하는 상기 체인 버스를 설치하는 단계;
    상기 구동 시스템 버스의 신호를 K배 체배하도록 셋팅하여, 상기 제i 클라이언트 디바이스의 기준클락을 발생하는 단계; 및
    상기 호스트 디바이스가 상기 제i 클라이언트 디바이스의 지연클락(tCi)의 수를 수학식 tCi=i*K/(2*(N+1))에 의하여 계산하는 단계로서, 상기 지연클락(tCi)의 수는, 상기 호스트 디바이스로부터 발생되는 신호가 상기 제i 클라이언트 디바이스에 도달하는 동안에, 진행될 수 있는 상기 기준클락의 최대 클락수인 상기 지연클락의 수를 계산하는 단계를 구비하는 것을 특징으로 하는 멀티 디바이스 시스템의 구동방법.
KR1020050012975A 2005-02-17 2005-02-17 데이지 체인을 형성하는 멀티 디바이스 시스템 및 이의 구동방법 KR100666225B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020050012975A KR100666225B1 (ko) 2005-02-17 2005-02-17 데이지 체인을 형성하는 멀티 디바이스 시스템 및 이의 구동방법
US11/165,340 US7380152B2 (en) 2005-02-17 2005-06-24 Daisy chained multi-device system and operating method
DE102005044083A DE102005044083A1 (de) 2005-02-17 2005-09-08 Mehrbauelementesystem und Betriebsverfahren
JP2005376607A JP2006229931A (ja) 2005-02-17 2005-12-27 デイジーチェーンを形成するマルチデバイスシステムおよびその駆動方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050012975A KR100666225B1 (ko) 2005-02-17 2005-02-17 데이지 체인을 형성하는 멀티 디바이스 시스템 및 이의 구동방법

Publications (2)

Publication Number Publication Date
KR20060092313A KR20060092313A (ko) 2006-08-23
KR100666225B1 true KR100666225B1 (ko) 2007-01-09

Family

ID=36776328

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050012975A KR100666225B1 (ko) 2005-02-17 2005-02-17 데이지 체인을 형성하는 멀티 디바이스 시스템 및 이의 구동방법

Country Status (4)

Country Link
US (1) US7380152B2 (ko)
JP (1) JP2006229931A (ko)
KR (1) KR100666225B1 (ko)
DE (1) DE102005044083A1 (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102005051792A1 (de) * 2005-10-28 2007-05-03 Infineon Technologies Ag Verfahren zur Datenübertragung in einer Speichervorrichtung, Vorrichtung zur Kopplung eines Speichermoduls mit einer Speichersteuerung und entsprechendes Speichermodul
US7478256B2 (en) * 2006-01-24 2009-01-13 National Instruments Corporation Coordinating data synchronous triggers on multiple devices
KR100843707B1 (ko) * 2006-05-11 2008-07-04 삼성전자주식회사 데이터 입/출력포트를 갖는 반도체 메모리 장치, 이를이용한 메모리 모듈 및 메모리 시스템
KR101416319B1 (ko) * 2008-03-19 2014-07-09 삼성전자주식회사 메모리 칩들이 적층되는 메모리 모듈을 포함하는 반도체메모리 장치
US8463959B2 (en) 2010-05-31 2013-06-11 Mosaid Technologies Incorporated High-speed interface for daisy-chained devices
WO2013110179A1 (en) 2012-01-27 2013-08-01 Mosaid Technologies Incorporated Method and apparatus for connecting memory dies to form a memory system
KR102656189B1 (ko) 2016-07-19 2024-04-11 삼성전자주식회사 직렬로 연결되는 스토리지 장치들 중 직접 연결되지 않은 스토리지 장치를 제어하도록 구성되는 전자 장치, 그것에 포함되는 스토리지 장치, 그것을 포함하는 컴퓨팅 시스템, 및 스토리지 장치의 컨트롤러의 동작 방법
KR20180033368A (ko) 2016-09-23 2018-04-03 삼성전자주식회사 케스-케이드 연결 구조로 레퍼런스 클록을 전달하는 스토리지 장치들을 포함하는 전자 장치

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR970705324A (ko) * 1994-07-26 1997-09-06 데이비드 브루너 멀티-노달 디지탈 전화 분산 시스템(Multi-nodal digital telephone distribution system)
KR0170495B1 (ko) * 1995-12-06 1999-03-30 양승택 가상토큰버스 통신망의 매체접근 제어장치 및 그 방법
KR20000039879A (ko) * 1998-12-16 2000-07-05 서평원 교환 시스템에서 입출력 데이지 체인을 이용한 작업 제어 방법
US20030039243A1 (en) 2001-06-26 2003-02-27 Parker Jon A. Technique for creating a fault-tolerant daisy-chained serial bus

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07110011B2 (ja) * 1989-07-05 1995-11-22 三菱電機株式会社 ループ状光伝送システム
US6912680B1 (en) * 1997-02-11 2005-06-28 Micron Technology, Inc. Memory system with dynamic timing correction
US6378018B1 (en) * 1997-10-10 2002-04-23 Intel Corporation Memory device and system including a low power interface
JPH11175465A (ja) 1997-12-12 1999-07-02 Denso Corp バス構造及びバス権制御方法
US6003118A (en) * 1997-12-16 1999-12-14 Acer Laboratories Inc. Method and apparatus for synchronizing clock distribution of a data processing system
US7130958B2 (en) * 2003-12-02 2006-10-31 Super Talent Electronics, Inc. Serial interface to flash-memory chip using PCI-express-like packets and packed data for partial-page writes
US6643787B1 (en) * 1999-10-19 2003-11-04 Rambus Inc. Bus system optimization
US6545875B1 (en) * 2000-05-10 2003-04-08 Rambus, Inc. Multiple channel modules and bus systems using same
US6317352B1 (en) * 2000-09-18 2001-11-13 Intel Corporation Apparatus for implementing a buffered daisy chain connection between a memory controller and memory modules
US6625687B1 (en) * 2000-09-18 2003-09-23 Intel Corporation Memory module employing a junction circuit for point-to-point connection isolation, voltage translation, data synchronization, and multiplexing/demultiplexing
US6839785B2 (en) * 2001-03-21 2005-01-04 Siemens Energy & Automation, Inc. System for and method of interfacing expansion modules with programmable logic controllers (PLC)
US6996644B2 (en) * 2001-06-06 2006-02-07 Conexant Systems, Inc. Apparatus and methods for initializing integrated circuit addresses
JP4159415B2 (ja) * 2002-08-23 2008-10-01 エルピーダメモリ株式会社 メモリモジュール及びメモリシステム
US6996749B1 (en) * 2003-11-13 2006-02-07 Intel Coporation Method and apparatus for providing debug functionality in a buffered memory channel
US7330992B2 (en) * 2003-12-29 2008-02-12 Micron Technology, Inc. System and method for read synchronization of memory modules
US7447240B2 (en) * 2004-03-29 2008-11-04 Micron Technology, Inc. Method and system for synchronizing communications links in a hub-based memory system
US7310748B2 (en) * 2004-06-04 2007-12-18 Micron Technology, Inc. Memory hub tester interface and method for use thereof
US7669027B2 (en) * 2004-08-19 2010-02-23 Micron Technology, Inc. Memory command delay balancing in a daisy-chained memory topology
JP2006065697A (ja) * 2004-08-27 2006-03-09 Hitachi Ltd 記憶デバイス制御装置
US20060047990A1 (en) * 2004-09-01 2006-03-02 Micron Technology, Inc. System and method for data storage and transfer between two clock domains
US7356737B2 (en) * 2004-10-29 2008-04-08 International Business Machines Corporation System, method and storage medium for testing a memory module
US7299313B2 (en) * 2004-10-29 2007-11-20 International Business Machines Corporation System, method and storage medium for a memory subsystem command interface
US7512762B2 (en) * 2004-10-29 2009-03-31 International Business Machines Corporation System, method and storage medium for a memory subsystem with positional read data latency

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR970705324A (ko) * 1994-07-26 1997-09-06 데이비드 브루너 멀티-노달 디지탈 전화 분산 시스템(Multi-nodal digital telephone distribution system)
KR0170495B1 (ko) * 1995-12-06 1999-03-30 양승택 가상토큰버스 통신망의 매체접근 제어장치 및 그 방법
KR20000039879A (ko) * 1998-12-16 2000-07-05 서평원 교환 시스템에서 입출력 데이지 체인을 이용한 작업 제어 방법
US20030039243A1 (en) 2001-06-26 2003-02-27 Parker Jon A. Technique for creating a fault-tolerant daisy-chained serial bus

Also Published As

Publication number Publication date
KR20060092313A (ko) 2006-08-23
US7380152B2 (en) 2008-05-27
DE102005044083A1 (de) 2006-08-24
US20060181944A1 (en) 2006-08-17
JP2006229931A (ja) 2006-08-31

Similar Documents

Publication Publication Date Title
KR100666225B1 (ko) 데이지 체인을 형성하는 멀티 디바이스 시스템 및 이의 구동방법
US10366044B2 (en) PCIe device for supporting with a separate reference clock with independent spread spectrum clocking (SSC)(SRIS)
KR100255664B1 (ko) 반도체 집적회로의 클락 포워딩 회로 및 클락포워딩 방법
US7478256B2 (en) Coordinating data synchronous triggers on multiple devices
TWI723006B (zh) 使用經校準、單一時脈來源同步串列器-解串列器協定之高速資料傳輸
JP2009503436A (ja) 標準化テスト計測器シャーシ内の回路カード同期
US20180293196A1 (en) System, Apparatus And Method For Link Training For A Multi-Drop Interconnect
JP2009503435A (ja) 標準化テスト計測器シャーシ内の回路カード同期
US20170309570A1 (en) Reconfigurable repeater system
CN112445740A (zh) 一种数据异步采集方法、系统和设备
US7532039B2 (en) Clock signal detector
CN107533533B (zh) 集成电路之间的通信
US7424059B2 (en) Data transfer circuit
EP3032428A1 (en) Data communication device and method for data communication
CN111723033A (zh) 一种多功能串行通信接口设备及其方法
US20040024799A1 (en) General-purpose functional circuit and general-purpose unit for programmable controller
US7154809B2 (en) Method for measuring the delay time of a signal line
US20200192418A1 (en) Electronic device and powering method thereof
JP2006337128A (ja) 半導体内部信号観測装置
KR100734521B1 (ko) 시스템 온 칩을 위한 ｉｐ 모듈
US20030161125A1 (en) Adapter apparatus for memory modules
US7269672B2 (en) Bus system design method, bus system, and device unit
CN219268945U (zh) 图像传感器评测转接装置及评测系统
JPH117349A (ja) バス配線のノイズ低減電子回路及び集積回路
CN117806885A (zh) 一种服务器自动化参数的校正装置及方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130102

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140103

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20141231

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20160104

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20170102

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20191226

Year of fee payment: 14