DE102005051792A1

DE102005051792A1 - Verfahren zur Datenübertragung in einer Speichervorrichtung, Vorrichtung zur Kopplung eines Speichermoduls mit einer Speichersteuerung und entsprechendes Speichermodul

Info

Publication number: DE102005051792A1
Application number: DE102005051792A
Authority: DE
Inventors: Roland Dr. Barth; Peter Gregorius
Original assignee: Infineon Technologies AG
Current assignee: Qimonda AG
Priority date: 2005-10-28
Filing date: 2005-10-28
Publication date: 2007-05-03
Also published as: US20070103957A1

Abstract

Zur Verbesserung der Datenübertragung in einer Speichervorrichtung mit einer Vielzahl von Speichermodulen (100a, 100b, 100c), welche jeweils über eine mechanisch lösbare Verbindung (10) zur Datenübertragung mit einer Speichersteuerung (200) gekoppelt sind, wird vorgeschlagen, dass jedem der Speichermodule (100a, 100b, 100c) eine externe Schnittstelleneinheit (20) zugeordnet ist, welche auf derselben Seite der mechanisch lösbaren Verbindung (10) angeordnet ist wie die Speichersteuerung (200). Vorzugsweise sind sowohl die Speichersteuerung (200) als auch die Schnittstelleneinheiten (20) auf einer Systemplatine eines Computersystems angeordnet. Zur Datenübertragung mit der Speichersteuerung (200) sind die Schnittstelleneinheiten (20) vorzugsweise in einer Reihenanordnung miteinander gekoppelt.

Description

Die vorliegende Erfindung betrifft die Datenübertragung in einer Speichervorrichtung zwischen einem Speichermodul und einer Speichersteuerung, wobei das Speichermodul über eine mechanisch lösbare Verbindung elektrisch mit der Speichersteuerung gekoppelt ist. Speziell betrifft die Erfindung ein Verfahren zur Durchführung der Datenübertragung in einer solchen Speichervorrichtung, eine Vorrichtung zur Kopplung mindestens eines Speichermoduls mit einer Speichersteuerung über eine mechanisch lösbare Verbindung, typischerweise eine Steckverbindung, sowie ein entsprechend ausgestaltetes Speichermodul.

Derzeit ist es üblich, Schreib-Lese-Speicher für Computersysteme, d.h. so genannte RAM-Speicher, in Form von Speichermodulen mit jeweils einer Vielzahl von Speicherbausteinen in entsprechende Aufnahmen einer Systemplatine einzusetzen, wobei das Speichermodul über eine Steckverbindung mit einer auf der Systemplatine befindlichen Speichersteuerung elektrisch gekoppelt wird. Die Speichersteuerung gewährleistet dabei die Verbindung einem Prozessor bzw. einer CPU (Central Processing Unit) des Computersystems oder weiterer Systemkomponenten zu den Speichermodulen.

Bei Verwendung mehrerer Speichermodule ist es üblich, diese in einer kettenartigen Anordnung miteinander zu verbinden, so dass ein erstes Speichermodul der kettenartigen Anordnung direkt mit der Speichersteuerung gekoppelt ist, während die übrigen Speichermodule der kettenartigen Anordnung die Datenübertragung mit der Speichersteuerung über das erste Speichermodul der kettenartigen Anordnung vornehmen. Speziell ist es üblich, dass Befehlsdaten oder Schreibdaten ausgehend von dem ersten Speichermodul der kettenartigen Anordnung von einem der Speichermodule zu dem nächsten Speichermodul der kettenartigen Anordnung ausgesendet werden, bis sie in einem letzten Speichermodul der kettenartigen Anordnung empfangen werden. Umgekehrt werden Lesedaten von einem Speichermodul der kettenartigen Anordnung zu dem vorhergehenden Speichermodul der kettenartigen Anordnung ausgesendet, bis sie in dem ersten Speichermodul der kettenartigen Anordnung empfangen werden. Das erste Speichermodul der kettenartigen Anordnung empfängt die Schreib- oder Befehlsdaten von der Speichersteuerung und sendet die Lesedaten an die Speichersteuerung.

Um die Kommunikation der Speichermodule untereinander zu bewerkstelligen, umfassen die Speichermodule jeweils einen Schnittstellenbaustein, welcher Sende- und Empfangsstrukturen zur Übermittlung der entsprechenden Datensignale aufweist. Bei Speichermodulen vom so genannten Fully-Buffered-Typ ist es üblich, für die Datenübertragung ein serielles Hochgeschwindigkeitsprotokoll zu verwenden.

11 veranschaulicht eine Speichervorrichtung mit einer Vielzahl von Speichermodulen vom Fully-Buffered-Typ gemäß dem oben erläuterten Stand der Technik. Die Speichervorrichtung umfasst eine Vielzahl von Speichermodulen 100a', 100b', 100c' und eine Speichersteuerung 200'. Die Speichersteuerung 200' befindet sich auf der Systemplatine eines Computersystems und ist beispielsweise in einer so genannten North-Bridge implementiert. Die Speichersteuerung 200' sendet ein Befehlsdatensignal CA oder ein Schreibdatensignal WD an die Speichermodule 100a', 100b', 100c'. Umgekehrt empfängt die Speichersteuerung 200' von den Speichermodulen 100a', 100b', 100c' ein Lesedatensignal RD. Die Datenübertragung gemäß dem seriellen Hochgeschwindigkeitsprotokoll basiert auf einem Taktsignal CLK', welches von der Speichersteuerung an die Speichermodule 100a', 100b', 100c' übermittelt wird.

Die Speichermodule 100a', 100b', 100c' sind jeweils über eine Steckverbindung 10' mit der Systemplatine des Computersystems verbunden, um somit eine elektrische Verbindung zu der Speichersteuerung 200' zu ermöglichen. In 11 sind die Steckverbindungen 10' mit durchgezogenen Linien veranschaulicht.

Jedes der Speichermodule umfasst eine Vielzahl von Speicherbausteinen 110' sowie einen Schnittstellenbaustein 150', welcher die Datenübertragung zu der Speichersteuerung 200' bzw. zu benachbarten Speichermodulen 100a', 100b', 100c' der kettenartigen Anordnung bewerkstelligt.

Speziell empfängt der Schnittstellenbaustein 150' des ersten Speichermoduls 100a' der kettenartigen Anordnung das Befehls- oder Schreibdatensignal CA, WD von der Speichersteuerung. Ausgehend von dem Schnittstellenbaustein 150' des ersten Speichermoduls 100a' wird das Schreib- oder Befehlsdatensignal CA, WD an den Schnittstellenbaustein 150' des jeweils nächsten Speichermoduls 100b', 100c' der kettenartigen Anordnung ausgesendet, bis es in dem Schnittstellenbaustein 150' des letzten Speichermoduls 100c' der kettenartigen Anordnung empfangen wird. Umgekehrt wird das Lesedatensignal RD ausgehend von dem Schnittstellenbaustein 150' des letzten Speichermoduls 100c' der kettenartigen Anordnung an den Schnittstellenbaustein 150' des jeweils vorhergehenden Speichermoduls 100a', 100b' der kettenartigen Anordnung ausgesendet, bis es schließlich in dem Schnittstellenbaustein 150' des ersten Speichermoduls 100a' der kettenartigen Anordnung empfangen wird. Wie bereits erwähnt, wird das Lesedatensignal RD von dem Schnittstellenbaustein 150' des Schnittstellenbausteins des ersten Speichermoduls 100a' der kettenartigen Anordnung an die Speichersteuerung 200' ausgesendet.

Zur Durchführung der Datenübertragung nach dem oben beschriebenen Prinzip empfangen die Schnittstellenbausteine der Speichermodule 100a', 100b', 100c' jeweils das Taktsignal CLK von der Speichersteuerung 200', um die Datensignale auf Basis dieses Taktsignals CLK' auszusenden bzw. die empfangenen Datensignale auf Basis des Taktsignals CLK' abzutasten.

Wie es aus 11 ersichtlich ist, verläuft ein Kommunikationskanal zwischen der Speichersteuerung 200' und den einzelnen Speichermodulen 100a', 100b', 100c' somit über eine Vielzahl von Steckverbindungen. Insbesondere bei hohen Datenraten, d.h. bei Verwendung einer hohen Frequenz für das Taktsignal CLK', kommt es zu erheblichen Qualitätsverlusten in den übertragenen Datensignalen sowie auch in dem übertragenen Taktsignal CLK', so dass eine zuverlässige Datenübertragung nicht mehr möglich ist. Gründe hierfür liegen unter anderem in Reflexionen oder Übersprechen an den Steckverbindungen.

Angesichts der oben beschriebenen Probleme besteht die Aufgabe der vorliegenden Erfindung darin, die Datenübertragung in einer Speichervorrichtung mit einem oder mehreren Speichermodulen, welche über eine mechanisch lösbare Verbindung, z.B. eine Steckverbindung, elektrisch mit der Speichersteuerung gekoppelt sind, weniger anfällig gegenüber Qualitätsverlusten der über die mechanisch lösbare Verbindung übertragenen Datensignale zu gestalten und auf diese Weise eine erhöhte Zuverlässigkeit der Datenübertragung und/oder erhöhte Datenraten zu ermöglichen.

Diese Aufgabe wird erfindungsgemäß gelöst durch ein Verfahren gemäß Anspruch 1, ein Speichermodul gemäß Anspruch 14 sowie durch eine Vorrichtung gemäß Anspruch 18. Die abhängigen Ansprüche definieren vorteilhafte und bevorzugte Ausführungsformen der Erfindung.

Der erfindungsgemäße Ansatz beruht allgemein darauf, bei einer Speichervorrichtung mit einer Speichersteuerung und mindestens einem Speichermodul, welche über eine mechanisch lösbare Verbindung zur Datenübertragung miteinander gekoppelt sind, dem Speichermodul eine Schnittstelleneinheit zuzuordnen, welche nicht auf dem Speichermodul, sondern auf dersel ben Seite einer mechanisch lösbaren Verbindung wie die Speichersteuerung angeordnet ist. Bei der mechanisch lösbaren Verbindung kann es sich um eine Steckverbindung handeln. Es sind jedoch auch andere Typen von mechanisch lösbaren Verbindungen denkbar, z.B. eine Klemmverbindungen.

Das erfindungsgemäße Verfahren zur Datenübertragung in einer Speichervorrichtung mit einer Speichersteuerung und mindestens einem Speichermodul, welches über die mechanisch lösbare Verbindung elektrisch mit der Speichersteuerung gekoppelt ist, umfasst ein Übertragen von Daten zwischen der Speichersteuerung und einer dem Speichermodul zugeordneten Schnittstelleneinheit, welche auf derselben Seite der mechanisch lösbaren Verbindung wie die Speichersteuerung angeordnet ist, und ein Übertragen von Daten zwischen der Schnittstelleneinheit und dem Speichermodul über die mechanisch lösbare Verbindung.

Hierdurch wird erreicht, dass die Datenübertragung zwischen der Speichersteuerung und der Schnittstelleneinheit nicht mehr über die mechanisch lösbare Verbindung erfolgt und somit hinsichtlich der Signalübertragungseigenschaften optimiert werden kann. Der Kommunikationskanal zwischen der Schnittstelleneinheit und dem Speichermodul, welcher über die mechanisch lösbare Verbindung verläuft, ist hingegen weniger kritisch bezüglich seiner Signalübertragungseigenschaften. Dies wird insbesondere dann deutlich, wenn die Speichervorrichtung eine Vielzahl der Speichermodule umfasst, wobei in diesem Fall jedem der Speichermodule eine entsprechende Schnittstelleneinheit zugeordnet ist. Um einen Kommunikationskanal zu den einzelnen Speichermodulen bereitzustellen, werden in diesem Fall Daten auch zwischen den einzelnen Schnittstelleneinheiten übertragen. Der Kommunikationskanal zwischen der Speichersteuerung und den Schnittstelleneinheiten sowie zwischen den einzelnen Schnittstelleneinheiten trägt somit nicht nur die Daten für eines der Speichermodule sondern die Gesamtheit der zwischen der Speichersteuerung und den Speichermodulen übertragenen Daten, so dass zwischen der Speichersteuerung und den Schnittstelleneinheiten sowie zwischen den einzelnen Schnittstelleneinheiten eine Datenmenge übertragen wird, welche ein Vielfaches derjenigen beträgt, welche zwischen einem der Speichermodule und der zugeordneten Schnittstelleneinheit über die mechanisch lösbare Verbindung übertragen wird. Es kann somit durch Verwendung des erfindungsgemäßen Ansatzes durch Optimieren der Signalübertragungseigenschaften des Kommunikationskanals zwischen der Speichersteuerung und den Schnittstelleneinheiten ein erheblicher Leistungszuwachs erreicht werden.

Die Schnittstelleneinheiten werden bevorzugt in einer Reihenanordnung miteinander gekoppelt, wobei unterschiedliche Konfigurationen zur Datenübertragung innerhalb der Reihenanordnung möglich sind.

Beispielsweise kann ein Befehls- oder Schreibdatensignal von der Speichersteuerung in einer ersten Schnittstelleneinheit der Reihenanordnung empfangen werden und dann ausgehend von der ersten Schnittstelleneinheit von einer der Schnittstelleneinheiten an die jeweils nächste Schnittstelleneinheit der Reihenanordnung ausgesendet werden, bis das Befehls- oder Schreibdatensignal einer letzten Schnittstelleneinheit der Reihenanordnung empfangen wurde.

Alternativ kann das Befehls- oder Schreibdatensignal von der ersten Schnittstelleneinheit der Reihenanordnung sternförmig an mehrere weitere Schnittstelleneinheiten ausgesendet werden. Hierbei besteht zum einen die Möglichkeit, das Befehls- oder Schreibdatensignal ausgehend von der ersten Schnittstelleneinheit an alle übrigen Schnittstelleneinheiten auszusenden, oder ausgehend von den weiteren Schnittstelleneinheiten, an welche das Befehls- oder Schreibdatensignal ausgehend von der ersten Schnittstelleneinheit übertragen wurde, das Befehls- oder Schreibdatensignal von einer Schnittstellenein heit an die jeweils nächste Schnittstelleneinheit einer sich daran anschließenden kettenartigen Anordnung auszusenden.

Durch das sternförmige Aussenden des Befehls- oder Schreibdatensignals wird gegenüber der Verwendung einer reinen kettenartigen Anordnung zum Aussenden des Befehls- oder Schreibdatensignals eine verkürzte Latenzzeit erreicht.

Hinsichtlich der Übertragung eines Lesedatensignals besteht zunächst die Möglichkeit, das Lesedatensignal von einer der Schnittstelleneinheiten an die jeweils vorhergehende Schnittstelleneinheit der Reihenanordnung auszusenden, bis das Lesedatensignal in der ersten Schnittstelleneinheit der Reihenanordnung empfangen wurde, und das Lesedatensignal dann von der ersten Schnittstelleneinheit an die Speichersteuerung zu senden. Dies entspricht einer so genannten Rückwärtsschleifenkonfiguration, bei welcher das Lesedatensignal zwischen den Schnittstelleneinheiten im Wesentlichen in der umgekehrten Richtung übertragen wird wie das Befehls- oder Schreibdatensignal.

Alternativ ist es möglich, das Lesedatensignal von einer der Schnittstelleneinheiten an die jeweils nächste Schnittstelleneinheit der Reihenanordnung auszusenden, bis das Lesedatensignal in einer letzten Schnittstelleneinheit der Reihenanordnung empfangen wurde, und das Lesedatensignal dann von der letzten Schnittstelleneinheit an die Speichersteuerung auszusenden. Dies entspricht einer so genannten Vorwärtsschleifenkonfiguration, bei welcher das Lesedatensignal im Wesentlichen in derselben Richtung zwischen den Schnittstelleneinheiten übertragen wird wie das Befehls- oder Schreibdatensignal. Die Vorwärtsschleifenkonfiguration bietet insbesondere Vorteile hinsichtlich einer geringen Abhängigkeit der Latenzzeit für Zugriffe auf ein Speichermodul von der Position der dem Speichermodul zugeordneten Schnittstelleneinheit in der Reihenanordnung. Insbesondere wird mit steigender Entfernung der Schnittstelleneinheit von der Speichersteuerung ein vergrößerter Übertragungsweg für das Befehls- oder Schreibdatensignals durch einen verkürzten Übertragungsweg für das Lesedatensignals an die Speichersteuerung kompensiert.

Hinsichtlich der Taktsignale, auf deren Basis die oben erwähnten Datensignale, d.h. das Befehls- oder Schreibdatensignal oder das Lesedatensignal, ausgesendet werden bzw. auf deren Basis die empfangenen Datensignale abgetastet werden, kann zum einen eine so genannte source-synchrone Anordnung verwendet werden, bei welcher den Datensignalen zugeordnete Taktsignale parallel zu diesen zwischen der Speichersteuerung und den Schnittstelleneinheiten bzw. zwischen den Schnittstelleneinheiten übertragen werden. Zum anderen ist es möglich, eine so genannte mesosynchrone Anordnung zu verwenden, bei welcher jeder der Schnittstelleneinheiten und der Speichersteuerung ein Referenztaktsignal aus einer zentralen Referenztaktsignalquelle zugeführt wird.

Vorzugsweise werden die den Datensignalen zugeordneten Taktsignale in den Schnittstelleneinheiten mittels einer Phasenregelschleife erzeugt bzw. aufbereitet. Auf diese Weise wird sichergestellt, dass die Datenübertragung auf Basis eines hochwertigen Taktsignals erfolgt, so dass eine erhöhte Zuverlässigkeit gewährleistet wird und höhere Datenraten möglich sind.

Die Erfindung betrifft weiterhin ein Speichermodul, welches zur Durchführung des oben beschriebenen erfindungsgemäßen Verfahrens ausgestaltet ist. Dies bedeutet zunächst, dass das Speichermodul dazu ausgestaltet ist, mittels einer mechanisch lösbaren Verbindung zur Datenübertragung mit einer Speichersteuerung der Speichervorrichtung gekoppelt zu werden. Weiterhin ist das Speichermodul dazu ausgestaltet, Daten über die mechanisch lösbare Verbindung von einer externen Schnittstelleneinheit zu empfangen bzw. an die externe Schnittstelleneinheit auszusenden. Im Gegensatz zu den Speichermodulen gemäß dem eingangs beschriebenen Stand der Technik ist kein interner Schnittstellenbaustein erforderlich, welcher die Kommunikation mit weiteren Speichermodulen oder der Speichersteuerung bewerkstelligt.

Vorzugsweise umfasst das Speichermodul mindestens einen Speicherbaustein, welcher über die mechanisch lösbare Verbindung direkt mit der externen Schnittstelleneinheit koppelbar ist. Weitere Speicherbausteine des Speichermoduls können dann über diesen Speicherbaustein mit der Schnittstelleneinheit gekoppelt sein.

Weiterhin betrifft die vorliegende Erfindung auch eine Vorrichtung zur Kopplung mindestens eines Speichermoduls mit einer Speichersteuerung über eine mechanisch lösbare Verbindung, welche mindestens eine Schnittstelleneinheit umfasst, die auf derselben Seite der mechanisch lösbaren Verbindung angeordnet ist wie die Speicherteuerung. Vorzugsweise sind abhängig von der vorgesehenen Anzahl von Speichermodulen, welche mittels der Vorrichtung mit der Speichersteuerung gekoppelt werden können, mehrere Schnittstelleneinheiten vorgesehen. Die mindestens eine Schnittstelleneinheit bzw. die Schnittstelleneinheiten sind zur Datenübertragung mit der Speichersteuerung gekoppelt und über die mechanisch lösbare Verbindung zur Datenübertragung mit den Speichermodul bzw. den Speichermodulen koppelbar.

Die erfindungsgemäße Vorrichtung kann mit einem oder mehreren erfindungsgemäßen Speichermodulen kombiniert werden, um eine Speichervorrichtung zu bilden, welche zur Durchführung des erfindungsgemäßen Verfahrens ausgestaltet ist.

Die Erfindung wird im Folgenden anhand von bevorzugten Ausführungsbeispielen und unter Bezugnahme auf die beigefügten Zeichnungen näher erläutert.
1 zeigt eine Speichervorrichtung gemäß einem ersten Ausführungsbeispiel der Erfindung.
2 zeigt eine Speichervorrichtung gemäß einem zweiten Ausführungsbeispiel der Erfindung.
3 zeigt eine Speichervorrichtung gemäß einem dritten Ausführungsbeispiel der Erfindung.
4 zeigt eine Speichervorrichtung gemäß einem vierten Ausführungsbeispiel der Erfindung.
5 zeigt eine Speichervorrichtung gemäß einem fünften Ausführungsbeispiel der Erfindung.
6 zeigt eine Speichervorrichtung gemäß eine sechsten Ausführungsbeispiel der Erfindung.
7 zeigt schematisch den Aufbau einer Schnittstelleneinheit zum Einsatz in der Speichervorrichtung gemäß dem ersten Ausführungsbeispiel der Erfindung.
8 zeigt schematisch den Aufbau einer Schnittstelleneinheit zum Einsatz in der Speichervorrichtung gemäß dem zweiten Ausführungsbeispiel der Erfindung.
9 zeigt schematisch eine Schnittstelleneinheit zum Einsatz in der Speichervorrichtung gemäß den dritten Ausführungsbeispiel der Erfindung.
10 schematisch den Aufbau einer Schnittstelleneinheit zum Einsatz in der Speichervorrichtung gemäß dem vierten Ausführungsbeispiel der Erfindung.
11 zeigt eine Speichervorrichtung gemäß dem Stand der Technik.
Nachfolgend werden verschiedene Beispiele von Speichervorrichtungen erläutert, bei welchen eine Vielzahl von Speichermodulen über eine mechanisch lösbare Verbindung mit einer Speichersteuerung gekoppelt sind. Bei der mechanisch lösbaren Verbindung kann es sich speziell um eine Steckverbindung handeln. Es sind jedoch auch andere Formen von mechanisch lösbaren Verbindungen möglich, zum Beispiel eine Klemmverbindung.
Zum Bereitstellen der mechanisch lösbaren Verbindung umfassen die nachfolgend beschriebenen Speichermodule ein Vielzahl von Kontaktflächen, welche entlang einer Seite einer Leiterplatte des Speichermoduls angeordnet sind. Bei Einfügen des Speichermoduls in eine dafür vorgesehene Aufnahme einer Systemplatine eines Computersystems, werden die Kontaktflächen mit entsprechenden Gegenkontakten auf der Systemplatine in Eingriff gebracht, so dass eine elektrisch leitende Verbindung entsteht. Die Speichermodule sind vorzugsweise jeweils mit einer Vielzahl von Speicherbausteinen bestückt, bei welchen es sich beispielsweise um so genannte DRAMs (Dynamic Random Access Memories) vom DDR-Typ (Double-Data-Rate-Typ) handeln kann.
1 zeigt eine Speichervorrichtung gemäß einem ersten Ausführungsbeispiel der Erfindung. Die Speichervorrichtung umfasst eine Vielzahl von Speichermodulen 100a, 100b, 100c, welche jeweils über eine mechanisch lösbare Verbindung 10 mit einer Speichersteuerung 200 gekoppelt sind. Die Speichermodule 100a, 100b, 100c sind jeweils mit einer Vielzahl von Speicherbausteinen 110 versehen.
Die Speichersteuerung 200 ist auf einer Systemplatine eines Computersystems angeordnet und dient der Verbindung der Speichermodule mit einem Prozessor des Computersystems und weiteren Systemkomponenten.
Die Speichervorrichtung umfasst weiterhin eine Vielzahl von Schnittstelleneinheiten 20, welche ebenfalls auf der System platine des Computersystems angeordnet sind und jeweils einem der Speichermodule 100a, 100b, 100c zugeordnet sind. Zwischen den Speichermodulen 100a, 100b, 100c und den ihnen zugeordneten Schnittstelleneinheiten 20 ist jeweils eine bidirektionale Schnittstelle über die mechanisch lösbare Verbindung 10 vorgesehen. Die Speichervorrichtung umfasst somit einen ersten Teil, welcher auf der Systemplatine des Computersystems angeordnet ist und die Speichersteuerung 200 sowie die Schnittstelleneinheiten 20 umfasst, und einen zweiten Teil, welcher durch die Speichermodule 100a, 100b, 100c gebildet ist. Durch die mechanisch lösbaren Verbindungen 10 ist ein modularer Aufbau der Speichervorrichtung gewährleistet, bei welchem Speichermodule auf einfache Weise ersetzt, hinzugefügt oder entfernt werden können.
Weiterhin ist auf der Systemplatine als Takterzeugungseinheit eine Phasenregelschleife 250 vorgesehen, welche ein Haupttaktsignal CLK für die Speichersteuerung 200 bereitstellt. Die Phasenregelschleife 250 ist vorzugsweise digital ausgestaltet, so dass mit geringem schaltungstechnischen Aufwand eine hohe Signalqualität für das Haupttaktsignal erreicht werden kann. Weiterhin gewährleistet die digitale Ausgestaltung der Phasenregelschleife 250 eine gute Kombinierbarkeit mit weiteren digitalen Komponenten des Computersystems.
Die Schnittstelleneinheiten 20 sind in einer Reihenanordnung mit der Speichersteuerung 200 gekoppelt. Speziell ist eine kettenartige Anordnung vorgesehen, bei welcher Daten zwischen jeweils benachbarten Schnittstelleneinheiten 20 übertragen werden.
Eine erste Schnittstelleneinheit 20 der Reihenanordnung empfängt ein Befehls- oder Schreibdatensignal CA, WD von der Speichersteuerung 200. Ausgehend von der ersten Schnittstelleneinheit 20 der Reihenanordnung wird das Befehls- oder Schreibdatensignal von einer Schnittstelleneinheit 20 an die jeweils nächste Schnittstelleneinheit 20 der Reihenanordnung ausgesendet, bis das Befehls- oder Schreibdatensignal CA, WD in der letzten Schnittstelleneinheit 20 der Reihenanordnung 20 empfangen wird.
Ein Lesedatensignal RD wird in umgekehrter Richtung von einer der Schnittstelleneinheiten 20 an die jeweils vorhergehende Schnittstelleneinheit 20 der Reihenanordnung ausgesendet, bis das Lesedatensignal RD schließlich in der ersten Schnittstelleneinheit 20 der Reihenanordnung empfangen wird. Von der ersten Schnittstelleneinheit der Reihenanordnung wird das Lesedatensignal RD an die Speichersteuerung 200 übertragen.
Die Schnittstelleneinheiten 20 sind somit in einer Vorwärtsschleifenkonfiguration miteinander gekoppelt.
Zwischen den Schnittstelleneinheiten 20 und den Speichermodulen 100a, 100b, 100c erfolgt eine bidirektionale Datenübertragung über die mechanisch lösbare Verbindung 10, wobei jedoch nur an das jeweilige Speichermodul 100a, 100b, 100c adressierte Daten bzw. von dem jeweiligen Speichermodul 100a, 100b, 100c stammende Daten übertragen werden. Somit sind die zwischen den Schnittstelleneinheiten 20 und den Speichermodulen 100a, 100b, 100c über die mechanisch lösbare Verbindung 10 übertragenen Datenmengen allgemein erheblich geringer als diejenigen, welche zwischen der Speichersteuerung 200 und den Schnittstelleneinheiten 20 oder zwischen den Schnittstelleneinheiten 20 übertragen werden. Da sich die Speichersteuerung 200 und die Schnittstelleneinheiten 20 allesamt auf der Systemplatine des Computersystems befinden und die dazwischen bestehenden Signalverbindungen somit nicht über die mechanisch lösbaren Verbindungen 10 verlaufen, können diese Signalverbindungen bezüglich ihrer Signalübertragungseigenschaften optimiert werden, wobei gleichzeitig Beeinträchtigungen der Signalqualität durch Reflexion oder Übersprechen an den mechanisch lösbaren Verbindungen vermieden werden.
Die Datenübertragung zwischen der Speichersteuerung 200 und den Schnittstelleneinheiten 20 beruht auf einem seriellen Hochgeschwindigkeitsprotokoll. Hierbei ist vorgesehen, dass Daten von einem Sender auf Basis eines Taktsignals ausgesendet werden und bei einem Empfänger auf Basis eines Taktsignals abgetastet werden. Die Speichervorrichtung von 1 sieht diesbezüglich eine so genannte source-synchrone Datenübertragung vor. Dies bedeutet, dass parallel zu den übertragenen Datensignalen ein zugehöriges Taktsignal von dem Sender an den Empfänger übermittelt wird. Bei diesem Taktsignal handelt es sich um das Taktsignal, auf dessen Basis das Datensignal beim Sender ausgesendet wurde. Im Empfänger wird das empfangene Datensignal auf Basis des zugehörigen Taktsignals abgetastet.
Bei der in 1 dargestellten Speichervorrichtung wird parallel zu dem Befehls- und Schreibdatensignal CA, WD ein zugehöriges Taktsignal CLK1 übertragen. Parallel zu dem Lesedatensignal RD wird ein zugehöriges Taktsignal CLK2 übertragen. Weiterhin kann, wie durch gebrochen dargestellte Pfeile angedeutet, ein Referenztaktsignal RCLK an die Schnittstelleneinheiten 20 übertragen werden. Das Referenztaktsignal RCLK ist aus dem zwischen der Speichersteuerung 200 und der ersten Schnittstelleneinheit 20 der Reihenanordnung übertragenen zugehörigen Taktsignal CLK1 des Befehls- und Schreibdatensignals CA, WD abgeleitet.
Die Schnittstelleneinheiten 20 umfassen jeweils eine Phasenregelschleife 22, und die Speichersteuerung 200 umfasst eine Phasenregelschleife 220. Wie nachfolgend näher erläutert, dienen die Phasenregelschleifen 22, 220 dazu, ein Eingangstaktsignal aufzubereiten und Ausgangstaktsignale mit einer hohen Signalqualität zu erzeugen, auf deren Basis dann die Datenübertragung durchgeführt wird. Auf diese Weise wird die Zuverlässigkeit der Datenübertragung erheblich verbessert und höhere Datenraten werden ermöglicht.
2 zeigt eine Speichervorrichtung gemäß einem zweiten Ausführungsbeispiel der Erfindung. Die Speichervorrichtung von 2 entspricht in ihrem Aufbau grundsätzlich derjenigen von 1. In 2 wurden Komponenten, welche denjenigen von 1 entsprechen, mit den gleichen Bezugszeichen gekennzeichnet und auf ihre weitere Erläuterung wird im Folgenden verzichtet.
In 2 wurden die Schnittstelleneinheiten 20 von 1 durch Schnittstelleneinheiten 30 ersetzt, welche für eine so genannte mesosynchrone Datenübertragung ausgestaltet sind. Dies bedeutet, dass das Taktsignal, auf dessen Basis das Datensignal beim Sender ausgesendet wird, und das Taktsignal, mit welchem das im Empfänger empfangen Datensignal abgetastet wird, auf Basis eines extern bereitgestellten Referenztaktsignals RCLK erzeugt werden. Eine Übertragung eines dem Datensignal zugehörigen Taktsignals parallel zu dem Datensignal ist somit nicht mehr erforderlich, kann jedoch ergänzend zusätzlich vorgenommen werden.
Das Referenztaktsignal RCLK für die Schnittstelleneinheiten 30 wird durch Taktvervielfältigungsmittel 280 auf Basis des von der PLL 250 erzeugten Haupttaktsignals CLK erzeugt. Auf diese Weise steht jeder der Schnittstelleneinheiten 30 sowie auch der Speichersteuerung 200 ein Eingangstaktsignal mit gleichmäßig hoher Qualität zur Verfügung.
3 zeigt eine Speichervorrichtung gemäß einem dritten Ausführungsbeispiel der Erfindung. Der Aufbau der Speichervorrichtung entspricht im Wesentlichen demjenigen der Speichervorrichtung von 1. In 3 wurden Komponenten, welche denjenigen von 1 entsprechen, mit den gleichen Bezugszeichen gekennzeichnet und auf ihre weitere Erläuterung wird im Folgenden verzichtet.
Bei der Speichervorrichtung von 3 wurden die Schnittstelleneinheiten 20 der Speichervorrichtung von 1 durch Schnittstelleneinheiten 40 ersetzt, welche für eine sourcesynchrone Datenübertragung gemäß einer Vorwärtsschleifenkonfiguration ausgestaltet sind.
Dies bedeutet speziell, dass eine erste Schnittstelleneinheit 40 der Reihenanordnung das Befehls- oder Schreibdatensignal CA, WD von der Speichersteuerung 200 empfängt, welches dann von einer Schnittstelleneinheit 40 an die jeweils nächste Schnittstelleneinheit 40 der Reihenanordnung ausgesendet wird, wie bereits bei der Speichervorrichtung von 1 beschrieben, bis es in der letzten Schnittstelleneinheit 40 der Reihenanordnung empfangen wird. Im Gegensatz zu der gemäß 1 und 2 vorgesehen Rückwärtsschleifenkonfiguration wird das Lesedatensignal RD jedoch in derselben Richtung wie das Befehls- oder Schreibdatensignal CA, WD von einer Schnittstelleneinheit 40 zu der jeweils nächsten Schnittstelleneinheit 40 der Reihenanordnung ausgesendet, bis es schließlich in der letzten Schnittstelleneinheit 40 empfangen wird. Von der letzten Schnittstelleneinheit 40 der Reihenanordnung wird das Lesedatensignal RD dann an die Speichersteuerung 200 ausgesendet.
Die Vorwärtsschleifenkonfiguration bietet insbesondere Vorzüge hinsichtlich einer von der Position der Schnittstelleneinheit unabhängigen Latenzzeit. So ist beispielsweise die zur Übertragung des Befehls- oder Schreibdatensignals CA, WD an die erste Schnittstelleneinheit 40 der Reihenanordnung erforderliche Zeit am kürzesten, während für diese Schnittstelleneinheit 40 die zur Übertragung des Lesedatensignals RD an die Speichersteuerung 200 erforderliche Zeit am längsten ist. Bei der letzten Schnittstelleneinheit 40 der Reihenanordnung ist hingegen die zur Übertragung des Befehl- oder Schreibdatensignals CA, WD von der Speichersteuerung 200 erforderliche Zeit am längsten, während die zur Übertragung des Lesedatensignals RD an die Speichersteuerung 200 erforderliche Zeit am kürzesten ist. Somit werden sich aus den unterschiedlichen Positionen der Schnittstelleneinheiten 40 in der Reihenanord nung ergebende Unterschiede in der zur Übertragung der Datensignale erforderlichen Zeit kompensiert.
Bei der in 3 dargestellten Speichervorrichtung ist die Datenübertragung vom source-synchronen Typ, d.h. parallel zu dem Befehls- oder Schreibdatensignal CA, WD wird das zugehörige Taktsignal CLK1 übertragen und parallel zu dem Lesedatensignal RD wird das zugehörige Taktsignal CLK2 übertragen. Die anhand von 3 erläuterte Vorwärtsschleifenkonfiguration kann jedoch auch im Zusammenhang mit einer mesosynchronen Datenübertragung verwendet werden, wie sie anhand von 2 erläutert wurde. Dies ist in 4 veranschaulicht.
4 zeigt eine Speichervorrichtung gemäß einem vierten Ausführungsbeispiel der Erfindung. Wie bereits erwähnt, entspricht die Speichervorrichtung von 4 im Wesentlichen derjenigen von 3, wobei jedoch eine dem anhand von 2 erläuterten Prinzip entsprechende mesosynchrone Datenübertragung verwendet wird. Dementsprechend sind die Schnittstelleneinheiten 40 der Speichervorrichtung von 3 bei der Speichervorrichtung von 4 durch Schnittstelleneinheiten 50 ersetzt, welche für eine mesosynchrone Datenübertragung gemäß einer Vorwärtsschleifenkonfiguration ausgestaltet sind. In 4 wurden Komponenten, welche denjenigen von 1-3 mit den gleichen Bezugszeichen gekennzeichnet und auf ihre weitere Erläuterung wird im Folgenden verzichtet.
Den Schnittstelleneinheiten 50 ist jeweils das von dem Taktvervielfältigungsmittel 280 erzeugte Referenztaktsignal RCLK zugeführt, welches auf Basis des von der PLL 250 erzeugten Haupttaktsignals CLK zentral erzeugt wird.
Wie bereits im Zusammenhang mit 2 erwähnt, ist es bei der mesosynchronen Datenübertragung nicht mehr erforderlich, das zugehörige Taktsignal CLK1 parallel zu dem Befehls- oder Schreibdatensignal CA, WD zu übertragen und das zugehörige Taktsignal CLK2 parallel zu dem Lesedatensignal RD zu über tragen. Um eine erhöhte Flexibilität bei der Auswahl von Taktsignalen zu gewährleisten, ist es jedoch vorteilhaft, die zugehörigen Taktsignale CLK1 und CLK2 dennoch parallel zu dem Befehls- und Schreibdatensignal CA, WD bzw. zu dem Lesedatensignal RD zu übertragen. Dies ist in 4 durch gebrochen dargestellte Pfeile veranschaulicht.
5 zeigt eine Speichervorrichtung gemäß einem fünften Ausführungsbeispiel der Erfindung. Der Aufbau der Speichervorrichtung von 5 entspricht im Wesentlichen demjenigen der Speichervorrichtung von 1. In 5 wurden Komponenten, welche denjenigen von 1 entsprechen, mit denselben Bezugszeichen gekennzeichnet und auf ihre weitere Erläuterung wird im Folgenden verzichtet.
Bei der Speichervorrichtung von 5 wurden die Schnittstelleneinheiten 20 der Speichervorrichtung von 1 durch Schnittstelleneinheiten 60 ersetzt, welche für eine sternförmige Übertragung des Befehls- oder Schreibdatensignals CA, WD ausgestaltet sind. Die Übertragung des Lesedatensignals RD erfolgt bei der Speichervorrichtung von 5 in derselben Weise, wie sie bereits im Zusammenhang mit der Speichervorrichtung von 1 erläutert wurde. Das Befehls- oder Schreibdatensignal CA, WD wird jedoch in sternförmiger Weise übertragen.
Dies bedeutet speziell, dass die erste Schnittstelleneinheit 60 der Reihenanordnung das Befehls- oder Schreibdatensignal CA, WD von der Speichersteuerung 200 empfängt, wobei das Befehls- oder Schreibdatensignal CA, WD dann ausgehend von der ersten Schnittstelleneinheit 60 der Reihenanordnung an die übrigen Schnittstelleneinheiten 60 ausgesendet wird. Dabei ist es zum einen möglich, das Befehls- oder Schreibdatensignal CA, WD ausgehend von der ersten Schnittstelleneinheit 60 an alle übrigen Schnittstelleneinheiten 60 der Reihenanordnung auszusenden. Zum anderen ist es auch möglich, ausgehend von den weiteren Schnittstelleneinheiten 60, in welchen das Befehls- oder Schreibdatensignal CA, WD von der ersten Schnittstelleneinheit 60 der Reihenanordnung empfangen wurde, in kettenartiger oder sternförmiger Weise an weitere Schnittstelleneinheiten 60 auszusenden. Auf diese Weise kann eine zu hohe Anzahl von Verbindungen, welche in der sternförmigen Verbindung von einem einzigen Punkt ausgehen, vermieden werden.
Die sternförmige Datenübertragung in der Speichervorrichtung von 5 ermöglicht gegenüber einer reinen kettenartigen Datenübertragung, wie sie beispielsweise anhand von 1 beschrieben wurde, eine verkürzte Zeit zur Übertragung des Befehls- oder Schreibdatensignals CA, WD an diejenigen Schnittstelleneinheiten 60, welche sich in größerer Entfernung von der Speichersteuerung 200 bzw. von der ersten Schnittstelleneinheit 60 der Reihenanordnung befinden, z.B. an die Schnittstelleneinheit 60, welche in 6 dem Speichermodul 100c zugeordnet ist.
Bei der in 5 dargestellten Speichervorrichtung ist die Datenübertragung vom source-synchronen Typ, d.h. parallel zu dem Befehls- oder Schreibdatensignal CA, WD wird das zugehörige Taktsignal CLK1 übertragen und parallel zu dem Lesedatensignal RD wird das zugehörige Taktsignal CLK2 übertragen. Die anhand von 5 sternförmige Datenübertragung kann jedoch auch im Zusammenhang mit einer mesosynchronen Datenübertragung verwendet werden, wie sie anhand von 2 und 4 erläutert wurde. Dies ist in 6 veranschaulicht.
6 zeigt eine Speichervorrichtung gemäß einem sechsten Ausführungsbeispiel der Erfindung. Wie bereits erwähnt, entspricht die Speichervorrichtung von 6 im Wesentlichen derjenigen von 5, wobei jedoch eine der anhand von 2 erläuterten Struktur entsprechende mesosynchrone Datenübertragung verwendet wird. Dementsprechend sind die Schnittstelleneinheiten 60 der Speichervorrichtung von 5 bei der Speichervorrichtung von 6 durch Schnittstelleneinheiten 70 ersetzt, welche für eine mesosynchrone Datenübertragung mit einer sternförmigen Übertragung des Befehls- und Schreibdatensignals CA, WD ausgestaltet sind. In 6 wurden Komponenten, welche denjeningen von 1-5 entsprechen, mit den gleichen Bezugszeichen gekennzeichnet und auf ihre weitere Erläuterung wird im Folgenden verzichtet.
Den Schnittstelleneinheiten 70 ist jeweils das von dem Taktvervielfältigungsmittel 280 erzeugte Referenztaktsignal RCLK zugeführt, welches auf Basis des von der PLL 250 erzeugten Haupttaktsignals CLK zentral erzeugt wird.
Ähnlich wie bei der Speichervorrichtung von 1 ist auch bei den Speichervorrichtungen von 2-6 in den Schnittstelleneinheiten 30, 40, 50, 60, 70 jeweils eine Phasenregelschleife 32, 42, 52, 62 bzw. 72 vorgesehen, welche der Aufbereitung von Eingangstaktsignalen der Schnittstelleneinheit und der Erzeugung von hochwertigen Ausgangstaktsignalen dient. Der Aufbau der Schnittstelleneinheiten sowie die Funktion der darin vorgesehenen Phasenregelschleife wird nachfolgend anhand von 7-10 näher erläutert.
7 veranschaulicht schematisch den Aufbau einer Schnittstelleneinheit 20 in der Speichervorrichtung von 1. Die Schnittstelleneinheit 20 umfasst neben der Phasenregelschleife 22 einen ersten Empfänger RxP, um das Befehls- oder Schreibdatensignal CA, WD von der Speichersteuerung 200 oder von der vorhergehenden Schnittstelleneinheit 20 der Reihenanordnung zu empfangen, und einen ersten Sender TxP, um das Lesedatensignal RD an die Speichersteuerung 200 oder die vorhergehende Schnittstelleneinheit 20 der Reihenanordnung auszusenden. Weiterhin umfasst die Schnittstelleneinheit 20 einen zweiten Empfänger RxS, um das Lesedatensignal RD von der nächsten Schnittstelleneinheit 20 der Reihenanordnung zu empfangen, und einen zweiten Sender TxS, um das Befehls- oder Schreibdatensignal CA, WD an die nächste Schnittstelleneinheit 20 der Reihenanordnung 20 auszusenden. Zur Kommunikation mit dem Speichermodul über die mechanisch lösbare Verbindung 10 ist eine bidirektionale Schnittstelle 25 vorgesehen.
Wie es aus 7 ersichtlich ist, erzeugt die Phasenregelschleife 22 ein Eingangstaktsignal für den ersten Sender TxP und ein Eingangstaktsignal für den zweiten Sender TxS. Als Eingangstaktsignal der Phasenregelschleife 22 ist mittels eines Multiplexers 21 entweder das Referenztaktsignal RCLK oder das zugehörige Taktsignal CLK1 des Befehls- oder Schreibdatensignals CA, WD auswählbar. Als Eingangstaktsignal des ersten Empfängers RxP dient das zugehörige Taktsignal CLK1 des Befehls- oder Schreibdatensignals CA, WD. Als Eingangstaktsignal des zweiten Empfängers RxS dient das zugehörige Taktsignal CLK2 des Lesedatensignals RD.
8 veranschaulicht schematisch den Aufbau einer Schnittstelleneinheit 30 in der Speichervorrichtung von 2. Die Schnittstelleneinheit 30 umfasst neben der Phasenregelschleife 32 einen ersten Empfänger RxP, um das Befehls- oder Schreibdatensignal CA, WD von der Speichersteuerung 200 oder von der vorhergehenden Schnittstelleneinheit 30 der Reihenanordnung zu empfangen, und einen ersten Sender TxP, um das Lesedatensignal RD an die Speichersteuerung 200 oder die vorhergehende Schnittstelleneinheit 30 der Reihenanordnung auszusenden. Weiterhin umfasst die Schnittstelleneinheit 30 einen zweiten Empfänger RxS, um das Lesedatensignal von der nächsten Schnittstelleneinheit 30 der Reihenanordnung zu empfangen, und einen zweiten Sender TxS, um das Befehls- oder Schreibdatensignal CA, WD an die nächste Schnittstelleneinheit 30 der Reihenanordnung 30 auszusenden. Zur Kommunikation mit dem Speichermodul über die mechanisch lösbare Verbindung 10 ist eine bidirektionale Schnittstelle 35 vorgesehen.
Wie es aus 8 ersichtlich ist, erzeugt die Phasenregelschleife 32 ein Eingangstaktsignal für den ersten Sender TxP und ein Eingangstaktsignal für den zweiten Sender TxS. Als Eingangstaktsignal der Phasenregelschleife 32 ist mittels ei nes Multiplexers 31 entweder das Referenztaktsignal RCLK oder das zugehörige Taktsignal CLK1 des Befehls- oder Schreibdatensignals CA, WD auswählbar.
Im Unterschied zu der Schnittstelleneinheit 20 von 7 umfasst die Schnittstelleneinheit 30 von 8 einen ersten zusätzlichen Multiplexer 33, über welchen das Eingangstaktsignal des ersten Empfängers RxP zwischen dem zugehörigen Taktsignal CLK1 des Befehls- oder Schreibdatensignals CA, WD und dem Ausgangstaktsignals der Phasenregelschleife 32 auswählbar ist. Weiterhin umfasst die Schnittstelleneinheit 30 einen zweiten zusätzlichen Multiplexer 34, über welchen das Eingangstaktsignal des zweiten Empfängers RxS zwischen dem zugehörigen Taktsignal CLK2 des Lesedatensignals RD und dem Ausgangstaktsignal der Phasenregelschleife 32 auswählbar ist.
Mittels der Multiplexer 31, 33 und 34 kann somit als das Eingangstaktsignal des ersten Empfängers RxP und des zweiten Empfängers RxS ein Ausgangstaktsignal der Phasenregelschleife 32 ausgewählt werden, welches auf Basis des Referenztaktsignals RCLK erzeugt ist. Auf diese Weise kann die Schnittstelleneinheit 30 an die in 2 dargestellte mesosynchrone Datenübertragung angepasst werden.
Es kann jedoch auch eine Anordnung ohne die Multiplexer 31, 33 und 34 verwendet werden, welche ausschließlich zur Verwendung im Zusammenhang mit einer mesosynchronen Datenübertragung ausgestaltet ist, indem das Referenztaktsignal RCLK direkt als Eingangstaktsignal der Phasenregelschleife 32 verwendet wird und das Ausgangstaktsignal der Phasenregelschleife 32 direkt als Eingangstaktsignal des ersten Empfängers RxP, des zweiten Empfängers RxS, des ersten Senders TxP und des zweiten Senders TxS verwendet wird.
9 zeigt schematisch den Aufbau einer Schnittstelleneinheit 40 in der Speichervorrichtung von 3. Die Schnittstelleneinheit 40 umfasst neben der Phasenregelschleife 42 einen ersten Empfänger RxP um das Befehls- oder Schreibdatensignal CA, WD von der Speichersteuerung 200 oder von der vorhergehenden Schnittstelleneinheit 20 der Reihenanordnung zu empfangen, und einen ersten Sender TxP, um das Lesedatensignal RD an die Speichersteuerung 200 oder die nächste Schnittstelleneinheit 40 der Reihenanordnung auszusenden. Weiterhin umfasst die Schnittstelleneinheit 40 einen zweiten Empfänger RxS um das Lesedatensignal RD von der vorhergehenden Schnittstelleneinheit 40 der Reihenanordnung zu empfangen, und einen zweiten Sender TxS, um das Befehls- oder Schreibdatensignal CA, WD an die nächste Schnittstelleneinheit 40 der Reihenanordnung auszusenden. Zur Kommunikation mit dem Speichermodul über die mechanisch lösbare Verbindung 10 umfasst die Schnittstelleneinheit 40 eine bidirektionale Schnittstelle 45.
Das Eingangstaktsignal des ersten Senders TxP und das Eingangstaktsignal des zweiten Senders TxS sind durch ein Ausgangstaktsignal der Phasenregelschleife 42 gebildet. Das Eingangstaktsignal der Phasenregelschleife 42 ist mittels eines Multiplexers 41 zwischen dem zugehörigen Taktsignal CLK1 des Befehls- oder Schreibdatensignals CA, WD und dem Referenztaktsignal RCLK auswählbar. Das Eingangstaktsignal des ersten Empfängers RxP ist durch das zugehörige Taktsignal des Befehls- oder Schreibdatensignals CA, WD gebildet. Das Eingangstaktsignal des zweiten Empfängers RxS ist durch das zugehörige Taktsignal CLK2 des Lesedatensignals RD gebildet.
10 zeigt schematisch den Aufbau einer Schnittstelleneinheit 50 in der Speichervorrichtung von 4. Die Schnittstelleneinheit 50 umfasst neben der Phasenregelschleife 52 einen ersten Empfänger RxP um das Befehls- oder Schreibdatensignal CA, WD von der Speichersteuerung 200 oder von der vorhergehenden Schnittstelleneinheit 20 der Reihenanordnung zu empfangen, und einen ersten Sender TxP, um das Lesedatensignal RD an die Speichersteuerung 200 oder die nächste Schnittstelleneinheit 50 der Reihenanordnung auszusenden. Weiterhin umfasst die Schnittstelleneinheit 50 einen zweiten Empfänger RxS um das Lesedatensignal RD von der vorhergehenden Schnittstelleneinheit 50 der Reihenanordnung zu empfangen, und einen zweiten Sender TxS, um das Befehls- oder Schreibdatensignal CA, WD an die nächste Schnittstelleneinheit 50 der Reihenanordnung auszusenden. Zur Kommunikation mit dem Speichermodul über die mechanisch lösbare Verbindung 10 umfasst die Schnittstelleneinheit 50 eine bidirektionale Schnittstelle 55.
Das Eingangstaktsignal des ersten Senders TxP und das Eingangstaktsignal des zweiten Senders TxS sind durch ein Ausgangstaktsignal der Phasenregelschleife 52 gebildet. Das Eingangstaktsignal der Phasenregelschleife 52 ist mittels eines Multiplexers 51 zwischen dem zugehörigen Taktsignal CLK1 des Befehls- oder Schreibdatensignals CA, WD und dem Referenztaktsignal RCLK auswählbar.
Die Schnittstelleneinheit 50 umfasst darüber hinaus noch einen ersten zusätzlichen Multiplexer 53, über welchen das Eingangstaktsignal des ersten Empfängers RxP zwischem dem zugehörigen Taktsignal CLK1 des Befehls- oder Schreibdatensignals CA, WD und dem Ausgangtaktsignal der Phasenregelschleife 52 auswählbar ist. Weiterhin umfasst die Schnittstelleneinheit 50 einen zweiten zusätzlichen Multiplexer 54, über welchen das Eingangstaktsignal des zweiten Empfängers RxS zwischem dem zugehörigen Taktsignal CLK2 des Lesedatensignals RD und dem Ausgangstaktsignal der Phasenregelschleife 52 auswählbar ist.
Mittels der Multiplexer 51, 53 und 54 ist die Schnittstelleneinheit 50 an die in 4 dargestellte mesosynchrone Datenübertragung anpassbar, indem als Eingangstaktsignal des ersten Empfängers RxP und des zweiten Empfängers RxS ein Ausgangstaktsignal der Phasenregelschleife 52 ausgewählt wird, welches auf Basis des Referenztaktsignals RCLK erzeugt ist, indem dieses über den Multiplexer 51 als Eingangstaktsignal der -Phasenregelschleife 52 ausgewählt wird. Selbstverständlich ist es auch möglich, die Schnittstelleneinheit 50 ausschließlich an die mesosynchrone Datenübertragung anzupassen, indem auf die Multiplexer 51, 53 und 54 verzichtet wird, das Referenztaktsignal RCLK direkt als Eingangstaktsignal der Phasenregelschleife 52 verwendet wird, und das Ausgangstaktsignal der Phasenregelschleife 52 direkt als Eingangstaktsignal des ersten Empfängers RxP, des zweiten Empfängers RxS, des ersten Senders TxP und des zweiten Senders TxS verwendet wird.
Die Schnittstelleneinheiten 60 und 70 der Speichervorrichtungen von 5 und 6 können grundsätzlich denselben Aufbau aufweisen wie die Schnittstelleneinheiten 20 bzw. 30 von 7 bzw. 8. Es ist hierbei jedoch zu beachten, dass in diesem Fall das Befehls- oder Schreibdatensignal CA, WD nicht notwendigerweise von der vorhergehenden Schnittstelleneinheit der Reihenanordnung empfangen werden muss. Vielmehr kann das Eingangstaktsignal für Schnittstelleneinheiten 60 oder 70, welche in der Reihenanordnung nicht direkt nach der ersten Schnittstelleneinheit 60 oder 70 angeordnet sind, auch von der ersten Schnittstelleneinheit 60 oder 70 der Reihenanordnung empfangen werden.
Die in den Schnittstelleneinheiten 20, 30, 40, 50, 60, 70 verwendeten Phasenregelschleifen 22, 32, 42, 52, 62, 72 sind vorzugsweise digital implementiert. Auf diese Weise kann mit geringem schaltungstechnischen Aufwand eine hohe Signalqualität erzielt werden, und die Anpassung an weitere digitale Komponenten der Schnittstelleneinheiten 20, 30, 40, 50, 60, 70 wird erleichtert. Die Verwendung von analogen Phasenregelschleifen in den Schnittstelleneinheiten 20, 30, 40, 50, 60, 70 oder zur Erzeugung des Haupttaktsignals CLK ist jedoch ebenfalls möglich.
Es versteht sich, dass in den obigen Beispielen von Speichervorrichtungen vielzählige Modifikationen möglich sind. Insbe sondere ist es möglich, die unterschiedlichen Formen der Datenübertragung miteinander zu kombinieren. Beispielsweise können source-synchrone Datenübertragung und mesosynchrone Datenübertragung in einer Speichervorrichtung miteinander kombiniert werden. Weiterhin ist es möglich, die anhand von 5 und 6 erläuterte sternförmige Übertragung des Befehls- oder Schreibdatensignals CA, WD mit einer Vorwärtskopplungsschleifenkonfiguration gemäß 3 oder 4 zu kombinieren.

Claims

Verfahren zur Datenübertragung in einer Speichervorrichtung mit mindestens einem Speichermodul (100a, 100b, 100c) und einer Speichersteuerung (200), wobei das Speichermodul (100a, 100b, 100c) über eine mechanisch lösbare Verbindung (10) zur Datenübertragung mit der Speichersteuerung (200) gekoppelt ist, gekennzeichnet durch: Übertragen von Daten zwischen der Speichersteuerung (200) und einer dem Speichermodul (100a, 100b, 100c) zugeordneten Schnittstelleneinheit (20; 30; 40; 50; 60; 70), welche auf derselben Seite der mechanisch lösbaren Verbindung (10) wie die Speichersteuerung (200) angeordnet ist, und Übertragen von Daten zwischen der Schnittstelleneinheit (20; 30; 40; 50; 60; 70) und dem Speichermodul (100a, 100b, 100c) über die mechanisch lösbare Verbindung (10).
Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass die Speichervorrichtung eine Vielzahl von Speichermodulen (100a, 100b, 100c) umfasst, welche jeweils eine Schnittstelleneinheit (20; 30; 40; 50; 60; 70) zugeordnet ist, wobei das Verfahren umfasst: Übertragen von Daten zwischen mindestens einer der Schnittstelleneinheiten (20; 30; 40; 50; 60; 70) und einer weiteren der Schnittstelleneinheiten (20; 30; 40; 50; 60; 70).
Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass die Schnittstelleneinheiten (20; 30; 40; 50; 60; 70) in einer Reihenanordnung miteinander gekoppelt sind.
Verfahren nach Anspruch 3, gekennzeichnet durch: Empfangen eines Befehls- oder Schreibdatensignals (CA, WD) von der Speichersteuerung (200) in einer ersten Schnittstelleneinheit (20; 30; 40; 50) der Reihenanordnung, Aussenden des Befehls oder Schreibdatensignals (CA, WD) von einer der Schnittstelleneinheiten (20; 30; 40; 50) an die jeweils nächste Schnittstelleneinheit (20; 30; 40; 50) der Reihenanordnung ausgehend von der ersten Schnittstelleneinheit (20; 30; 40; 50), bis das Befehls- oder Schreibdatensignal (CA, WD) in einer letzten Schnittstelleneinheit (20; 30; 40; 50) der Reihenanordnung empfangen wird.
Verfahren nach Anspruch 3, gekennzeichnet durch: Empfangen eines Befehls- oder Schreibdatensignals (CA, WD) von der Speichersteuerung (200) in einer ersten Schnittstelleneinheit (60; 70) der Reihenanordnung, und Aussenden des Befehls- oder Schreibdatensignals (CA, WD) von der ersten Schnittstelleneinheit (60; 70) an weitere Schnittstelleneinheiten (60; 70) der Reihenanordnung.
Verfahren nach einem der Ansprüche 3-5, gekennzeichnet durch: Aussenden eines Lesedatensignals (RD) von einer der Schnittstelleneinheiten (20; 30; 60; 70) an die jeweils vorhergehenden Schnittstelleneinheit (20; 30; 60; 70) der Reihenanordnung, bis das Lesedatensignal (RD) in einer ersten Schnittstelleneinheit (20; 30; 60; 70) der Reihenanordnung empfangen wird, und Aussenden des Lesedatensignals (RD) von der ersten Schnittstelleneinheit (20; 30; 60; 70) der Reihenanordnung an die Speichersteuerung (200).
Verfahren nach einem der Ansprüche 3-5, gekennzeichnet durch: Aussenden eines Lesedatensignals (RD) von einer der Schnittstelleneinheiten (40; 50) an die jeweils nächste Schnittstelleneinheit (40; 50) der Reihenanordnung, bis das Lesedaten signal (RD) in einer letzten Schnittstelleneinheit (40; 50) der Reihenanordnung empfangen wird, und Aussenden des Lesedatensignals von der letzten Schnittstelleneinheit (40; 50) der Reihenanordnung an die Speichersteuerung (200).
Verfahren nach einem der Ansprüche 3-7, gekennzeichnet durch: Übertragen eines dem Befehls- oder Schreidatensignal (CA, WD) zugeordneten Taktsignals (CLK1) parallel zu dem Befehls- oder Schreibdatensignal (CA, WD).
Verfahren nach Anspruch 8, gekennzeichnet durch: Erzeugen des dem Befehls- oder Schreibdatensignal (CA, WD) zugeordneten Taktsignal (CLK1) mittels einer Phasenregelschleife (22; 32; 42; 52; 62; 72, 220).
Verfahren nach einem der Ansprüche 3-9, gekennzeichnet durch: Übertragen eines dem Lesedatensignal (RD) zugeordneten Taktsignals (CLK2) parallel zu dem Befehls- oder Schreibdatensignal (RD).
Verfahren nach Anspruch 10, gekennzeichnet durch: Erzeugen des dem Lesedatensignal (RD) zugeordneten Taktsignals (CLK1) mittels einer Phasenregelschleife (22; 32; 42; 52; 62; 72).
Verfahren nach einem der vorhergehenden Ansprüche, gekennzeichnet durch: Übertragen eines Referenztaktsignals (RCLK) an jede der Schnittstelleneinheiten (30; 50; 70).
Verfahren nach Anspruch 12, gekennzeichnet durch: Erzeugen des Referenztaktsignals (RCLK) mittels einer Phasenregelschleife (250).
Speichermodul (100a, 100b, 100c) für eine Speichervorrichtung, wobei das Speichermodul (100a, 100b, 100c) dazu ausgestaltet ist, über eine mechanisch lösbaren Verbindung zur Datenübertragung mit einer Speichersteuerung (200) der Speichervorrichtung gekoppelt zu werden, dadurch gekennzeichnet, dass das Speichermodul (100a, 100b, 100c) dazu ausgestaltet ist, Daten über die mechanisch lösbare Verbindung (10) von einer externen Schnittstelleneinheit (20; 30; 40; 50; 60; 70) zu empfangen bzw. an die externe Schnittstelleneinheit (20; 30; 40; 50; 60; 70) auszusenden.
Speichermodul (100a, 100b, 100c) nach Anspruch 14, dadurch gekennzeichnet, dass das Speichermodul (100a, 100b, 100c) mindestens einen Speicherbaustein (110) umfasst, welcher über die mechanisch lösbare Verbindung (110) direkt mit der externen Schnittstelleneinheit (20; 30; 40; 50; 60; 70) koppelbar ist.
Speichermodul (100a, 100b, 100c) nach Anspruch 14 oder 15, dadurch gekennzeichnet, dass die mechanisch lösbare Verbindung (10) als Steckverbindung ausgestaltet ist.
Speichermodul (100a, 100b, 100c) nach einem der Ansprüche 14-16, dadurch gekennzeichnet, dass das Speichermodul (100a, 100b, 100c) zur Durchführung des Verfahrens nach einem der Ansprüche 1-13 ausgestaltet ist.
Vorrichtung zur Kopplung mindestens eines Speichermoduls (100a, 100b, 100c) zur Datenübertragung mit einer Speichersteuerung (200) über eine mechanisch lösbare Verbindung (10), gekennzeichnet durch: mindestens eine Schnittstelleneinheit (20; 30; 40; 50; 60; 70), welche auf derselben Seite der mechanisch lösbaren Verbindung (10) wie die Speichersteuerung (200) angeordnet ist, wobei die Schnittstelleneinheit (20; 30; 40; 50; 60; 70) zur Datenübertragung mit der Speichersteuerung (200) gekoppelt ist, und wobei die Schnittstelleneinheit (20; 30; 40; 50; 60; 70) über die mechanisch lösbare Verbindung (10) zur Datenübertragung mit dem Speichermodul (100a, 100b, 100c) koppelbar ist.
Vorrichtung nach Anspruch 18, dadurch gekennzeichnet, dass die Vorrichtung zur Kopplung einer Vielzahl von Speichermodulen (100a, 100b, 100c) mit der Speichersteuerung ausgestaltet ist, wobei eine Vielzahl von lösbaren Verbindungen (10) vorgesehen ist, welchen jeweils eine Schnittstelleneinheit (20; 30; 40; 50; 60; 70) zugeordnet ist.
Vorrichtung nach Anspruch 19, dadurch gekennzeichnet, dass die Schnittstelleneinheiten (20; 30; 40; 50; 60; 70) in einer Reihenanordnung zur Datenübertragung miteinander gekoppelt sind.
Vorrichtung nach Anspruch 19 oder 20, dadurch gekennzeichnet, dass nur eine erste Schnittstelleneinheit (20; 30; 40; 50; 60; 70) der Reihenanordnung zur Datenübertragung direkt mit der Speichersteuerung (200) verbunden ist.
Vorrichtung nach einem der Ansprüche 19-21, dadurch gekennzeichnet, dass die Schnittstelleneinheiten (20; 30; 40; 50; 60; 70) jeweils umfassen: einen ersten Empfänger (RxP), um ein Befehls- oder Schreibdatensignal (CA, WD) von der Speichersteuerung (200) oder von einer ersten weiteren Schnittstelleneinheit (20; 30; 40; 50; 60; 70) zu empfangen, einen ersten Sender (TxP), um ein Lesedatensignal (RD) an die Speichersteuerung (200) oder die erste weitere Schnittstelleneinheit (20; 30; 40; 50; 60; 70) auszusenden, einen zweiten Empfänger (RxS), das Lesedatensignal (RD) von einer zweiten weiteren Schnittstelleneinheit (20; 30; 40; 50; 60; 70) zu empfangen, und einen zweiten Sender (TxS), um das Befehls- oder Schreibdatensignal (CA, WD) an die zweite weitere Schnittstelleneinheit (20; 30; 40; 50; 60; 70) auszusenden.
Vorrichtung nach Anspruch 22, dadurch gekennzeichnet, dass die Schnittstelleneinheiten (20; 30; 40; 50; 60; 70) jeweils eine Phasenregelschleife (22; 32; 42; 52; 62; 72) umfassen, um ein Eingangstaktsignal für den ersten Sender (TxP) und den zweiten Sender (TxS) zu erzeugen.
Vorrichtung nach Anspruch 23, dadurch gekennzeichnet, dass die Schnittstelleneinheiten (30; 50; 70) dazu ausgestaltet sind, darüber hinaus ein Eingangstaktsignal des ersten Empfängers (RxP) oder des zweiten Empfängers (RxS) mittels der Phasenregelschleife (32; 52; 72) zu erzeugen.
Vorrichtung nach einem der Ansprüche 18-24, gekennzeichnet durch: eine Phasenregelschleife (250) zur Erzeugung eines Haupttaktsignals (CLK).
Vorrichtung nach einem der Ansprüche 18-25, dadurch gekennzeichnet, dass die mindestens eine Schnittstelleneinheit (20; 30; 40; 50; 60; 70) eine bidirektionale Schnittstelle (25; 35; 45; 55) zur Verbindung mit dem Speichermodul (100a, 100b, 100c) über die mechanisch lösbare Verbindung (10) umfasst.
Vorrichtung nach einem der Ansprüche 18-26, dadurch gekennzeichnet, dass die mindestens eine Schnittstelleneinheit (20; 30; 40; 50; 60; 70) zur Kommunikation mit der Speichersteuerung (200) und/oder einer weiteren Schnittstelleneinheit (20; 30; 40; 50; 60; 70) gemäß einem seriellen Hochgeschwindigkeitsprotokoll ausgestaltet ist.
Vorrichtung nach einem der Ansprüche 18-27, dadurch gekennzeichnet, dass die mechanisch lösbare Verbindung (10) als Steckverbindung ausgestaltet ist.
Vorrichtung nach einem der Ansprüche 18-28, dadurch gekennzeichnet, dass die Vorrichtung auf einer Systemplatine eines Computersystems untergebracht ist.
Vorrichtung nach einem der Ansprüche 18-29, dadurch gekennzeichnet, dass die Vorrichtung zur Durchführung des Verfahrens nach einem der Ansprüche 1-13 ausgestaltet ist.
Speichervorrichtung, umfassend: eine Speichersteuerung (200), mindestens ein Speichermodul (100a, 100b, 100c) nach einem der Ansprüche 14-17, und eine Vorrichtung nach einem der Ansprüche 18-30.