-
Die
vorliegende Erfindung betrifft eine Speicheranordnung mit einem
Speichermodul, mit auf dem Speichermodul angeordneten parallel betreibbaren
Halbleiterbauelementen, die zusätzlich über eine
serielle Leitung miteinander verbunden sind und mit einer Schnittstelle, über die
die Halbleiterbauelemente applikationsnah und bausteinspezifisch
test- und einstellbar sind.
-
Computersysteme
bzw. Großrechner
weisen zum Betrieb bzw. zum Speichern von Informationen eine Speicheranordnung
aus einer Vielzahl beispielsweise in Speicherschränken angeordneter
Speichermodule mit auf den Speichermodulen gruppierten Halbleiterbauelementen
auf.
-
Halbleiterbauelemente,
wie beispielsweise DRAMs (Dynamic Random Access Memory) werden bereits
im Herstellungsprozeß,
vor der Endmontage zu einem Speichermodul, im allgemeinen umfangreichen
Funktionstests unterzogen. Diese Funktionstests dienen dazu, fehlerhafte
Speicherzellen bzw. fehlerhafte Spaltenleitungen oder Reihenleitungen oder
allgemein fehlerhafte Schaltungsteile der Halbleiterbauelemente
zu identifizieren. Hierzu werden Datenwerte in Speicherzellen eines
Speicherzellenfeldes des Halbleiterbauelementes eingeschrieben und
anschließend
zum Vergleich mit den vorgegebenen Datenwerten wieder ausgelesen.
Auf diese Weise ist ein Test der Halbleiterbauelemente unter verschiedenen
Betriebsbedingungen ermöglicht,
um einen fehlerfreien Betrieb des Speicherbausteins zu garantieren.
-
In
den Speichermodulen ist eine Testeinrichtung, eine sogenannte BIST-Einheit (Build-In-Self-Test),
in jedem der Halbleiterbauelemente als deren Bestandteil untergebracht.
Die in dem jeweiligen Halbleiterbauelement integrierte BIST-Einheit führt die
vor der Montage der Halbleiterbauelemente notwendigen elektrischen
Funktionstests aus. Die BIST-Einheit weist einen BIST-Controller
auf, der als Schaltbereich in dem Halbleiterbauelement als ASIC
(Application Specific Integrated Circuit) ausgebildet ist. Vom BIST-Controller
abgegebene Befehle einer Testsequenz werden an das Halbleiterbauelement
weitergeleitet, wobei der BIST-Controller die Ausführung der
Befehle überwacht
und auswertet. Die vom Halbleiterbauelement übermittelten Daten bezüglich seiner
Betriebszustände
werden beispielsweise an externe Testsysteme ausgegeben, die eine
entsprechende Auswertung vornehmen, anhand derer eine Aussage darüber getroffen
werden kann, ob und gegebenenfalls welche Speicherbereiche nicht
wie vorgesehen funktionieren. Bei erfolgreicher Durchführung der
Tests wird das Modul als funktionsfähig eingestuft und beim Kunden
in der Zielapplikation eingesetzt.
-
Ein
aussagekräftiges
Testergebnis kann jedoch nur für
den Fall erzielt werden, daß das
Halbleiterbauelement bei seiner Betriebsfrequenz, die es im Normalbetrieb
aufweist, getestet wird. Ein Fehler eines Halbleiterbauelementes
steht jedoch immer im Zusammenhang mit der Zielapplikation, beispielsweise
wenn sich eine Spannungsversorgung oder ein Eingangsparameter zur
Konfiguration des Halbleiterbauelementes nicht innerhalb der vorgegebenen Spezifikation
bewegt.
-
Mit
heutigen Testverfahren ist es jedoch noch nicht möglich, diese
bzw. alle charakteristischen Betriebsweisen der Applikation nachzubilden,
um die Halbleiterbauelemente applikationsnah zu testen. Es kann
somit keine Aussage darüber
getroffen werden, ob die im Fertigungsumfeld getesteten Halbleiterbauelemente
alle in der späteren
Applikation auftretenden Betriebsmodi fehlerfrei durchlaufen.
-
Im
Falle eines auftretenden Fehlers im Normalbetrieb beim Kunden muß das Speichermodul zum
Hersteller zu Analysezwecken zurückgesandt werden.
Somit sind eventuell einprogrammierte Kenndaten, wie beispielsweise
Chip-ID, Testdaten oder Einstellungsparameter nur für eine historische Nachverfolgung
nicht jedoch für
eine benutzerspezifische Einstellung während des Normalbetriebs verwendbar.
-
Zu
einem solchen Zeitpunkt wäre
es wünschenswert,
zu Evaluierungs- und/oder Analysezwecken ein Testsystem einzusetzen,
mittels dem ein Testen und Einstellen der Halbleiterbauelemente während des
Normalbetriebs ermöglicht
wäre. Heutige
verfügbare
externe Testsysteme werden mit den Halbleiterbauelementen eines
Speichermoduls über das
Standard-Interface des Halbleiterbauelementes, welches in einem
Normalbetrieb zum externen Datenaustausch, Adreßaustausch und/oder Kommandoaustausch
verwendet wird, verbunden. Das Testsystem ist im Testbetrieb in
der Lage, die zum Testen des Speichermoduls erforderlichen Testbefehle,
wie Steuer- und Adreßbefehle,
Befehle zum Lesen und zum Speichern von Datenworten sowie ein Taktsignal,
zu erzeugen und den elektrischen Funktionstest beispielsweise über die
BIST-Einheit zu initiieren. Üblicherweise
ist dieser Funktionstest jedoch bei parallel betreibbaren Halbleiterbauelementen
nur bausteinübergreifend
durchführbar,
d.h. alle auf dem Speichermodul angeordneten Halbleiterbauelemente
werden parallel zur gleichen Zeit über das Standard-Interface
getestet.
-
Der
Wunsch nach einer Remote-Access-fähigen Überwachung und Fehleranalysemöglichkeit von
Computersystemen, d.h. die Ansteuerung der Computersysteme über ein
externes Testsystem, besteht bereits seit der Vernetzung von Computersystemen.
Eine Schwierigkeit der Überprüfung von
Hardware-Einzelkomponenten eines Computersystems beruht darauf,
daß für fehlerhafte
Komponenten eine jeweilige Redundanz verfügbar sein muß.
-
In
der WO 01/93042 A2 ist eine Vorrichtung zum "Remote-Monitoring von Computer-Komponenten" eines Computersystems
vorgeschlagen, wobei in dem Computersystem allerdings ein funktionierender
Speicher explizit vorausgesetzt wird.
-
Die
WO 98/36356 schlägt
zur Analyse eines Prozessors eines Computersystems ein "Remotely Accessible
Integrated Debug-Environment" vor, über das
ein über
das Internet mit dem Computersystem verbundener Rechner die Analyse
des Prozessors im Fehlerfall vornehmen kann.
-
Aus
der WO 97/31315 ist ein Verfahren zum Remote-Access auf einen fehlerhaften
bootenden Computer bekannt, bei dem der Computer im Falle eines
Fehlstarts auf einem einfachen E-Bios-Code zurückgreift, der dem Computer
mit einem Servicerechner über
ein LAN oder eine Internetverbindung verbindet und den Computer
somit für
Remote-Access-Zugriffe zur Reparatur und/oder Diagnose zugänglich macht.
-
Die
DE 100 07 177 C2 beschreibt
ein Verfahren zum Testen eines SDRAMs in einem Computersystem, bei
dem im Computersystem integrierte Testmodule die Speicher vor dem
Starten über
entsprechende Testmodi testen, um einen eventuellen Fehlermodus
zu verstärken
oder abzuschwächen.
-
In
Jarwala, N.:„Designing „Dual Personality" IEEE 1149.1 Compliant
Multi-Chip-Modules",
IEEE International Test Conference 1994, Proceedings, Seite 446–455, Oktober
1994, ist ein Halbleitermodul beschrieben, mit auf dem Halbleitermodul
angeordneten Halbleiterbauelementen, die über eine serielle Leitung miteinander
verbunden sind und einer Schnittstelle, die über die serielle Leitung auf
die Halbleiterelemente zugreift.
-
Eine
Remote-Access-fähige
Wartung von Speichermodulen während
des Normalbetriebs ist nicht bekannt. Hierzu wäre es erforderlich, das Computersystem
im Normalbetrieb zu betreiben, und gezielte Adressierungen während einer
Applikation auszuführen.
-
Aufgabe
der vorliegenden Erfindung ist es, eine Speicheranordnung bereitzustellen,
durch die es ermöglicht
ist, die auf der Speicheranordnung angeordneten Halbleiterbauelemente
während
des Normalbetriebs über
einen Remote-Zugriff anzusteuern und applikationsnah zu testen und
einzustellen, ohne daß die
Funktion der Halbleiterbauelemente beeinträchtigt wird.
-
Diese
Aufgabe wird durch eine Speicheranordnung gemäß dem Patentanspruch 1 gelöst.
-
Die
Speicheranordnung gemäß der Erfindung
weist zumindest ein Speichermodul mit auf dem Speichermodul angeordneten
parallel betreibbaren Halbleiterbauelementen auf, die zusätzlich über eine serielle
Leitung miteinander verbunden sind. Erfindungsgemäß ist eine
Schnittstelle vorgesehen, die von einem der Speicheranordnung zugeordneten Speichercontroller
ansteuerbar ist und die eine Verbindung zu der seriellen Leitung
der Halbleiterbauelemente aufweist, so daß über die Schnittstelle ein bausteinspezifischer
Zugriff auf die Halbleiterbauelemente ermöglicht ist.
-
Erfindungsgemäß wird hierdurch
eine Speicheranordnung bereitgestellt, durch die es ermöglicht ist,
ein Testen und applikationsnahes Einstellen sowie jegliche Art von
Wartung, Service, Reparatur oder Evaluierung des Halbleiterbauelementes
mittels eines Testsystems, welches über einen Remote-Zugriff auf
die Speicheranordnung des Computersystem zugreift, während des
Normalbetriebs durchzuführen.
Der Remote-Zugriff bzw. die Anbindung des Computersystems an das
externe Testsystem kann hierbei über
eine beliebige WAN- oder LAN-Verbindung
realisiert sein.
-
Um
die von dem Testsystem initiierten und an einem den Speichermodulen
zugeordneten Speichercontroller anliegenden und an die Schnittstelle weitergeleiteten
Steuer- bzw. Adreßbefehle
an die Halbleiterbauelemente in beabsichtigter Weise abzusetzen,
weist die Schnittstelle eine Schaltungsanordnung auf, die die anliegenden
Steuer- bzw. Adreßbefehle,
den sogenannten Eingangscode, in entsprechende serielle Signale
umwandelt. Diese seriellen Signale werden anschließend über die
serielle Leitung durch alle an der seriellen Leitung angeschlossenen
Halbleiterbauelemente geleitet. Die Ergebnissignale, d.h. die von
den Halbleiterbauelementen zurückgesandten
Daten, können
in der Schnittstelle abgespeichert werden, bis diese vom Speichercontroller
abgefragt bzw. ausgelesen werden.
-
Während eines
Normalbetriebs ist durch den Einsatz der Schnittstelle erfindungsgemäß die Möglichkeit
gegeben, Testsequenzen abzusetzen, die eine dem Halbleiterbauelement
zugeordnete BIST-Einheit aktivieren, die zu Konfiguration und zum Testen
des Halbleiterbauelementes vorgesehen ist. Hierzu ist die BIST-Einheit
in der Lage, einen beliebigen in einem programmierbaren nichtflüchtigen
Speicher abgelegten Programmcode abzurufen und auszuführen, wobei
beispielsweise bei einem Neustart der Speicheranordnung im Programmcode
implementierte Bootup-Sequenzen ausgeführt werden, die unter Verwendung
eines sequenzspezifischen Boot-Parametersatzes ein Testen und eine
Konfiguration der Halbleiterbauelemente vornehmen und eine fehlerfreie
Betriebsart einstellen. Bei der weiteren Ausführung des Programmcodes können optional über ein
internes Interface Testmodi abgesetzt werden, die das Halbleiterbauelement
im Normalbetrieb testen und Betriebszustände bzw. Parameter abfragen.
Die Betriebszustände
bzw. Parameter werden von der BIST-Einheit ausgewertet und verarbeitet,
wobei die BIST-Einheit die verarbeiteten Parameter als Boot-, Test-
und/oder Betriebsparameter in ihrem programmierbaren nichtflüchtigen
Speicher ablegt, so daß diese
bei einem Neustart oder beim Testen im Normalbetrieb jederzeit zum
applikationsnahen Einstellen verwendbar sind. Diese Parameter sind
natürlich
jederzeit ebenfalls über
die Schnittstelle abruf- und ausgebbar, so daß das Standard-Interface nicht
betroffen ist und das Halbleiterbauelement in seiner Funktion nicht
beeinträchtigt
wird.
-
Die
erfindungsgemäße Speicheranordnung eröffnet die
Möglichkeit,
zusammen mit den aus der Fertigung bekannten Bedingungen sowie den
aktuellen Testbedingungen Fehler eindeutiger zu spezifizieren und
Korrekturmaßnahmen
einzuleiten.
-
In
vorteilhafter Weise kann die Einspielung neuer Programme für die Testeinheit,
Firmware-Updates, Funktionstests oder Parameter zum Einstellen des
Halbleiterbauelementes störungs frei
und parallel zum Betrieb über
die Schnittstelle erfolgen.
-
Zur
Gewährleistung
einer Zugangskontrolle kann das mit zu testenden Speichermodulen
versehene Computersystem mit einem Programm versehen werden, welches
nur authorisierten Testsystemen bzw. authorisierten Personen eine
Einwahlmöglichkeit
auf dem Computersystem erlaubt.
-
In
vorteilhafter Weise wird das zumindest eine Speichermodul zum Testen
und Einstellen über die
Interfacebus-kompatible Schnittstelle, beispielsweise einen SDRAM-Interfacebus,
adressiert. Die Schnittstelle weist die Eigenschaft auf, einen SDRAM-Stimulus
in einen seriellen Remote-Access-Befehl umzusetzen. Durch eine spezielle
Speichermanagementfunktion des Computersystems kann ihr beispielsweise
ein bestimmter Speicherbereich zugeteilt werden, so daß sie vom übrigen Speicherbereich
abgesondert arbeitet und mit Hilfe eines in der Speicheranordnung
integrierten, hardwarenahe orientierten Programms auf den Speicherbereich
zugreifen kann. Mit Hilfe der durch die Schaltungsanordnung der
Schnittstelle erzeugten Aktivierungsmuster kann ein Zugriff der
Schnittstelle auf den Speicherbereich, wie üblicherweise über den
Speichercontroller realisiert, erfolgen.
-
Weist
die Speicheranordnung mehrere Speichermodule auf, erfolgt die Ansteuerung
der Halbleiterbauelemente in Abhängigkeit
der seriellen Anbindung der Speichermodule an die Schnittstelle,
wobei die Anbindung entweder als modulspezifische Leitung einzeln
oder als eine die Speichermodule und deren Halbleiterbauelemente
verbindende Leitung an die Schnittstelle geführt ist.
-
Es
besteht in vorteilhafter Weise auch die Möglichkeit, die Funktionalität der Schnittstelle
in den Speichercontroller zu integrieren, so daß dieser direkt an die serielle
Leitung bzw. Leitungen der Speichermodule angebunden ist und dieser die
Halbleiterbauelemente direkt über
die über
serielle Signale ansteuert.
-
Weitere
vorteilhafte Aus- und Weiterbildungen der Erfindung sind in den
Unteransprüchen
angegeben.
-
Die
Erfindung wird im folgenden anhand der in den Zeichnungen dargestellten
Figuren näher
erläutert.
-
Es
zeigen:
-
1 eine schematische Darstellung
einer erfindungsgemäßen Speicheranordnung,
-
2 eine weitere Ausführungsform
der in der 1 dargestellten
Speicheranordnung,
-
3 eine schematische Darstellung
einer weiteren erfindungsgemäßen Speicheranordnung und
-
4 eine weitere Ausführungsform
der in der 3 dargestellten
Speicheranordnung.
-
1 zeigt eine schematische
Darstellung einer erfindungsgemäßen Speicheranordnung.
Die Speicheranordnung 1 weist zwei Speichermodule 2 mit
auf den Speichermodulen 2 angeordneten Halbleiterbauelementen 3 auf.
Die Halbleiterbauelemente 3 werden in diesem Ausführungsbeispiel über einen Interfacebus 4 parallel
betrieben. Am Interfacebus 4 ist weiterhin ein Speichercontroller 5 zur
Ansteuerung der die ihm zugeordneten Speichermodule 2 vorgesehen.
Die Halbleiterbauelemente 3 der Speichermodule 2 sind über eine
zusätzliche
serielle Leitung 6 modulübergreifend miteinander verbunden. Eine
Schnittstelle 7, die den Interfacebus 4 kontaktiert,
weist einen Eingangsanschluß 8 und
einen Ausgangsanschluß 9 auf,
mit denen der Anfang und das Ende der seriellen Leitung 6 verbunden
sind.
-
Zum
Testen und applikationsnahen Einstellen der Halbleiterbauelemente 3 kann über einen
Remote-Zugriff ein hier nicht gezeigtes Testsystem über den
Speichercontroller auf die Speichermodule zugreifen und Funktionstests
initiieren bzw. Testmodi absetzen. Ein über den Speichercontroller 5 an
die Schnittstelle 7 weitergeleiteter Eingangscode des Testsystems
wird mittels einer auf der Schnittstelle 7 angeordneten
Schaltungsanordnung 10 in ein serielles Signal umgewandelt
und über
den Ausgangsanschluß 9 auf
die serielle Leitung 6 zum seriellen Treiben durch jedes
auf den Speichermodulen 2 angeordnetes Halbleiterbauelement 3 gelegt.
Dabei wird das serielle Signal von einem zum nächstfolgenden Halbleiterbauelement 3 weitergeleitet,
wobei jedes Halbleiterbauelement 3 Parameter durch Anhängen eines
binär codierten
Ergebnisses an das serielle Signal ausgeben kann. Das serielle Signal
kann das Halbleiterbauelement 3 dazu veranlassen, bausteinspezifische
Parameter, wie vorab beschrieben, auszugeben bzw. eine dem Halbleiterbauelement 3 zugeordnete
und hier nicht gezeigte BIST-Einheit anzustoßen, die ein Testen und eine
Konfiguration des Halbleiterbauelementes 3 im Normalbetrieb
vornimmt, Betriebszustände
ermittelt, verarbeitet und diese zum bausteinspezifischen Einstellen
weiterverwertet. Über
den Eingangsanschluß 8 werden
die durch die Halbleiterbauelemente 3 ausgegebenen Parameter
empfangen und auf der Schnittstelle 7 bis zum Abruf durch
den Speichercontroller 5 abgelegt.
-
2 zeigt eine weitere Ausführungsform der
in der 1 dargestellten
Speicheranordnung. Die Speichermodule 2 werden ebenso wie
vorab beschrieben, mittels des Speichercontrollers 5 über den Interfacebus 4 zum
Daten-, Adreß-
und/oder Kommandoaustausch betrieben. Die auf den Speichermodulen 2 angeordneten
Halbleiterbauelemente 3 sind über modulspezifische serielle
Leitungen 13, 14 verbunden, so daß ein serielles
Signal über
den Ausgangsanschluß 9 auf
die serielle Leitung 13 gelegt und durch die Halbleiterbauelemente 3 betrieben wird
und ein entsprechender Ergebniscode an dem Eingangsanschluß 8 der
Schnittstelle 7 empfangen wird. Analoges gilt für die serielle
Leitung 14 über
die ein serielles Signal ausgehend von einem Ausgangsanschluß 12 der
Schnittstelle 7 getrieben wird und ein Ergebniscode am
Eingangsanschluß 11 der
Schnittstelle 7 empfangen wird.
-
Bei
dem in 3 dargestellten
Ausführungsbeispiel
sind die die Halbleiterbauelemente 3 verbindenden seriellen
Leitungen 13, 14 direkt dem Speichercontroller 5 zugeführt, der
die Halbleiterbauelemente 3 unabhängig vom Interfacebus 4 und
somit parallel zum Normalbetrieb über die seriellen Leitungen 13, 14 ansteuern
kann.
-
In 4 sind die Halbleiterbauelemente 3 der
Speichermodule 2 modulübergreifend über die serielle
Leitung 6 miteinander verbunden, wobei die serielle Leitung 6 ebenfalls
direkt mit dem Speichercontroller 5 verbunden ist und alle
Halbleiterbauelemente 3 des Speichermoduls 2 und
des weiteren Speichermoduls 2 über diese serielle Leitung 6 vom Speichercontroller 5 hintereinander
ansteuerbar sind.
-
Die
vorliegende Erfindung erlaubt eine serielle, unidirektionale Kommunikation
von auf Speichermodulen gruppierten Halbleiterbauelementen unabhängig von
der parallelen Betriebsweise über den
Interfacebus. Sämtliche
Parameter sind von den seriell hintereinander verknüpften Halbleiterbauelementen
ausgebbar und vom Speichercontroller bzw. von einem an dem Computersystem
remote angeschlossenen Testsystem während des Normalbetriebs auswertbar.
Somit können
völlig
unabhängig vom
aktuellen Betriebsmodus der parallel betriebenen Halbleiterbauelemente
allgemeine oder firmenspezifische Parameter abgefragt und/oder allgemeine
oder firmenspezifische bausteinspezifische Konfigurationen und Einstellungen
vorgenommen werden.
-
- 1
- Speicheranordnung
- 2
- Speichermodul
- 3
- Halbleiterbauelement
- 4
- Interfacebus
- 5
- Speichercontroller
- 6
- serielle
Leitung
- 7
- Schnittstelle
- 8
- Eingangsanschluß
- 9
- Ausgangsanschluß
- 10
- Schaltungsanordnung
- 11
- Eingangsanschluß
- 12
- Ausgangsanschluß
- 13
- serielle
Leitung
- 14
- serielle
Leitung