DE10335132B3 - Speicheranordnung eines Computersystems - Google Patents

Speicheranordnung eines Computersystems Download PDF

Info

Publication number
DE10335132B3
DE10335132B3 DE10335132A DE10335132A DE10335132B3 DE 10335132 B3 DE10335132 B3 DE 10335132B3 DE 10335132 A DE10335132 A DE 10335132A DE 10335132 A DE10335132 A DE 10335132A DE 10335132 B3 DE10335132 B3 DE 10335132B3
Authority
DE
Germany
Prior art keywords
interface
semiconductor components
memory module
storage arrangement
serial
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE10335132A
Other languages
English (en)
Inventor
Martin Dr. Perner
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Polaris Innovations Ltd
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE10335132A priority Critical patent/DE10335132B3/de
Priority to CNB2004100588452A priority patent/CN100444122C/zh
Priority to US10/902,160 priority patent/US7313732B2/en
Application granted granted Critical
Publication of DE10335132B3 publication Critical patent/DE10335132B3/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/22Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/2294Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing by remote test

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Tests Of Electronic Circuits (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

Die vorliegende Erfindung betrifft eine Speicheranordnung (1) eines Computersystems mit zumindest einem Speichermodul (2), mit auf dem Speichermodul (2) angeordneten parallel betreibbaren Halbleiterbauelementen (3), die zusätzlich über eine serielle Leitung (6, 13, 14) miteinander verbunden sind, mit einem Interfacebus (4) zur modulspezifischen Ansteuerung der Halbleiterbauelemente (3) und einer Schnittstelle (7), die von einem dem Speichermodul (2) zugeordneten Speichercontroller (5) über den Interfacebus (4) angesteuert wird und die über die serielle Leitung (6, 13, 14) auf die Halbleiterbauelemente (3) zugreift, wobei über die Schnittstelle (7) die Halbleiterbauelemente (3) im Normalbetrieb applikationsnah und bausteinspezifisch test- und einstellbar sind.

Description

  • Die vorliegende Erfindung betrifft eine Speicheranordnung mit einem Speichermodul, mit auf dem Speichermodul angeordneten parallel betreibbaren Halbleiterbauelementen, die zusätzlich über eine serielle Leitung miteinander verbunden sind und mit einer Schnittstelle, über die die Halbleiterbauelemente applikationsnah und bausteinspezifisch test- und einstellbar sind.
  • Computersysteme bzw. Großrechner weisen zum Betrieb bzw. zum Speichern von Informationen eine Speicheranordnung aus einer Vielzahl beispielsweise in Speicherschränken angeordneter Speichermodule mit auf den Speichermodulen gruppierten Halbleiterbauelementen auf.
  • Halbleiterbauelemente, wie beispielsweise DRAMs (Dynamic Random Access Memory) werden bereits im Herstellungsprozeß, vor der Endmontage zu einem Speichermodul, im allgemeinen umfangreichen Funktionstests unterzogen. Diese Funktionstests dienen dazu, fehlerhafte Speicherzellen bzw. fehlerhafte Spaltenleitungen oder Reihenleitungen oder allgemein fehlerhafte Schaltungsteile der Halbleiterbauelemente zu identifizieren. Hierzu werden Datenwerte in Speicherzellen eines Speicherzellenfeldes des Halbleiterbauelementes eingeschrieben und anschließend zum Vergleich mit den vorgegebenen Datenwerten wieder ausgelesen. Auf diese Weise ist ein Test der Halbleiterbauelemente unter verschiedenen Betriebsbedingungen ermöglicht, um einen fehlerfreien Betrieb des Speicherbausteins zu garantieren.
  • In den Speichermodulen ist eine Testeinrichtung, eine sogenannte BIST-Einheit (Build-In-Self-Test), in jedem der Halbleiterbauelemente als deren Bestandteil untergebracht. Die in dem jeweiligen Halbleiterbauelement integrierte BIST-Einheit führt die vor der Montage der Halbleiterbauelemente notwendigen elektrischen Funktionstests aus. Die BIST-Einheit weist einen BIST-Controller auf, der als Schaltbereich in dem Halbleiterbauelement als ASIC (Application Specific Integrated Circuit) ausgebildet ist. Vom BIST-Controller abgegebene Befehle einer Testsequenz werden an das Halbleiterbauelement weitergeleitet, wobei der BIST-Controller die Ausführung der Befehle überwacht und auswertet. Die vom Halbleiterbauelement übermittelten Daten bezüglich seiner Betriebszustände werden beispielsweise an externe Testsysteme ausgegeben, die eine entsprechende Auswertung vornehmen, anhand derer eine Aussage darüber getroffen werden kann, ob und gegebenenfalls welche Speicherbereiche nicht wie vorgesehen funktionieren. Bei erfolgreicher Durchführung der Tests wird das Modul als funktionsfähig eingestuft und beim Kunden in der Zielapplikation eingesetzt.
  • Ein aussagekräftiges Testergebnis kann jedoch nur für den Fall erzielt werden, daß das Halbleiterbauelement bei seiner Betriebsfrequenz, die es im Normalbetrieb aufweist, getestet wird. Ein Fehler eines Halbleiterbauelementes steht jedoch immer im Zusammenhang mit der Zielapplikation, beispielsweise wenn sich eine Spannungsversorgung oder ein Eingangsparameter zur Konfiguration des Halbleiterbauelementes nicht innerhalb der vorgegebenen Spezifikation bewegt.
  • Mit heutigen Testverfahren ist es jedoch noch nicht möglich, diese bzw. alle charakteristischen Betriebsweisen der Applikation nachzubilden, um die Halbleiterbauelemente applikationsnah zu testen. Es kann somit keine Aussage darüber getroffen werden, ob die im Fertigungsumfeld getesteten Halbleiterbauelemente alle in der späteren Applikation auftretenden Betriebsmodi fehlerfrei durchlaufen.
  • Im Falle eines auftretenden Fehlers im Normalbetrieb beim Kunden muß das Speichermodul zum Hersteller zu Analysezwecken zurückgesandt werden. Somit sind eventuell einprogrammierte Kenndaten, wie beispielsweise Chip-ID, Testdaten oder Einstellungsparameter nur für eine historische Nachverfolgung nicht jedoch für eine benutzerspezifische Einstellung während des Normalbetriebs verwendbar.
  • Zu einem solchen Zeitpunkt wäre es wünschenswert, zu Evaluierungs- und/oder Analysezwecken ein Testsystem einzusetzen, mittels dem ein Testen und Einstellen der Halbleiterbauelemente während des Normalbetriebs ermöglicht wäre. Heutige verfügbare externe Testsysteme werden mit den Halbleiterbauelementen eines Speichermoduls über das Standard-Interface des Halbleiterbauelementes, welches in einem Normalbetrieb zum externen Datenaustausch, Adreßaustausch und/oder Kommandoaustausch verwendet wird, verbunden. Das Testsystem ist im Testbetrieb in der Lage, die zum Testen des Speichermoduls erforderlichen Testbefehle, wie Steuer- und Adreßbefehle, Befehle zum Lesen und zum Speichern von Datenworten sowie ein Taktsignal, zu erzeugen und den elektrischen Funktionstest beispielsweise über die BIST-Einheit zu initiieren. Üblicherweise ist dieser Funktionstest jedoch bei parallel betreibbaren Halbleiterbauelementen nur bausteinübergreifend durchführbar, d.h. alle auf dem Speichermodul angeordneten Halbleiterbauelemente werden parallel zur gleichen Zeit über das Standard-Interface getestet.
  • Der Wunsch nach einer Remote-Access-fähigen Überwachung und Fehleranalysemöglichkeit von Computersystemen, d.h. die Ansteuerung der Computersysteme über ein externes Testsystem, besteht bereits seit der Vernetzung von Computersystemen. Eine Schwierigkeit der Überprüfung von Hardware-Einzelkomponenten eines Computersystems beruht darauf, daß für fehlerhafte Komponenten eine jeweilige Redundanz verfügbar sein muß.
  • In der WO 01/93042 A2 ist eine Vorrichtung zum "Remote-Monitoring von Computer-Komponenten" eines Computersystems vorgeschlagen, wobei in dem Computersystem allerdings ein funktionierender Speicher explizit vorausgesetzt wird.
  • Die WO 98/36356 schlägt zur Analyse eines Prozessors eines Computersystems ein "Remotely Accessible Integrated Debug-Environment" vor, über das ein über das Internet mit dem Computersystem verbundener Rechner die Analyse des Prozessors im Fehlerfall vornehmen kann.
  • Aus der WO 97/31315 ist ein Verfahren zum Remote-Access auf einen fehlerhaften bootenden Computer bekannt, bei dem der Computer im Falle eines Fehlstarts auf einem einfachen E-Bios-Code zurückgreift, der dem Computer mit einem Servicerechner über ein LAN oder eine Internetverbindung verbindet und den Computer somit für Remote-Access-Zugriffe zur Reparatur und/oder Diagnose zugänglich macht.
  • Die DE 100 07 177 C2 beschreibt ein Verfahren zum Testen eines SDRAMs in einem Computersystem, bei dem im Computersystem integrierte Testmodule die Speicher vor dem Starten über entsprechende Testmodi testen, um einen eventuellen Fehlermodus zu verstärken oder abzuschwächen.
  • In Jarwala, N.:„Designing „Dual Personality" IEEE 1149.1 Compliant Multi-Chip-Modules", IEEE International Test Conference 1994, Proceedings, Seite 446–455, Oktober 1994, ist ein Halbleitermodul beschrieben, mit auf dem Halbleitermodul angeordneten Halbleiterbauelementen, die über eine serielle Leitung miteinander verbunden sind und einer Schnittstelle, die über die serielle Leitung auf die Halbleiterelemente zugreift.
  • Eine Remote-Access-fähige Wartung von Speichermodulen während des Normalbetriebs ist nicht bekannt. Hierzu wäre es erforderlich, das Computersystem im Normalbetrieb zu betreiben, und gezielte Adressierungen während einer Applikation auszuführen.
  • Aufgabe der vorliegenden Erfindung ist es, eine Speicheranordnung bereitzustellen, durch die es ermöglicht ist, die auf der Speicheranordnung angeordneten Halbleiterbauelemente während des Normalbetriebs über einen Remote-Zugriff anzusteuern und applikationsnah zu testen und einzustellen, ohne daß die Funktion der Halbleiterbauelemente beeinträchtigt wird.
  • Diese Aufgabe wird durch eine Speicheranordnung gemäß dem Patentanspruch 1 gelöst.
  • Die Speicheranordnung gemäß der Erfindung weist zumindest ein Speichermodul mit auf dem Speichermodul angeordneten parallel betreibbaren Halbleiterbauelementen auf, die zusätzlich über eine serielle Leitung miteinander verbunden sind. Erfindungsgemäß ist eine Schnittstelle vorgesehen, die von einem der Speicheranordnung zugeordneten Speichercontroller ansteuerbar ist und die eine Verbindung zu der seriellen Leitung der Halbleiterbauelemente aufweist, so daß über die Schnittstelle ein bausteinspezifischer Zugriff auf die Halbleiterbauelemente ermöglicht ist.
  • Erfindungsgemäß wird hierdurch eine Speicheranordnung bereitgestellt, durch die es ermöglicht ist, ein Testen und applikationsnahes Einstellen sowie jegliche Art von Wartung, Service, Reparatur oder Evaluierung des Halbleiterbauelementes mittels eines Testsystems, welches über einen Remote-Zugriff auf die Speicheranordnung des Computersystem zugreift, während des Normalbetriebs durchzuführen. Der Remote-Zugriff bzw. die Anbindung des Computersystems an das externe Testsystem kann hierbei über eine beliebige WAN- oder LAN-Verbindung realisiert sein.
  • Um die von dem Testsystem initiierten und an einem den Speichermodulen zugeordneten Speichercontroller anliegenden und an die Schnittstelle weitergeleiteten Steuer- bzw. Adreßbefehle an die Halbleiterbauelemente in beabsichtigter Weise abzusetzen, weist die Schnittstelle eine Schaltungsanordnung auf, die die anliegenden Steuer- bzw. Adreßbefehle, den sogenannten Eingangscode, in entsprechende serielle Signale umwandelt. Diese seriellen Signale werden anschließend über die serielle Leitung durch alle an der seriellen Leitung angeschlossenen Halbleiterbauelemente geleitet. Die Ergebnissignale, d.h. die von den Halbleiterbauelementen zurückgesandten Daten, können in der Schnittstelle abgespeichert werden, bis diese vom Speichercontroller abgefragt bzw. ausgelesen werden.
  • Während eines Normalbetriebs ist durch den Einsatz der Schnittstelle erfindungsgemäß die Möglichkeit gegeben, Testsequenzen abzusetzen, die eine dem Halbleiterbauelement zugeordnete BIST-Einheit aktivieren, die zu Konfiguration und zum Testen des Halbleiterbauelementes vorgesehen ist. Hierzu ist die BIST-Einheit in der Lage, einen beliebigen in einem programmierbaren nichtflüchtigen Speicher abgelegten Programmcode abzurufen und auszuführen, wobei beispielsweise bei einem Neustart der Speicheranordnung im Programmcode implementierte Bootup-Sequenzen ausgeführt werden, die unter Verwendung eines sequenzspezifischen Boot-Parametersatzes ein Testen und eine Konfiguration der Halbleiterbauelemente vornehmen und eine fehlerfreie Betriebsart einstellen. Bei der weiteren Ausführung des Programmcodes können optional über ein internes Interface Testmodi abgesetzt werden, die das Halbleiterbauelement im Normalbetrieb testen und Betriebszustände bzw. Parameter abfragen. Die Betriebszustände bzw. Parameter werden von der BIST-Einheit ausgewertet und verarbeitet, wobei die BIST-Einheit die verarbeiteten Parameter als Boot-, Test- und/oder Betriebsparameter in ihrem programmierbaren nichtflüchtigen Speicher ablegt, so daß diese bei einem Neustart oder beim Testen im Normalbetrieb jederzeit zum applikationsnahen Einstellen verwendbar sind. Diese Parameter sind natürlich jederzeit ebenfalls über die Schnittstelle abruf- und ausgebbar, so daß das Standard-Interface nicht betroffen ist und das Halbleiterbauelement in seiner Funktion nicht beeinträchtigt wird.
  • Die erfindungsgemäße Speicheranordnung eröffnet die Möglichkeit, zusammen mit den aus der Fertigung bekannten Bedingungen sowie den aktuellen Testbedingungen Fehler eindeutiger zu spezifizieren und Korrekturmaßnahmen einzuleiten.
  • In vorteilhafter Weise kann die Einspielung neuer Programme für die Testeinheit, Firmware-Updates, Funktionstests oder Parameter zum Einstellen des Halbleiterbauelementes störungs frei und parallel zum Betrieb über die Schnittstelle erfolgen.
  • Zur Gewährleistung einer Zugangskontrolle kann das mit zu testenden Speichermodulen versehene Computersystem mit einem Programm versehen werden, welches nur authorisierten Testsystemen bzw. authorisierten Personen eine Einwahlmöglichkeit auf dem Computersystem erlaubt.
  • In vorteilhafter Weise wird das zumindest eine Speichermodul zum Testen und Einstellen über die Interfacebus-kompatible Schnittstelle, beispielsweise einen SDRAM-Interfacebus, adressiert. Die Schnittstelle weist die Eigenschaft auf, einen SDRAM-Stimulus in einen seriellen Remote-Access-Befehl umzusetzen. Durch eine spezielle Speichermanagementfunktion des Computersystems kann ihr beispielsweise ein bestimmter Speicherbereich zugeteilt werden, so daß sie vom übrigen Speicherbereich abgesondert arbeitet und mit Hilfe eines in der Speicheranordnung integrierten, hardwarenahe orientierten Programms auf den Speicherbereich zugreifen kann. Mit Hilfe der durch die Schaltungsanordnung der Schnittstelle erzeugten Aktivierungsmuster kann ein Zugriff der Schnittstelle auf den Speicherbereich, wie üblicherweise über den Speichercontroller realisiert, erfolgen.
  • Weist die Speicheranordnung mehrere Speichermodule auf, erfolgt die Ansteuerung der Halbleiterbauelemente in Abhängigkeit der seriellen Anbindung der Speichermodule an die Schnittstelle, wobei die Anbindung entweder als modulspezifische Leitung einzeln oder als eine die Speichermodule und deren Halbleiterbauelemente verbindende Leitung an die Schnittstelle geführt ist.
  • Es besteht in vorteilhafter Weise auch die Möglichkeit, die Funktionalität der Schnittstelle in den Speichercontroller zu integrieren, so daß dieser direkt an die serielle Leitung bzw. Leitungen der Speichermodule angebunden ist und dieser die Halbleiterbauelemente direkt über die über serielle Signale ansteuert.
  • Weitere vorteilhafte Aus- und Weiterbildungen der Erfindung sind in den Unteransprüchen angegeben.
  • Die Erfindung wird im folgenden anhand der in den Zeichnungen dargestellten Figuren näher erläutert.
  • Es zeigen:
  • 1 eine schematische Darstellung einer erfindungsgemäßen Speicheranordnung,
  • 2 eine weitere Ausführungsform der in der 1 dargestellten Speicheranordnung,
  • 3 eine schematische Darstellung einer weiteren erfindungsgemäßen Speicheranordnung und
  • 4 eine weitere Ausführungsform der in der 3 dargestellten Speicheranordnung.
  • 1 zeigt eine schematische Darstellung einer erfindungsgemäßen Speicheranordnung. Die Speicheranordnung 1 weist zwei Speichermodule 2 mit auf den Speichermodulen 2 angeordneten Halbleiterbauelementen 3 auf. Die Halbleiterbauelemente 3 werden in diesem Ausführungsbeispiel über einen Interfacebus 4 parallel betrieben. Am Interfacebus 4 ist weiterhin ein Speichercontroller 5 zur Ansteuerung der die ihm zugeordneten Speichermodule 2 vorgesehen. Die Halbleiterbauelemente 3 der Speichermodule 2 sind über eine zusätzliche serielle Leitung 6 modulübergreifend miteinander verbunden. Eine Schnittstelle 7, die den Interfacebus 4 kontaktiert, weist einen Eingangsanschluß 8 und einen Ausgangsanschluß 9 auf, mit denen der Anfang und das Ende der seriellen Leitung 6 verbunden sind.
  • Zum Testen und applikationsnahen Einstellen der Halbleiterbauelemente 3 kann über einen Remote-Zugriff ein hier nicht gezeigtes Testsystem über den Speichercontroller auf die Speichermodule zugreifen und Funktionstests initiieren bzw. Testmodi absetzen. Ein über den Speichercontroller 5 an die Schnittstelle 7 weitergeleiteter Eingangscode des Testsystems wird mittels einer auf der Schnittstelle 7 angeordneten Schaltungsanordnung 10 in ein serielles Signal umgewandelt und über den Ausgangsanschluß 9 auf die serielle Leitung 6 zum seriellen Treiben durch jedes auf den Speichermodulen 2 angeordnetes Halbleiterbauelement 3 gelegt. Dabei wird das serielle Signal von einem zum nächstfolgenden Halbleiterbauelement 3 weitergeleitet, wobei jedes Halbleiterbauelement 3 Parameter durch Anhängen eines binär codierten Ergebnisses an das serielle Signal ausgeben kann. Das serielle Signal kann das Halbleiterbauelement 3 dazu veranlassen, bausteinspezifische Parameter, wie vorab beschrieben, auszugeben bzw. eine dem Halbleiterbauelement 3 zugeordnete und hier nicht gezeigte BIST-Einheit anzustoßen, die ein Testen und eine Konfiguration des Halbleiterbauelementes 3 im Normalbetrieb vornimmt, Betriebszustände ermittelt, verarbeitet und diese zum bausteinspezifischen Einstellen weiterverwertet. Über den Eingangsanschluß 8 werden die durch die Halbleiterbauelemente 3 ausgegebenen Parameter empfangen und auf der Schnittstelle 7 bis zum Abruf durch den Speichercontroller 5 abgelegt.
  • 2 zeigt eine weitere Ausführungsform der in der 1 dargestellten Speicheranordnung. Die Speichermodule 2 werden ebenso wie vorab beschrieben, mittels des Speichercontrollers 5 über den Interfacebus 4 zum Daten-, Adreß- und/oder Kommandoaustausch betrieben. Die auf den Speichermodulen 2 angeordneten Halbleiterbauelemente 3 sind über modulspezifische serielle Leitungen 13, 14 verbunden, so daß ein serielles Signal über den Ausgangsanschluß 9 auf die serielle Leitung 13 gelegt und durch die Halbleiterbauelemente 3 betrieben wird und ein entsprechender Ergebniscode an dem Eingangsanschluß 8 der Schnittstelle 7 empfangen wird. Analoges gilt für die serielle Leitung 14 über die ein serielles Signal ausgehend von einem Ausgangsanschluß 12 der Schnittstelle 7 getrieben wird und ein Ergebniscode am Eingangsanschluß 11 der Schnittstelle 7 empfangen wird.
  • Bei dem in 3 dargestellten Ausführungsbeispiel sind die die Halbleiterbauelemente 3 verbindenden seriellen Leitungen 13, 14 direkt dem Speichercontroller 5 zugeführt, der die Halbleiterbauelemente 3 unabhängig vom Interfacebus 4 und somit parallel zum Normalbetrieb über die seriellen Leitungen 13, 14 ansteuern kann.
  • In 4 sind die Halbleiterbauelemente 3 der Speichermodule 2 modulübergreifend über die serielle Leitung 6 miteinander verbunden, wobei die serielle Leitung 6 ebenfalls direkt mit dem Speichercontroller 5 verbunden ist und alle Halbleiterbauelemente 3 des Speichermoduls 2 und des weiteren Speichermoduls 2 über diese serielle Leitung 6 vom Speichercontroller 5 hintereinander ansteuerbar sind.
  • Die vorliegende Erfindung erlaubt eine serielle, unidirektionale Kommunikation von auf Speichermodulen gruppierten Halbleiterbauelementen unabhängig von der parallelen Betriebsweise über den Interfacebus. Sämtliche Parameter sind von den seriell hintereinander verknüpften Halbleiterbauelementen ausgebbar und vom Speichercontroller bzw. von einem an dem Computersystem remote angeschlossenen Testsystem während des Normalbetriebs auswertbar. Somit können völlig unabhängig vom aktuellen Betriebsmodus der parallel betriebenen Halbleiterbauelemente allgemeine oder firmenspezifische Parameter abgefragt und/oder allgemeine oder firmenspezifische bausteinspezifische Konfigurationen und Einstellungen vorgenommen werden.
  • 1
    Speicheranordnung
    2
    Speichermodul
    3
    Halbleiterbauelement
    4
    Interfacebus
    5
    Speichercontroller
    6
    serielle Leitung
    7
    Schnittstelle
    8
    Eingangsanschluß
    9
    Ausgangsanschluß
    10
    Schaltungsanordnung
    11
    Eingangsanschluß
    12
    Ausgangsanschluß
    13
    serielle Leitung
    14
    serielle Leitung

Claims (13)

  1. Speicheranordnung (1) eines Computersystems mit – zumindest einem Speichermodul (2), mit auf dem Speichermodul (2) angeordneten parallel betreibbaren Halbleiterbauelementen (3), die zusätzlich über eine serielle Leitung (6, 13, 14) miteinander verbunden sind, – einem Interfacebus (4) zur modulspezifischen Ansteuerung der Halbleiterbauelemente (3) und – einer Schnittstelle (7), die von einem dem Speichermodul (2) zugeordneten Speichercontroller (5) über den Interfacebus (4) angesteuert wird und die über die serielle Leitung (6, 13, 14) auf die Halbleiterbauelemente (3) zugreift, wobei über die Schnittstelle (7) die Halbleiterbauelemente (3) im Normalbetrieb applikationsnah und bausteinspezifisch test- und einstellbar sind.
  2. Speicheranordnung (1) nach Anspruch 1, dadurch gekennzeichnet, daß ein über eine Remote-Verbindung am Computersystem angeschlossenes Testsystem die Halbleiterelemente (3) über die Schnittstelle (7) testet und einstellt.
  3. Speicheranordnung (1) nach Anspruch 2, dadurch gekennzeichnet, daß die Remote-Verbindung über eine LAN- oder eine WAN-Verbindung realisiert ist.
  4. Speicheranordnung (1) nach Anspruch 1, dadurch gekennzeichnet, daß die Schnittstelle (7) eine Schaltungsanordnung (10) aufweist, die derart ausgebildet ist, daß ein an der Schnittstelle (7) anliegender Eingangscode in serielle Signale umgewandelt wird, die über die serielle Leitung (6, 13, 14) durch alle an der seriellen Leitung (6, 13, 14) angeschlossenen Halbleiter- bauelemente geleitet werden und ein Ergebnissignal empfangen wird.
  5. Speicheranordnung (1) nach Anspruch 4, dadurch gekennzeichnet, daß die seriellen Signale eine Parameterabfrage, Konfiguration und/oder Einstellung einer Betriebsart der Halbleiterbauelemente (3) zur Ermittlung und Ausgabe der Ergebnissignale initiieren.
  6. Speicheranordnung (1) nach Anspruch 4, dadurch gekennzeichnet, daß die Schaltungsanordnung (10) als ASIC implementiert ist.
  7. Speicheranordnung (1) nach einem der Ansprüche 4 bis 6, dadurch gekennzeichnet, daß die Schaltungsanordnung (10) die ermittelten Ergebnissignale speichert und/oder an den Speichercontroller (5) weiterleitet.
  8. Speicheranordnung (1) nach einem der vorherigen Ansprüche, dadurch gekennzeichnet, daß jedem Halbleiterbauelement (3) eine flexibel programmierbare BIST (Build-in-Self-Test)-Einheit zugeordnet ist, die aufgrund der dem Halbleiterbauelement (3) über die serielle Verbindung (6, 13, 14) zugeführten seriellen Signale Testmodi zur Ermittlung von Testdaten auf dem Halbleiterbauelement (3) absetzt, die Testdaten verarbeitet und für weitere im Normalbetrieb vorgesehene Boot- und/oder Testvorgänge zur applikationsnahen Einstellung des Halbleiterbauelementes (3) verwendet und/oder als weitere Ergebnissignale an die Schnittstelle (7) zur Ausgabe weiterleitet.
  9. Speicheranordnung (1) nach einem der vorherigen Ansprüche, dadurch gekennzeichnet, daß über die Schnittstelle (7) Programme, beispielsweise Firmware oder Funktionstests, in die BIST-Einheit der Halbleiterbauelemente (3) einprogrammierbar sind.
  10. Speicheranordnung (1) nach Anspruch 1, gekennzeichnet durch zumindest ein weiteres Speichermodul (2) mit auf dem weiteren Speichermodul (2) angeordneten parallel betreibbaren Halbleiterbauelementen (3), die zusätzlich über eine serielle Leitung (13, 14) miteinander verbunden sind, wobei die Halbleiterbauelemente (3) des Speichermoduls (2) und die Halbleiterbauelemente (3) des zumindest weiteren Speichermoduls (2) parallel über die seriellen Leitungen (13, 14) ansteuerbar sind.
  11. Speicheranordnung (1) nach Anspruch 1, gekennzeichnet durch zumindest ein weiteres Speichermodul (2), wobei die die Halbleiterbauelemente (3) verbindende serielle Leitung (6) des Speichermoduls (2) durch das zumindest eine weitere Speichermodul (2) durchgeschleift ist, so daß die Halbleiterbauelemente (3) des Speichermoduls (2) und des zumindest einen weiteren Speichermoduls (2) seriell miteinander verbunden sind.
  12. Speicheranordnung (1) nach Anspruch 1, dadurch gekennzeichnet, daß die Schnittstelle (7) im Speichercontroller (5) integriert ist und der Speichercontroller (5) direkt mit der die Halbleiterbauelemente (3) des Speichermoduls (2) verbindenden seriellen Leitung (6, 13, 14) verbunden ist.
  13. Speicheranordnung (1) nach einem der vorherigen Ansprüche, dadurch gekennzeichnet, daß die serielle Schnittstelle (7) durch eine vom Speichercontroller (5) unterstützte Interfacekarte oder Leermodul gebildet ist.
DE10335132A 2003-07-31 2003-07-31 Speicheranordnung eines Computersystems Expired - Fee Related DE10335132B3 (de)

Priority Applications (3)

Application Number Priority Date Filing Date Title
DE10335132A DE10335132B3 (de) 2003-07-31 2003-07-31 Speicheranordnung eines Computersystems
CNB2004100588452A CN100444122C (zh) 2003-07-31 2004-07-30 计算机系统中的存储器装置
US10/902,160 US7313732B2 (en) 2003-07-31 2004-07-30 Memory arrangement in a computer system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE10335132A DE10335132B3 (de) 2003-07-31 2003-07-31 Speicheranordnung eines Computersystems

Publications (1)

Publication Number Publication Date
DE10335132B3 true DE10335132B3 (de) 2004-12-09

Family

ID=33441784

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10335132A Expired - Fee Related DE10335132B3 (de) 2003-07-31 2003-07-31 Speicheranordnung eines Computersystems

Country Status (3)

Country Link
US (1) US7313732B2 (de)
CN (1) CN100444122C (de)
DE (1) DE10335132B3 (de)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102005051792A1 (de) * 2005-10-28 2007-05-03 Infineon Technologies Ag Verfahren zur Datenübertragung in einer Speichervorrichtung, Vorrichtung zur Kopplung eines Speichermoduls mit einer Speichersteuerung und entsprechendes Speichermodul
JP2009211192A (ja) * 2008-02-29 2009-09-17 Toshiba Corp メモリシステム
CN102024322B (zh) * 2009-09-18 2014-04-30 鸿富锦精密工业(深圳)有限公司 对串行信号进行测试的数据处理设备及方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4858133A (en) * 1987-03-20 1989-08-15 Tokyo Keiki Company Ltd. Drive management system
DE3714813A1 (de) * 1987-05-04 1988-11-17 Siemens Ag Cmos-ram speicher auf einer gate array-anordnung
EP0394596B1 (de) * 1989-04-25 1996-06-26 International Business Machines Corporation Verbindungssystem für den Anschluss von Benutzergeräten an eine Kommunikationsverarbeitungseinheit
KR960008824B1 (en) * 1993-11-17 1996-07-05 Samsung Electronics Co Ltd Multi bit test circuit and method of semiconductor memory device
JPH08305629A (ja) * 1995-04-25 1996-11-22 Internatl Business Mach Corp <Ibm> メモリ・アクセス制御装置及びメモリ・アクセス制御方法、コンピュータ・システム
US5732268A (en) 1996-02-26 1998-03-24 Award Software International Extended BIOS adapted to establish remote communication for diagnostics and repair
US6618854B1 (en) 1997-02-18 2003-09-09 Advanced Micro Devices, Inc. Remotely accessible integrated debug environment
DE10007177C2 (de) * 2000-02-17 2002-03-14 Infineon Technologies Ag Verfahren zum Testen eines als Arbeitsspeicher im Personal Computer eingesetzten SDRAM-Speichers
US6314034B1 (en) * 2000-04-14 2001-11-06 Advantest Corp. Application specific event based semiconductor memory test system
US7010594B2 (en) 2000-05-26 2006-03-07 Isochron, Llc System using environmental sensor and intelligent management and control transceiver for monitoring and controlling remote computing resources
JP4671688B2 (ja) * 2002-06-24 2011-04-20 サムスン エレクトロニクス カンパニー リミテッド 高速データを伝送する経路と低速データを伝送する経路とを備えるメモリモジュールからなるメモリシステム
DE10246789B3 (de) * 2002-10-08 2004-04-15 Infineon Technologies Ag Schaltungsanordnung und Verfahren zur Messung wenigstens einer Betriebskenngröße einer integrierten Schaltung
DE10248753B4 (de) * 2002-10-18 2005-09-15 Infineon Technologies Ag Halbleiterbaustein sowie Verfahren zum Funktionstest und zur Konfiguration eines Halbleiterbausteins

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
JARWALA, Najmi: "Designing "Dual Personality" IEEE 1149.1 Compliant Multi-Chip-Modules". In: IEEE International Test Conference 1994, Procee- dings, S. 446-455, Oktober 1994 *

Also Published As

Publication number Publication date
CN100444122C (zh) 2008-12-17
US20050028040A1 (en) 2005-02-03
CN1581092A (zh) 2005-02-16
US7313732B2 (en) 2007-12-25

Similar Documents

Publication Publication Date Title
DE19819265C1 (de) Verfahren zum Parametrieren einer integrierten Schaltungsanordnung und integrierte Schaltungsanordnung hierfür
DE102004021267A1 (de) Verfahren zum Testen eines Speicherbausteins und Prüfanordnung
DE102012112687A1 (de) Feldgerät der Automatisierungstechnik, insbesondere der Prozessautomatisierungstechnik
DE102014208611A1 (de) Verfahren zur Diagnose eines Zustands in einem Fahrzeug und Diagnose-Testgerät
EP1857827A2 (de) Schaltungsanordnung mit einer seriellen Testschnittstelle bzw. serielles Testbetriebsverfahren
DE102009047535B4 (de) Verfahren zum Ermitteln einer Anschlusskonfiguration eines Feldgerätes an einem Wireless Adapter
DE19930169B4 (de) Testeinrichtung und Verfahren zum Prüfen eines Speichers
DE10306620B4 (de) Integrierte Testschaltung in einer integrierten Schaltung
EP0437551B1 (de) Verfahren und vorrichtung zum abfragen von steuergeräte-daten
DE10344877B3 (de) Vorrichtung zum Testen eines Speichermoduls
DE10335132B3 (de) Speicheranordnung eines Computersystems
DE10316931A1 (de) Verfahren und Vorrichtung zum Testen von DRAM-Speicherbausteinen in Multichip-Speichermodulen
DE102004039831A1 (de) Multi-Chip-Modul und Verfahren zum Testen
DE102004027423A1 (de) Speicherschaltung mit redundanten Speicherbereichen
EP0203357B1 (de) Vorrichtung zum Ersatz eines Datenspeichers im Steuergerät eines Kraftfahrzeuges
DE102017201621A1 (de) Integrierte Schaltung für ein Steuergerät eines Kraftfahrzeugs, Verfahren zur Herstellung einer integrierten Schaltung
DE10248753A1 (de) Halbleiterbaustein sowie Verfahren zum Funktionstest und zur Konfiguration eines Halbleiterbausteins
DE10323413B4 (de) Prüfverfahren, Prüfsockel und Prüfanordnung für Hochgeschwindigkeits- Halbleiterspeichereinrichtungen
EP0214451A2 (de) Anordnung zum Programmieren eines Festwertspeichers
DE19917336C2 (de) Schaltungsanordnung zum Burn-In-Test eines Halbleiterbausteins
DE10152916A1 (de) Informationsenthaltungseinrichtung für Speichermodule und Speicherchips
DE102015101327B4 (de) Verfahren zur Anpassung der Aufteilung von Busleitungen eines Kommunikationsbusses in einem Computersystem
WO2005048270A1 (de) Integrierte schaltung, testsystem und verfahren zum auslesen eines fehlerdatums aus der integrierten schaltung
DE10129625A1 (de) Vorrichtung und Verfahren zum Testen einer Einrichtung zum Speichern von Daten
DE102004041553B4 (de) Testverfahren zum Bestimmen der Verdrahtung von Schaltungsträgern mit darauf angeordneten Bauelementen

Legal Events

Date Code Title Description
8100 Publication of the examined application without publication of unexamined application
8364 No opposition during term of opposition
8325 Change of the main classification

Ipc: G11C 29/00 AFI20030731BHDE

8327 Change in the person/name/address of the patent owner

Owner name: QIMONDA AG, 81739 MUENCHEN, DE

R081 Change of applicant/patentee

Owner name: INFINEON TECHNOLOGIES AG, DE

Free format text: FORMER OWNER: QIMONDA AG, 81739 MUENCHEN, DE

Owner name: POLARIS INNOVATIONS LTD., IE

Free format text: FORMER OWNER: QIMONDA AG, 81739 MUENCHEN, DE

R081 Change of applicant/patentee

Owner name: POLARIS INNOVATIONS LTD., IE

Free format text: FORMER OWNER: INFINEON TECHNOLOGIES AG, 85579 NEUBIBERG, DE

R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee