DE102005042427A1 - Speichervorrichtung, Speichersteuereinheit und Speichersystem mit bidirektionalen Taktsignalleitungen - Google Patents

Speichervorrichtung, Speichersteuereinheit und Speichersystem mit bidirektionalen Taktsignalleitungen Download PDF

Info

Publication number
DE102005042427A1
DE102005042427A1 DE102005042427A DE102005042427A DE102005042427A1 DE 102005042427 A1 DE102005042427 A1 DE 102005042427A1 DE 102005042427 A DE102005042427 A DE 102005042427A DE 102005042427 A DE102005042427 A DE 102005042427A DE 102005042427 A1 DE102005042427 A1 DE 102005042427A1
Authority
DE
Germany
Prior art keywords
clock signal
memory
write
memory device
read
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE102005042427A
Other languages
English (en)
Inventor
Peter Gregorius
Hermann Ruckerbauer
Dominique Savignac
Christian Sichert
Paul Wallner
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qimonda AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of DE102005042427A1 publication Critical patent/DE102005042427A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4076—Timing circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/02—Disposition of storage elements, e.g. in the form of a matrix array
    • G11C5/04—Supports for storage elements, e.g. memory modules; Mounting or fixing of storage elements on such supports
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • G11C7/225—Clock input buffers

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)

Abstract

Eine Ausführungsform der vorliegenden Erfindung sieht eine Speichervorrichtung vor, die Daten gemäß einem Schreibtaktsignal empfängt und Daten gemäß einem Lesetaktsignal ausgibt, wobei die Speichervorrichtung einen Taktanschluss zum Ausgeben des Lesetaktsignals und zum Empfangen des Schreibtaktsignals, und einen seriellen bidirektionalen Treiber zum Ausgeben des Lesetaktsignals über den Taktanschluss und gleichzeitig zum Empfangen des Schreibtaktsignals über den Taktanschluss umfasst.

Description

  • Hintergrund der Erfindung
  • Gebiet der Erfindung
  • Die vorliegende Erfindung betrifft eine Speichervorrichtung, eine Speichersteuereinheit zum Steuern eines Betriebs der Speichervorrichtung und ein Speichersystem.
  • Herkömmliche DRAM-Speichersysteme (DRAM – dynamic random access memory) zum Schreiben von Daten in ein Speicherzellenfeld und zum Auslesen von Daten aus dem Speicherzellenfeld verwenden in der Regel unterschiedliche Taktsignale, nämlich ein Lesetaktsignal und ein Schreibtaktsignal. Das Lesetaktsignal wird von der Speichervorrichtung so generiert, dass es zu den an den Datenausgängen ausgegebenen Daten synchron ist. Das Schreibtaktsignal wird in der Speichersteuereinheit generiert und zum Synchronisieren von in die Speichervorrichtung einzuschreibenden Daten verwendet, so dass die einzuschreibenden Daten in der Speichervorrichtung eingelesen werden können.
  • In zukünftigen Hochgeschwindigkeits-Speicherschnittstellen, beispielsweise im Fall der kommenden DDR-4-(Double Data Rate)-Generation, ist die Anzahl externer Anschlüsse für jeden Kanal der Speichervorrichtung beträchtlich höher, beispielsweise aufgrund des Einsatzes differentieller Signalübertragung und dergleichen. In einem solchen Speichersystem werden die Taktsignale von mindestens drei Leitungen zur Verfügung gestellt, beispielsweise ein Befehls- und Adresstaktsignal zum Übertragen von Befehls- und Adresssignalen, ein Schreibsignal, das zu den einzuschreibenden Daten synchronisiert wird, und ein Lesesignal, das zu den aus der Speichervorrichtung auszulesenden Daten synchronisiert wird. Die hohe Anzahl externer Anschlüsse führt zu einem erhöhten Energieverbrauch und zu einer höheren Komplexität im Aufbau des Speichersystems, insbesondere beim Routen von Signalleitungen auf einer Leiterplatte des Systems.
    •
  • Eine Aufgabe der vorliegenden Erfindung besteht deshalb darin, die Verbindungsleitungen innerhalb des Speichersystems und insbesondere die Anzahl externer Anschlüsse einer in einem solchen Speichersystem eingesetzten Speichervorrichtung zu verringern.
  • Abriss der Erfindung
  • Gemäß einer ersten Ausführungsform der vorliegenden Erfindung wird eine Speichervorrichtung zum Empfangen von Daten gemäß eines Schreibtaktsignals und zum Ausgeben von Daten gemäß eines Lesetaktsignals zur Verfügung gestellt. Die Speichervorrichtung umfasst einen einzelnen Taktanschluss zum Ausgeben des Lesetaktsignals und zum Empfangen des Schreibtaktsignals. An den Taktanschluss ist ein serieller bidirektionaler Treiber gekoppelt, der das Lesetaktsignal über den Taktanschluss ausgibt und gleichzeitig das Schreibtaktsignal über den Taktanschluss empfängt.
  • In einer solchen Speichervorrichtung kann die Anzahl externer Anschlüsse reduziert werden, da sowohl das Lese-, als auch das Schreibtaktsignal, die normalerweise eine Anzahl von Datenanschlüssen zugeordnet sind, denselben Taktanschluss verwenden. Dadurch ist es nicht mehr erforderlich, eine Reihe von Taktanschlüssen für die verschiedenen Taktsignale zur Verfügung zu stellen. Insbesondere, wenn eine Vielzahl von Speichervorrichtungen in ein Speichermodul integriert ist, kann die Anzahl von Taktsignalleitungen zu der Vielzahl von Speichervorrichtungen stark verringert werden. Außerdem hat ein serieller bidirektionaler Treiber den Vorteil, dass Signale empfangen und gleichzeitig übertragen werden können.
  • In einer Ausführungsform der vorliegenden Erfindung ist die Speichervorrichtung eine DDR-(Double-Data-Rate)-Speichervorrichtung.
  • Der serielle bidirektionale Treiber kann einen Transmitter zum Ausgeben des Lesetaktsignals und einen Empfänger zum Empfangen des Schreibtaktsignals umfassen, wobei der Empfänger das ausgegebene Lesetaktsignal von dem empfangenen Signal subtrahiert, um das Schreibtaktsignal zu erhalten.
  • Gemäß einer weiteren Ausführungsform der vorliegenden Erfindung ist eine Speichersteuereinheit zum Steuern eines Betriebs einer Speichervorrichtung vorgesehen. Die Speichersteuereinheit umfasst einen Taktanschluss zum Ausgeben eines Schreibtaktsignals und zum Empfangen eines Lesetaktsignals, wobei der Taktanschluss mit einer einzigen Speichervorrichtung verbunden ist. Außerdem umfasst die Speichersteuereinheit einen seriellen bidirektionalen Treiber zum Ausgeben des Schreibtaktsignals und zum gleichzeitigen Empfangen des Schreibtaktsignals über den Taktanschluss.
  • Durch das Vorsehen eines seriellen bidirektionalen Treibers in einer Speichersteuereinheit kann die Anzahl externer Anschlüsse der Speichersteuereinheit erheblich verringert werden, da eine Speichersteuereinheit in der Regel eine Vielzahl von Speichervorrichtungen betreibt, wobei jede Speichervorrichtung mit separaten Taktsignalen versorgt werden muss. Indem man die Anzahl von Taktanschlüssen, die notwendig ist, um eine Speichervorrichtung zu betreiben, verringert, kann die Anzahl von externen Anschlüssen der Speichersteuereinheit wesentlich reduziert werden.
  • In einer Ausführungsform ist die Speichersteuereinheit zum Betreiben einer DDR-(Double-Data-Rate)-Speichervorrichtung vorgesehen.
  • Der serielle bidirektionale Treiber der Speichersteuereinheit kann einen Transmitter zum Ausgeben des Schreibtaktsignals und einen Empfänger zum Empfangen des Lesetaktsignals umfassen, wobei der Empfänger das ausgegebene Schreibtaktsignal von dem empfangenen Signal subtrahiert, um das Lesetaktsignal zu erhalten.
  • Gemäß einem weiteren Aspekt der vorliegenden Erfindung ist ein Speichersystem vorgesehen, das mindestens eine Speichervorrichtung zum Einlesen von Daten gemäß einem Schreibtaktsignal und zum Schreiben von Daten gemäß einem Lesetaktsignal umfasst, eine Speichersteuereinheit zum Steuern eines Betriebs der Speichervorrichtung, eine gemeinsame Taktsignalleitung zwischen einem Taktanschluss der Speichersteuereinheit und einem Taktanschluss der Speichervorrichtung zum Übertragen des Lesetaktsignals und des Schreibtaktsignals, einen in der Speichersteuereinheit vorgesehenen ersten seriellen bidirektionalen Treiber zum Ausgeben des Schreibtaktsignals an die gemeinsame Taktsignalleitung und zum gleichzeitigen Empfangen des Lesetaktsignals über die gemeinsame Taktsignalleitung von der Speichervorrichtung, und einen in der mindestens einen Speichervorrichtung vorgesehenen zweiten seriellen bidirektionalen Treiber zum Ausgeben des Lesetaktsignals an die gemeinsame Taktsignalleitung und zum gleichzeitigen Empfangen des Schreibtaktsignals über die gemeinsame Taktsignalleitung von der Speichersteuereinheit.
  • In einer Ausführungsform der vorliegenden Erfindung umfasst das Speichersystem eine einzelne Taktleitung zwischen der Speichersteuereinheit und der Speichervorrichtung, auf der zwei voneinander unabhängige Taktsignale übertragen werden.
    •
  • Kurze Beschreibung der Figuren
  • Diese und andere Ausführungsformen und Merkmale der vorliegenden Erfindung werden nun anhand der nachfolgenden Beschreibung in Verbindung mit den beigefügten Zeichnungen näher erläutert. Es zeigen:
  • 1 ein Blockschaltbild eines Speichersystems gemäß einer Ausführungsform der vorliegenden Erfindung; und
  • 2 eine Speichervorrichtung gemäß einer Ausführungsform der vorliegenden Erfindung; und
  • 3 eine Speichersteuereinheit gemäß einer Ausführungsform der vorliegenden Erfindung.
  • Beschreibung der bevorzugten Ausführungsform
  • 1 zeigt ein Speichersystem, beispielsweise für ein Computersystem, wobei die Speichervorrichtungen 1 auf einem Speichermodul 2 vorgesehen sind, das eine Modulschnittstelle 3 umfasst, um das Speichermodul 2 beispielsweise an die Hauptplatine eines (nicht gezeigten) Computersystems anzuschließen. Das Computersystem umfasst weiterhin eine Speichersteuereinheit 4, das Befehls- und Adresssignale über Befehls- und Adressleitungen 5 an das Speichermodul 2 weiterleitet. Daten können über einen Datenbus 6 aus den Speichervorrichtungen 1 auf dem Speichermodul 2 ausgelesen und/oder in die Speichervorrichtungen 1 auf dem Speichermodul 2 eingeschrieben werden. Die Speichersteuereinheit 4 und die Speichervorrichtung 1 auf dem Speichermodul 2 sind über entsprechende Taktsignalleitungen 9 miteinander verbunden, wobei jede der Speichervorrichtungen 1 über eine separate einzelne Taktsignalleitung 9, über die ein Lesetaktsignal und ein Schreibtaktsignal übertragen werden, mit der Speichersteuereinheit 4 verbunden ist. Das Lesetaktsignal und das Schreibtaktsignal sind einer Anzahl von Datenleitungen des Datenbusses 6 zugeordnet. Daher können einem einzigen Speichermodul 2 mehr als ein Lesetaktsignal und mehr als ein Schreibtaktsignal zum Auslesen und zum Einschreiben von Daten zur Verfügung gestellt werden. Im folgenden wird ein Beispiel für ein integriertes Speichermodul mit einer Reihe von Datenleitungen, auf denen Daten in die Speichervorrichtung 1 des Speichermo duls 2 eingeschrieben bzw. aus ihr ausgelesen werden können, beschrieben.
  • Das Schreibtaktsignal wird in der Speichersteuereinheit 4 generiert und in die Speichervorrichtung 1 einzuschreibende Daten werden zu dem Schreibtaktsignal synchronisiert. Das Lesetaktsignal wird in der Speichervorrichtung 1 generiert, wobei die aus der Speichervorrichtung auszulesenden Daten zu dem Lesetaktsignal synchronisiert werden. Das Schreibtaktsignal und das Lesetaktsignal werden gleichzeitig über entsprechende serielle bidirektionale Treiber 7, 8 in der Speichervorrichtung 1 bzw. der Speichersteuereinheit 4 an die Taktsignalleitung 9 übertragen, wie im folgenden genauer beschrieben ist.
  • In 2 ist die Speichervorrichtung 1 gezeigt. Die Speichervorrichtung 1 umfasst einen Taktanschluss 10, der über die entsprechende Taktsignalleitung 9 mit der Speichersteuereinheit 4 verbunden ist. Der Taktanschluss 10 ist intern mit einem bidirektionalen Treiber 7 gekoppelt, der einen Transmitter 11 und einen Empfänger 12 umfasst. Der Transmitter 11 ist mit einem Lesetaktgenerator 13 verbunden, der ein Lesetaktsignal generiert und es an den Transmitter 11 anlegt, so dass der Transmitter 11 das Lesetaktsignal über den Taktanschluss 10 auf die Taktsignalleitung 9 treiben kann. Der Empfänger 12 ist ebenfalls an den Taktanschluss 10 gekoppelt. Ein Ausgang des Empfängers 12 ist an den Dateneingang eines Datenanschlusses 14 zum Empfangen von Datensignalen gekoppelt. Ein an den Taktanschluss angelegtes und vom Empfänger 12 empfangenes Schreibtaktsignal wird an den Datenanschluss 14 übertragen, um gleichzeitig die an dem Datenanschluss 14 empfangenen Daten einzulesen. Der Datenanschluss 14 ist ebenfalls mit dem Lesetaktgenerator 13 verbunden, um Ausgangsdaten synchron zu dem Lesetaktsignal zu treiben.
  • Der bidirektionale Treiber ist so aufgebaut oder ausgestaltet, dass er das Lesetaktsignal über den Taktanschluss 10 ausgibt und gleichzeitig das Schreibtaktsignal über denselben Taktanschluss 10 empfängt. Der Empfänger 12 subtrahiert das ausgegebene Lesetaktsignal von dem empfangenen Signal am Taktanschluss, um als Ergebnis das Schreibtaktsignal zu erhalten (d.h. ein resultierendes Schreibtaktsignal, das zum Einschreiben von Daten in ein Speicherzellenfeld der Speichervorrichtung eingesetzt werden kann).
  • In 3 ist ein Blockschaltbild der Speichersteuereinheit 4 gemäß einer Ausführungsform der vorliegenden Erfindung gezeigt. Die Speichersteuereinheit 4 umfasst eine Vielzahl von bidirektionalen Treibern 8, von denen jeder einen Transmitter 15 und einen Empfänger 16 umfasst. Jeder Transmitter 15 eines jeden bidirektionalen Treibers 8 ist mit einem einzelnen oder mit mehreren Schreibtaktgeneratoren 17 verbunden, die ein Schreibtaktsignal erzeugen und die an den jeweiligen Taktanschluss 19 der Speichersteuereinheit 4 angelegt werden, um jedem der Speichervorrichtungen 1 des gekoppelten Speichermoduls das Schreibtaktsignal zur Verfügung zu stellen. Der Empfänger 16 eines jeden bidirektionalen Treibers 8 empfängt ein Lesetaktsignal auf der mit dem jeweiligen Taktanschluss verbundenen Taktsignalleitung durch Subtrahieren des ausgegebenen Schreibtaktsignals von dem empfangenen Signal, um das Lesetaktsignal zu erhalten (d.h. ein resultierendes Lesetaktsignal, das zum Synchronisieren des Auslesens der aus der Speichervorrichtung ausgegebenen Daten eingesetzt werden kann).
  • Indem das Lesetaktsignal und das Schreibtaktsignal über eine einzelne Taktsignalleitung an jede der Speichervorrichtungen 1 übertragen werden, kann mindestens eine Taktsignalleitung eingespart werden, wodurch die Gesamtzahl der externen Anschlüsse der Speichersteuereinheit 4 und der Speichervorrichtung 1 auf dem Speichermodul 2 verringert werden kann.
  • Für Speichervorrichtungen und eine entsprechende Speichersteuereinheit, die zur Verwendung in einem DDR-Speichersystem vorgesehen ist, stellt die Anzahl externer Anschlüsse der Speichervorrichtungen bzw. der Speichersteuereinheit einen wesentlichen Faktor für die Aufrechterhaltung einer hohen Datenübertragungsrate dar. Daher sehen die Ausführungsformen der vorliegenden Erfindung vor, dass die Anzahl von Ausgängen der Speichervorrichtungen bzw. der Speichersteuereinheit verringert werden, wobei der Energieverbrauch der jeweiligen Komponenten ebenfalls reduziert wird.
  • Obwohl die vorstehende Beschreibung auf Ausführungsformen der vorliegenden Erfindung gerichtet ist, können andere und weiterführende erfindungsgemäße Ausführungsformen abgeleitet werden, die den Umfang der Erfindung, wie er in den nun folgenden Ansprüchen definiert ist, nicht überschreiten.

Claims (20)

  1. Speichervorrichtung zum Empfangen von Daten gemäß eines Schreibtaktsignals und zum Ausgeben von Daten gemäß eines Lesetaktsignals, umfassend: – einen Taktanschluss; und – einen seriellen bidirektionalen Treiber zum Ausgeben des Lesetaktsignals über den Taktanschluss und zum Empfangen des Schreibtaktsignals über den Taktanschluss.
  2. Speichervorrichtung nach Anspruch 1, wobei der serielle bidirektionale Treiber zum Ausgeben des Lesetaktsignals über den Taktanschluss und zum gleichzeitigen Empfangen des Schreibtaktsignals über den Taktanschluss gestaltet ist.
  3. Speichervorrichtung nach Anspruch 1, wobei die Speichervorrichtung eine DDR-(Double-Data-Rate)-Speichervorrichtung ist.
  4. Speichervorrichtung nach Anspruch 1, wobei der serielle bidirektionale Treiber einen Transmitter zum Ausgeben des Lesetaktsignals und einen Empfänger zum Empfangen des Schreibtaktsignals umfasst.
  5. Speichervorrichtung nach Anspruch 4, wobei der Empfänger das ausgegebene Lesetaktsignal von dem empfangenen Schreibtaktsignal subtrahiert, um ein resultierendes Schreibtaktsignal zu erhalten, das zum Schreiben von Daten in ein Speicherzellenfeld der Speichervorrichtung verwendet wird.
  6. Speichervorrichtung nach Anspruch 5, wobei der serielle bidirektionale Treiber zum Ausgeben des Schreibtaktsignals über den Taktanschluss und zum gleichzeitigen Empfangen des Schreibtaktsignals über den Taktanschluss gestaltet.
  7. Speichervorrichtung nach Anspruch 5, die außerdem einen Datenanschluss umfasst, dessen Dateneingang an einen Ausgang des Empfängers des seriellen bidirektionalen Treibers gekoppelt ist.
  8. Speichervorrichtung nach Anspruch 7, die außerdem einen Lesetaktgenerator zum Generieren des Lesetaktsignals umfasst, wobei der Lesetaktgenerator so gestaltet ist, um das Lesetaktsignal dem Transmitter des seriellen bidirektionalen Treibers bereitzustellen.
  9. Speichervorrichtung nach Anspruch 8, wobei der Datenanschluss so mit dem Lesetaktgenerator verbunden ist, um Ausgangsdaten synchron zu dem Lesetaktsignal zu treiben.
  10. Speichersteuereinheit zum Steuern eines Betriebs einer Speichervorrichtung, umfassend: – einen Taktanschluss zum Ausgeben eines Schreibtaktsignals und zum Empfangen eines Lesetaktsignals, wobei der Taktanschluss mit der Speichervorrichtung verbunden ist; und – einen seriellen bidirektionalen Treiber zum Ausgeben des Schreibtaktsignals und zum Empfangen des Lesetaktsignals über den Taktanschluss.
  11. Speichersteuereinheit nach Anspruch 10, wobei der serielle bidirektionale Treiber zum Ausgeben des Schreibtaktsignals und zum gleichzeitigen Empfangen des Lesetaktsignals über den Taktanschluss gestaltet ist.
  12. Speichersteuereinheit nach Anspruch 11, wobei der serielle bidirektionale Treiber einen Transmitter zum Ausgeben des Schreibtaktsignals und einen Empfänger zum Empfangen des Lesetaktsignals umfasst.
  13. Speichersteuereinheit nach Anspruch 12, wobei der Empfänger das ausgegebene Schreibtaktsignal von dem empfangenen Lesetaktsignal subtrahiert, um ein resultierendes Lesetaktsignal zum Auslesen von Daten, die von der Speichervorrichtung ausgegeben werden, zu erhalten.
  14. Speichersteuereinheit nach Anspruch 13, die weiterhin einen Schreibtaktgenerator zum Generieren eines Schreibtaktsignals umfasst, wobei der Schreibtaktgenerator so geschaltet ist, dass das Schreibtaktsignal an den Transmitter des seriellen bidirektionalen Treibers angelegt wird.
  15. Speichersteuereinheit nach Anspruch 10, wobei die Speichersteuereinheit zum Betreiben einer DDR-(Double-Data-Rate)-Speichervorrichtung vorgesehen ist.
  16. Speichersteuereinheit nach Anspruch 10, wobei die Speichersteuereinheit zum Steuern des Betriebs von einer oder mehreren Speichervorrichtungen vorgesehen ist und wobei die Speichersteuereinheit einen oder mehrere entsprechende Taktanschlüsse und einen oder mehrere entsprechende serielle bidirektionale Treiber, der jeweils der einen oder den mehreren Speichervorrichtungen zugeordnet sind, umfasst.
  17. Speichersystem, umfassend: – mindestens eine Speichervorrichtung zum Einlesen von Daten gemäß einem Schreibtaktsignal und zum Schreiben von Daten gemäß einem Lesetaktsignal; – eine Speichersteuereinheit zum Steuern eines Betriebs der mindestens einen Speichervorrichtung; – eine gemeinsame Taktsignalleitung, die angeordnet ist, um einen ersten Taktanschluss der Speichersteuereinheit mit einem zweiten Taktanschluss der Speichervorrichtung zu verbinden, und um das Lesetaktsignal und das Schreibtaktsignal zu übertragen; – einen in der Speichersteuereinheit vorgesehenen ersten seriellen bidirektionalen Treiber zum Ausgeben des Schreibtaktsignals an die gemeinsame Taktsignalleitung und zum Empfangen des Lesetaktsignals über die gemeinsame Taktsignalleitung von der Speichervorrichtung; und – einen in der mindestens einen Speichervorrichtung vorgesehenen zweiten seriellen bidirektionalen Treiber zum Ausgeben des Lesetaktsignals an die gemeinsame Taktsignalleitung und zum Empfangen des Schreibtaktsignals über die gemeinsame Taktsignalleitung von der Speichersteuereinheit.
  18. Speichersystem nach Anspruch 17, wobei der erste serielle bidirektionale Treiber zum Ausgeben des Schreibtaktsignals an die gemeinsame Taktsignalleitung und zum gleichzeitigen Empfangen des Lesetaktsignals über die gemeinsame Taktsignalleitung von der Speichervorrichtung vorgesehen ist, und wobei der zweite serielle bidirektionale Treiber zum Ausgeben des Lesetaktsignals an die gemeinsame Taktsignalleitung und zum gleichzeitigen Empfangen des Schreibtaktsignals über die gemeinsame Taktsignalleitung von der Speichersteuereinheit vorgesehen ist.
  19. Speichersystem nach Anspruch 17, wobei die Speichervorrichtung eine DDR-(Double-Data-Rate)-Speichervorrichtung ist.
  20. Speichersystem nach Anspruch 17, wobei die mindestens eine Speichervorrichtung eine Mehrzahl von Speichervorrichtungen umfasst, wobei die Speichersteuereinheit jeweils einen ersten Taktanschluss und jeweils einen ersten seriellen bidirektionalen Treiber, der jeweils jeder Speichervorrichtung zugeordnet ist, umfasst, wobei jede Speichervorrichtung jeweils einen zweiten Taktanschluss und jeweils einen zweiten seriellen bidirektionalen Treiber umfasst, und wobei jeweils eine gemeinsame Takt signalleitung vorgesehen ist, um den jeweils ersten Taktanschluss mit dem jeweils zweiten Taktanschluss zu verbinden.
DE102005042427A 2004-09-30 2005-09-07 Speichervorrichtung, Speichersteuereinheit und Speichersystem mit bidirektionalen Taktsignalleitungen Withdrawn DE102005042427A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/954,869 US7180821B2 (en) 2004-09-30 2004-09-30 Memory device, memory controller and memory system having bidirectional clock lines
US10/954,869 2004-09-30

Publications (1)

Publication Number Publication Date
DE102005042427A1 true DE102005042427A1 (de) 2006-04-13

Family

ID=36089011

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102005042427A Withdrawn DE102005042427A1 (de) 2004-09-30 2005-09-07 Speichervorrichtung, Speichersteuereinheit und Speichersystem mit bidirektionalen Taktsignalleitungen

Country Status (3)

Country Link
US (1) US7180821B2 (de)
CN (1) CN1779854A (de)
DE (1) DE102005042427A1 (de)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
ES2354195T3 (es) * 2002-02-14 2011-03-10 Telefonaktiebolaget Lm Ericsson (Publ) Reloj sin interruptores.
US7173877B2 (en) * 2004-09-30 2007-02-06 Infineon Technologies Ag Memory system with two clock lines and a memory device
US7965530B2 (en) * 2005-05-21 2011-06-21 Samsung Electronics Co., Ltd. Memory modules and memory systems having the same
KR101048380B1 (ko) * 2005-05-21 2011-07-12 삼성전자주식회사 메모리 모듈 장치
US7555670B2 (en) * 2005-10-26 2009-06-30 Intel Corporation Clocking architecture using a bidirectional clock port
US20070260778A1 (en) * 2006-04-04 2007-11-08 Ming-Shiang Lai Memory controller with bi-directional buffer for achieving high speed capability and related method thereof
GB2444745B (en) * 2006-12-13 2011-08-24 Advanced Risc Mach Ltd Data transfer between a master and slave
US8122202B2 (en) * 2007-02-16 2012-02-21 Peter Gillingham Reduced pin count interface
US8321719B2 (en) * 2009-09-25 2012-11-27 Intel Corporation Efficient clocking scheme for a bidirectional data link
US8713235B2 (en) * 2011-05-02 2014-04-29 Fairchild Semiconductor Corporation Low latency interrupt collector
US10621119B2 (en) * 2016-03-03 2020-04-14 Samsung Electronics Co., Ltd. Asynchronous communication protocol compatible with synchronous DDR protocol

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6898726B1 (en) * 2000-11-15 2005-05-24 Micron Technology, Inc. Memory system that sets a predetermined phase relationship between read and write clock signals at a bus midpoint for a plurality of spaced device locations
US6877079B2 (en) * 2001-03-06 2005-04-05 Samsung Electronics Co., Ltd. Memory system having point-to-point bus configuration
JP2003050738A (ja) * 2001-08-03 2003-02-21 Elpida Memory Inc キャリブレーション方法及びメモリシステム
US6795360B2 (en) * 2001-08-23 2004-09-21 Integrated Device Technology, Inc. Fifo memory devices that support all four combinations of DDR or SDR write modes with DDR or SDR read modes
US6941484B2 (en) * 2002-03-01 2005-09-06 Intel Corporation Synthesis of a synchronization clock

Also Published As

Publication number Publication date
CN1779854A (zh) 2006-05-31
US20060067156A1 (en) 2006-03-30
US7180821B2 (en) 2007-02-20

Similar Documents

Publication Publication Date Title
DE102005042427A1 (de) Speichervorrichtung, Speichersteuereinheit und Speichersystem mit bidirektionalen Taktsignalleitungen
DE102012204991B4 (de) Speichereinrichtungen, Systeme und Verfahren unter Verwendung einer Befehls/Adressenkalibrierung
DE102005055185B4 (de) Halbleiterspeichermodul
DE10334779B4 (de) Halbleiterspeichermodul
DE60205877T2 (de) Verfahren zur synchronisation der auslesezeit eines hochgeschwindigkeitsspeichers
DE112006001208B4 (de) Identische Chips mit verschiedenen Operationen in einem System
DE102005015723B4 (de) Speicherkarte, IC-Kartensystem und Steuerverfahren
DE10241451A1 (de) Speichervorrichtung
DE10210904A1 (de) Speichermodul, zugehöriges Speichersystem und Taktsignalerzeugungsverfahren
DE10238577A1 (de) Speichervorrichtung und Speichersystem
DE102007050864B4 (de) Verfahren und Vorrichtung zum Kommunizieren von Befehls- und Adresssignalen
DE10330812A1 (de) Halbleiterspeichermodul
DE10235448A1 (de) Eichverfahren und Speichersystem
DE102006035612A1 (de) Speicherpuffer für ein FB-Dimm
DE10206060A1 (de) Speichersystem mit Stichleitungskonfiguration und zugehöriges Datenübertragungsverfahren
DE102008030514A1 (de) Verfahren und Vorrichtung zur Anbindung von Speichervorrichtungen
DE112006003503T5 (de) Mehrfachanschluss-Speicher mit Banksätzen zugeordneten Anschlüssen
DE602004009728T2 (de) Verfahren zur Erhöhung der Übertragungsgeschwindigkeit einer Multimediakarte mit einem differentiellen Signal
DE102005001847B4 (de) Speicherbauelement mit Abschlusseinheit und zugehöriges Speichersystem
DE102008051657B4 (de) Speicherbaustein und Speichersystem mit einem Speicherbaustein und einem Speicherkontrollbaustein
DE102005042269B4 (de) Speichersystem mit zwei Taktsignalleitungen und einer Speichervorrichtung
DE10305837B4 (de) Speichermodul mit einer Mehrzahl von integrierten Speicherbauelementen
DE102005009806A1 (de) Pufferbaustein für ein Speichermodul, Speichermodul und Speichersystem
DE10022479A1 (de) Anordnung zur Übertragung von Signalen zwischen einer Datenverarbeitungseinrichtung und einer Funktionseinheit
DE10217359A1 (de) Halbleiterspeichervorrichtung, die sowohl für eine CAS-Latenzzeit von eins als auch für eine CAS-Latenzzeit von mehr als eins betreibbar ist

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8127 New person/name/address of the applicant

Owner name: QIMONDA AG, 81739 MUENCHEN, DE

8139 Disposal/non-payment of the annual fee