CN1779854A - 具有双向时钟线的存储装置、存储控制器和存储系统 - Google Patents

具有双向时钟线的存储装置、存储控制器和存储系统 Download PDF

Info

Publication number
CN1779854A
CN1779854A CNA2005101070021A CN200510107002A CN1779854A CN 1779854 A CN1779854 A CN 1779854A CN A2005101070021 A CNA2005101070021 A CN A2005101070021A CN 200510107002 A CN200510107002 A CN 200510107002A CN 1779854 A CN1779854 A CN 1779854A
Authority
CN
China
Prior art keywords
clock signal
memory storage
memory
clock
write
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2005101070021A
Other languages
English (en)
Inventor
H·鲁克鲍尔
C·西歇特
D·萨维纳克
P·格雷戈里乌斯
P·瓦尔纳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of CN1779854A publication Critical patent/CN1779854A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4076—Timing circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/02—Disposition of storage elements, e.g. in the form of a matrix array
    • G11C5/04—Supports for storage elements, e.g. memory modules; Mounting or fixing of storage elements on such supports
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • G11C7/225—Clock input buffers

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)

Abstract

本发明的一个实施例提供了一种存储装置，该存储装置适合于接收根据写时钟信号的数据和输出根据读时钟信号的数据，包括时钟端口和串行双向驱动器，配置该时钟端口以输出读时钟信号并接收写时钟信号，配置该串行双向驱动器以经由时钟端口输出读时钟信号并且同时经由时钟端口接收写时钟信号。

Description

具有双向时钟线的存储装置、存储控制器和存储系统
技术领域
本发明涉及一种存储装置、能够控制存储装置操作的存储控制器和存储系统。
背景技术
用于将数据写入到存储器阵列中和用于从存储器阵列读出数据的常规动态随机存取存储器(DRAM)系统通常使用不同的时钟信号，即读时钟信号和写时钟信号。读时钟信号由存储装置产生，以便与在输出数据端口输出的数据同步。写时钟信号产生在存储控制器内并用于与将要写入存储装置中的数据同步，以便将要写入的数据可以锁存在存储装置中。
在未来的高速存储接口中，例如考虑到未来的DDR-4(双数据速率)一代，例如由于差分信号传输等而引起用于存储装置的每个通道的引脚数显著增加。在这种存储系统中，在至少三条线上提供时钟信号，例如用于传输命令和地址信号的命令和地址时钟、与将要写到存储装置的数据同步的写时钟信号、和与将要从存储装置读出的数据同步的读时钟信号。高引脚数导致存储控制器以及存储装置的功耗增加，并造成存储系统的设计更复杂，尤其是该系统母板上的信号线的布线。
因此本发明的一个方面在于减小存储系统内的互连线，且尤其是减小存储系统中所用存储装置的引脚数。
发明内容
根据本发明的第一方面，提供了一种存储装置，其适合于根据写时钟信号接收数据和根据读时钟信号输出数据。该存储装置包括输出读时钟信号和接收写时钟信号的单个时钟端口。该串行双向驱动器连接到时钟端口，并适合于经由时钟端口输出读时钟信号线并且同时经由时钟端口接收写时钟信号。
在这种存储装置中，由于与多个数据端口相关的读时钟信号和写时钟信号使用同一个时钟端口，因此可以减小引脚数。由此对不同的时钟信号提供多个时钟端口变得没有必要。尤其是当将多个存储装置集成在一个存储模块中时，可以大大地减小到多个存储装置的时钟线的数量。此外，串行双向驱动器提供了可以同时接收和发射信号的优点。
在本发明的一个实施例中，存储装置是双数据速率的存储装置。
该串行双向驱动器可包括输出读时钟信号的发射机和接收写时钟信号的接收机，其中接收机从所接收的信号中减去输出的读时钟信号以获得写时钟信号。
根据本发明的另一方面，提供一种存储控制器用来控制存储装置的操作。存储控制器包括输出写时钟信号并接收读时钟信号的时钟端口，其中时钟端口与单一存储装置相关联，和同时经由时钟端口输出写时钟信号并接收读信号的串行双向驱动器。
通过在存储控制器中提供串行双向驱动器，由于存储控制器通常操作多个存储装置，所以可以显著减小存储控制器的引脚数，其中每个存储装置必须提供有单独的时钟信号。通过减小操作存储装置所需的时钟端口的数目，可以显著减小存储控制器的引脚数。
在一个实施例中，存储控制器适合于操作双数据速率的存储装置。
存储控制器的串行双向驱动器可包括输出写时钟信号的发射机和接收读时钟信号的接收机，其中接收机从所接收的信号中减去输出的写时钟信号以获得读时钟信号。
根据本发明的另一方面，提供了一种存储系统，其包括至少一个存储装置，适合于根据写时钟信号读入数据和根据读时钟信号写出数据；控制该存储装置操作的存储控制器；公共时钟线，其从存储控制器的时钟端口延伸到存储装置的时钟端口，以承载读时钟信号和写时钟信号；在存储控制器中的第一串行双向驱动器，其适合于将该写时钟信号输出给公共时钟线，并且同时经由公共时钟线接收来自存储装置的读时钟信号；以及在该存储装置中的第二串行双向驱动器，其用于将读时钟信号输出给公共时钟线，并且同时经由公共时钟线接收来自存储控制器的写时钟信号。
根据本发明一个实施例的存储系统提供了在存储控制器和存储装置之间的单一时钟线，其上承载两个独立的时钟信号。
附图说明
结合附图以及下面的描述，本发明的这些和其它方面和特征将变得清楚，其中：
图1是根据本发明一个实施例的存储系统的方块图；和
图2是根据本发明一个实施例的存储装置；和
图3是根据本发明一个实施例的存储控制器。
具体实施方式
图1示出了例如用于计算机系统的存储系统，其中存储装置1设置在存储模块2上，存储模块2包括模块接口3，以便将存储模块2例如附着到计算机系统的母板(未示出)。计算机系统进一步包括存储控制器4，以经由命令和地址线5将命令和地址信号提供给存储模块2。可以经由数据总线6从存储模块2上的存储装置1中读出数据和/或将数据写入到存储模块2上的存储装置1中。用各自的时钟线9使存储控制器4和存储模块2上的存储装置1互连，其中经由单独的单时钟线9将每个存储装置1连接到其上承载读时钟信号和写时钟信号的存储控制器4上。读时钟信号和写时钟信号与数据总线6的多个数据线相关。因此，可以将一个以上的读时钟信号和一个以上的写时钟信号提供给单个存储模块2，以读出和写入数据。在下面描述了集成存储模块的例子，包括其上数据可以从存储模块2的存储装置1中读出或写入的多个数据线。
在存储控制器4内产生写时钟信号，且将要写入存储装置1中的数据与写时钟信号同步。在存储装置1中产生读时钟信号，其中将要从存储装置中读出的数据与读时钟信号同步。分别经由存储装置1和存储控制器4内各自的串行双向驱动器7、8将写时钟信号和读时钟信号同时供给时钟线9，如以下详细所述的。
在图2中，描绘了存储装置1。存储装置1包括经由各自的时钟线9连接到存储控制器4的时钟端口10。时钟端口10内部地连接到包括发射机11和接收机12的双向驱动器7上。发射机11连接到产生和提供读时钟信号给发射机11的读时钟发生器13，以便发射机11可以经由时钟端口10将读时钟信号驱动到时钟线9。接收机12同样耦合到时钟端口10。接收机12的输出耦合到数据端口14的数据输入上用于接收数据信号。将提供给时钟端口并由接收机12接收的写时钟信号供给数据端口14，以同时锁存在数据端口14所接收的数据。数据端口14还连接到读时钟发生器13，以驱动与读时钟信号同步的输出数据。
将双向驱动器7设计或配置为经由时钟端口10同时输出读时钟信号，并经由同一个时钟端口10接收写时钟信号。接收机12从时钟端口处所接收的信号中减去输出的读时钟信号，以便获得写时钟信号作为结果(即，合成的写时钟信号，其可用于将数据写到存储装置的存储器阵列)。
在图3中，描绘了根据本发明一个实施例的存储控制器4的方块图。存储控制器4包括多个双向驱动器8，每个都包括发射机15和接收机16。每个双向驱动器8的每个发射机15都连接到单个或多个写时钟发生器17上，其提供写时钟信号并施加到存储控制器4的各个时钟端口19上，以将写时钟信号供给所连接的存储模块的每个存储装置1。每个双向驱动器8的接收机16配置用于通过从所接收的信号中减去输出的写时钟信号，来接收连接到各个时钟端口的时钟线上的读时钟信号，以获得读时钟信号(即，合成的写时钟信号，其可用于使从存储装置输出的数据的读取同步)。
通过经由单一时钟线将读时钟信号和写时钟信号传输给每个存储装置1，可以节省至少一条时钟线，由此降低存储控制器4和存储模块2上的存储装置1的总引脚数。
对于设计用于双数据速率存储系统的存储装置和各自的存储控制器，存储装置和存储控制器的引脚数分别是用于保持高数据传输速率的一个基本因素。因此，本发明的实施例提供了分别使存储装置和存储控制器的输出数目减小，由此降低了各自组件的功耗。
虽然前述涉及本发明的实施例，但在不脱离本发明基本范围的条件下，可设计本发明的其它和另外的实施例，且其范围由下面的权利要求确定。

Claims (20)

1.一种存储装置，配置用于根据写时钟信号接收数据并根据读时钟信号输出数据，包括：
时钟端口；和
串行双向驱动器，配置用于经由时钟端口输出读时钟信号并经由时钟端口接收写时钟信号。
2.如权利要求1的存储装置，其中该串行双向驱动器配置为经由时钟端口输出读时钟信号，并且同时经由时钟端口接收写时钟信号。
3.如权利要求1的存储装置，其中该存储装置是双数据速率(DDR)存储装置。
4.如权利要求1的存储装置，其中该串行双向驱动器包括配置用于输出读时钟信号的发射机和配置用于接收写时钟信号的接收机。
5.如权利要求4的存储装置，其中该接收机从所接收的写时钟信号中减去输出的读时钟信号，以获得在将数据写到存储装置的存储器阵列中使用的合成写时钟信号。
6.如权利要求5的存储装置，其中该串行双向驱动器配置为经由时钟端口输出读时钟信号并同时经由时钟端口接收写时钟信号。
7.如权利要求5的存储装置，进一步包括：
具有数据输入的数据端口，该数据输入耦合到该串行双向驱动器的接收机的输出。
8.如权利要求7的存储装置，进一步包括：
用于产生读时钟信号的读时钟发生器，连接该读时钟发生器以将读时钟信号提供给该串行双向驱动器的发射机。
9.如权利要求8的存储装置，其中该数据端口连接到读时钟发生器，以驱动与读时钟信号同步的输出数据。
10.一种用于控制存储装置操作的存储控制器，包括：
时钟端口，配置用于输出写时钟信号并接收读时钟信号，其中读时钟端口与存储装置相关联；以及
串行双向驱动器，配置用于经由时钟端口输出写时钟信号并接收读时钟信号。
11.如权利要求10的存储控制器，其中该串行双向驱动器配置用于同时经由时钟端口输出写时钟信号和接收读时钟信号。
12.如权利要求11的存储控制器，其中该串行双向驱动器包括配置用于输出写时钟信号的发射机和配置用于接收读时钟信号的接收机。
13.如权利要求12的存储控制器，其中该接收机从所接收的读时钟信号中减去输出的写时钟信号，以获得用于读取从存储装置输出的数据的合成读时钟信号。
14.如权利要求13的存储控制器，进一步包括：
用于产生写时钟信号的写时钟发生器，连接该写时钟发生器以将写时钟信号提供给该串行双向驱动器的发射机。
15.如权利要求10的存储控制器，其中配置该存储控制器以操作双数据速率(DDR)存储装置。
16.如权利要求10的存储控制器，其中配置该存储控制器以控制一个或多个存储装置的操作，且其中该存储控制器包括对应于该一个或多个存储装置的一个或多个各自的时钟端口和一个或多个各自的串行双向驱动器。
17.一种存储系统，包括：
至少一个存储装置，配置用于根据写时钟信号读入数据和根据读时钟信号写出数据；
存储控制器，配置用于控制该至少一个存储装置的操作；
公共时钟线，设置用于将存储控制器的第一时钟端口连接到存储装置的第二时钟端口，并承载读时钟信号和写时钟信号；
第一串行双向驱动器，设置在存储控制器中，配置用于将写时钟信号输出给公共时钟线，并经由公共时钟线从存储装置中接收读时钟信号；以及
第二串行双向驱动器，设置在该至少一个存储装置中，配置用于将读时钟信号输出给公共时钟线，并经由公共时钟线接收来自存储控制器的写时钟信号。
18.如权利要求17的存储系统，其中第一串行双向驱动器配置用于将写时钟信号输出给公共时钟线并且同时经由公共时钟线接收来自存储装置的读时钟信号，以及其中第二串行双向驱动器配置用于将读时钟信号输出给公共时钟线并且同时经由公共时钟线接收来自存储控制器的写时钟信号。
19.如权利要求17的存储系统，其中该存储装置是双数据速率(DDR)存储装置。
20.如权利要求17的存储系统，其中该至少一个存储装置包括多个存储装置，其中该存储控制器包括分别对应于每个存储装置的各自的第一时钟端口和各自的第一串行双向驱动器，其中每个存储装置包括各自的第二时钟端口和各自的第二串行双向驱动器，且其中设置各自的公共时钟线用于将各自的第一时钟端口连接到各自的第二时钟端口。
CNA2005101070021A 2004-09-30 2005-09-30 具有双向时钟线的存储装置、存储控制器和存储系统 Pending CN1779854A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/954869 2004-09-30
US10/954,869 US7180821B2 (en) 2004-09-30 2004-09-30 Memory device, memory controller and memory system having bidirectional clock lines

Publications (1)

Publication Number Publication Date
CN1779854A true CN1779854A (zh) 2006-05-31

Family

ID=36089011

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2005101070021A Pending CN1779854A (zh) 2004-09-30 2005-09-30 具有双向时钟线的存储装置、存储控制器和存储系统

Country Status (3)

Country Link
US (1) US7180821B2 (zh)
CN (1) CN1779854A (zh)
DE (1) DE102005042427A1 (zh)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
ATE488796T1 (de) * 2002-02-14 2010-12-15 Ericsson Telefon Ab L M Nahtloser takt
US7173877B2 (en) * 2004-09-30 2007-02-06 Infineon Technologies Ag Memory system with two clock lines and a memory device
KR101048380B1 (ko) * 2005-05-21 2011-07-12 삼성전자주식회사 메모리 모듈 장치
US7965530B2 (en) * 2005-05-21 2011-06-21 Samsung Electronics Co., Ltd. Memory modules and memory systems having the same
US7555670B2 (en) * 2005-10-26 2009-06-30 Intel Corporation Clocking architecture using a bidirectional clock port
US20070260778A1 (en) * 2006-04-04 2007-11-08 Ming-Shiang Lai Memory controller with bi-directional buffer for achieving high speed capability and related method thereof
GB2444745B (en) * 2006-12-13 2011-08-24 Advanced Risc Mach Ltd Data transfer between a master and slave
US8122202B2 (en) 2007-02-16 2012-02-21 Peter Gillingham Reduced pin count interface
US8321719B2 (en) * 2009-09-25 2012-11-27 Intel Corporation Efficient clocking scheme for a bidirectional data link
US8713235B2 (en) * 2011-05-02 2014-04-29 Fairchild Semiconductor Corporation Low latency interrupt collector
US10621119B2 (en) * 2016-03-03 2020-04-14 Samsung Electronics Co., Ltd. Asynchronous communication protocol compatible with synchronous DDR protocol

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6898726B1 (en) * 2000-11-15 2005-05-24 Micron Technology, Inc. Memory system that sets a predetermined phase relationship between read and write clock signals at a bus midpoint for a plurality of spaced device locations
US6877079B2 (en) * 2001-03-06 2005-04-05 Samsung Electronics Co., Ltd. Memory system having point-to-point bus configuration
JP2003050738A (ja) * 2001-08-03 2003-02-21 Elpida Memory Inc キャリブレーション方法及びメモリシステム
US6795360B2 (en) * 2001-08-23 2004-09-21 Integrated Device Technology, Inc. Fifo memory devices that support all four combinations of DDR or SDR write modes with DDR or SDR read modes
US6941484B2 (en) * 2002-03-01 2005-09-06 Intel Corporation Synthesis of a synchronization clock

Also Published As

Publication number Publication date
DE102005042427A1 (de) 2006-04-13
US7180821B2 (en) 2007-02-20
US20060067156A1 (en) 2006-03-30

Similar Documents

Publication Publication Date Title
CN1779854A (zh) 具有双向时钟线的存储装置、存储控制器和存储系统
US8654556B2 (en) Registered DIMM memory system
CN102576565B (zh) 利用存储模块上的分布式字节缓冲器的系统和方法
US6742098B1 (en) Dual-port buffer-to-memory interface
US9025409B2 (en) Memory buffers and modules supporting dynamic point-to-point connections
KR100531426B1 (ko) 메모리 제어기와 메모리 모듈 사이에 버퍼 데이지-체인커넥션을 구현하기 위한 장치
US6697888B1 (en) Buffering and interleaving data transfer between a chipset and memory modules
CN101060008B (zh) 具有串行输入/输出接口的多端口存储装置及其控制方法
KR20050027118A (ko) 반도체 집적회로 장치 데이터 처리 시스템 및 메모리시스템
US20080133797A1 (en) System, method and storage medium for a multi-mode memory buffer device
US20040221106A1 (en) Upgradable memory system with reconfigurable interconnect
US20070247185A1 (en) Memory system with dynamic termination
CA2740511A1 (en) A composite memory having a bridging device for connecting discrete memory devices to a system
US20080091888A1 (en) Memory system having baseboard located memory buffer unit
KR20000053529A (ko) 다중 메모리 기억 및 드라이버 리시버 기술에 사용되는데이터 버스 구조와 이 구조를 동작시키는 방법
US7869243B2 (en) Memory module
US20160239208A1 (en) Extended capacity memory module with dynamic data buffers
US20070150667A1 (en) Multiported memory with ports mapped to bank sets
US20030074490A1 (en) Configuration for the transmission of signals between a data processing device and a functional unit
CN1755606A (zh) 具有两条时钟线和存储装置的存储系统
CN1804815A (zh) 用于存储模块的存储装置
CN1542839B (zh) 直接在电路板上安装的存储系统以及相关的方法
KR100763352B1 (ko) 전용 데이터 및 컨트롤 버스들을 사용하는 메모리 시스템, 모듈들, 컨트롤러들 및 방법들
CN101060007A (zh) 复合存储器芯片
CN200950340Y (zh) 一种led显示屏控制系统

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication