DE102005055185B4 - Halbleiterspeichermodul - Google Patents

Halbleiterspeichermodul Download PDF

Info

Publication number
DE102005055185B4
DE102005055185B4 DE102005055185A DE102005055185A DE102005055185B4 DE 102005055185 B4 DE102005055185 B4 DE 102005055185B4 DE 102005055185 A DE102005055185 A DE 102005055185A DE 102005055185 A DE102005055185 A DE 102005055185A DE 102005055185 B4 DE102005055185 B4 DE 102005055185B4
Authority
DE
Germany
Prior art keywords
semiconductor memory
clock signal
memory module
circuit
module according
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102005055185A
Other languages
English (en)
Other versions
DE102005055185A1 (de
Inventor
Hermann Ruckerbauer
Abdallah Dr. Bacha
Christian Sichert
Dominique Savignac
Peter Gregorius
Paul Wallner
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Polaris Innovations Ltd
Original Assignee
Qimonda AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=36441871&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=DE102005055185(B4) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by Qimonda AG filed Critical Qimonda AG
Publication of DE102005055185A1 publication Critical patent/DE102005055185A1/de
Application granted granted Critical
Publication of DE102005055185B4 publication Critical patent/DE102005055185B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4096—Input/output [I/O] data management or control circuits, e.g. reading or writing circuits, I/O drivers or bit-line switches 
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/02—Disposition of storage elements, e.g. in the form of a matrix array
    • G11C5/04—Supports for storage elements, e.g. memory modules; Mounting or fixing of storage elements on such supports
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4093—Input/output [I/O] data interface arrangements, e.g. data buffers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/06—Arrangements for interconnecting storage elements electrically, e.g. by wiring
    • G11C5/063—Voltage and signal distribution in integrated semi-conductor memory access lines, e.g. word-line, bit-line, cross-over resistance, propagation delay
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • G11C7/222—Clock generating, synchronizing or distributing circuits within memory device
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
    • G11C2207/22—Control and timing of internal memory operations
    • G11C2207/2254—Calibration

Abstract

Halbleiterspeichermodul, auf dem mehrere Halbleiterspeicherchips (4) und Bussignalleitungen (61, 71) angeordnet sind, die jeweils ein ankommendes Taktsignal (Cl) sowie ankommende Befehls- und Adresssignale (CA) wenigstens den Halbleiterspeicherchips (4) zuführen, bei dem:
– auf dem Halbleiterspeichermodul (10; 100) zusätzlich eine Taktsignalgenerierschaltung (12) und eine Registerschaltung (13) in einem gemeinsamen Chipgehäuse (11) angeordnet und mit den Bussignalleitungen (61, 71) verbunden sind, um das ankommende Taktsignal (Cl) aufzubereiten und die ankommenden Befehls- und Adresssignale (CA) zwischenzuspeichern und das aufbereitete Taktsignal (Cl) und die zwischengespeicherten Befehls- und Adresssignale (CA) im Verhältnis 1:X vervielfacht den Halbleiterspeicherchips zuzuführen, und
– das von der Taktsignalregenerierschaltung aufbereitete Taktsignal innerhalb des Chipgehäuses (11; 111) auch der Registerschaltung anliegt.

Description

  • Die Erfindung betrifft ein Halbleiterspeichermodul, auf dem mehrere Halbleiterspeicherchips und Bussignalleitungen angeordnet sind, die jeweils ein ankommendes Taktsignal sowie ankommende Befehls- und Adresssignale wenigstens den Halbleiterspeicherchips zuführen und eine Halbleiterschaltung, die eine Pufferregisterschaltung und eine Taktsignalregenerierschaltung aufweist.
  • In bisherigen Speichersystemen (DDR-1, DDR-2, DDR-3) war es möglich, den Befehls- und Adresssignale (CA) übertragenden Befehls/Adressbus eines DIMMs z. B. über einen Hybrid-T- oder Fly-By-Bus mit nur einer Ausführung (Kopie) des CA-Busses zu versorgen. Bei sich weiter steigernden Geschwindigkeiten und der hohen Parallelität am CA-Bus (z. B. bis zu 36 Speicherchips pro CA-Bus) ist es nicht mehr möglich, die Befehls- und Adresssignale auf herkömmlichem Weg zu übertragen.
  • Eine mögliche Lösung des oben erwähnten Problems besteht darin, zwei Kopien des CA-Busses zu verwenden. Dies erhöht aber die Pinzahl pro Speicherkanal (z. B. um 25 CA-Signale und die für die notwendige Abschirmung nötigen Pins). Durch die hohe Bitrate auf den Datenleitungen wird für Nachfolgetechnologien des DDR-3-Systems, wie z. B. DDR-4 eine differentielle Signalübertragung in Betracht gezogen. Die differentielle Signalübertragung bedeutet aber bereits eine deutliche Erhöhung der Pinzahl, welche technisch nur sehr schwer (oder mit hohen Kosten verbunden) bewältigt werden können. Dies betrifft die Pinzahl am Stecker des Halbleiterspeichermoduls, die am Speichercontroller und das Routing auf dem Motherboard.
  • Da bei den hohen Bitraten der Nachfolgetechnologien des DDR-Systems nur noch Fly-By-Busse oder Punkt zu Punkt(P2P)-Busse möglich sein werden, muss auch ein zur Synchronisation notwendiges Taktsignal mit den CA-Signalen ebenfalls differentiell übertragen werden.
  • Als eine beispielhafte Anordnung des Standes der Technik bei DDR-2-Systemen zeigt die beiliegende 4 schematisch eine Layoutansicht eines DDR-2-DIMM-Halbleiterspeichermoduls, dem die von einem externen CA-Bus kommenden CA-Signale CA und die zugeordneten Taktsignale Cl auf dem Halbleiterschaltungsmodul über eine Hybrid-T-Busstruktur übertragen werden (die die differentiellen Taktsignale Cl übertragenen Leitungen sind hier gestrichelt und die die differentiellen CA-Signale übertragenden Leitungen strichpunktiert eingezeichnet). Auf diesem DIMM-Halbleiterspeichermodul sind beispielhaft acht Daten D speichernde Halbleiterspeicherchips 4 und zusätzlich ein Fehlerkorrekturchip (D-E-CC) 4a und zusätzliche passive Bauelemente 5 angeordnet. Die Daten zu den einzelnen Speicherchips 4 und zu dem D-E-CC-Chip 4a werden jeweils acht Bit breit übertragen und belegen somit bei diesem Halbleiterspeichermodul 72 Steckerplätze bzw. Anschlusskontakte 8.
  • Die beiliegende 5 zeigt beispielhaft und schematisch ein mögliches Halbleiterspeichermodul für das DDR-4-System, bei dem zwei Kopien des CA-Busses gemäß der zuvor erwähnten theoretischen Lösung verwendet werden. Beispielhaft benötigen so für eine 2N-Zeitsteuerung die differentiell zugeführten CA-Signale CA einschließlich der Taktsignale Cl 25 × 2 (× 2) Steckerplätze bzw. Anschlusskontakte 8. Dazu kommen noch die für die Abschirmung benötigten Leitungen. Bei dem in 5 gezeigten Beispiel werden die Schreib- und Lesedaten jedem Speicherchip 4, 4a des auf der linken Seite des Halbleiterspeichermoduls liegenden Speicherkanals sowie des auf der rechten Seite des Halbleiterspeichermoduls liegenden Speicherkanals jeweils zwei Bit breit differentiell zugeführt, so dass sich ein X2 basiertes DDR-4 DIMM mit 2N Zeitsteuerung der CA-Signale ergibt. Abgesehen von der Erhöhung der Pinzahl, dürfte bei einem derartigen, mehrere Speicherkanäle oder Speicherbänke aufweisenden Halbleiterspeichermodul die breite Führung der in ihrer Anzahl verdoppelten CA- und Cl-Leitungen auf dem Halbleiterspeichermodul den Einbauplatz zum Einbau der passiven Bauelemente 5, wie z. B. von Entkopplungskondensatoren und auch den Platz zur Führung der Datensignalleitungen zu den Halbleiterspeicherchips zu sehr beschränken. Es wird auf Druckschriften US 2002 0129215 A1 , US 2004 0100812 A1 und US 2004 0205433 A1 verwiesen.
  • Nach dem oben Gesagten ist es Aufgabe dieser Erfindung, ein für schnelle Halbleiterspeichersysteme geeignetes Halbleiterspeichermodul so anzugeben, dass die obigen Probleme des Standes der Technik vermieden werden können und eine Platz- und Steckerkontakte sparende Führung der CA- und Cl-Signale zu den auf dem Halbleiterspeichermodul angeordneten Halbleiterspeicherchips und gleichzeitig die notwendigen Geschwindigkeiten bei der Übertragung der CA- und Cl-Signale erreicht werden. Eine weitere Aufgabe der Erfindung besteht darin, eine für ein derartiges Halbleiterspeichermodul angepasste, eine Taktsignalregenerierschaltung und Registerschaltung aufweisende Halbleiterschaltung anzugeben.
  • Diese Aufgaben werden anspruchsgemäß gelöst.
  • Somit ist ein einem ersten erfindungsgemäßen Aspekt entsprechendes Halbleiterspeichermodul dadurch gekennzeichnet, dass auf dem Halbleiterspeichermodul zusätzlich eine Taktsignalgenerierschaltung und eine Registerschaltung in einem gemeinsamen Chipgehäuse angeordnet und mit den Bussignalleitungen verbunden sind, um das ankommende Taktsignal aufzubereiten und die ankommenden Befehls- und Adresssignale zwischenzuspeichern und das aufbereitete Taktsignal und die zwischengespeicherten Befehls- und Adresssignale den Halbleiterspeicherchips im Verhältnis 1:X vervielfacht zuzuführen.
  • Durch den Einsatz einer derart in einem Chipgehäuse vereinten Taktsignalregenerierschaltung und Registerschaltung zur 1:X Vervielfältigung von CA- und synchronisierenden Taktsignalen können die notwendigen Geschwindigkeiten für zukünftige Speichertechnologien erreicht werden und gleichzeitig Einbaufläche und Anschlusskontakte auf dem Halbleiterspeichermodul eingespart werden. Die erfindungsgemäß mit einer Taktsignalregenerierschaltung in einem gemeinsamen Chipgehäuse kombinierte Registerschaltung macht es möglich, mit einer CA-Kopie vom Speichercontroller ein komplettes Halbleiterspeichermodul (DIMM) zu versorgen. Durch die 1:X Vervielfachung der CA-Signale können durch lokales Generieren in der kombinierten Taktsignalregenerier- und Registerschaltung mehrere CA-Kopien mehreren DRAM-Zweigen oder -Kanälen zur Verfügung gestellt werden (da bei den dem DDR-3 System folgenden schnelleren DDR-Speichersystemen durch die hohen Bitraten nur noch eine Fly-By-Bussstruktur oder eine Punkt-zu-Punkt-Busstruktur möglich sein werden, muss auch ein zugehöriges zur Synchronisation notwendiges Taktsignal auf dem Halbleiterspeichermodul aufbereitet und mit den CA-Signalen mitgesendet werden.
  • Durch die erfindungsgemäß vorgeschlagene Kombination der Registerschaltung mit der Taktsignalregenerierschaltung in einem gemeinsamen Chipgehäuse wird außerdem die Betriebstemperatur der Taktsignalregenerierschaltung gesenkt, die für den Fall, dass die Taktsignalregenerierschaltung als ein einzelnes (von der Registerschaltung separates) Chipgehäuse vorgesehen ist, deutlich über der Temperatur der Speicherchips liegt und um so höher wäre, je mehr Lasten der PLL-Chips treiben muss. Somit wird durch die von der Erfindung vorgeschlagene Kombination der Taktsignalregenerierschaltung mit der Registerschaltung die von der Taktsignalregenerierschaltung erzeugte Wärme besser verteilt. Die erfindungsgemäße Kombination der Taktsignalregenerierschaltung mit der Registerschaltung in einem gemeinsamen Chipgehäuse lässt die Betriebstemperatur des gemeinsamen Chipgehäuses auf das Tem peraturniveau der Halbleiterspeicherchips fallen. Somit ist das erfindungsgemäße Halbleiterspeichermodul mit der zusammen mit der Registerschaltung in einem gemeinsamen Chipgehäuse untergebrachten Taktsignalregenerierschaltung besonders vorteilhaft bei hochdicht gepackten Halbleiterspeichermodulen, z. B. bei mit mehreren DDR-DRAM-Chips der dem DDR-3-System nachfolgenden DDR-Systeme bestückten DIMM-Halbleiterspeichermodule anwendbar, da bei derart dicht bestückten Halbleiterspeichermodulen die bei der Führung der CA-Signale eingesparte Modulfläche für die passiven und aktiven Komponenten verwendbar ist.
  • Bevorzugt weist die Taktsignalregenerierschaltung eine PLL-Schaltung auf. Wie schon erwähnt, wird bei den geplanten sehr schnellen Speichersystemen das Taktsignal und das von der Taktsignalregenerierschaltung aufbereitete Taktsignal jeweils über differentielle Taktsignalleitungen geführt.
  • Bei einer Ausführungsform des erfindungsgemäßen Halbleiterspeichermoduls sind die Taktsignalregenerierschaltung und die Registerschaltung als separate Teilchips (Dies) im gemeinsamen Gehäuse angeordnet. Diese Teilchips können im Chipgehäuse z. B. gestapelt sein.
  • Dadurch, dass erfindungsgemäß das von der Taktsignalregenerierschaltung aufbereitete Taktsignal innerhalb des Chipgehäuses der Registerschaltung zugeführt wird, reduziert sich vorteilhafterweise der Platzbedarf für diese differentiellen Taktsignalleitungen auf dem Halbleiterspeichermodul.
  • Gemäß einer zweiten alternativen Ausführungsform sind bei dem erfindungsgemäßen Halbleiterspeichermodul die Taktsignalregenerierschaltung und die Registerschaltung auf einem gemeinsamen Chip (Die) im Gehäuse integriert. Diese zweite Ausführungsform hat den Vorteil einer verringerten Chipfläche der gemeinsamen Taktsignalregenerier- und Registerschaltung.
  • Bevorzugt ist das die Taktsignalregenerierschaltung und die Registerschaltung beinhaltende Chipgehäuse im Wesentlichen in zentraler Position auf dem Halbleiterschaltungsmodul angeordnet.
  • Bevorzugt jedoch nicht einschränkend können bei dem erfindungsgemäßen Halbleiterschaltungsmodul die Busleitungen der Befehls- und Adresssignale einschließlich der Signalleitungen für das mitübertragene Taktsignal eine Fly-By-Busstruktur bilden.
  • Bevorzugt sind die Register- und Taktsignalregenerierschaltung so gestaltet, dass sie jeweils das Taktsignal und die Befehls- und Adresssignale im Verhältnis 1:2 vervielfachen.
  • Das Halbleiterspeichermodul kann in einem Ausführungsbeispiel ein RDIMM-Modul sein und mit DDR-DRAM-Halbleiterspeicherchips bestückt sein.
  • Die obigen und weitere vorteilhafte Merkmale eines erfindungsgemäßen Halbleiterspeichermoduls sowie einer dafür geeigneten, eine Taktsignalregenerierschaltung und eine Registerschaltung beinhaltenden Halbleiterschaltung werden in der nachstehenden Beschreibung bezogen auf die beiliegende Zeichnung näher erläutert. Die Zeichnungsfiguren zeigen im Einzelnen:
  • 1 eine schematische Layoutansicht einer ersten Ausführungsform eines erfindungsgemäßen Halbleiterspeichermoduls;
  • 2 eine schematische Draufsicht der Taktsignalregenerierschaltung und Registerschaltung in einem gemeinsamen Chipgehäuse gemäß einem ersten Ausführungsbeispiel;
  • 3 eine schematische Layoutansicht einer zweiten Ausführungsform eines erfindungsgemäßen Halbleiterspeichermoduls;
  • 4 eine schematische Layoutansicht des eingangs bereits beschriebenen Halbleiterspeichermoduls mit Hybrid-T-Busstruktur für die Taktsignal- und Befehls- und Adresssignalleitungen;
  • 5 eine schematische Layoutansicht des eingangs bereits beschriebenen Halbleiterspeichermoduls mit Fly-By-Busstruktur mit zwei Kopien des Taktsignal- und Befehls- und Adresssignalbusses.
  • Bei der in 1 schematisch dargestellten ersten Ausführungsform der Erfindung ist das Chipgehäuse 11, das die Taktsignalregenerierschaltung 12 zusammen mit der Registerschaltung 13 enthält, auf dem Halbleiterspeichermodul 10, im Beispiel einem RDIMM-Modul, das mit acht Daten D speichernden DDR-DRAM-Chips 4 und einem weiteren DDR-DRAM-Chip 4a zur Fehlerkorrektur (DE_CC) bestückt ist, in etwa zentraler Position auf dem Halbleiterspeichermodul 10 angeordnet. Von außerhalb des Halbleiterspeichermoduls 10 führen 8-Bit breite Datenleitungszüge Schreib- und Lesedaten zu den DDR-DRAM-Chips 4 und 4a, differentielle Taktsignaleingangsleitungen 61 ein Taktsignal Cl und ein Leitungszug 71 mit einer bestimmten Bitbreite die Befehls- und Adresseingangssignale CA jeweils von Anschlusskontakten 8 zu dem gemeinsamen Chipgehäuse 11. Es ist ersichtlich (vgl. 2), dass die Taktsignalregenerierschaltung 12 und die Registerschaltung 13 für die Befehls- und Adresssignale eine 1:2 Vervielfachung der Taktsignale 61 und der CA-Signale 71 ausführen. Ausgehend von der Taktsignalregenerierschaltung 12, die z. B. eine PLL-Schaltung ist, führen differentielle Taktsignalleitungen 62 das aufbereitete Taktsignal zu allen Speicherchips 4, 4a, jeweils auf der linken und rechten Seite des Moduls 10. Außerdem führen im gemeinsamen Chipgehäuse 11 differentielle Taktsignalleitungen 63 das aufbereitete Taktsignal zur Registerschaltung 13 (vgl. 2). Von der Registerschaltung 13 laufen zwischengespeicherte (gepufferte) Befehls- und Adresssignale über differentielle Befehls- und Adresssignalleitungen 72 auf dem Halbleiterspeichermodul zu den Halbleiterspeicherchips 4, 4a jeweils auf der linken und rechten Seite des Halbleiterspeichermoduls 10.
  • Mit der erfindungsgemäß vorgeschlagenen Lösung, die Taktsignalregenerierschaltung zusammen mit der Registerschaltung 13 in einem gemeinsamen Chipgehäuse 11 unterzubringen, wird vorteilhafterweise Platz auf dem Halbleiterspeichermodul 10 gespart, was um so bedeutsamer ist, je mehr Halbleiterspeicherchips 4 auf dem Halbleiterspeichermodul 10 angeordnet sind.
  • Durch die Unterbringung der Taktsignalregenerierschaltung 12 zusammen mit der Registerschaltung 13 in einem gemeinsamen Chipgehäuse 11 wird die Temperatur der Taktsignalregenerierschaltung 12 im Betrieb etwa dasselbe Niveau annehmen wie die Temperatur der Halbleiterspeicherchips 4, 4a.
  • Ein Vergleich mit der Busstruktur mit der auf dem eingangs anhand der 4 bereits besprochenen Halbleiterspeichermodul wird deutlich, dass die erste Ausführungsform des erfindungsgemäßen Halbleiterspeichermoduls 10 ebenfalls eine Hybrid-T-Busstruktur für die Taktsignalleitungen und die CA-Signalleitungen verwirklicht.
  • Bei einem ersten Ausführungsbeispiel können die Taktsignalregenerierschaltung 12 und die Registerschaltung 13 im gemeinsamen Chipgehäuse 11 so wie es 2 zeigt, als getrennte Teilchips (Dies) nebeneinander oder platzsparend als getrennte Teilchips (Dies) übereinander gestapelt angeordnet sein (in 2 nicht gezeigt).
  • In der beiliegenden 3 ist eine zweite Ausführungsform eines erfindungsgemäßen Halbleiterspeichermoduls 100 in Form einer schematischen Layoutansicht dargestellt. Bei dieser zweiten Ausführungsform bilden die auf dem Halbleiterspeichermodul 100 angeordneten Halbleiterspeicherchips 4, 4a ein auf einer × 2 (wie dargestellt) oder einer × 4 (nicht gezeigt) Datenstruktur beruhendes DDR-4-DIMM-Modul. In einem gemeinsamen Chipgehäuse 111, das, wie bereits bei der ersten Ausführungsform gemäß 1 etwa in zentraler Position auf dem Halbleiterspeichermodul 100 angeordnet ist, sind eine Taktsignalregenerierschaltung 12 und eine Adress- und Befehlssignalregisterschaltung 13 jeweils zur 1:2 Vervielfachung eines über differentielle Taktsignaleingangsleitungen 61 zugeführten Taktsignals Cl sowie zur Zwischenspeicherung Pufferung und 1:2 Vervielfachung von über CA-Leitungen 71 auf dem Modul 100 ankommenden Befehls- und Adresssignalen CA enthalten. In der in 3 dargestellten zweiten Ausführungsform des Halbleiterspeichermoduls 100 werden die differentiellen Befehls- und Adresssignale CA über die Eingangs-CA-Leitungen 71 und das differentielle Taktsignal Cl über die differentiellen Taktsignaleingangsleitungen 61 über eine Fly-By- oder Punkt-zu-Punkt-Busstruktur zugeführt, da bei den hohen Bitraten der dem DDR-3-System folgenden DDR-Systeme nur noch ein Fly-By-Bus oder ein Punkt-zu-Punkt-(P2P-)Bus möglich sind. Die Zeitsteuerung der CA-Signale CA durch die Taktsignale Cl erfolgt bei der in 3 dargestellten zweiten Ausführungsform des Halbleiterspeichermoduls 100 gemäß einer 1N-Zeitsteuerregel (1N timing), was jedoch für die vorliegende Erfindung nicht beschränkend sein soll.
  • Die im gemeinsamen Chipgehäuse 111 enthalte Taktsignalaufbereitung und die Befehls- und Adresssignalregisterschaltung führen bei der in 3 gezeigten zweiten Ausführungsform eine 1:2 Vervielfachung jeweils der CA-Signale CA und der Taktsignale Cl aus, in dem die von der Taktsignalaufbereitungsschaltung im gemeinsamen Chipgehäuse 111 aufbereiteten Taktsignale Cl über differentielle Taktsignalleitungen jeweils zu den auf der linken Seite und auf der rechten Seite des Halbleiterspeichermoduls 100 angeordneten Halbleiterspeicherchips 4, 4a geführt werden. Dasselbe gilt für die zwischengespeicherten/gepufferten CA-Signale.
  • Allgemein schlägt die Erfindung vor, auf dem Halbleiterspeichermodul eine Taktsignalregenerierschaltung und eine Registerschaltung in einem gemeinsamen Chipgehäuse anzuordnen und mit den die Befehls- und Adresssignale CA und das Taktsignal Cl zuführenden Bussignalleitungen 61, 71 so zu verbinden, dass das ankommende Taktsignal Cl aufbereitet und die ankommenden Befehls- und Adresssignale CA zwischengespeichert werden, um eine 1:X Vervielfachung dieser Signale auszuführen und das aufbereitete Taktsignal Cl und die zwischengespeicherten Befehls- und Adresssignale CA auf dem Halbleiterspeichermodul angeordneten X Halbleiterspeicherchipgruppen zuzuführen. Obwohl bei den in den 1 und 3 dargestellten beiden Ausführungsformen des erfindungsgemäßen Halbleiterspeichermoduls 10 und 100 beispielhaft nur zwei Halbleiterspeicherchipgruppen vorgesehen sind, ist es dem Fachmann unmittelbar deutlich, dass auch mehr als zwei Halbleiterspeicherchipgruppen oder DRAM-Zweige auf dem Halbleiterspeichermodul angeordnet und durch die von der Taktsignalaufbereitungsschaltung und der Befehls- und Adresssignalregisterschaltung 1:X vervielfachten Taktsignale und Befehls- und Adresssignale angesteuert werden können. Dadurch ist es möglich, mit nur einer CA-Kopie von einem (nicht gezeigten) Speichercontroller ein komplettes DIMM zu versorgen. Durch die 1:X Vervielfachung der CA- und Cl-Signale können durch das lokale Generieren mehrerer CA- und Cl-Kopien mehrere DRAM-Gruppen versorgt werden. Die dem eingangs anhand der 5 beschriebenen Halbleiterspeichermodul, dem zwei Kopien der CA-Bussignale und der Cl-Bussignale zugeführt werden müssen, eigene nachteilige Verdopplung der Pinzahl der Anschlusskontakte 8 ist bei den Ausführungsformen der Erfin dung, wie sie zuvor anhand der 1 bis 3 beschrieben wurden, vermieden. Ferner können die für die zukünftigen Speichertechnologie notwendigen hohen Geschwindigkeiten durch den erfindungsgemäß vorgeschlagenen Einsatz einer kombinierten Taktsignalaufbereitungs- und Registerschaltung 11; 111 zur 1:X Vervielfältigung von CA-Signalen und Taktsignalen erreicht werden.
  • Die Taktsignalaufbereitungsschaltung und die Registerschaltung können im gemeinsamen Chipgehäuse 11 (1) bzw. 111 (3) entweder so wie in 2 dargestellt nebeneinander als getrennte Teilchips oder auch übereinander gestapelt als getrennte Teilchips angeordnet sein. Alternativ schlägt die Erfindung vor, die beiden Funktionalitäten der Taktsignalaufbereitungsschaltung und der Registerschaltung auf einem gemeinsamen Chip (combined die) zu integrieren.
    • 4, 4a
    Halbleiterspeicherchips
    5
    passive Bauelemente
    8
    Anschlusskontakte
    10, 100
    Halbleiterspeichermodul
    11, 111
    gemeinsames Chipgehäuse
    12
    Taktsignalregenerierschaltung
    13
    Registerschaltung
    61, 62, 63
    differentielle Taktsignalleitungen
    71, 72,
    Befehls- und Adresssignalleitungen
    CA
    Befehls- und Adresssignale
    Cl
    Taktsignal
    D
    Datenspeicherchips
    DE_C_C
    Fehlerkorrekturdatenspeicher

Claims (12)

  1. Halbleiterspeichermodul, auf dem mehrere Halbleiterspeicherchips (4) und Bussignalleitungen (61, 71) angeordnet sind, die jeweils ein ankommendes Taktsignal (Cl) sowie ankommende Befehls- und Adresssignale (CA) wenigstens den Halbleiterspeicherchips (4) zuführen, bei dem: – auf dem Halbleiterspeichermodul (10; 100) zusätzlich eine Taktsignalgenerierschaltung (12) und eine Registerschaltung (13) in einem gemeinsamen Chipgehäuse (11) angeordnet und mit den Bussignalleitungen (61, 71) verbunden sind, um das ankommende Taktsignal (Cl) aufzubereiten und die ankommenden Befehls- und Adresssignale (CA) zwischenzuspeichern und das aufbereitete Taktsignal (Cl) und die zwischengespeicherten Befehls- und Adresssignale (CA) im Verhältnis 1:X vervielfacht den Halbleiterspeicherchips zuzuführen, und – das von der Taktsignalregenerierschaltung aufbereitete Taktsignal innerhalb des Chipgehäuses (11; 111) auch der Registerschaltung anliegt.
  2. Halbleiterspeichermodul nach Anspruch 1, dadurch gekennzeichnet, dass die Taktsignalgenerierschaltung (12) eine PLL-Schaltung aufweist.
  3. Halbleiterspeichermodul nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass das Taktsignal (Cl) und das von der Taktsignalgenerierschaltung (12) aufbereitete Taktsignal (62, 63) jeweils über differentielle Taktsignalleitungen geführt ist.
  4. Halbleiterspeichermodul nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, dass die Taktsignalgenerierschaltung (12) und die Registerschaltung (13) als separate Teilchips im gemeinsamen Chipgehäuse (11) angeordnet sind.
  5. Halbleiterspeichermodul nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, dass die Taktsignalregenerierschaltung und die Registerschaltung auf einem gemeinsamen Chip im Gehäuse (111) integriert sind.
  6. Halbleiterspeichermodul nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, dass das Chipgehäuse (11; 111) mit der Taktsignalgenerierschaltung (12) und der Registerschaltung (13) in im Wesentlichen zentraler Position auf dem Halbleiterschaltungsmodul (10; 100) angeordnet ist.
  7. Halbleiterspeichermodul nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, dass die Bussignalleitungen (71) der Befehls- und Adresssignale (CA) eine Hybrid-T-Busstruktur bilden.
  8. Halbleiterspeichermodul nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, dass die Bussignalleitungen der Befehls- und Adresssignale (CA) eine Fly-By-Busstruktur bilden.
  9. Halbleiterspeichermodul nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, dass die Taktsignalgenerierschaltung und die Registerschaltung jeweils das Taktsignal (Cl) und die Befehls- und Adresssignale (CA) gemäß dem Verhältnis 1:2 vervielfachen.
  10. Halbleiterspeichermodul nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, dass es ein RDIMM-Modul ist.
  11. Halbleiterspeichermodul nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, dass die Halbleiterspeicherchips (4) DDR-DRAM-Halbleiterspeicher aufweisen.
  12. Halbleiterspeichermodul nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, dass das Verhältnis 1:X durch 1:2 gegeben ist.
DE102005055185A 2004-12-03 2005-11-18 Halbleiterspeichermodul Active DE102005055185B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/002,148 US7334150B2 (en) 2004-12-03 2004-12-03 Memory module with a clock signal regeneration circuit and a register circuit for temporarily storing the incoming command and address signals
US11/002,148 2004-12-03

Publications (2)

Publication Number Publication Date
DE102005055185A1 DE102005055185A1 (de) 2006-06-08
DE102005055185B4 true DE102005055185B4 (de) 2010-11-18

Family

ID=36441871

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102005055185A Active DE102005055185B4 (de) 2004-12-03 2005-11-18 Halbleiterspeichermodul

Country Status (4)

Country Link
US (1) US7334150B2 (de)
KR (1) KR100814176B1 (de)
CN (1) CN1815731A (de)
DE (1) DE102005055185B4 (de)

Families Citing this family (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7916574B1 (en) 2004-03-05 2011-03-29 Netlist, Inc. Circuit providing load isolation and memory domain translation for memory module
US9542352B2 (en) 2006-02-09 2017-01-10 Google Inc. System and method for reducing command scheduling constraints of memory circuits
US8796830B1 (en) 2006-09-01 2014-08-05 Google Inc. Stackable low-profile lead frame package
US8090897B2 (en) 2006-07-31 2012-01-03 Google Inc. System and method for simulating an aspect of a memory circuit
US9171585B2 (en) 2005-06-24 2015-10-27 Google Inc. Configurable memory circuit system and method
US20080028136A1 (en) 2006-07-31 2008-01-31 Schakel Keith R Method and apparatus for refresh management of memory modules
US8386722B1 (en) 2008-06-23 2013-02-26 Google Inc. Stacked DIMM memory interface
US8359187B2 (en) 2005-06-24 2013-01-22 Google Inc. Simulating a different number of memory circuit devices
US8327104B2 (en) 2006-07-31 2012-12-04 Google Inc. Adjusting the timing of signals associated with a memory system
US8060774B2 (en) 2005-06-24 2011-11-15 Google Inc. Memory systems and memory modules
US9507739B2 (en) 2005-06-24 2016-11-29 Google Inc. Configurable memory circuit system and method
US8438328B2 (en) 2008-02-21 2013-05-07 Google Inc. Emulation of abstracted DIMMs using abstracted DRAMs
US8041881B2 (en) 2006-07-31 2011-10-18 Google Inc. Memory device with emulated characteristics
US20080082763A1 (en) 2006-10-02 2008-04-03 Metaram, Inc. Apparatus and method for power management of memory circuits by a system or component thereof
US8089795B2 (en) 2006-02-09 2012-01-03 Google Inc. Memory module with memory stack and interface with enhanced capabilities
US8111566B1 (en) 2007-11-16 2012-02-07 Google, Inc. Optimal channel design for memory devices for providing a high-speed memory interface
US8077535B2 (en) 2006-07-31 2011-12-13 Google Inc. Memory refresh apparatus and method
US8335894B1 (en) 2008-07-25 2012-12-18 Google Inc. Configurable memory system with interface circuit
US10013371B2 (en) 2005-06-24 2018-07-03 Google Llc Configurable memory circuit system and method
US8055833B2 (en) 2006-10-05 2011-11-08 Google Inc. System and method for increasing capacity, performance, and flexibility of flash storage
US8081474B1 (en) 2007-12-18 2011-12-20 Google Inc. Embossed heat spreader
US8244971B2 (en) 2006-07-31 2012-08-14 Google Inc. Memory circuit system and method
US8397013B1 (en) 2006-10-05 2013-03-12 Google Inc. Hybrid memory module
US8130560B1 (en) 2006-11-13 2012-03-06 Google Inc. Multi-rank partial width memory modules
DE112006002300B4 (de) 2005-09-02 2013-12-19 Google, Inc. Vorrichtung zum Stapeln von DRAMs
US9632929B2 (en) 2006-02-09 2017-04-25 Google Inc. Translating an address associated with a command communicated between a system and memory circuits
US7724589B2 (en) 2006-07-31 2010-05-25 Google Inc. System and method for delaying a signal communicated from a system to at least one of a plurality of memory circuits
US8209479B2 (en) 2007-07-18 2012-06-26 Google Inc. Memory circuit system and method
US8080874B1 (en) 2007-09-14 2011-12-20 Google Inc. Providing additional space between an integrated circuit and a circuit board for positioning a component therebetween
DE102007062932B4 (de) * 2007-12-28 2009-09-10 Qimonda Ag Halbleiterspeichermodul
US8787060B2 (en) 2010-11-03 2014-07-22 Netlist, Inc. Method and apparatus for optimizing driver load in a memory package
US8516185B2 (en) 2009-07-16 2013-08-20 Netlist, Inc. System and method utilizing distributed byte-wise buffers on a memory module
US10236032B2 (en) * 2008-09-18 2019-03-19 Novachips Canada Inc. Mass data storage system with non-volatile memory modules
WO2010144624A1 (en) 2009-06-09 2010-12-16 Google Inc. Programming of dimm termination resistance values
US9128632B2 (en) 2009-07-16 2015-09-08 Netlist, Inc. Memory module with distributed data buffers and method of operation
US9412423B2 (en) 2012-03-15 2016-08-09 Samsung Electronics Co., Ltd. Memory modules including plural memory devices arranged in rows and module resistor units
KR102107147B1 (ko) 2013-02-01 2020-05-26 삼성전자주식회사 패키지 온 패키지 장치
KR20160046391A (ko) * 2014-10-20 2016-04-29 삼성전자주식회사 하이브리드 딤 스트럭쳐 및 하이브리드 딤 스트럭쳐의 구동 방법

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020129215A1 (en) * 2001-03-06 2002-09-12 Samsung Electronics Co., Ltd. Memory system having point-to-point bus configuration
US20040100812A1 (en) * 2002-11-22 2004-05-27 Wu Chung-Hsiao R. Circuit topology for high speed memory access
US20040205433A1 (en) * 2003-04-14 2004-10-14 International Business Machines Corporation High reliability memory module with a fault tolerant address and command bus

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003059297A (ja) * 2001-08-08 2003-02-28 Mitsubishi Electric Corp 半導体記憶装置およびそれを用いた半導体モジュール
JP3838939B2 (ja) * 2002-05-22 2006-10-25 エルピーダメモリ株式会社 メモリシステムとモジュール及びレジスタ
JP4159415B2 (ja) * 2002-08-23 2008-10-01 エルピーダメモリ株式会社 メモリモジュール及びメモリシステム

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020129215A1 (en) * 2001-03-06 2002-09-12 Samsung Electronics Co., Ltd. Memory system having point-to-point bus configuration
US20040100812A1 (en) * 2002-11-22 2004-05-27 Wu Chung-Hsiao R. Circuit topology for high speed memory access
US20040205433A1 (en) * 2003-04-14 2004-10-14 International Business Machines Corporation High reliability memory module with a fault tolerant address and command bus

Also Published As

Publication number Publication date
KR100814176B1 (ko) 2008-03-14
CN1815731A (zh) 2006-08-09
DE102005055185A1 (de) 2006-06-08
US7334150B2 (en) 2008-02-19
KR20060063698A (ko) 2006-06-12
US20060123265A1 (en) 2006-06-08

Similar Documents

Publication Publication Date Title
DE102005055185B4 (de) Halbleiterspeichermodul
DE10240730B4 (de) Leiterplatte, Speichermodul und Herstellungsverfahren
DE10330812B4 (de) Halbleiterspeichermodul
DE10255872B4 (de) Speichermodul und Verfahren zum Betrieb eines Speichermoduls in einem Datenspeichersystem
DE60016220T2 (de) Speichererweiterungsmodul mit einer vielzahl von speicherbanken und einer banksteuerungschaltung
DE19721967C2 (de) Speicherbaustein
DE102011052959B4 (de) Halbleiterspeichervorrichtung
DE10343525B4 (de) Verfahren zum Betreiben von Halbleiterbausteinen, Steuervorrichtung für Halbleiterbausteine und Anordnung zum Betreiben von Speicherbausteinen
DE69725519T2 (de) Verbindung eines Doppelspannungsmoduls
DE102007019117B4 (de) Speichermodul
DE102006051514B4 (de) Speichermodul und Verfahren zum Betreiben eines Speichermoduls
DE102006021363A1 (de) Speichervorrichtung
DE102006036825A1 (de) Halbleiterspeicheranordnung mit seriellem Steuer-/Adressbus
DE3618136C2 (de)
DE102005042427A1 (de) Speichervorrichtung, Speichersteuereinheit und Speichersystem mit bidirektionalen Taktsignalleitungen
DE112017004965T5 (de) Erweiterte plattform mit zusätzlichen speichermodul-slots je cpu-steckplatz
DE102006017947B4 (de) Speicherbaustein, entsprechende Baugruppe sowie entsprechendes Herstellungsverfahren
EP2825968B1 (de) Modulares serversystem, i/o-modul und switching-verfahren
DE10250156A1 (de) Speichermodul und Speicheranordnung mit abzweigfreien Signalleitungen und verteilten kapazitiven Lasten
DE102005051945A1 (de) Speichervorrichtung zum Einsatz in einem Speichermodul
DE102006000715A1 (de) Speichermodul und Speichersystem mit demselben
DE102006022026A1 (de) Speichersystem, Speichermodul, Speichersteuerung und Betriebsverfahren
DE10147201A1 (de) Halbleiterspeichervorrichtung und Verfahren zum Ersetzen einer Redundanzschaltung
DE102005046997B4 (de) Vorrichtung zum Speichern von Speicherwörtern
DE102006059396A1 (de) Speichersystem

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8127 New person/name/address of the applicant

Owner name: QIMONDA AG, 81739 MUENCHEN, DE

8364 No opposition during term of opposition
R020 Patent grant now final

Effective date: 20110218

R081 Change of applicant/patentee

Owner name: POLARIS INNOVATIONS LTD., IE

Free format text: FORMER OWNER: QIMONDA AG, 81739 MUENCHEN, DE

Owner name: INFINEON TECHNOLOGIES AG, DE

Free format text: FORMER OWNER: QIMONDA AG, 81739 MUENCHEN, DE

R081 Change of applicant/patentee

Owner name: POLARIS INNOVATIONS LTD., IE

Free format text: FORMER OWNER: INFINEON TECHNOLOGIES AG, 85579 NEUBIBERG, DE