DE10085345B4 - Schaltungsanordnung mit Direct-Rambus-Speicherelementen - Google Patents

Schaltungsanordnung mit Direct-Rambus-Speicherelementen Download PDF

Info

Publication number
DE10085345B4
DE10085345B4 DE10085345T DE10085345T DE10085345B4 DE 10085345 B4 DE10085345 B4 DE 10085345B4 DE 10085345 T DE10085345 T DE 10085345T DE 10085345 T DE10085345 T DE 10085345T DE 10085345 B4 DE10085345 B4 DE 10085345B4
Authority
DE
Germany
Prior art keywords
integrated circuit
circuit arrangement
arrangement according
connector
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE10085345T
Other languages
English (en)
Other versions
DE10085345T1 (de
Inventor
David W. Phoenix Frame
Christopher J. Chandler Banyai
Karl H. Chandler Mauritz
Albert R. Olympia Nelson
Quing-Lun Lakewood Chen
Hany M. University Place Fahmy
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of DE10085345T1 publication Critical patent/DE10085345T1/de
Application granted granted Critical
Publication of DE10085345B4 publication Critical patent/DE10085345B4/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4063—Device-to-bus coupling
    • G06F13/4068—Electrical coupling
    • G06F13/4086—Bus impedance matching, e.g. termination
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01R—ELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
    • H01R13/00—Details of coupling devices of the kinds covered by groups H01R12/70 or H01R24/00 - H01R33/00
    • H01R13/646—Details of coupling devices of the kinds covered by groups H01R12/70 or H01R24/00 - H01R33/00 specially adapted for high-frequency, e.g. structures providing an impedance match or phase match
    • H01R13/6461—Means for preventing cross-talk
    • H01R13/6464—Means for preventing cross-talk by adding capacitive elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01R—ELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
    • H01R13/00—Details of coupling devices of the kinds covered by groups H01R12/70 or H01R24/00 - H01R33/00
    • H01R13/646—Details of coupling devices of the kinds covered by groups H01R12/70 or H01R24/00 - H01R33/00 specially adapted for high-frequency, e.g. structures providing an impedance match or phase match
    • H01R13/6473—Impedance matching
    • H01R13/6477—Impedance matching by variation of dielectric properties

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Information Transfer Systems (AREA)
  • Small-Scale Networks (AREA)
  • Logic Circuits (AREA)
  • Details Of Connecting Devices For Male And Female Coupling (AREA)

Abstract

Schaltungsanordnung (10), enthaltend:
eine auf einer Schaltungsplatine (11) angeordnete erste integrierte Schaltung (13) mit einer ersten Direct-Rambus-ASIC-Zelle (14);
eine auf einer Speichermodul-Mezzanin-Platine (20) angeordnete zweite integrierte Schaltung (21) mit einer zweiten Direct-Rambus-ASIC-Zelle (22);
eine dual-abgeschlossene Übertragungsleitung (15), die die erste Direct-Rambus-ASIC-Zelle (14) mit der zweiten Direct-Rambus-ASIC-Zelle (22) kommunikativ koppelt, wobei die dual-abgeschlossene Übertragungsleitung (15) einen benachbart zu der ersten integrierten Schaltung (13) angeordneten ersten Abschlusswiderstand (18) und einen benachbart zu der zweiten integrierten Schaltung (21) angeordneten zweiten Abschlusswiderstand (18) aufweist, wobei die Abschlusswiderstände (18) einen Widerstandswert aufweisen, der etwa 7–12% über der Impedanz der Übertragungsleitung (15) liegt; und
wobei die Speichermodul-Mezzanin-Platine (20) neben der zweiten integrierten Schaltung (21) wenigstens einen Verbinder (57) aufweist, wobei der Verbinder (57) mit einer dritten integrierten Schaltung (25) gekoppelt ist, wobei der Verbinder (57) wenigstens eine erste Metallleitung (60) und wenigstens eine zweite Metallleitung (61) aufweist, wobei die zweite Metalleitung...

Description

  • Die Erfindung betrifft eine Schaltungsanordnung mit auf zwei Schaltungsplatinen angeordneten integrierten Schaltungen, die Direct-Rambus-ASIC-Zellen enthalten und über eine dual-abgeschlossene Übertragungsleitung gekoppelt sind.
  • Eine solche Schaltungsanordnung ist beispielsweise aus dem US-Patent 5,663,661 A bekannt. Auf zwei Platinen sind jeweils eine Reihe von Slave-Speicherbauelementen angeordnet, die an einen Bus angekoppelt sind. Jeweils ein Bus-Abschnitt ist auf jeder Platine geführt und an einem Ende mit Abschlusswiderständen abgeschlossen. An dem anderen Ende sind die Bus-Abschnitte der beiden Platinen miteinander und mit einem Master-ASIC gekoppelt.
  • Aus „A 2,6 GB/s Multi-Purpose Chip-to-Chip Interface" von B. Lau, Y.-F. Chan, A. Moncayo et al., in „Solid-State Circuits Conference", 1998, Digest of Technical Papers, 45th ISSCC 1998 IE, ist eine Schnittstelle zur Kopplung von Hochgeschwindigkeits-ASICs bekannt. Die ASICs können auch DRAN enthalten. In dieser Druckschrift zeigt 1 ein Anschlusspad mit einem Abschlusswiderstand, so dass beim Koppeln zweier derartiger Bauelemente eine dualabgeschlossene Übertragungsleitung gebildet wird.
  • Aus dem Artikel von James A. Gasbarro und Mark A. Hornwitz „Techniques for characterizing DRAMS with a 500 MHz Interface", International Test Conference 1994, Paper 22.2, Seiten 516–5 25, ist eine Testanordnung für einen Rambus-DRAM bekannt, bei dem ein Testtreiber und ein Testempfänger über eine duale Übertragungsleitung angeschlossen werden.
  • Eine Methode zum kommunikativen Koppeln integrierter Schaltungen, die auf verschiedenen Karten oder Platinen angeordnet sind, wurde von Rambus, Inc., Mountain View, CA, vorgeschlagen. Das "Direct RAC Data Sheet", datiert 7. August 1998 und verfügbar unter http://www.rambus.com/developer/support_asic.html beschreibt, wie ein Direct-Rambus®-ASIC-Zellen-(Direct RAC)Modul zur Steuerung der Datenübertragung zwischen einem Prozessor- und einem Speichermodul verwendet werden kann. Vgl. auch "Direct Rambus Clock Generation Validation"-Fassung 1.0, Juli 1999, erhältlich unter http://www.rambus.com.
  • Der Prozessor kann einen RAC-Modul aufweisen, der die Kommunikation über einen Rambus-Channel steuert, der eine Mehrzahl von Leitungen enthält. In der Rambus-Spezifikation hat jede Leitung im Rambus-Channel einen Impedanzwert von 28 Ohm. Die Spezifikation ermöglicht auch die Verwendung von Verbindern zum Verbinden eines Speichermoduls mit einer gedruckten Schaltungsplatine, die einen Prozessor enthält. Die derzeit erhältlichen Verbinder, die zum Verbinden von Speichermodulen mit dem Rambus-Channel verwendet werden können, legen den Speichemodul unter einen rechten Winkel zum Kanal. Demgemäß verlaufen die Speichermodulen unter einem rechten Winkel zu der den Prozessor enthaltenden gedruckten Schaltungsplatine.
  • Aus EP 0 635 912 A1 ist ein Steckverbinder bekannt, bei dem die Verbindungen um 90° abgewinkelt sind, so dass zwischen den verbundenen Anschlüssen lange, äußere und kurze, innenliegende Verbindungsleitungen gebildet werden, die unterschiedliche Leitungsimpedanzen aufgrund der Längendifferenzen bilden können. Um diese Unterschiede zu kompensieren, schlägt die Druckschrift vor, Dielektrika neben den längeren Verbindungen anzuordnen, um deren Impedanz zu verringern.
  • Obwohl diese Konfiguration für Desktop-Anwendungen gut geeignet sein kann, sind konventionelle Implementierungen nach der Rambus-Spezifikation für solche Anwendungen nicht geeignet, die kleinformatige Faktoren haben, beispielsweise tragbare Computeranwendungen. Außerdem spezifiziert die der zeitige Rambus-Spezifikation, daß der Rambus-Channel einen Impedanzwert von 28 Ohm haben soll. Diese Spezifikation kann aufgrund von Fan-out-Problemen die Anzahl von Speichermodulen oder Wiederholer-Hubs beschränken, welche mit dem Rambus-Channel gekoppelt werden können.
  • Daher besteht ein fortgesetzter Bedarf an besseren Möglichkeiten, um Prozessoren kommunikativ mit Speichermodulen zu koppeln.
  • Diese Aufgabe wird erfindungsgemäß durch eine Schaltungsanordnung mit den Merkmalen des Anspruchs 1 gelöst.
  • Vorteilhafte oder bevorzugte Weiterbildungen der Erfindung sind in den Unteransprüchen gekennzeichnet.
  • Die Erfindung kann zusammen mit den Aufgaben, Merkmalen und deren Vorteilen am besten unter Bezugnahme auf die nachfolgende detaillierte Beschreibung im Zusammenhang mit der begleitenden Zeichnung verstanden werden, in der:
  • 1 eine Blockschaltbilddarstellung eines Ausführungsbeispiels eines Systems mit einem Kommunikationsbus nach der vorliegenden Erfindung ist;
  • 2 eine Schnittdarstellung eines Speicher-Mezzanins und einer gedruckten Schaltungsplatine nach einem Ausführungsbeispiel der Erfindung ist; und
  • 3 eine Schnittdarstellung eines Verbinders nach einem Ausführungsbeispiel der Erfindung ist.
  • Es ist einzusehen, daß aus Gründen der Einfachheit und Klarheit der Darstellung in den Figuren gezeigte Elemente nicht notwendigerweise maßstabsgerecht gezeichnet sind. Beispielsweise können die Dimensionen einiger der Elemente relativ zu anderen Elementen der Klarheit halber vergrößert sein. Soweit zweckmäßig können Bezugszeichen außerdem in den Figuren wiederholt werden, um entsprechende oder analoge Elemente zu bezeichnen.
  • 1 ist eine Blockschaltbilddarstellung eines Rechensystems 10. Das Rechensystem 10 kann durch verschiedene Einrichtungen gebildet sein, einschließlich, jedoch ohne Beschränkung hierauf, eines tragbaren Rechensystems, eines Desktop-Rechensystems u. dgl. Rechensystem 10 kann eine Rechenplatine 11 enthalten, die in kommunikativer Verbindung mit einem Speicher-Mezzanin 20 steht. Speicher-Mezzanin 20 kann Speichermedien enthalten, die von einem Prozessor zugegriffen werden und beispielsweise als Speicher-Erweiterungsmodul, Speicherplatine u. dgl. ausgebildet sein können, obwohl die Erfindung auf diese Beispiele nicht beschränkt ist. Rechenplatine 11 kann verschiedene integrierte Schaltungen, wie einen Prozessor 12 enthalten, die mit einem Speicher-Steuerhub (MCH) 13 gekoppelt sind. Bei diesem Ausführungsbeispiel kann MCH 13 ein 82840®-Prozessor sein, der bei Intel Corporation, Santa Clara, CA, erhältlich ist.
  • MCH 13 kann die Verantwortlichkeit für ein Senden und Empfangen von Daten zwischen Prozessor 12 und Speicher-Mezzanin 20 übernehmen. Der MCH 13 enthält eine Rambus-ASIC-Zelle (RAC) 14, z. B. eine direkte Rambus-ASIC-Zelle, die als Kommunikationscontroller dient. Speicher-Mezzanin 20 kann außerdem verschiedene integrierte Schaltungen, wie ein Speicher-Wiederholer-Hub (MRH) 21 aufweisen, der mit Speicherbauelement(en) 25 gekoppelt sein kann. Wie gezeigt, kann MRH 21 eine RAC 22 enthalten, die mit RAC 14 derart in Kommunikationsverbindung steht, daß Daten und Befehle zwischen der Rechenplatine 11 und dem Speicher-Mezzanin 20 ausgetauscht werden können. Das Verfahren und Protokolle zum Informationsaustausch stehen in dem obengenannten Rambus "Direct RAC Datenblatt" zur Verfügung.
  • Bei diesem Ausführungsbeispiel enthält Speicher-Mezzanin 20 eine Mehrzahl von Speicherbauelementen 25, die vom Prozessor 12 zum Speichern von Daten verwendet werden können.
  • Ein Bus 15 kann RAC 14 mit einer RAC 22 kommunikativ koppeln. Bei diesem Ausführungsbeispiel enthält Bus 15 eine dual abgeschlossene Übertragungsleitung, die eine oder meh rere Signalleitungen aufweisen kann, die vom MCH 13 und MRH 21 zum Datenaustausch verwendet werden. Wie beispielsweise durch den Rambus-Standard spezifiziert ist, kann Bus 15 mehrere Leitungen enthalten, welche Signale, wie Datensignale, Taktsignale, Paritätssignale, Rücksetzsignale, Handshaking-Signale u. dgl. übertragen. Es ist jedoch einzusehen, daß der Schutzumfang der vorliegenden Erfindung nicht auf die Signalübertragung nur dieser einen Art oder eines anderen Typs beschränkt ist. Typischerweise hat Bus 15 wenigstens zehn Signalleitungen und kann 32 Signalleitungen aufweisen, soweit dies durch die Rambus-Spezifikation vorgeschrieben ist.
  • Bei diesem Ausführungsbeispiel kann Bus 15 wenigstens zwei Widerstände 18 enthalten, von denen jeweils einer der Rechenplatine 11 und dem Speicher-Mezzanin 20 benachbart ist. Widerstände 18 sind nahe der Enden von Bus 15 angeordnet, um die Stärke der Reflexion zu reduzieren, die auftritt, wenn Kommunikations-/Übertragungssignale ein Ende von Bus 15 erreichen. Der Widerstandswert von Widerständen 18 bestimmt sich aus verschiedenen Parametern, wie der Impedanz von Bus 15, der Taktfrequenz, mit der Daten über Bus 15 gesendet werden, der relativen Stärke von Datensignalen und der Sensitivität von RAC's 14 und 22. Widerstände 18 können einen Widerstandswert im Bereich von etwa 25 Ohm bis 65 Ohm haben, wobei der Widerstandswert der Widerstände 18 etwa 7–12% höher oder niedriger als der Impedanzwert des Busses 15 ist. Bei einem Ausführungsbeispiel kann Bus 15 einen Impedanzwert von etwa 50 Ohm und die Widerstände 18 können einen Widerstandswert von etwa 55 Ohm haben. Die Erfindung ist jedoch nicht auf die oben angegebenen Werte beschränkt, da Bus 15 einen Impedanzbereich von etwa 45 Ohm bis 55 Ohm oder sogar 45 Ohm bis 65 Ohm haben kann. Außerdem können Ausführungsbeispiele der Erfindung in Rechensystemen verwendet werden, bei denen die Impedanz vom Bus 15 etwa 28 Ohm ist oder einen Impedanzwert im Bereich von etwa 25 bis 65 Ohm hat.
  • Herkömmliche Rambus-Spezifikationen bedingen, daß die Impedanz der Busleitungen etwa 28 Ohm ist, was nach der obigen Erläuterung der Begrenzung der Datenrate und Fan-out von Speichergeräten dienen kann, die mit dem Bus gekoppelt werden können. Dieses Ausführungsbeispiel kann beispielsweise verwendet werden, um eine Quellen-synchrone Kommunikation zwischen zwei Bauelementen mit Datenraten zur Verfügung zu stellen, welche wesentlich höher als bisher möglich sind. Beispielsweise ist Bus 15 geeignet, ein Taktsignal mit einer Frequenz von mehr als 250 MHz zu liefern, und ist gut geeignet, um ein Taktsignal mit einer Rate im Bereich von etwa 300 MHz bis 400 MHz und sogar etwa 300 MHz bis 800 MHz zu liefern. Bei diesen Taktgeschwindigkeiten und Datenbusbreiten ist es möglich, Datensignale mit einer Rate von beispielsweise über 1 Gbytes/sec. zu übertragen.
  • Bei dem in 1 dargestellten Ausführungsbeispiel sind RAC's 14 und 22 durch Bus 15 direkt zusammengeschaltet. Es ist jedoch einzusehen, daß es bei alternativen Ausführungsbeispielen der Erfindung möglich ist, einen oder mehrere Verbinder zum Koppeln der Rechenplatine 11 und des Speicher-Mezzanin 20 zu verwenden. Wie in 2 gezeigt ist, wird ein Verbinder 51 zum Koppeln der Rechenplatine 11 mit dem Speicher-Mezzanin 20 verwendet. Ferner wird ein Verbinder 56 zum Verbinden eines Speicherbauelements 25 unter einem rechten Winkel zum Speicher-Mezzanin 20 verwendet. Ein Speicherbauelement 25 ist direkt auf das Speicher-Mezzanin 20 montiert. Ein Verbinder 57 wird zum Verbinden eines Speicherbauelements 25 unter einem Winkel relativ zum Speicher-Mezzanin 20 verwendet. Obwohl in der Zeichnung nicht dargestellt, können in anderen Ausführungsbeispielen Speicherbauelemente 25 direkt auf der Rechenplatine 11 montiert sein, und zwar unter Verwendung einer der gleichen oder ähnlichen Methoden zum Anschluß an den Speicher-Mezzanin 20.
  • 3 ist eine Schnittansicht des Verbinders 57, der wünschenswert für Anwendungsfälle sein kann, die gedrängte Formfaktoren haben, z. B. bei tragbaren Computern. Wie mit geschwungenen Klammern 70 und 71 angegeben, verläuft ein Abschnitt (z. B. der mit Klammer 70 bezeichnete Abschnitt) des Verbinders 57 unter einem Winkel 100 zum Körper des Verbinders 57 (z. B. dem mit Klammer 71 bezeichneten Abschnitt). Die Größe des Winkels 100 kann in Abhängigkeit von der für Verbinder 57 und Speicherbauelement 25 gewünschten Gesamthöhe schwanken. Verbinder 57 kann so ausgebildet sein, daß Speicherbauelemente 25 unter Winkel von etwa 25° relativ zur Oberfläche von Speicher-Mezzanin 20 verlaufen. Außerdem kann Winkel 100 im Bereich von etwa 30° bis 40° liegen.
  • Der Verbinder 57 enthält Metalleitungen 60 und 61, die zum kommunikativen Koppeln eines Speicherbauelements 25 verwendet werden. Obwohl nur zwei Metalleitungen in 3 gezeigt sind, sollte die Anzahl von Metalleitungen nicht als Beschränkung für die vorliegende Erfindung angesehen werden, da die Anzahl von Metalleitungen bei Bedarf zunehmen kann, um eine Kommunikationsverbindung mit Speicherbauelement 25 herzustellen. Wie in 3 gezeigt, ist Metalleitung 61 länger als Metalleitung 60 als Folge des Winkels des Verbinders 57. Es wurde festgestellt, daß leicht Änderungen in der Länge jeder der Metallspuren einen beträchtlichen Einfluß auf die Stärke von Reflexionen haben können, welche auftreten, wenn Daten an Speicherbauelement 25 gesendet oder von diesem empfangen werden. Dies wiederum kann die maximale Rate beeinflussen, mit der Daten über einen Verbinder übertragen werden können.
  • Obwohl eine Änderung der Impedanz bei einer Datenübertragung bei 100 MHz oder weniger unbeachtlich sein kann, kann die Änderung der Impedanz ein schwerwiegender Begren zungsfaktor für Datenübertragungsraten von 200–400 MHz sein, und sie wird zu einem noch signifikanteren Problem, wenn die Datenrate an 800 MHz heranrückt. Nach einem Aspekt der vorliegenden Erfindung besteht eine Technik zum Angehen des Fehlerabgleichs der Länge der Metalleitung 60 und 61 darin, den natürlichen parasitären Kapazitätswert der längeren Leitung, z. B. Metalleitung 61, zu erhöhen. Wie durch die Formel Impedanz = (Induktanz/Kapazität) gezeigt, ist die Impedanz einer Metalleitung direkt proportional zur Induktanz der Leitung und umgekehrt proportional zur Kapazität der Leitung.
  • Daher kann eine Erhöhung der Induktanz von Metalleitung 61 aufgrund ihrer zusätzlichen Länge durch einen proportional gleichen Zuwachs des Kapazitätswerts derselben Leitung ausgeglichen werden. Die Kapazität von Metalleitung 61 kann auf verschiedene Weise erhöht werden, einschließlich, jedoch auch ohne Beschränkung hierauf, durch Einstellen der physikalischen Form der Metalleitung 61, durch Einstellen der für die Metalleitung 61 verwendeten Materialien, durch Einstellen der Eigenschaft der die Metalleitung 61 umgebenden Materialien oder durch Hinzufügen eines diskreten Kondensators zur Metalleitung 61. Durch Vergrößern des parasitären Kapazitätswerts von Metalleitung 61 gegenüber dem parasitären Kapazitätswert von Metalleitung 60 kann die Impedanz von Metalleitung 61 derart reduziert werden, daß die Impedanz von Metalleitung 61 im wesentlichen gleich der Impedanz von Metalleitung 60 wird. Die Geschwindigkeit, mit der Daten über Datenleitungen übertragen werden können, hängt teilweise ab von einem Unterschied der Impedanz zwischen Leitungen, die zur Übertragung ähnlicher Daten verwendet werden. Dies wird von zunehmender Bedeutung, wenn die Datenübertragungsrate erhöht wird. Bisher war das Problem fehlangepaßter Impedanz nicht signifikant, da traditionelle Datenübertragungsraten von 66 MHz, 100 MHz oder 133 MHz nicht hoch genug sind, um Rechensysteme unter diesem Problem leiden zu lassen. Mit der Annäherung von Datenübertragungsraten über 800 MHz wird das Problem winkliger Verbinder jedoch zunehmend signifikant, und daher treten die Vorteile der Erfindung deutlicher in Erscheinung.

Claims (10)

  1. Schaltungsanordnung (10), enthaltend: eine auf einer Schaltungsplatine (11) angeordnete erste integrierte Schaltung (13) mit einer ersten Direct-Rambus-ASIC-Zelle (14); eine auf einer Speichermodul-Mezzanin-Platine (20) angeordnete zweite integrierte Schaltung (21) mit einer zweiten Direct-Rambus-ASIC-Zelle (22); eine dual-abgeschlossene Übertragungsleitung (15), die die erste Direct-Rambus-ASIC-Zelle (14) mit der zweiten Direct-Rambus-ASIC-Zelle (22) kommunikativ koppelt, wobei die dual-abgeschlossene Übertragungsleitung (15) einen benachbart zu der ersten integrierten Schaltung (13) angeordneten ersten Abschlusswiderstand (18) und einen benachbart zu der zweiten integrierten Schaltung (21) angeordneten zweiten Abschlusswiderstand (18) aufweist, wobei die Abschlusswiderstände (18) einen Widerstandswert aufweisen, der etwa 7–12% über der Impedanz der Übertragungsleitung (15) liegt; und wobei die Speichermodul-Mezzanin-Platine (20) neben der zweiten integrierten Schaltung (21) wenigstens einen Verbinder (57) aufweist, wobei der Verbinder (57) mit einer dritten integrierten Schaltung (25) gekoppelt ist, wobei der Verbinder (57) wenigstens eine erste Metallleitung (60) und wenigstens eine zweite Metallleitung (61) aufweist, wobei die zweite Metalleitung (61) länger als die erste Metallleitung (60) ist, und wobei die zweite Metallleitung (61) durch Hinzufügen einer zusätzlichen Kapazität eine parasitäre Kapazität aufweist, die größer als die parasitäre Kapazität der ersten Metallleitung ist, so dass die Impedanzen der Metallleitungen einander angenähert werden.
  2. Schaltungsanordnung nach Anspruch 1, wobei der erste Widerstand und der zweite Widerstand einen Widerstandswert im Bereich von etwa 25 Ohm bis 65 Ohm haben.
  3. Schaltungsanordnung nach Anspruch 2, wobei die dualabgeschlossene Übertragungsleitung einen Impedanzwert von etwa 50 Ohm und der erste Widerstand einen Widerstandswert von etwa 55 Ohm hat.
  4. Schaltungsanordnung nach Anspruch 1, wobei die zweite integrierte Schaltung einen zweiten Speicher-Wiederholer-Hub aufweist.
  5. Schaltungsanordnung nach Anspruch 1, wobei die erste integrierte Schaltung und die zweite integrierte Schaltung so ausgebildet sind, daß sie miteinander quellensynchron kommunizieren.
  6. Schaltungsanordnung nach Anspruch 1, wobei die dualabgeschlossene Übertragungsleitung zur Lieferung eines Taktsignals mit einer Rate von über 250 MHz geeignet ist.
  7. Schaltungsanordnung nach Anspruch 6, wobei die dualabgeschlossene Übertragungsleitung zur Lieferung eines Taktsignals bei einer Rate von etwa 300 MHz bis 800 MHz geeignet ist.
  8. Schaltungsanordnung nach Anspruch 1, wobei der Verbinder einen ersten Abschnitt und einen zweiten Abschnitt hat, wobei der zweite Abschnitt unter einem Winkel im Bereich von etwa 30° bis 40° relativ zum ersten Abschnitt verläuft.
  9. Schaltungsanordnung nach Anspruch 8, wobei der zweite Abschnitt unter einem Winkel von etwa 25° relativ zum ersten Abschnitt angeordnet ist.
  10. Schaltungsanordnung nach Anspruch 1, wobei die dritte Schaltung einen Rambus®-In-Line-Speichermodul umfasst, das mit dem Verbinder kommunikativ gekoppelt ist.
DE10085345T 1999-12-22 2000-11-20 Schaltungsanordnung mit Direct-Rambus-Speicherelementen Expired - Fee Related DE10085345B4 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US09/470,542 US7010629B1 (en) 1999-12-22 1999-12-22 Apparatus and method for coupling to a memory module
US09/470,542 1999-12-22
PCT/US2000/031911 WO2001046814A2 (en) 1999-12-22 2000-11-20 Apparatus and method for coupling to a memory module

Publications (2)

Publication Number Publication Date
DE10085345T1 DE10085345T1 (de) 2002-12-12
DE10085345B4 true DE10085345B4 (de) 2008-08-28

Family

ID=23868028

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10085345T Expired - Fee Related DE10085345B4 (de) 1999-12-22 2000-11-20 Schaltungsanordnung mit Direct-Rambus-Speicherelementen

Country Status (7)

Country Link
US (1) US7010629B1 (de)
KR (1) KR100438995B1 (de)
CN (1) CN1318995C (de)
AU (1) AU1924001A (de)
DE (1) DE10085345B4 (de)
TW (1) TWI236593B (de)
WO (1) WO2001046814A2 (de)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7017002B2 (en) * 2000-01-05 2006-03-21 Rambus, Inc. System featuring a master device, a buffer device and a plurality of integrated circuit memory devices
US7315000B2 (en) * 2003-07-27 2008-01-01 Sandisk Il Ltd. Electronic module with dual connectivity
US7296129B2 (en) * 2004-07-30 2007-11-13 International Business Machines Corporation System, method and storage medium for providing a serialized memory interface with a bus repeater
US7309839B1 (en) * 2004-10-15 2007-12-18 Xilinx, Inc. Storage device for integrated circuits and method of employing a storage device
US7562271B2 (en) 2005-09-26 2009-07-14 Rambus Inc. Memory system topologies including a buffer device and an integrated circuit memory device
US7464225B2 (en) * 2005-09-26 2008-12-09 Rambus Inc. Memory module including a plurality of integrated circuit memory devices and a plurality of buffer devices in a matrix topology
US11328764B2 (en) 2005-09-26 2022-05-10 Rambus Inc. Memory system topologies including a memory die stack
KR101273241B1 (ko) * 2011-08-19 2013-06-11 포항공과대학교 산학협력단 저전력 고속의 송수신 장치
US9966925B2 (en) 2016-01-28 2018-05-08 Analog Devices, Inc. Apparatus and method to balance the parasitic capacitances between metal tracks on an integrated circuit chip

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0635912A1 (de) * 1993-07-22 1995-01-25 Molex Incorporated Elektrischer Verbinder mit Mitteln zum Ändern von Schaltungseigenschaften
US5663661A (en) * 1995-04-04 1997-09-02 Rambus, Inc. Modular bus with single or double parallel termination

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4225900A (en) * 1978-10-25 1980-09-30 Raytheon Company Integrated circuit device package interconnect means
US5334962A (en) * 1987-09-18 1994-08-02 Q-Dot Inc. High-speed data supply pathway systems
JP2513017Y2 (ja) * 1990-07-30 1996-10-02 株式会社アドバンテスト 高周波多極コネクタ
EP0558770A1 (de) * 1992-02-29 1993-09-08 International Business Machines Corporation On-Line-Steckbarer elektrischer Schaltkreis
US5467455A (en) * 1993-11-03 1995-11-14 Motorola, Inc. Data processing system and method for performing dynamic bus termination
US5655113A (en) * 1994-07-05 1997-08-05 Monolithic System Technology, Inc. Resynchronization circuit for a memory system and method of operating same
US5980321A (en) * 1997-02-07 1999-11-09 Teradyne, Inc. High speed, high density electrical connector
US6230245B1 (en) * 1997-02-11 2001-05-08 Micron Technology, Inc. Method and apparatus for generating a variable sequence of memory device command signals
US6081430A (en) * 1997-05-06 2000-06-27 La Rue; George Sterling High-speed backplane
EP1018290A4 (de) * 1997-05-23 2000-08-23 Alpine Microsystems Inc System und verfahren zur verpackung von integrierten schaltungen
KR100281266B1 (ko) * 1997-06-20 2001-03-02 김영환 고속 버스 인터페이스 회로
US6067594A (en) * 1997-09-26 2000-05-23 Rambus, Inc. High frequency bus system
US5966293A (en) * 1997-12-15 1999-10-12 Hewlett-Packard Company Minimal length computer backplane
US6003121A (en) * 1998-05-18 1999-12-14 Intel Corporation Single and multiple channel memory detection and sizing
US6067596A (en) * 1998-09-15 2000-05-23 Compaq Computer Corporation Flexible placement of GTL end points using double termination points
US6310392B1 (en) * 1998-12-28 2001-10-30 Staktek Group, L.P. Stacked micro ball grid array packages
US6089923A (en) * 1999-08-20 2000-07-18 Adc Telecommunications, Inc. Jack including crosstalk compensation for printed circuit board
US6139371A (en) * 1999-10-20 2000-10-31 Lucent Technologies Inc. Communication connector assembly with capacitive crosstalk compensation

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0635912A1 (de) * 1993-07-22 1995-01-25 Molex Incorporated Elektrischer Verbinder mit Mitteln zum Ändern von Schaltungseigenschaften
US5663661A (en) * 1995-04-04 1997-09-02 Rambus, Inc. Modular bus with single or double parallel termination

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
"A 2,6 GB/s multi-purpose chip-to-chip interface" von B. Lau, Y-F. Chan, A. Moncayo, u.a. veröffent- licht 5-7 Feb. 1998 in "Solid-State Circuits Con- ference, 1998, "Digest of Technical Papers, 45th ISSCC 1998 IE International"
"A 2,6 GB/s multi-purpose chip-to-chip interface" von B. Lau, Y-F. Chan, A. Moncayo, u.a. veröffentlicht 5-7 Feb. 1998 in "Solid-State Circuits Conference, 1998, "Digest of Technical Papers, 45th ISSCC 1998 IE International" *
"Techniques for characterizing DRAMS with a 500 MHz Interface" von J.A. Gasbarro, M.A. Horowitz von Rambus Inc. erschienen in Internatal Test Conference 1994 IEEE *

Also Published As

Publication number Publication date
CN1318995C (zh) 2007-05-30
WO2001046814A2 (en) 2001-06-28
US7010629B1 (en) 2006-03-07
KR100438995B1 (ko) 2004-07-02
KR20020068060A (ko) 2002-08-24
CN1434944A (zh) 2003-08-06
AU1924001A (en) 2001-07-03
TWI236593B (en) 2005-07-21
DE10085345T1 (de) 2002-12-12
WO2001046814A3 (en) 2002-01-10

Similar Documents

Publication Publication Date Title
DE10240730B4 (de) Leiterplatte, Speichermodul und Herstellungsverfahren
DE19681337B4 (de) Ein modularer Bus mit parallelem Einzel- oder Doppelabschluß
DE19900337B4 (de) Differenzsignalübertragungsschaltung
DE10036934B4 (de) Hauptplatine
DE69914393T2 (de) Pseudo-differentielles Signalisierungsschema von mehreren Agenten
DE69909642T2 (de) Durchgehende busabschlussschaltung
DE4223600A1 (de) Mehrprozessor-Computersystem
DE10297754B4 (de) Speichermodul mit einem Übertragungspfad für Highspeed-Daten und einem Übertragungspfad für Lowspeed-Daten, Speichersystem mit einem solchen Speichermodul und Verfahren zum Übertragen von Daten in einem solchen Speichermodul
DE10241451A1 (de) Speichervorrichtung
DE112006003267T5 (de) Zeitlich multiplexierter dynamischer, schaltkreisintegrierter Abschluss
DE10085345B4 (de) Schaltungsanordnung mit Direct-Rambus-Speicherelementen
DE112007000416T5 (de) Speichersystem mit dynamischem Abschluss
DE112010002059T5 (de) Konfigurierbares Modul und Speicher-Untersystem
DE102010061188A1 (de) Abschlussschaltung für einen aktiven Bus eines Controller Area Networks
DE102004052227A1 (de) Speichersystem und Speichermodul
DE10334531B4 (de) Speichermodul und Speichersystem, geeignet für einen Hochgeschwindigkeitsbetrieb
DE10022479A1 (de) Anordnung zur Übertragung von Signalen zwischen einer Datenverarbeitungseinrichtung und einer Funktionseinheit
DE602004012113T2 (de) Befehls- und adressenbustopologie mit aufgeteiltem t-ketten-speicher
EP2825968A2 (de) Modulares serversystem, i/o-modul und switching-verfahren
DE102006000715B4 (de) Speichersystem
DE102005051945A1 (de) Speichervorrichtung zum Einsatz in einem Speichermodul
EP3564824B1 (de) Schnittstellenanordnung auf einer systemplatine und computersystem
DE102007057321B4 (de) Bewertungseinheit in einer Speichervorrichtung
DE102005047911B4 (de) Fahrzeugkommunikationssystem
DE10107835A1 (de) Vorrichtung mit einem Speicherelement und Speicherelement

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8364 No opposition during term of opposition
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee