DE102007057321B4 - Bewertungseinheit in einer Speichervorrichtung - Google Patents
Bewertungseinheit in einer Speichervorrichtung Download PDFInfo
- Publication number
- DE102007057321B4 DE102007057321B4 DE102007057321A DE102007057321A DE102007057321B4 DE 102007057321 B4 DE102007057321 B4 DE 102007057321B4 DE 102007057321 A DE102007057321 A DE 102007057321A DE 102007057321 A DE102007057321 A DE 102007057321A DE 102007057321 B4 DE102007057321 B4 DE 102007057321B4
- Authority
- DE
- Germany
- Prior art keywords
- connection
- signal
- signal level
- terminal
- storage device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Revoked
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/02—Disposition of storage elements, e.g. in the form of a matrix array
- G11C5/04—Supports for storage elements, e.g. memory modules; Mounting or fixing of storage elements on such supports
Landscapes
- For Increasing The Reliability Of Semiconductor Memories (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
- Semiconductor Integrated Circuits (AREA)
- Dram (AREA)
Abstract
Description
- HINTERGRUND DER ERFINDUNG
- Gebiet der Erfindung
- Die vorliegende Erfindung betrifft eine Speichervorrichtung und ein Computersystem. Die vorliegende Erfindung betrifft weiterhin ein Verfahren zum Betreiben einer Speichervorrichtung.
- Beschreibung des Stands der Technik
- Die Anforderungen, die an hoch integrierte Schaltungen gestellt werden, steigen stetig an. Im Fall von Speichervorrichtungen beziehen sich diese Anforderungen hauptsächlich auf die Geschwindigkeit und die Speicherkapazität. Für Hochgeschwindigkeit-Speichervorrichtungen hat die Computerindustrie den sogenannten DRAM-Speicher (dynamic random access memory – dynamischer Halbleiterspeicher mit wahlfreiem Zugriff) als wirtschaftliches Mittel zur Datenspeicherung mit hohen Geschwindigkeiten und hoher Kapazität etabliert.
- Obwohl die in einem DRAM-Speicher gespeicherte Information regelmäßig aufgefrischt werden muss, haben seine Geschwindigkeit und Informationsdichte zusammen mit relativ niedrigen Kosten dem DRAM-Speicher zu einer zentralen Rolle auf dem Gebiet der Informationstechnologie verholfen. Beinahe jedes moderne Computersystem, z. B. von Minicomputern über Notebooks und Desktop-PCs bis hin zu Hochleistungsservern, nutzt den Vorteil dieser wirtschaftlichen und schnellen Technologie zur Datenspeicherung.
- Während die Speicherkapazität moderner Speichervorrichtungen stetig wächst, können auch die Herstellungskosten einer modernen Speichervorrichtung ein wichtiger Faktor ihres wirtschaftlichen Erfolges sein. Gleichzeitig kann es notwendig sein, Speichervorrichtungen in einer Reihe von Produktvarianten anzubieten, um den wirtschaftlichen Erfolg zu sichern. Um die Herstellungskosten minimal zu halten, ist es ein übliches Verfahren, Optionen und Produktvarianten auf der höchstmöglichen Ebene anzubieten. Bei modernen Speichervorrichtungen beziehen sich die Optionen und Varianten hauptsächlich auf die Speicherkapazität, die Zugriffsgeschwindigkeit und die Schnittstellenbreite. Während die beiden ersten Probleme auf Chipebene gelöst werden können, kann es für das letztere Thema, nämlich die Bereitstellung unterschiedlicher Schnittstellenbreiten, erforderlich sein, unterschiedliche Verbindungssysteme beim Packaging zur Verfügung zu stellen. Üblicherweise umfassen Speichervorrichtungen daher identische Chips, die während des Packaging gemäß den notwendigen Spezifikationen auf verschiedene Weise miteinander verbunden werden können. Diese sogenannte Bonding-Option bestimmt die tatsächliche Schnittstellenbreite einer Speichervorrichtung zum spätmöglichsten Zeitpunkt und ermöglicht daher die Verwendung identischer Chips für mehr als einen Typ des Endprodukts, wodurch die Herstellungskosten erheblich verringert werden.
- Da herkömmliche Herstellungsverfahren immer noch unterschiedliche Packaging-Verfahren, Speicherchipträger und/oder Bondingverfahren erfordern können, können die Herstellungskosten und der Verfahrensaufwand für eine wirtschaftliche Bereitstellung moderner Speichervorrichtungen mit Optionen und Produktvarianten immer noch zu hoch sein. Herkömmliche Speichervorrichtungen können daher die Möglichkeit zur Aktivierung der Produktoptionen und -varianten auf der Grundlage identischer Endprodukte zur Verfügung stellen. Die Varianten und Optionen können beispielsweise durch das Einschreiben entsprechender Befehlswerte in spezielle Register oder durch die entsprechende Anwendungen von Signalen an dafür vorgesehenen Eingangsanschlüssen aktiviert werden.
- Aus der
DE 10 2005 050 595 A1 ist eine Speichervorrichtung mit einer Bewertungseinheit bekannt. Die Bewertungseinheit ist dazu ausgebildet, einen an einen ersten Anschluss anliegenden Signalpegel zu bewerten, ob er einer vorgegebenen Referenzspannung zur fehlerfreien Detektion eines digitalen Signals entspricht. Eine Schalteinheit ist dabei mit einem zweiten Anschluss der Bewertungseinheit gekoppelt. Ein ähnlicher Stand der Technik ist in derDE 10 2004 017 863 A1 beschrieben. - ZUSAMMENFASSUNG DER ERFINDUNG
- Aufgabe der vorliegenden Erfindung ist es, eine verbesserte Speichervorrichtung, ein verbessertes Computersystem und ein verbessertes Verfahren zum Betreiben der integrierten Schaltung zur Aktivierung von Produktoptionen und -varianten auf der Grundlage identischer Endprodukte mit Hilfe einer entsprechenden, optionalen Verschaltung der dafür vorgesehenen Eingangsanschlüsse zur Verfügung zu stellen.
- Diese Aufgabe wird erfindungsgemäß mit einer Speichervorrichtung gemäß Anspruch 1, einem Computersystem gemäß Anspruch 6 und einem Verfahren gemäß Anspruch 10 gelöst.
- In einer Ausführungsform der vorliegenden Erfindung wird eine integrierte Schaltung zur Verfügung gestellt, wobei die integrierte Schaltung einen ersten Anschluss zum Austausch von Signalen, sowie eine Bewertungseinheit, die mit dem ersten Anschluss gekoppelt ist, aufweist, wobei die Bewertungseinheit dazu ausgebildet ist, einen an den ersten Anschluss angelegten Signalpegel zu bewerten, um zu bestimmen, ob der Signalpegel einem vorgegebenen Signalpegel entspricht. Ferner ist eine Schalteinheit vorgesehen, die mit dem ersten Anschluss und der Bewertungseinheit gekoppelt ist, wobei die Schalteinheit dazu ausgebildet ist, einen Signalaustausch über den ersten Anschluss zuzulassen, wenn die Bewertungseinheit den vorgegebenen Signalpegel nicht feststellt, wobei die Schalteinheit dazu ausgebildet ist, den Signalaustausch über den ersten Anschluss abzubrechen, wenn die Bewertungseinheit den vorgegebenen Signalpegel feststellt.
- In einer Ausführungsform der vorliegenden Erfindung wird ein Computersystem zur Verfügung gestellt, wobei das Computersystem eine erste Vorrichtung mit einem ersten Anschluss zum Austausch von Signalen, sowie eine zweite Vorrichtung mit einem zweiten Anschluss zum Austausch von Signalen aufweist, wobei die erste Vorrichtung dazu ausgebildet ist, einen an den ersten Anschluss angelegten Signalpegel zu bewerten, um festzustellen, ob der Signalpegel einem vorgegebenen Signalpegel entspricht oder nicht, wobei die erste Vorrichtung einen Signalaustausch über den ersten Anschluss zum zweiten Anschluss der zweiten Vorrichtung zulässt, wenn die erste Vorrichtung den vorgegebenen Signalpegel nicht feststellt, wobei die erste Vorrichtung den Signalaustausch über den ersten Anschluss abbricht, wenn die erste Vorrichtung den vorgegebenen Signalpegel feststellt.
- In einer Ausführungsform der vorliegenden Erfindung wird eine Speichervorrichtung zur Verfügung gestellt, wobei die Speichervorrichtung einen ersten Anschluss zum Austausch von Daten, sowie eine Speichereinheit und eine Bewertungseinheit, die mit dem ersten Anschluss gekoppelt ist, aufweist, wobei die Bewertungseinheit einen am ersten Anschluss anliegenden Signalpegel bewertet, um zu bestimmen, ob der Signalpegel einem vorgegebenen Signalpegel entspricht oder nicht. Ferner ist eine Schalteinheit vorgesehen, die mit der Speichereinheit und der Bewertungseinheit verbunden ist, wobei die Schaltungseinheit einen Datenaustausch der Speichereinheit über den ersten Anschluss zulässt, wenn die Bewertungseinheit den vorgegebenen Signalpegel nicht feststellt, und wobei die Schaltungseinheit den Datenaustausch der Speichereinheit über den ersten Anschluss abbricht, wenn die Bewertungseinheit den vorgegebenen Signalpegel feststellt.
- In einer Ausführungsform der vorliegenden Erfindung wird ein Speichermodul zur Verfügung gestellt, wobei das Speichermodul eine Speichersteuerung mit einem ersten Anschluss zum Austausch von Daten, sowie eine Speichervorrichtung aufweist, wobei die Speichervorrichtung einen zweiten Anschluss zum Austausch von Daten und eine Bewertungseinheit aufweist, die an den zweiten Anschluss gekoppelt ist, wobei die Bewertungseinheit einen am dritten Anschluss anliegenden Signalpegel bewertet um festzustellen, ob der Signalpegel einem vorgegebenen Signalpegel entspricht oder nicht, sowie eine mit dem zweiten Anschluss und mit der Bewertungseinheit verbundene Schaltungseinheit, wobei die Schaltungseinheit einen Datenaustausch über den zweiten Anschluss zum ersten Anschluss der Speichersteuerung zulässt, wenn die Bewertungseinheit den vorgegebenen Signalpegel nicht feststellt, und wobei die Schaltungseinheit den Datenaustausch über den zweiten Anschluss abbricht, wenn die Bewertungseinheit den vorgegebenen Signalpegel feststellt.
- In einer Ausführungsform der vorliegenden Erfindung wird ein Verfahren zum Betreiben einer integrierten Schaltung zur Verfügung gestellt, wobei die integrierte Schaltung einen ersten Anschluss aufweist, wobei das Verfahren ein Bewerten des am ersten Anschluss anliegenden Signalpegels umfasst, wobei nach Erfassung eines vorgegebenen Signalpegels ein Signalaustausch über den ersten Anschluss zugelassen wird, und wobei nach Erfassung eines Signalpegels, der sich von dem vorgegebenen Signalpegel unterscheidet, ein Signalaustausch über den ersten Anschluss abgebrochen wird.
- KURZBESCHREIBUNG DER FIGUREN
- Die oben beschriebenen Merkmale der vorliegenden Erfindung werden im Folgenden anhand der beigefügten Zeichnungen näher erläutert. Es wird jedoch darauf hingewiesen, dass die beigefügten Zeichnungen lediglich typische Ausführungsformen der vorliegenden Erfindung darstellen und daher den Umfang der Erfindung nicht beschränken sollen. Die vorliegende Erfindung kann weitere, ebenso wirksame Ausführungsformen zulassen.
-
1A und1B zeigen eine schematische Darstellung einer integrierten Schaltung gemäß einer ersten und einer zweiten Ausführungsform der vorliegenden Erfindung; -
2A und2B zeigen eine schematische Darstellung eines Computersystems gemäß einer dritten und vierten Ausführungsform der vorliegenden Erfindung; -
3 zeigt eine schematische Darstellung einer Speichervorrichtung gemäß einer fünften Ausführungsform der vorliegenden Erfindung; -
4A und4B zeigen eine schematische Darstellung einer Speichersteuerung und einer Speichervorrichtung gemäß einer sechsten und siebten Ausführungsform der vorliegenden Erfindung; -
5A und5B zeigen eine schematische Darstellung eines Speichermoduls gemäß einer achten und neunten Ausführungsform der vorliegenden Erfindung; -
6 zeigt eine schematische Darstellung eines Speichermoduls gemäß einer zehnten Ausführungsform der vorliegenden Erfindung; -
7 zeigt eine schematische Darstellung eines Verbindungsschemas einer Speichervorrichtung gemäß einer elften Ausführungsform der vorliegenden Erfindung; und -
8 zeigt ein schematisches Flussdiagramm eines Verfahrens zur Steuerung einer Speichervorrichtung gemäß einer zwölften Ausführungsform der vorliegenden Erfindung. - DETAILLIERTE BESCHREIBUNG DER BEVORZUGTEN AUSFÜHRUNGSFORM
-
1A zeigt eine schematische Darstellung einer integrierten Schaltung100 gemäß einer ersten Ausführungsform der vorliegenden Erfindung. Die integrierte Schaltung100 umfasst eine Bewertungseinheit110 und eine Schaltungseinheit120 . Die integrierte Schaltung100 umfasst einen ersten Anschluss101 und einen zweiten Anschluss102 . - Die integrierte Schaltung
100 tauscht Signale über den ersten Anschluss101 und den zweiten Anschluss102 aus. Die Anschlüsse101 ,102 können eine einzelne Signalleitung oder eine Schnittstelle mit mehr als einer Signalleitung zum Empfangen und/oder Übertragen von Signalen aufweisen. Gemäß dieser Ausführungsform der vorliegenden Erfindung ist der zweite Anschluss102 der integrierten Schaltung100 mit einer Signalquelle verbunden, beispielsweise mit der in1A gezeigten Spannungsquelle130 . Nach der Initialisierung oder dem Hochfahren bestimmt die Bewertungseinheit110 beispielsweise einen Spannungspegel, der durch die Spannungsquelle130 an den zweiten Anschluss102 angelegt wird. Für den Fall, dass die bestimmte Spannung einer Steuerspannung entspricht, instruiert die Bewertungseinheit110 die Schaltungseinheit120 so, dass alle Signale nur über den ersten Anschluss101 der integrierten Schaltung100 ausgetauscht werden. Da alle Signale fortan über den ersten Anschluss101 ausgetauscht werden, wird der zweite Anschluss102 möglicherweise nicht mehr verwendet und kann auch über eine feste Verbindung mit der Spannungsquelle130 gekoppelt werden. -
1B ist eine schematische Darstellung einer integrierten Schaltung100 gemäß einer zweiten Ausführungsform der vorliegenden Erfindung. Gemäß dieser Ausführungsform soll die integrierte Schaltung100 , welche die Bewertungseinheit110 , die Schaltungseinheit120 , den ersten Anschluss101 und den zweiten Anschluss102 umfasst, Signale über beide Anschlüsse101 ,102 austauschen. In diesem Fall kann der zweite Anschluss102 mit den anderen Einheiten eines übergeordneten Schaltkreises verbunden sein. Er kann jedoch auch so verbunden sein, dass die Bewertungseinheit110 eine Spannung am zweiten Anschluss102 , die der Steuerspannung entspricht, nicht bestimmt, wie im Zusammenhang mit1A beschrieben ist, worin der zweite Anschluss102 mit der Steuerspannungsquelle130 gekoppelt ist. Gemäß dieser Ausführungsform instruiert die Bewertungseinheit110 die Schaltungseinheit120 so, dass beide Anschlüsse101 ,102 zum Signalaustausch eingesetzt werden. -
2A ist eine schematische Darstellung eines ersten Computersystems200 gemäß einer dritten Ausführungsform der vorliegenden Erfindung. Das Computersystem200 umfasst eine erste Vorrichtung210 , eine zweite Vorrichtung220 und eine dritte Vorrichtung230 . Ein erster Anschluss211 der ersten Vorrichtung210 ist mit einem ersten Anschluss221 der zweiten Vorrichtung220 über eine erste Signalleitung241 gekoppelt. Ein zweiter Anschluss212 der ersten Vorrichtung210 ist mit einem ersten Anschluss231 der dritten Vorrichtung230 über eine zweite Signalleitung242 gekoppelt. Ein zweiter Anschluss222 der zweiten Vorrichtung220 und ein zweiter Anschluss232 der dritten Vorrichtung230 sind mit einer Spannungsquelle250 gekoppelt. - Gemäß dieser Ausführungsform der vorliegenden Erfindung kann die erste Vorrichtung
210 Signale mit der zweiten Vorrichtung220 und der dritten Vorrichtung230 über die Signalleitungen241 ,242 austauschen. Die Vorrichtungen220 ,230 verwenden, da sie beispielsweise integrierte Schaltungen, wie im Zusammenhang mit1A beschrieben, sind, nur jeweils ihre ersten Anschlüsse221 ,231 zum Signalaustausch. Das Anlegen einer Steuerspannung an den zweiten Anschlüssen222 ,232 mit Hilfe der Spannungsanschlüsse250 instruiert die Vorrichtungen220 ,230 so, dass sie Signale nur über ihre jeweiligen ersten Anschlüsse221 ,223 austauschen. Da die Vorrichtungen220 ,230 instruiert werden, nur ihre ersten Anschlüsse221 ,231 zu verwenden, können die zweiten Anschlüsse222 ,232 zum Anlegen der Steuerspannung eingesetzt werden. Gemäß dieser Ausführungsform der vorliegenden Erfindung kann das Anlegen der Steuerspannung an diesen zweiten Anschlüssen222 ,232 durchgeführt werden, da das Anlegen der Spannung die Vorrichtungen instruiert, diese zweiten Anschlüsse222 ,232 nicht für andere Zwecke einzusetzen. -
2B ist eine schematische Darstellung eines zweiten Computersystems201 gemäß einer vierten Ausführungsform der vorliegenden Erfindung. Das zweite Computersystem201 umfasst die erste Vorrichtung210 und mindestens die zweite Vorrichtung220 . Der erste Anschluss211 der ersten Vorrichtung210 ist mit dem ersten Anschluss221 der zweiten Vorrichtung220 über die erste Signalleitung241 gekoppelt. Der zweite Anschluss212 der ersten Vorrichtung210 ist mit dem zweiten Anschluss222 der zweiten Vorrichtung220 über eine dritte Signalleitung243 gekoppelt. Gemäß dieser Ausführungsform der vorliegenden Erfindung und abweichend von der im Zusammenhang mit der vorhergehenden2A beschriebenen Ausführungsform ist der zweite Anschluss222 der zweiten Vorrichtung220 mit dem zweiten Anschluss212 der ersten Vorrichtung210 gekoppelt. Gemäß dieser Ausführungsform findet ein Anlegen einer Steuerspannung, welche die zweite Vorrichtung220 so instruieren würde, dass sie lediglich ihren ersten Anschluss221 für einen Signalaustausch verwendet, nicht statt. Vielmehr ist der zweite Anschluss222 mit der ersten Vorrichtung210 gekoppelt. Dadurch wird die zweite Vorrichtung220 so instruiert, dass sie beide Anschlüsse221 ,222 zum Signalaustausch einsetzt. Vergleicht man die dritte und die vierte Ausführungsform der vorliegenden Erfindung, wie jeweils in den2A und2B beschrieben, so wird klar, dass eine identische Vorrichtung, wie z. B. die zweite Vorrichtung220 , in mehr als einem Setup als Computersysteme200 ,201 verwendet werden kann, wobei für jede Anwendung eine unterschiedliche Anzahl von Signalleitungen verwendet werden kann. Die Auswahl der Art von Schaltkreis, für die die Vorrichtung220 eingesetzt wird, kann lediglich durch das Anlegen eines Signalpegels durchgeführt werden, beispielsweise durch das Anlegen einer Steuerspannung an einem Anschluss, wie z. B. dem zweiten Anschluss222 , wobei der Signalpegel signalisiert, dass dieser Anschluss nicht für andere Zwecke verwendet wird. Die Funktionsweise dieses Anschlusses kann auf einen anderen Anschluss, beispielsweise auf den ersten Anschluss221 , übertragen werden. -
3 ist eine schematische Darstellung einer Speichervorrichtung300 gemäß einer fünften Ausführungsform der vorliegenden Erfindung. Eine Speichervorrichtung300 umfasst eine Bewertungseinheit310 , eine Schaltungseinheit320 , eine Treibereinheit330 und eine Speichereinheit340 . Die Speichereinheit340 kann Daten über eine erste Schnittstelle301 und eine zweite Schnittstelle302 austauschen. Die erste Schnittstelle301 und die zweite Schnittstelle302 können eine oder mehrere Signalleitungen für einen parallelen Datenaustausch aufweisen. Solche Schnittstellen können ein, zwei, vier, acht, sechzehn, zweiunddreißig oder vierundsechzig Leitungen oder Bits pro Schnittstelle umfassen. - Ein erster Anschluss
303 ist mit der Treibereinheit330 und mit der Speichereinheit340 gekoppelt. Der erste Anschluss303 kann im Zusammenhang mit der zweiten Schnittstelle302 verwendet werden oder Teil der ersten Schnittstelle302 sein. Die Bewertungseinheit310 bestimmt die an den ersten Anschluss303 angelegte Spannung. Die Schaltungseinheit320 kann die Ausgangsdaten der Bewertungseinheit310 im Zusammenhang mit einem Signal von einem zweiten Anschluss304 bewerten. Die Schaltungseinheit320 kann die Speichereinheit340 instruieren, beide Schnittstellen301 ,302 , oder lediglich eine Schnittstelle, beispielsweise die Schnittstelle301 , zum Datenaustausch zu verwenden. Es wird jedoch darauf hingewiesen, dass die Speichereinheit340 Daten über mehr als zwei Schnittstellen austauschen kann, und die Bewertungseinheit310 und die Schaltungseinheit320 die Speichereinheit340 so instruieren können, dass sie, in Abhängigkeit von der am ersten Anschluss303 anliegenden Spannung, all diese Schnittstelle oder nur einen Teil dieser Schnittstellen verwendet. - Gemäß dieser Ausführungsform der vorliegenden Erfindung ist der erste Anschluss
303 mit einer Spannung gekoppelt, die der Steuerspannung entspricht. Diese Steuerspannung wird so identifiziert, dass die Bewertungseinheit310 bestimmt, dass die Speichereinheit340 Daten über nur eine Schnittstelle, beispielsweise über die erste Schnittstelle301 austauschen soll. Die Schaltungseinheit320 kann das Ergebnis aus der Bewertungseinheit310 im Zusammenhang mit einem Signal am zweiten Anschluss304 bewerten. Beispielsweise kann ein Rücksetzsignal über den zweiten Anschluss304 übertragen werden. Daher kann die Schaltungseinheit320 die Speichereinheit340 nur nach der Rücksetzbedingung entsprechend instruieren, auch wenn die Steuerspannung an den ersten Anschluss303 außerhalb der Rücksetzbedingung angelegt wird. Daher ist es möglich, eine Steuerspannung mit dem ersten Anschluss303 in einer feststehenden Weise zu koppeln, wodurch wiederum ein zusätzlicher Treiber, Zeitgeber, eine Verzögerungsleitung und/oder ein logisches Gatter überflüssig werden können. -
4A ist eine schematische Darstellung einer Speichersteuerung400 und einer Speichervorrichtung410 gemäß einer sechsten Ausführungsform der vorliegenden Erfindung. Die Speichersteuerung umfasst einen ersten Anschluss401 , einen zweiten Anschluss402 , einen Abschlusswiderstand403 , einen Abschlussschalter404 , einen Abschlussspannungsanschluss405 , eine Empfangseinheit407 und eine Übertragungseinheit408 . Der erste Anschluss401 ist mit der Empfangseinheit407 und mit dem Abschlussspannungsanschluss405 über den Abschlussschalter404 und den Abschlusswiderstand403 verbunden. Der zweite Anschluss402 ist mit der Übertragungseinheit408 verbunden. Die Speichervorrichtung410 umfasst einen ersten Anschluss411 , einen zweiten Anschluss412 , eine Übertragungseinheit413 , eine Bewertungseinheit414 und eine Schaltungseinheit415 . - Der erste Anschluss
401 kann intern auf das Abschlusspotential am Abschlussspannungsanschluss405 festgelegt werden, welches beispielsweise auf ein Massepotential, eine Versorgungsspannung oder auf eine Spannung zwischen Massepotential und Versorgungsspannung festgelegt sein kann. Ein typisches Massepotential liegt bei 0 Volt, während typische Versorgungsspannungen im Bereich von 1 Volt bis 15 Volt liegen. Der Schalter404 versetzt die Speichersteuerung400 in die Lage, den Abschluss des ersten Anschlusses401 durchzuschalten oder zu sperren. Es wird jedoch darauf hingewiesen, dass der Abschluss eines Anschlusses ebenso mit Hilfe eines externen Abschlusswiderstands durchgeführt werden kann, der an ein gewünschtes Abschlusspotential gebunden ist. - Die Bewertungseinheit
414 der Speichervorrichtung410 ist mit dem ersten Anschluss411 gekoppelt und kann eine an den ersten Anschluss411 angelegte Spannung ermitteln. Ein Steuersignal, das von der Übertragungseinheit408 der Speichersteuerung400 übertragen und vom zweiten Anschluss412 empfangen werden kann, wie z. B. ein Rücksetzsignal, ist ebenfalls mit einer Schaltungseinheit415 gekoppelt. Dieses Signal kann auch als Aktivierungssignal für die Übertragungseinheit413 dienen. - Gemäß dieser Ausführungsform der vorliegenden Erfindung ist der erste Anschluss
411 der Speichervorrichtung410 mit einer Steuerspannung gekoppelt. Der zweite Anschluss412 der Speichervorrichtung ist mit dem zweiten Anschluss402 der Speichersteuerung400 über eine zweite Signalleitung422 gekoppelt. Wird der erste Anschluss411 an diese Steuerspannung gebunden, kann die Speichervorrichtung instruiert werden, anstelle von allen oder mehreren Schnittstelle nur eine bestimmte Anzahl von Schnittstellen für den Datenaustausch zu verwenden. Insbesondere kann der erste Anschluss411 zu den Schnittstellen und Anschlüssen gehören, die ungenutzt bleiben sollen, und kann daher über eine feste Verbindung an die Steuerspannung gebunden sein. Die Steuerspannung kann daher während des gesamten Betriebs an den Anschluss411 angelegt werden, da das Anlegen der Steuerspannung signalisiert, dass er während des Betriebs nicht für andere Zwecke verwendet werden soll. - Die Schaltungseinheit
415 kann ein D-Flip-Flop sein, dessen D-Schnittstellen mit der Bewertungseinheit414 und dessen Taktanschluss mit dem zweiten Anschluss412 verbunden sein kann. Der Q-Ausgang oder der invertierte Q-Ausgang des Flip-Flops kann gemäß des Zustands am Eingang nach einem Niedriger-Pegel-Hoher-Pegel-Übergang oder einem Hoch-Niedrig-Übergang am Taktanschluss eingestellt werden. Nach einer Rücksetzbedingung kann die Übertragungseinheit408 das Signal auf die zweite Signalleitung, beispielsweise von einem niedrigen Pegel auf einen hohen Pegel, treiben. Die am ersten Anschluss411 angelegte Spannung wird von der Bewertungseinheit414 bewertet und dieser Ausgang wird von der Schaltungseinheit415 am Pegelübergang abgetastet und bleibt für den D-Flip-Flop konstant, bis der nächste Niedriger-Pegel-Hoher-Pegel-Übergang am Takteingang auftritt. Gemäß dieser Ausführungsform kann der Ausgang der Schaltungseinheit415 andere Einheiten der Speichervorrichtung410 dazu anweisen, dass der erste Anschluss411 und/oder andere Schnittstellen nicht zum Datenaustausch verwendet werden. Dies kann auch bedeuten, dass Signale, die normalerweise von den deaktivierten Schnittstellen und Anschlüssen ausgetauscht werden, zu Schnittstellen und Anschlüssen umgeleitet werden, die in diesem Modus noch in Betrieb sind. - Der erste Anschluss
401 der Speichersteuerung400 ist mit einer ersten Signalleitung421 gekoppelt. Für den Fall, dass der Abschlussschalter404 leitend wird und sich die Spannung des Abschlussspannungsanschlusses405 von der Steuerspannung am Steuerspannungsanschluss423 unterscheidet, kann dieser erste Anschluss401 der Speichersteuerung400 mit einem zweiten Anschluss einer nächsten Speichervorrichtung gekoppelt sein, welche dann diese Speichervorrichtung anweist, diesen Anschluss zu verwenden. Die erste Signalleitung421 kann außerdem an einen nächsten Anschluss der Speichervorrichtung410 gekoppelt sein, so dass die Speichervorrichtung410 angewiesen wird, diesen nächsten Anschluss und/oder andere Schnittstellen zum Signalaustausch zu verwenden. - Der erste Anschluss
411 kann ein Fehlererfassungscodeanschluss (EDC – error detection code) der Speichervorrichtung410 sein. Normalerweise wird pro Schnittstelle auf einer Speichervorrichtung nur ein EDC-Anschluss verwendet, welcher ausreichen kann, um die Speichervorrichtung410 wie gewünscht zu instruieren. Andere Anschlüsse einer Schnittstelle, beispielsweise ein Taktanschluss, ein Befehlsanschluss oder ein Datenanschluss können ebenfalls zum Anlegen des Signals verwendet werden, wobei das Signal z. B. die Steuerspannung von der Spannungsquelle423 ist. Das Koppeln der Bewertungseinheit414 an den ersten Anschluss411 kann den Abschlusswiderstand im Vergleich zu einem Anschluss, der lediglich mit der Übertragungseinheit413 gekoppelt ist, weiter verändern. Das Koppeln der Bewertungseinheit414 an einen Anschluss einer Gruppe von Anschlüssen, wie beispielsweise an eine Datenleitung einer Multibit-Schnittstelle, kann einen Impedanzausgleich für die verbleibenden Leitungen der Schnittstelle notwendig machen. In diesem Fall kann es wünschenswert sein, dass alle Anschlüsse der Gruppe entsprechende Impedanzen zur Verfügung stellen. Dies bezieht sich vor allem auf eine Hochgeschwindigkeitsschnittstelle zum parallelen Datenaustausch, beispielsweise auf eine parallele 8-Bit-Schnittstelle zum Austausch von einem Byte. -
4B zeigt eine schematische Darstellung der Speichersteuerung400 und der Speichervorrichtung410 gemäß einer siebten Ausführungsform der vorliegenden Erfindung. Die Speichersteuerung400 und die Speichervorrichtung410 wurden bereits im Zusammenhang mit4A beschrieben. Die Anordnung gemäß dieser Ausführungsform ist jedoch dergestalt, dass die erste Signalleitung421 den ersten Anschluss401 der Speichersteuerung400 an den ersten Anschluss401 der Speichervorrichtung410 koppelt. Der Abschlussschalter404 kann leitend gemacht werden und daraufhin ein Abschlusspotential von dem Abschlussspannungsanschluss405 über den Abschlusswiderstand403 an den ersten Anschluss401 koppeln. Die Spannung am Abschlussspannungsanschluss405 kann sich von der Steuerspannung unterscheiden. - Bindet man den ersten Anschluss
411 an eine Spannung, die sich von der Steuerspannung unterscheidet, so kann dies die Speichervorrichtung410 instruieren, eine andere bestimmte Anzahl von Schnittstellen als in der Anordnung von4A zum Datenaustausch zu verwenden. Darüber hinaus kann die Speichervorrichtung410 , anstatt nur einen Teil ihrer Schnittstellen und Anschlüsse zum Signal- und/oder Datenaustausch zu verwenden, alle ihre Schnittstellen und/oder Anschlüsse verwenden. - Die zweite Bewertungseinheit
415 kann ein D-Flip-Flop sein, dessen D-Schnittstelle mit der ersten Bewertungseinheit414 gekoppelt ist, und wobei der Taktanschluss mit dem zweiten Anschluss412 gekoppelt ist. Der Q-Ausgang oder der invertierte Q-Ausgang des Flip-Flops kann gemäß des Zustands am Eingang nach einem Niedriger-Pegel-Hoher-Pegel-Übergang oder einem Hoher-Pegel-Niedriger-Pegel-Übergang am Taktanschluss eingestellt werden. Nach einer Rücksetzbedingung kann die Ubertragungseinheit408 das Signal auf die zweite Signalleitung treiben, beispielsweise von einem niedrigen Pegel auf einen hohen Pegel. Die am ersten Anschluss411 anliegende Spannung wird von der ersten Bewertungseinheit414 bewertet und dieser Ausgang wird von der zweiten Bewertungseinheit415 beim Pegelübergang abgetastet und bleibt für den D-Flip-Flop nun konstant, bis der nächste Niedrig-Hoch-Übergang am Takteingang auftritt. Da sich dieser Ausgang nun vom Ausgang der in4A beschriebenen Situation unterscheiden kann, kann der Ausgang der zweiten Bewertungseinheit415 die anderen Einheiten der Speichervorrichtung410 so instruieren, dass der erste Anschluss411 und/oder andere Schnittstellen zum Datenaustausch verwendet werden. Diese Option kann die Situation umfassen, in der alle Schnittstellen und/oder Anschlüsse der Speichervorrichtung zum Daten- und/oder Signalaustausch eingesetzt werden. -
5A zeigt eine schematische Darstellung eines ersten Speichermoduls500 gemäß einer achten Ausführungsform der vorliegenden Erfindung. Das Speichermodul500 umfasst eine Speichersteuerung560 , eine erste Speichervorrichtung570 und eine zweite Speichervorrichtung580 . Die Speichersteuerung560 umfasst einen ersten Anschluss511 , einen zweiten Anschluss512 , einen dritten Anschluss521 , einen vierten Anschluss522 , einen fünften Anschluss531 , einen sechsten Anschluss532 , einen siebten Anschluss541 , einen achten Anschluss542 , einen neunten Anschluss551 und einen zehnten Anschluss552 . Die Anschlüsse511 bis552 der Speichersteuerung560 können eine oder mehrere Signalleitungen aufweisen. Die Anschlüsse511 ,531 ,541 ,551 umfassen in der Regel einen oder mehrere Signalanschlüsse zum Datenaustausch, wie z. B. für Daten, die in einer der Speichervorrichtungen gespeichert werden, oder wie z. B. Adressdaten. Die Anschlüsse512 ,522 ,532 ,542 ,552 umfassen in der Regel einen oder mehrere Signalanschlüsse für Steuersignale, wie z. B. ein Rücksetzsignal oder ein Fehlererfassungscodesignal (EDC). - Die erste Speichervorrichtung
570 ist mit der Speichersteuerung560 über einen ersten Bus510 , einen dritten Bus530 und einen fünften Bus550 gekoppelt. Die erste Speichervorrichtung570 umfasst einen ersten Anschluss513 , einen zweiten Anschluss514 , einen dritten Anschluss523 , einen vierten Anschluss524 , einen fünften Anschluss533 , einen sechsten Anschluss534 , einen siebten Anschluss543 , einen achten Anschluss544 , einen neunten Anschluss553 und einen zehnten Anschluss554 . Der erste Bus510 koppelt den ersten Anschluss511 der Speichersteuerung560 mit dem ersten Anschluss513 der ersten Speichervorrichtung570 und den zweiten Anschluss512 der Speichersteuerung560 mit dem zweiten Anschluss514 der ersten Speichervorrichtung570 . Ebenso koppelt der dritte Bus530 den Anschluss531 an den Anschluss533 und den Anschluss532 and den Anschluss534 , und der fünfte Bus550 koppelt den Anschluss551 an den Anschluss553 und den Anschluss552 an den Anschluss554 . - Die zweite Speichervorrichtung
580 ist mit der Speichersteuerung560 über einen zweiten Bus520 und einen vierten Bus540 gekoppelt. Die zweite Speichervorrichtung580 umfasst einen ersten Anschluss515 , einen zweiten Anschluss516 , einen dritten Anschluss525 , einen vierten Anschluss526 , einen fünften Anschluss535 , einen sechsten Anschluss536 , einen siebten Anschluss545 , einen achten Anschluss546 , einen neunten Anschluss555 und einen zehnten Anschluss556 . Der zweite Bus520 koppelt den dritten Anschluss521 der Speichersteuerung560 mit dem ersten Anschluss der zweiten Speichervorrichtung580 und den vierten Anschluss522 der Speichersteuerung560 mit dem zweiten Anschluss516 der zweiten Speichervorrichtung580 . Ebenso koppelt der vierte Bus540 den Anschluss541 mit dem Anschluss535 und den Anschluss542 mit dem Anschluss536 . Ein sechster Bus590 koppelt den neunten Anschluss553 und den zehnten Anschluss554 der ersten Speichervorrichtung570 mit dem neunten Anschluss555 und den zehnten Anschluss556 der zweiten Speichervorrichtung580 . Die zweite Speichervorrichtung580 wird daraufhin mit der Speichersteuerung560 gekoppelt, indem der Anschluss551 mit dem Anschluss553 gekoppelt ist, der Anschluss553 mit dem Anschluss555 gekoppelt ist, der Anschluss552 mit dem Anschluss554 gekoppelt ist und der Anschluss554 mit dem Anschluss556 gekoppelt ist. Der fünfte Bus550 wird über den sechsten Bus590 zur zweiten Speichervorrichtung580 verlängert und auf diese Weise können Daten und Signale, wie z. B. Adressdaten, an mehr als eine Speichervorrichtung gekoppelt werden, beispielsweise an die Speichervorrichtungen570 ,580 , wie hierin gezeigt ist. - Gemäß dieser Ausführungsform der vorliegenden Erfindung sind der vierte Anschluss
524 und der achte Anschluss544 der ersten Speichervorrichtung570 mit einem Spannungsanschluss591 gekoppelt. Ebenso sind der vierte Anschluss526 und der achte Anschluss556 der zweiten Speichervorrichtung580 mit einem Spannungsanschluss591 gekoppelt. Die Spannungsanschlüsse591 stellen einen vorgegebenen Steuerspannungspegel zur Verfügung, um die erste Speichervorrichtung570 und die zweite Speichervorrichtung580 anzuweisen, nur einen Teil der Anschlüsse zum Signalaustausch zu verwenden. In dem hier gezeigten Beispiel kann die erste Speichervorrichtung570 lediglich den ersten Anschluss513 , den zweiten Anschluss514 , den fünften Anschluss533 und den sechsten Anschluss534 zum Speicherdatenaustausch verwenden. Der dritte Anschluss523 und der siebte Anschluss543 der ersten Speichervorrichtung570 können nicht verwendet werden und bleiben weiterhin ohne Verbindung. Dasselbe gilt für die zweite Speichervorrichtung580 , da der vierte Anschluss526 und der achte Anschluss556 der zweiten Speichervorrichtung580 durch die Spannungsanschlüsse591 mit der Steuerspannung gekoppelt sind, um die zweite Speichervorrichtung580 anzuweisen, nur den ersten Anschluss515 , den zweiten Anschluss516 , den fünften Anschluss535 und den sechsten Anschluss536 zum Speicherdatenaustausch zu verwenden. Der vierte Anschluss525 und der siebte Anschluss545 werden möglicherweise nicht verwendet und können weiterhin ohne Verbindung bleiben. - Gemäß dieser Ausführungsform kann dieselbe Zieladresse über die Busse
550 ,590 gleichzeitig an die erste Speichervorrichtung570 und die zweite Speichervorrichtung580 angelegt werden. Die erste Speichervorrichtung570 kann Byte 0 und Byte 2 über den ersten Bus510 und den dritten Bus530 zur Verfügung stellen, während Byte 1 und Byte 3 durch die zweite Speichervorrichtung580 über den zweiten Bus520 und den vierten Bus540 zur Verfügung gestellt werden. Indem nur zwei ihrer Schnittstellen zum Datenaustausch verwendet werden, stellen die erste Speichervorrichtung570 und die zweite Speichervorrichtung580 jeweils nur eine Hälfte eines Vier-Byte-Wortes zur Verfügung, welches von der Speichersteuerung560 ausgelesen oder eingeschrieben wird. Die Speichervorrichtungen570 ,580 können beispielsweise zwei Bytes mit 8 Bit, die einer Schnittstellenbreite von 16 Bit entsprechen, was als x16 bezeichnet werden kann, umfassen. Weitere Anordnungen können x1, x2, x4, x8, x16 und x64 aufweisen, wobei z. B. bei x1 32 Speichervorrichtungen jeweils ein Bit eines Gesamtbusses mit einer Breite von 32 Bits zur Verfügung stellen, und beispielsweise bei x32 eine einzelne Speichervorrichtung alle Bits des Busses mit der Breite von 32 Bits zur Verfügung stellen kann. Die Steuersignale, die zwischen der Speichersteuerung560 und den Speichervorrichtungen570 ,580 ausgetauscht werden, können auch Taktsignale, Rücksetzsignale und/oder Fehlererfassungscodesignale umfassen. -
5B zeigt eine schematische Darstellung eines zweiten Speichermoduls501 gemäß einer neunten Ausführungsform der vorliegenden Erfindung. Das zweite Speichermodul501 umfasst die Speichersteuerung560 und mindestens die erste Speichervorrichtung570 . Gemäß dieser Ausführungsform sind der erste Anschluss511 bis zum zehnten Anschluss552 der Speichersteuerung560 mit dem ersten Anschluss513 bis zum zehnten Anschluss554 der ersten Speichervorrichtung570 gekoppelt. Da die Anschlüsse524 ,554 der ersten Speichervorrichtung570 nicht mit einer Steuerspannung gekoppelt sind, beispielsweise durch die im Zusammenhang mit5A beschriebenen Steuerspannungsanschlüsse591 , sondern stattdessen mit den Anschlüssen522 ,542 der Speichersteuerung560 , wird die erste Speichervorrichtung570 so instruiert, dass sie alle Anschlüsse zum Signalaustausch verwendet. - Obwohl die in dieser Ausführungsform verwendete Speichervorrichtung
570 den Speichervorrichtungen570 ,580 von5A entsprechen kann, können unterschiedliche Ausgestaltungen und Anordnungen realisiert werden. Da die Speichervorrichtung570 ihre effektive Busbreite nach Erfassung eines Signalpegels verändern kann, der gemäß dieser Ausführungsform die Steuerspannung an z. B. den Anschlüssen524 ,544 sein kann, kann die Speichervorrichtung570 in unterschiedlichen Speichermodulen angeordnet sein. Auf diese Weise können zusätzliche Speichervorrichtungen die Datenspeicherkapazität eines Speichermoduls erhöhen, während immer noch eine Punkt-zu-Punkt-Verbindung zwischen den Anschlüssen einer Speichersteuerung und einer Speichervorrichtung möglich ist. Gemäß dieser Ausführungsform kann die Speichersteuerung560 sicherstellen, dass die an den Anschlüssen524 ,544 angelegte Spannung dergestalt ist, dass die Speichervorrichtung570 alle ihre Schnittstellen für einen Datenaustausch nutzt, d. h. dass sich die angelegte Spannung von der Steuerspannung unterscheidet, wie sie in der im Zusammenhang mit5A beschriebenen Ausführungsform an den Spannungsanschluss591 angelegt wird. -
6 zeigt eine schematische Darstellung eines Speichermoduls gemäß einer zehnten Ausführungsform der vorliegenden Erfindung. Das Speichermodul kann ein Speichermodul wie z. B. eine Graphikkarte oder ein DIMM sein. Das Speichermodul umfasst eine Speichersteuerung600 , eine erste Speichervorrichtung601 , und eine zweite Speichervorrichtung602 . Das Speichermodul kann auf einer Leiterplatte603 ausgebildet sein, welche einen ersten Datenbus621 , einen zweiten Datenbus622 und einen Adressübertragungsbus623 aufweist. Die Datenbusse621 ,622 und der Adressübertragungsbus623 können eine oder mehrere Signalleitungen aufweisen und als leitende Pfade in einer oder in mehreren Schichten der Leiterplatte603 ausgeführt sein. Die Pfade können in Anschlüssen enden, beispielsweise in Anschlussflächen oder Verbindungspunkten für die jeweilige Verbindung mit den Speichervorrichtungen601 ,602 oder der Speichersteuerung600 . - Das Layout der Verbindungsanschlüsse der beiden Speichervorrichtungen
601 ,602 kann dem in7 gezeigten Layout700 entsprechen. Moderne Speichermodule nutzen ein symmetrisches und geeignetes Anschlusslayout der Verbindungsanschlüsse. Dies ermöglicht eine einfache und zuverlässige Verbindung von mehr als einer Speichervorrichtung mit einer Speichersteuerung. Gemäß dieser Ausführungsform werden zwei Speichervorrichtungen601 ,602 auf beiden Seiten der Leiterplatte603 angebracht. Das Layout der Verbindungsanschlüsse macht eine Ausgestaltung möglich, in der dieselben Werte auf den Adressübertragungsbus623 gelegt werden können und dann jede der Speichervorrichtungen601 ,602 einen Teil der Daten über den ersten Datenbus621 und den zweiten Datenbus622 zur Verfügung stellt. Ein Taktsignal kann den Speichervorrichtungen601 ,602 durch die Speichersteuerung600 über die Taktsignalleitung624 zur Verfügung gestellt werden. - Gemäß dieser Ausführungsform der vorliegenden Erfindung werden ein Anschluss
631 der ersten Speichervorrichtung601 und ein Anschluss632 der zweiten Speichervorrichtung602 an eine Steuerspannung gekoppelt, die einem Massepotential entsprechen kann, an ein Versorgungspotential oder an ein Potential, das zwischen Masse und Versorgungspotential liegt. Auf diese Potentiale kann auf einer Leiterplatte603 mühelos zugegriffen werden. Wird eine Steuerspannung an die Anschlüsse631 ,632 angelegt, können die Speichervorrichtungen601 ,602 so instruiert werden, dass sie nur einen Teil ihrer Schnittstellen und/oder Anschlüsse verwenden. Darüber hinaus kann die effektive Busbreite entsprechend eingestellt werden, und die Speichervorrichtungen können der Speichersteuerung600 jeweils nur einen Teil der Schnittstellenbreite zur Verfügung stellen. Auf diese Weise kann die Speicherkapazität durch Hinzufügen von Speichervorrichtungen erhöht werden, während immer noch eine Punkt-zu-Punkt-Verbindung zwischen der Speichersteuerung600 und den Speichervorrichtungen, z. B. den Speichervorrichtungen601 ,602 möglich ist. Die Speichervorrichtungen601 ,602 können in einer Reihe von Anordnungen eingesetzt werden, die pro Speichervorrichtung unterschiedliche Schnittstellenbreiten, sowie unterschiedliche Werte für die Modulspeicherkapazität zur Verfügung stellen, da sie für solche Anordnungen durch das Anlegen einer Steuerspannung an die Anschlüsse ausgebildet werden können. Diese Anschlüsse werden dann möglicherweise nicht für andere Zwecke in der spezifischen Anwendung eingesetzt und können daher mit einer Steuerspannung über eine feste Verbindung gekoppelt sein. -
7 ist eine schematische Darstellung eines Anschlusslayouts700 einer Speichervorrichtung gemäß einer elften Ausführungsform der Erfindung. Das Layout umfasst eine erste Gruppe von Anschlüssen701 , eine zweite Gruppe von Anschlüssen702 , eine dritte Gruppe von Anschlüssen703 und eine vierte Gruppe von Anschlüssen704 . Die Gruppen von Anschlüssen können Anschlüsse eines Busses, einer Schnittstelle oder von Signalleitungen umfassen. Gemäß dieser Ausführungsform ist die Anordnung der Anschlüsse dergestalt, dass sich gleichartige Anschlüsse gegenüber stehen, wenn zwei Speichervorrichtungen auf einer Leiterplatte angebracht sind, wobei sich jede Vorrichtung auf einer Seite der Leiterplatte befindet. Das Anlegen einer Steuerspannung an einen Anschluss, z. B. an einen Fehlererfassungscode-Anschluss721 , kann die Speichervorrichtung so instruieren, dass sie nur einen Teil ihrer Schnittstellen und/oder Anschlüsse verwendet. Beispielsweise kann das Anlegen einer Steuerspannung an den Anschluss721 die Speichervorrichtung anweisen, nicht die Anschlüsse der zweiten Gruppe702 und der vierten Gruppe704 zu verwenden. Vielmehr kann die Speichervorrichtung nur ein Byte 0 und ein Byte 2 eines Vier-Byte-Wortes über die erste und dritte Anschlussgruppe701 ,703 vorsehen, und dabei immer noch ihre volle Speicherkapazität zur Verfügung stellen. Eine zweite Speichervorrichtung, die auf der der Leiterplatte gegenüberliegenden Seite angebracht und 180° um eine Achse710 rotiert wird, kann dann Byte 1 und Byte 3 des Vier-Byte-Wortes zur Verfügung stellen. - Auf diese Weise kann die Speicherkapazität durch Hinzufügen von Speichervorrichtungen erhöht werden, wobei gleichzeitig immer noch eine Punkt-zu-Punkt-Verbindung zwischen einer Speichersteuerung und mehreren Speichervorrichtungen möglich ist. Dieselbe Art von Speichervorrichtung kann dann in einer Reihe von Anordnungen verwendet werden, wobei unterschiedliche Schnittstellenbreiten pro Speichervorrichtung und unterschiedliche Werte für die gesamte Speicherkapazität des Speichersystems vorgesehen werden. Die Anschlüsse, die an die Signalquelle gekoppelt werden, welche in dieser Ausführungsform eine Steuerspannung ist, wie z. B. der Anschluss
721 , werden dann möglicherweise für andere Zwecke in der spezifischen Anwendung eingesetzt und können daher mit einer Steuerspannung über eine feste Verbindung gekoppelt sein. Darüber hinaus kann diese Deaktivierung auch andere Anschlüsse betreffen, wie z. B. die verbleibenden Anschlüsse der zweiten Gruppe702 . -
8 zeigt eine sequentielle Darstellung eines Verfahrens gemäß einer zwölften Ausführungsform der vorliegenden Erfindung. Gemäß dieser Ausführungsform wird für den Betrieb einer Speichervorrichtung ein Hochfahrschritt800 zur Verfügung gestellt. Nach dem Hochfahren800 kann die Speichervorrichtung einen Anschluss in einer Bewertungsphase810 bewerten. Mindestens ein Pegel, wie z. B. Pegel A, kann in der Bewertungsphase810 bestimmt und von anderen Pegeln unterschieden werden und kann zu zwei unterschiedlichen Entscheidungen an der Gabelung820 führen. Nach Ermittlung eines Pegels A wird eine Schnittstellenbreite N in einer ersten Alternative831 auf N1 gesetzt. Nach Ermittlung eines anderen Pegels als A wird die Schnittstellenbreite N in einer zweiten Alternative832 auf N2 gesetzt. Die Speichervorrichtung arbeitet dann mit der eingestellten Schnittstellenbreite N im regulären Betrieb840 . - Bezugszeichenliste
-
- 100
- integrierte Schaltung
- 101
- erster Anschluss
- 102
- zweiter Anschluss
- 110
- Bewertungseinheit
- 120
- Schaltungseinheit
- 130
- Spannungsquelle
- 200
- erstes Computersystem
- 201
- zweites Computersystem
- 210
- erste Vorrichtung
- 211
- erster Anschluss der ersten Vorrichtung
- 212
- zweiter Anschluss der ersten Vorrichtung
- 220
- zweite Vorrichtung
- 221
- erster Anschluss der zweiten Vorrichtung
- 222
- zweiter Anschluss der zweiten Vorrichtung
- 230
- dritte Vorrichtung
- 231
- erster Anschluss der dritten Vorrichtung
- 232
- zweiter Anschluss der dritten Vorrichtung
- 241
- erste Signalleitung
- 242
- zweite Signalleitung
- 243
- dritte Signalleitung
- 250
- Spannungsquelle
- 300
- Speichervorrichtung
- 301
- erste Schnittstelle
- 302
- zweite Schnittstelle
- 303
- erster Anschluss
- 304
- zweiter Anschluss
- 310
- Bewertungseinheit
- 320
- Schaltungseinheit
- 330
- Treibereinheit
- 340
- Speichereinheit
- 400
- Speichersteuerung
- 401
- erster Anschluss
- 402
- zweiter Anschluss
- 403
- Abschlusswiderstand
- 404
- Abschlussschalter
- 405
- Abschlussspannungsanschluss
- 407
- Empfangseinheit
- 408
- Übertragungseinheit
- 410
- Speichervorrichtung
- 411
- erster Anschluss
- 412
- zweiter Anschluss
- 413
- Übertragungseinheit
- 414
- Bewertungseinheit
- 415
- Schaltungseinheit
- 421
- erste Signalleitung
- 422
- zweite Signalleitung
- 500
- Speichermodul
- 510
- erster Bus
- 511
- erster Anschluss
- 512
- zweiter Anschluss
- 513
- erster Anschluss
- 514
- zweiter Anschluss
- 515
- erster Anschluss
- 516
- zweiter Anschluss
- 520
- zweiter Bus
- 521
- dritter Anschluss
- 522
- vierter Anschluss
- 523
- dritter Anschluss
- 524
- vierter Anschluss
- 525
- dritter Anschluss
- 526
- vierter Anschluss
- 530
- dritter Bus
- 531
- fünfter Anschluss
- 532
- sechster Anschluss
- 533
- fünfter Anschluss
- 534
- sechster Anschluss
- 535
- fünfter Anschluss
- 536
- sechster Anschluss
- 540
- vierter Bus
- 541
- siebter Anschluss
- 542
- achter Anschluss
- 543
- siebter Anschluss
- 544
- achter Anschluss
- 545
- siebter Anschluss
- 546
- achter Anschluss
- 550
- fünfter Bus
- 551
- neunter Anschluss
- 552
- zehnter Anschluss
- 553
- neunter Anschluss
- 554
- zehnter Anschluss
- 555
- neunter Anschluss
- 556
- zehnter Anschluss
- 560
- Speichersteuerung
- 570
- erste Speichervorrichtung
- 580
- zweite Speichervorrichtung
- 590
- sechster Bus
- 591
- Spannungsanschluss
- 600
- Speichersteuerung
- 601
- erste Speichervorrichtung
- 602
- zweite Speichervorrichtung
- 603
- Leiterplatte
- 621
- erster Datenbus
- 622
- zweiter Datenbus
- 623
- Adressübertragungsbus
- 631
- Anschluss
- 632
- Anschluss
- 700
- Layout
- 701
- erste Anschlussgruppe
- 702
- zweite Anschlussgruppe
- 703
- dritte Anschlussgruppe
- 704
- vierte Anschlussgruppe
- 710
- Achse
- 721
- Fehlererfassungscode-Anschluss
- 800
- Hochfahren
- 810
- Bewerten
- 820
- Gabelung
- 831
- erste Alternative
- 831
- zweite Alternative
- 840
- Regelbetrieb
Claims (13)
- Speichervorrichtung (
410 ) mit – einer Bewertungseinheit (414 ), die mit einem ersten Anschluss (411 ) gekoppelt ist, wobei die Bewertungseinheit dazu ausgebildet ist, einen an den ersten Anschluss angelegten Signalpegel zu bewerten, um zu bestimmen, ob der Signalpegel einem vorgegebenen Signalpegel entspricht; und – einer Schalteinheit (415 ), die mit einem zweiten Anschluss (412 ) und der Bewertungseinheit (414 ) gekoppelt ist, wobei die Schalteinheit dazu ausgebildet ist, im Zusammenhang mit einem Signal am zweiten Anschluss (412 ) einen Signalaustausch aber den ersten Anschluss (411 ) zuzulassen, wenn die Bewertungseinheit (414 ) feststellt, dass der am ersten Anschluss anliegende Signalpegel dem vorgegebenen Signalpegel nicht entspricht, und wobei die Schalteinheit dazu ausgebildet ist, im Zusammenhang mit einem Signal am zweiten Anschluss (412 ) den Signalaustausch über den ersten Anschluss (411 ) zu sperren, wenn die Bewertungseinheit (414 ) feststellt, dass der am ersten Anschluss anliegende Signalpegel dem vorgegebenen Signalpegel entspricht. - Speichervorrichtung (
410 ) nach Anspruch 1, wobei der erste Anschluss (411 ) über eine feste Verbindung mit einer Signalquelle gekoppelt ist, wenn der vorgegebene Signalpegel an den ersten Anschluss angelegt wird. - Speichervorrichtung (
410 ) nach Anspruch 2, wobei der erste Anschluss (411 ) mit einer Spannungsquelle gekoppelt ist. - Speichervorrichtung (
410 ) nach einem der Ansprüche 1 bis 3, wobei der erste Anschluss (411 ) mindestens zwei Signalanschlüsse aufweist; wobei die Bewertungseinheit (414 ) dazu ausgebildet ist, den an mindestens einem Signalanschluss der mindestens zwei Signalanschlüsse des ersten Anschlusses anliegenden Signalpegel zu bewerten, um festzustellen, ob der Signalpegel dem vorgegebenen Signalpegel entspricht; und wobei die Schalteinheit (415 ) dazu ausgebildet ist, einen Signalaustausch über die mindestens zwei Signalanschlüsse des ersten Anschlusses zuzulassen, wenn die Bewertungseinheit feststellt, dass der an mindestens einem der mindestens zwei Signalanschlüsse anliegende Signalpegel nicht dem vorgegebenen Signalpegel entspricht, und den Signalaustausch über die mindestens zwei Signalanschlüsse des ersten Anschlusses zu sperren, wenn die Bewertungseinheit feststellt, dass der an mindestens einem der mindestens zwei Signalanschlüsse anliegende Signalpegel dem vorgegebenen Signalpegel entspricht. - Speichervorrichtung (
410 ) nach einem der Ansprüche 1 bis 4, wobei der an die Bewertungseinheit (414 ) gekoppelte erste Anschluss (411 ) einen Fehlererfassungscode-Anschluss umfasst. - Computersystem mit einer Speichervorrichtung (
410 ) nach einem der Ansprüche 1 bis 5, und einer Speichersteuerung (400 ) mit einem ersten Anschluss (401 ), wobei die Speichervorrichtung (410 ) dazu ausgebildet ist, einen Signalaustausch über den ersten Anschluss (411 ) der Speichervorrichtung (410 ) zum ersten Anschluss (401 ) der Speichersteuerung (400 ) zuzulassen, wenn die Speichervorrichtung (410 ) feststellt, dass der Signalpegel dem vorgegebenen Signalpegel nicht entspricht. - Computersystem nach Anspruch 6, wobei die Speichersteuerung (
400 ) eine mit einem zweiten Anschluss (402 ) gekoppelte Übertragungseinheit (408 ) aufweist; wobei der zweite Anschluss (402 ) der Speichersteuerung (400 ) mit dem zweiten Anschluss (412 ) der Speichervorrichtung (410 ) verbunden ist; und wobei die Schalteinheit (415 ) der Speichervorrichtung (410 ) dazu ausgebildet ist, die Signalpegelbestimmung der Bewertungseinheit (414 ) in Verbindung mit einem Datensignal abzutasten, das von der Übertragungseinheit (408 ) der Speichersteuerung (400 ) an die Schalteinheit (415 ) der Speichervorrichtung (410 ) angelegt wird. - Computersystem nach Anspruch 6 oder 7, wobei die Schalteinheit (
415 ) der Speichervorrichtung (410 ) ein Flip-Flop ist. - Computersystem nach einem der Ansprüche 6 bis 8, wobei die Speichersteuerung (
400 ) weiterhin einen Abschlusswiderstand (403 ), einen Abschlussschalter (404 ), einen Abschlussspannungsanschluss (405 ) und eine Empfangseinheit (407 ) aufweist; wobei der erste Anschluss (401 ) der Speichersteuerung (400 ) mit der Empfangseinheit (407 ) und mit dem Abschlussspannungsanschluss (405 ) über den Abschlussschalter (404 ) und den Abschlusswiderstand (403 ) gekoppelt ist; und wobei der erste Anschluss (401 ) der Speichersteuerung (400 ) mit dem ersten Anschluss (411 ) der Speichervorrichtung (410 ) über mindestens eine Signalleitung (421 ) gekoppelt ist, wenn der vorgegebene Signalpegel nicht an den ersten Anschluss (411 ) der Speichervorrichtung angelegt ist. - Verfahren zum Betreiben einer Speichervorrichtung (
410 ) mit einem ersten Anschluss (411 ) und einem zweiten Anschluss (412 ), wobei das Verfahren die folgenden Schritte aufweist: – Bewertung eines am ersten Anschluss (411 ) anliegenden Signalpegels; – nach der Bewertung des Signalpegels, im Zusammenhang mit einem Signal am zweiten Anschluss (412 ) Zulassen eines Signalaustausches über den ersten Anschluss (411 ), wenn der am ersten Anschluss anliegende Signalpegel einem vorgegebenen Signalpegel nicht entspricht, und Sperren des Signalaustausches über den ersten Anschluss (411 ), wenn der am ersten Anschluss anliegende Signalpegel dem vorgegebenen Signalpegel entspricht. - Verfahren nach Anspruch 10, wobei eine an den ersten Anschluss (
411 ) der Speichervorrichtung (410 ) angelegte Spannung bewertet wird. - Verfahren nach Anspruch 10 oder 11, wobei der erste Anschluss (
411 ) der Speichervorrichtung (410 ) mindestens zwei Signalanschlüsse aufweist; wobei der an mindestens einen Signalanschluss der mindestens zwei Signalanschlüsse des ersten Anschlusses (411 ) angelegte Signalpegel bewertet wird; wobei nach Bewertung des Signalpegels ein Austausch über die mindestens zwei Signalanschlüsse des ersten Anschlusses zugelassen wird, wenn der an mindestens einem Signalanschluss der mindestens zwei Signalanschlüsse des ersten Anschlusses (411 ) anliegende Signalpegel nicht einem vorgegebenen Signalpegel entspricht, und ein Austausch über die mindestens zwei Signalanschlüsse des ersten Anschlusses gesperrt wird, wenn der an mindestens einem Signalanschluss der mindestens zwei Signalanschlüsse des ersten Anschlusses (411 ) anliegende Signalpegel dem vorgegebenen Signalpegel entspricht. - Verfahren nach einem der Ansprüche 10 bis 12, wobei der an den ersten Anschluss (
411 ) angelegte Signalpegel nach dem Hochfahren der Speichervorrichtung (410 ) bewertet wird.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US11/564,764 US7587571B2 (en) | 2006-11-29 | 2006-11-29 | Evaluation unit in an integrated circuit |
US11/564,764 | 2006-11-29 |
Publications (2)
Publication Number | Publication Date |
---|---|
DE102007057321A1 DE102007057321A1 (de) | 2008-06-05 |
DE102007057321B4 true DE102007057321B4 (de) | 2012-08-09 |
Family
ID=39345340
Family Applications (4)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE202007019468U Expired - Lifetime DE202007019468U1 (de) | 2006-11-29 | 2007-11-28 | Bewertungseinheit in einer Speichervorrichtung |
DE202007019673.3U Expired - Lifetime DE202007019673U1 (de) | 2006-11-29 | 2007-11-28 | Speichermodul |
DE102007063847.9A Expired - Fee Related DE102007063847B4 (de) | 2006-11-29 | 2007-11-28 | Speichermodul |
DE102007057321A Revoked DE102007057321B4 (de) | 2006-11-29 | 2007-11-28 | Bewertungseinheit in einer Speichervorrichtung |
Family Applications Before (3)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE202007019468U Expired - Lifetime DE202007019468U1 (de) | 2006-11-29 | 2007-11-28 | Bewertungseinheit in einer Speichervorrichtung |
DE202007019673.3U Expired - Lifetime DE202007019673U1 (de) | 2006-11-29 | 2007-11-28 | Speichermodul |
DE102007063847.9A Expired - Fee Related DE102007063847B4 (de) | 2006-11-29 | 2007-11-28 | Speichermodul |
Country Status (2)
Country | Link |
---|---|
US (1) | US7587571B2 (de) |
DE (4) | DE202007019468U1 (de) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20190157253A1 (en) * | 2019-01-22 | 2019-05-23 | Intel Corporation | Circuit Systems Having Memory Modules With Reverse Orientations |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102004017863A1 (de) * | 2004-04-13 | 2005-11-10 | Infineon Technologies Ag | Schaltung |
DE102005050595A1 (de) * | 2004-11-04 | 2006-06-01 | Samsung Electronics Co., Ltd., Suwon | Speichersystem, Speichervorrichtung, Speichersteuervorrichtung und Verfahren dafür |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5272664A (en) * | 1993-04-21 | 1993-12-21 | Silicon Graphics, Inc. | High memory capacity DRAM SIMM |
US5893927A (en) * | 1996-09-13 | 1999-04-13 | International Business Machines Corporation | Memory device having programmable device width, method of programming, and method of setting device width for memory device |
JP4634605B2 (ja) * | 1998-03-12 | 2011-02-16 | エルピーダメモリ株式会社 | データ伝送システム |
US6510503B2 (en) * | 1998-07-27 | 2003-01-21 | Mosaid Technologies Incorporated | High bandwidth memory interface |
US6889304B2 (en) | 2001-02-28 | 2005-05-03 | Rambus Inc. | Memory device supporting a dynamically configurable core organization |
US6675272B2 (en) * | 2001-04-24 | 2004-01-06 | Rambus Inc. | Method and apparatus for coordinating memory operations among diversely-located memory components |
US7117421B1 (en) * | 2002-05-31 | 2006-10-03 | Nvidia Corporation | Transparent error correction code memory system and method |
US6876562B2 (en) * | 2002-10-17 | 2005-04-05 | Micron Technology, Inc. | Apparatus and method for mounting microelectronic devices on a mirrored board assembly |
US20040098545A1 (en) * | 2002-11-15 | 2004-05-20 | Pline Steven L. | Transferring data in selectable transfer modes |
-
2006
- 2006-11-29 US US11/564,764 patent/US7587571B2/en active Active
-
2007
- 2007-11-28 DE DE202007019468U patent/DE202007019468U1/de not_active Expired - Lifetime
- 2007-11-28 DE DE202007019673.3U patent/DE202007019673U1/de not_active Expired - Lifetime
- 2007-11-28 DE DE102007063847.9A patent/DE102007063847B4/de not_active Expired - Fee Related
- 2007-11-28 DE DE102007057321A patent/DE102007057321B4/de not_active Revoked
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102004017863A1 (de) * | 2004-04-13 | 2005-11-10 | Infineon Technologies Ag | Schaltung |
DE102005050595A1 (de) * | 2004-11-04 | 2006-06-01 | Samsung Electronics Co., Ltd., Suwon | Speichersystem, Speichervorrichtung, Speichersteuervorrichtung und Verfahren dafür |
Also Published As
Publication number | Publication date |
---|---|
DE202007019468U1 (de) | 2013-03-22 |
DE102007063847B4 (de) | 2016-01-07 |
US7587571B2 (en) | 2009-09-08 |
DE102007057321A1 (de) | 2008-06-05 |
DE202007019673U1 (de) | 2015-12-04 |
US20080123438A1 (en) | 2008-05-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE10255872B4 (de) | Speichermodul und Verfahren zum Betrieb eines Speichermoduls in einem Datenspeichersystem | |
DE102012204991B4 (de) | Speichereinrichtungen, Systeme und Verfahren unter Verwendung einer Befehls/Adressenkalibrierung | |
DE102008015990B4 (de) | Speichermodul mit Rängen von Speicherchips und gestapelten ECC-Speichervorrichtungen sowie Computersystem | |
DE202007018730U1 (de) | Inegrierte Schaltung mit abgestuftem Abschluss auf dem Chip | |
DE112007000416T5 (de) | Speichersystem mit dynamischem Abschluss | |
DE112005002178T5 (de) | Nebeneinanderliegende invertierte Speicheradreß- und Befehlsbusse | |
DE102004017863B4 (de) | Schaltung und Verfahren zum Ermitteln eines Referenzpegels für eine solche Schaltung | |
DE102008030514A1 (de) | Verfahren und Vorrichtung zur Anbindung von Speichervorrichtungen | |
DE102008046577A1 (de) | Anschlussvorrichtung zum Anschluss einer Mehrzahl von Peripheriegeräten und Betriebsverfahren | |
DE102005009806A1 (de) | Pufferbaustein für ein Speichermodul, Speichermodul und Speichersystem | |
DE10334531B4 (de) | Speichermodul und Speichersystem, geeignet für einen Hochgeschwindigkeitsbetrieb | |
DE102007057321B4 (de) | Bewertungseinheit in einer Speichervorrichtung | |
DE10085345B4 (de) | Schaltungsanordnung mit Direct-Rambus-Speicherelementen | |
EP2161890B1 (de) | Leiterplatine mit Terminierung einer T-förmigen Signalleitung | |
DE102004056214A1 (de) | Speicherpuffer | |
DE102004042173B4 (de) | DQS-Signalling in DDR-III-Speichersystemen ohne Präambel | |
DE102005022687A1 (de) | Speichersystem, Halbleiterspeicherbauelement und Betriebsverfahren hierfür | |
DE10345384B3 (de) | Schaltungssystem | |
DE10345981B4 (de) | Schaltungsvorrichtung zur Datenverarbeitung und Verfahren zum Verbinden eines Schaltungskernmoduls mit einem externen Schaltungsmodul | |
DE10208737B4 (de) | Adaptervorrichtung für Speichermodule | |
DE102008009951A1 (de) | Mehrfachsteckplatz-Speichersystem | |
DE10224255B4 (de) | Speicherbaustein mit einer Speicherzellenanordnung und einer Teststruktur | |
DE10335708B4 (de) | Hub-Baustein zum Anschließen von einem oder mehreren Speicherbausteinen | |
DE102008030501B4 (de) | Speichermodul und Verfahren zum Zugreifen auf ein Speichermodul | |
DE102004052612A1 (de) | Halbleiterspeicherbaustein, Halbleiterspeichermodul und Verfahren zur Übertragung von Schreibdaten zu Halbleiterspeicherbausteinen |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
R016 | Response to examination communication | ||
R016 | Response to examination communication | ||
R018 | Grant decision by examination section/examining division | ||
R130 | Divisional application to |
Ref document number: 102007063804 Country of ref document: DE Effective date: 20120419 |
|
R082 | Change of representative |
Representative=s name: PATENT- UND RECHTSANWAELTE BARDEHLE PAGENBERG, DE Representative=s name: PATENTANWAELTE HENKEL, BREUER & PARTNER, DE Representative=s name: PATENTANWAELTE HENKEL, BREUER & PARTNER MBB, DE |
|
R026 | Opposition filed against patent | ||
R026 | Opposition filed against patent |
Effective date: 20121109 |
|
R130 | Divisional application to |
Ref document number: 102007063804 Country of ref document: DE Effective date: 20140204 |
|
R006 | Appeal filed | ||
R082 | Change of representative |
Representative=s name: PATENTANWAELTE HENKEL, BREUER & PARTNER, DE Representative=s name: PATENTANWAELTE HENKEL, BREUER & PARTNER MBB, DE |
|
R008 | Case pending at federal patent court | ||
R082 | Change of representative |
Representative=s name: PATENTANWAELTE HENKEL, BREUER & PARTNER, DE Representative=s name: PATENTANWAELTE HENKEL, BREUER & PARTNER MBB, DE |
|
R081 | Change of applicant/patentee |
Owner name: INFINEON TECHNOLOGIES AG, DE Free format text: FORMER OWNER: QIMONDA AG, 81739 MUENCHEN, DE Effective date: 20141117 Owner name: POLARIS INNOVATIONS LTD., IE Free format text: FORMER OWNER: QIMONDA AG, 81739 MUENCHEN, DE Effective date: 20141117 |
|
R081 | Change of applicant/patentee |
Owner name: POLARIS INNOVATIONS LTD., IE Free format text: FORMER OWNER: INFINEON TECHNOLOGIES AG, 85579 NEUBIBERG, DE |
|
R082 | Change of representative |
Representative=s name: PATENTANWAELTE HENKEL, BREUER & PARTNER, DE Representative=s name: PATENTANWAELTE HENKEL, BREUER & PARTNER MBB, DE |
|
R010 | Appeal proceedings settled by withdrawal of appeal(s) or in some other way | ||
R037 | Decision of examining division or of federal patent court revoking patent now final | ||
R107 | Publication of grant of european patent cancelled |