DE10345981B4 - Schaltungsvorrichtung zur Datenverarbeitung und Verfahren zum Verbinden eines Schaltungskernmoduls mit einem externen Schaltungsmodul - Google Patents

Schaltungsvorrichtung zur Datenverarbeitung und Verfahren zum Verbinden eines Schaltungskernmoduls mit einem externen Schaltungsmodul Download PDF

Info

Publication number
DE10345981B4
DE10345981B4 DE10345981A DE10345981A DE10345981B4 DE 10345981 B4 DE10345981 B4 DE 10345981B4 DE 10345981 A DE10345981 A DE 10345981A DE 10345981 A DE10345981 A DE 10345981A DE 10345981 B4 DE10345981 B4 DE 10345981B4
Authority
DE
Germany
Prior art keywords
data
circuit
core module
module
unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE10345981A
Other languages
English (en)
Other versions
DE10345981A1 (de
Inventor
Erwin Thalmann
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qimonda AG
Original Assignee
Qimonda AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qimonda AG filed Critical Qimonda AG
Priority to DE10345981A priority Critical patent/DE10345981B4/de
Priority to US10/941,706 priority patent/US7353425B2/en
Priority to CN200410083155.2A priority patent/CN1604062A/zh
Publication of DE10345981A1 publication Critical patent/DE10345981A1/de
Application granted granted Critical
Publication of DE10345981B4 publication Critical patent/DE10345981B4/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/07Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/16Error detection or correction of the data by redundancy in hardware
    • G06F11/20Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements
    • G06F11/2002Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where interconnections or communication control functionality are redundant
    • G06F11/2007Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where interconnections or communication control functionality are redundant using redundant communication media
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/07Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/16Error detection or correction of the data by redundancy in hardware
    • G06F11/20Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements
    • G06F11/2002Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where interconnections or communication control functionality are redundant
    • G06F11/2005Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where interconnections or communication control functionality are redundant using redundant communication controllers

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Hardware Redundancy (AREA)

Abstract

Schaltungsvorrichtung zur Datenverarbeitung, mit:
a) einem Schaltungskernmodul (100);
b) einer Controller-Prozessoreinheit (102) zur Ansteuerung und Adressierung des Schaltungskernmoduls (100); und
c) einer Datenübertragungseinheit (103a) zur Übertragung von Daten zwischen dem Schaltungskernmodul (100) und mindestens einem externen Schaltungsmodul (110),
dadurch gekennzeichnet, dass
die Schaltungsvorrichtung weiter aufweist:
d) mindestens eine weitere Datenübertragungseinheit (103b-103n), die redundant zu der Datenübertragungseinheit (103a) ausgelegt ist, wobei die Datenübertragungseinheit (103b-103n)
d1) eine Datenverarbeitungseinheit (104a-104n) zur Verarbeitung von Daten und zur Weiterleitung von Datenströmen von dem und an das Schaltungskernmodul (100), und
d2) eine Datenschnittstelleneinheit (105a-105n) zur Ankopplung des Schaltungskernmoduls (100) an das mindestens eine externe Schaltungsmodul (110) aufweist;
e) eine erste Umschalteinheit (201) zur Umschaltung eines Datenstroms zwischen dem Schaltungskernmodul (100) und den mehrfach redundant ausgelegten Datenübertragungseinheiten (103a-103n), die durch ein erstes Testmodussignal (203) umschaltbar ist; und
f) eine zweite Umschalteinheit (202) zur Umschaltung eines Datenstroms zwischen...

Description

  • Die vorliegende Erfindung betrifft Schaltungsvorrichtungen, in welchen eine Datenverarbeitung wie beispielsweise eine Datenspeicherung vorgenommen wird, und Verfahren zum Übertragen von verarbeiteten und/oder gespeicherten Daten zwischen einem Schaltungskernmodul und einem externen Schaltungsmodul.
  • Insbesondere betrifft die vorliegende Erfindung eine Schaltungsvorrichtung zur Datenverarbeitung, die ein Schaltungskernmodul, eine Controller-Prozessoreinheit zur Ansteuerung und Adressierung des Schaltungskernmoduls und eine Datenübertragungseinheit zur Übertragung von Daten zwischen dem Schaltungskernmodul und mindestens einem externen Schaltungsmodul aufweist.
  • 2 zeigt eine herkömmliche Schaltungsvorrichtung zur Datenverarbeitung, wobei ein Schaltungskernmodul (CORE) mit mindestens einem externen Schaltungsmodul über eine Datenverarbeitungseinheit (DV) und eine Datenschnittstelleneinheit bzw. Daten-Interfaceeinheit (DI) verbunden ist.
  • Das Schaltungskernmodul erhält Kontroll-Signale zur Steuerung von beispielsweise einer Datenspeicherung in das Schaltungskernmodul und/oder einer Datenauslesung aus dem Schaltungskernmodul. Weiterhin werden dem Schaltungskernmodul Adress-Signale zur Adressierung der in dem Schaltungskernmodul gespeicherten Daten bzw. der aus dem Schaltungskernmodul zu lesenden Daten bereitgestellt.
  • Während das Schaltungskernmodul eine hohe Parallelität bei einer Datenverarbeitung aufweist, ist bei einem Übertragen der Daten zu einem externen Schaltungsmodul (nicht gezeigt) für ein Datenverarbeitungsmodul DV und/oder ein Daten-Interfacemodul DI eine Verringerung der Parallelität gegeben. Hierbei wirken sich unterschiedliche Verarbeitungsgeschwindigkeiten in den einzelnen Modulen erheblich auf eine Datenübertragungsrate bzw. eine Datenaustauschrate zwischen dem Schaltungskernmodul und externen Schaltungsmodulen aus.
  • In herkömmlicher Weise werden die Schaltungskernmodule beispielsweise Halbleiterschaltungen (Chips) in unterschiedlichen Geschwindigkeitsklassen gefertigt und angeboten. Die Schaltungskernmodule umfassen beispielsweise Speichereinheiten, vorzugsweise DRAMs (Dynamic Random Access Memory = dynamische Schreib-Lesespeicher).
  • Je höher die durch das Schaltungskernmodul erreichten Geschwindigkeiten in der Datenverarbeitung sind, desto höher ist der erzielte Preis der gesamten Schaltungsvorrichtung. Entscheidend für eine Einteilung in Geschwindigkeitsklassen ist hierbei, wie hoch eine maximal anlegbare Taktfrequenz ist, bei welcher das Schaltungskernmodul noch funktionsfähig ist.
  • In nachteiliger Weise ist bei einer Festlegung einer maximalen Taktfrequenz weniger das Schaltungskernmodul als vielmehr das Datenverarbeitungsmodul DV und/oder das Daten-Interfacemodul DI ausschlaggebend.
  • In unzweckmäßiger Weise wird bei einer Herstellung von Schaltungsvorrichtungen, die beispielsweise Speichereinheiten enthalten, nicht auf unterschiedliche Geschwindigkeitsklassen geachtet. Erst bei den anschließenden Testverfahren in einer Testvorrichtung wird die gefertigte Schaltungsvorrichtung jeweiligen Geschwindigkeitsklassen zugeordnet, damit der jeweils höchste Verkaufspreis erreicht werden kann.
  • Zur Lösung dieses Problems wurde vorgeschlagen, die Schaltungsvorrichtungen, die das Schaltungskernmodul COR, das Datenverarbeitungsmodul DV und das Daten-Interfacemodul DI enthalten, zunächst zu fertigen, dann hinsichtlich unterschiedlicher Geschwindigkeitsanforderungen zu testen und schließlich die getesteten Schaltungsvorrichtungen jeweils einer höchsten Geschwindigkeitsklasse zuzuordnen. Dieses herkömmliche Verfahren weist den wesentlichen Nachteil auf, dass es aufwendig und somit kostenintensiv ist.
  • Weiterhin sind herkömmliche Schaltungsvorrichtungen dann nicht einsetzbar, wenn beispielsweise das Datenverarbeitungsmodul und/oder das Daten-Interfacemodul fehlerhaft sind. In diesem Fall muss die gesamte Schaltungsvorrichtung als fehlerhaft beurteilt werden und kann in keiner Geschwindigkeitsklasse mehr eingesetzt werden.
  • In nachteiliger Weise ist es nicht möglich, die herkömmliche Schaltungsvorrichtung auf unterschiedliche, insbesondere hohe Frequenzen einzustellen, damit ein hoher Verkaufspreis erzielt werden kann.
  • In der Publikation "A large-area integrated Multiprocessor-System for Videoapplications", von M. Rudack et al., IEEE Design and Test of Computers, Januar/Februar 2002 ist ein integriertes Multiprozessorsystem für Videoanwendungen beschrieben. Obwohl Redundanz- und Selbstkonfigurationstechniken beschrieben sind, um eine hohe Zuverlässigkeit mit einer ausreichenden Ausbeute bei der Fertigung des Systems sicherzustellen, erfolgt mit den in der Publikation erwähnten "bidirectional repeaters" lediglich eine Signalweiterleitung bzw. eine Signalverstärkung in einer vorgebbaren (umschaltbaren) Richtung.
  • In der US 6,530,045 B1 sind eine Vorrichtung und ein Verfahren zum Testen von RAMBUS-DRAMs offenbart. Hierbei wird ein Testverfahren für derartige DRAMs bereitgestellt, das eine geringere Anzahl von Verbindungen mit einem Testsystem erfordert als herkömmliche Schaltungsvorrichtungen.
  • Die EP 1 040 420 B1 beschreibt ein Verfahren zur Reparatur von integrierten Schaltkreisen, durch welches es möglich ist, defekte Zellen in dem betreffenden Schaltkreis durch funktionsfähige Zellen zu ersetzen, wodurch insgesamt ein Ausschuss verringert wird. Hierbei wird das BIST-Prinzip innerhalb einer zu reparierenden Schaltungseinheit (BIST: Built in Selftest) eingesetzt.
  • Es ist somit eine Aufgabe der vorliegenden Erfindung, eine Schaltungsvorrichtung zur Datenverarbeitung und ein Verfahren zum Verbinden eines Schaltungskernmoduls mit mindestens einem externen Schaltungsmodul bereitzustellen, bei welchen eine optimale Ausnutzung der Betriebsgeschwindigkeit des Schaltungskernmoduls ermöglicht wird.
  • Diese Aufgabe wird durch eine Schaltungsvorrichtung mit den Merkmalen des Patentanspruchs 1 gelöst.
  • Ferner wird die Aufgabe durch ein im Patentanspruch 3 angegebenes Verfahren gelöst.
  • Weitere Ausgestaltungen der Erfindung ergeben sich aus den Unteransprüchen.
  • Ein wesentlicher Gedanke der Erfindung besteht darin, geschwindigkeitskritische Komponenten der Schaltungsvorrichtung mehrfach redundant auszulegen, derart, dass bei einem Testen der Schaltungsvorrichtung diejenige der redundanten Komponenten ausgewählt werden kann, welche die höchste Geschwindigkeit aufweist.
  • Während das Schaltungskernmodul eine hohe Parallelität bei einer Datenverarbeitung und somit eine hohe Betriebsgeschwindigkeit aufweist, sind zwischen das Schaltungskernmodul und externen Schaltungseinheiten geschaltete Datenverarbeitungsmodule und/oder Daten-Interfacemodule herstellungsabhängig mit unterschiedlichen Betriebsgeschwindigkeiten betreibbar, die deutlich unter der Betriebsgeschwindigkeit des Schaltungskernmoduls liegen können.
  • Der Kern der Erfindung besteht somit darin, die im Vergleich zu dem Schaltungskernmodul kostengünstigen Datenverarbeitungsmodule und Daten-Schnittstellenmodule mehrfach redundant auszulegen, derart, dass jeweils die schnellsten Datenverarbeitungsmodule und/oder Daten-Interfacemodule ausgewählt werden können, um eine hochwertigere Gesamt-Schaltungsvorrichtung bereitzustellen.
  • Hierbei sind das Datenverarbeitungsmodul bzw. die Datenverarbeitungseinheit und das Daten-Interfacemodul bzw. die Datenschnittstelleneinheit in einer Datenübertragungseinheit zusammengefasst, die mehrfach redundant ausgelegt ist. Die Erfindung zieht nun Nutzen aus der Tatsache, dass eine mehrfach redundante Auslegung einer derartigen Datenübertragungseinheit Kosten verursacht, die geringer sind als eine Erhöhung eines erzielbaren Gesamt-Verkaufspreises der Gesamt-Schaltungsvorrichtung, wenn diese durch eine geeignete Auswahl einer Datenübertragungseinheit in eine höhere Geschwindigkeitsklasse eingeordnet werden kann.
  • Es ist somit ein wesentlicher Vorteil der vorliegenden Erfindung, dass die jeweils höchste Geschwindigkeitsklasse ausgewählt werden kann. Es ist ein weiterer Vorteil der vorliegenden Erfindung, dass Fehler in Datenübertragungseinheiten nach einer Fertigung der Gesamt-Schaltungsvorrichtung behoben werden können, indem eine weitere, redundante Datenübertragungseinheit anstelle einer defekten Datenübertragungseinheit ausgewählt wird.
  • Die Schaltungsvorrichtung zur Datenverarbeitung weist im Wesentlichen auf:
    • a) ein Schaltungskernmodul;
    • b) eine Controller-Prozessoreinheit zur Ansteuerung und Adressierung des Schaltungskernmoduls;
    • c) eine Datenübertragungseinheit zur Übertragung von Daten zwischen dem Schaltungskernmodul und mindestens einem externen Schaltungsmodul,
    • d) mindestens eine weitere Datenübertragungseinheit, die redundant zu der Datenübertragungseinheit ausgelegt ist, wobei die weitere Datenübertragungseinheit eine Datenverarbeitungseinheit zur Verarbeitung von Daten und zur Weiterleitung von Datenströmen von dem und an das Schaltungskernmodul, und eine Datenschnittstelleneinheit zur Ankopplung des Schaltungskernmoduls an das mindestens eine externe Schaltungsmodul aufweist;
    • e) eine erste Umschalteinheit zur Umschaltung eines Datenstroms zwischen dem Schaltungskernmodul und den mehrfach redundant ausgelegten Datenübertragungseinheiten, die durch ein erstes Testmodussignal umschaltbar ist; und
    • f) eine zweite Umschalteinheit zur Umschaltung eines Datenstroms zwischen den mehrfach redundant ausgelegten Datenübertragungseinheiten und dem mindestens einen externen Schaltungsmodul, die durch ein zweites Testmodussignal umschaltbar ist, wobei
    • g) die mindestens eine weitere Datenübertragungseinheit in Abhängigkeit von einem Testen der Schaltungsvorrichtung hinsichtlich einer maximalen Datenverarbeitungsgeschwindigkeit mittels der ersten und zweiten Testmodussignale ausgewählt wird.
  • Weiterhin weist das Verfahren zum Verbinden eines Schaltungskernmoduls mit mindestens einem externen Schaltungsmodul im Wesentlichen die folgenden Schritte auf:
    • a) Bereitstellen einer Controller-Prozessoreinheit;
    • b) Ansteuern des Schaltungskernmoduls mittels Steuerdaten, die von der Controller-Prozessoreinheit über einen Steuerbus zugeführt werden;
    • c) Adressieren des Schaltungskernmoduls mittels Adressierungsdaten, die von der Controller-Prozessoreinheit über einen Adressbus zugeführt werden; und
    • d) Übertragen von Daten zwischen dem Schaltungskernmodul und dem mindestens einen externen Schaltungsmodul mittels einer Datenübertragungseinheit, wobei mindestens eine weitere Datenübertragungseinheit, die redundant zu der Datenübertragungseinheit ausgelegt ist und die eine Datenverarbeitungseinheit zur Verarbeitung von Daten und zur Weiterleitung von Datenströmen von dem und an das Schaltungskernmodul und eine Datenschnittstelleneinheit zur Ankopplung des Schaltungskernmoduls an das mindestens eine externe Schaltungsmodul aufweist, bereitgestellt wird, wobei ein Datenstrom zwischen dem Schaltungskernmodul und den mehrfach redundant ausgelegten Datenübertragungseinheiten mittels einer ersten Umschalteinheit durch ein erstes Testmodussignal umgeschaltet wird, und ein Datenstrom zwischen den mehrfach redundant ausgelegten Datenübertragungseinheiten und dem mindestens einen externen Schaltungsmodul mittels einer zweiten Umschalteinheit durch ein zweites Testmodussignal umgeschaltet wird, wobei die mindestens eine weitere Datenübertragungseinheit in Abhängigkeit von einem Testen der Schaltungsvorrichtung hinsichtlich einer maximalen Datenverarbeitungsgeschwindigkeit mittels der ersten und zweiten Testmodussignale ausgewählt wird.
  • In den Unteransprüchen finden sich vorteilhafte Weiterbildungen und Verbesserungen des jeweiligen Gegenstandes der Erfindung.
  • Gemäß einer bevorzugten Weiterbildung der vorliegenden Erfindung weist das Schaltungskernmodul mindestens eine Speichereinheit auf. Vorzugsweise ist die mindestens eine Speichereinheit als ein DRAM-Speicher (Dynamic Random Access Memory = dynamischer Schreib-Lesespeicher) ausgebildet.
  • Gemäß noch einer weiteren bevorzugten Weiterbildung der vorliegenden Erfindung wird die mindestens eine weitere Datenübertragungseinheit, die redundant zu der ersten Datenübertragungseinheit ausgelegt ist, in Abhängigkeit von einem Testmodus bei einem Testen des Schaltungskernmoduls ausgewählt.
  • Ausführungsbeispiele der Erfindung sind in den Zeichnungen dargestellt und in der nachfolgenden Beschreibung näher erläutert.
  • In den Zeichnungen zeigen:
  • 1 ein Blockbild der Schaltungsvorrichtung zur Datenverarbeitung mit mehrfach redundant ausgelegten Datenübertragungseinheiten gemäß einem bevorzugten Ausführungsbeispiel der vorliegenden Erfindung; und
  • 2 eine herkömmliche Schaltungsvorrichtung zur Datenverarbeitung.
  • In den Figuren bezeichnen gleiche Bezugszeichen gleiche oder funktionsgleiche Komponenten oder Schritte.
  • In dem in 1 gezeigten Blockbild gemäß einem bevorzugten Ausführungsbeispiel der vorliegenden Erfindung ist ein Schaltungskernmodul 100 gezeigt, das mit mindestens einem externen Schaltungsmodul 110 zu verbinden ist. Die in 1 gezeigten Doppelpfeile kennzeichnen Datenbusse bzw. Datenübertragungskanäle, über welche Daten bzw. Datenströme zwischen dem Schaltungskernmodul 100 und dem externen Schaltungsmodul 110 ausgetauscht werden können.
  • Die für einen Datenaustausch notwendige Datenübertragungseinheit 103a ist, wie in 1 veranschaulicht, mehrfach ausgelegt, d.h. es ist eine Anzahl n von zusätzlichen, redundanten Datenübertragungseinheiten 103b-103n bereitgestellt.
  • Es sei darauf hingewiesen, dass für einen Datenaustausch zwischen dem Schaltungskernmodul 100 und dem mindestens einen externen Schaltungsmodul 110 lediglich eine Datenübertragungseinheit 103a-103n erforderlich ist. In vorteilhafter Weise sind in der Gesamt-Schaltungsvorrichtung eine Anzahl von n Datenübertragungseinheiten 103a-103n bereitgestellt, die aufgrund von Prozessbedingungen bei deren Herstellung unterschiedliche Datenverarbeitungsgeschwindigkeiten aufweisen. Es sei darauf hingewiesen, dass auch das Schaltungskernmodul 100 unterschiedliche Datenverarbeitungsgeschwindigkeiten aufweisen kann, dieses aus Kostengründen jedoch nicht mehrfach redundant bereitgestellt werden kann.
  • Weiterhin ist es ein Vorteil, dass das Schaltungskernmodul 100 eine hohe Parallelität bei einer Datenverarbeitung aufweist, so dass eine maximale Datenverarbeitungsgeschwindigkeit der Gesamt-Schaltungsvorrichtung stets in dem Schaltungskernmodul 100 bereitgestellt ist. Das Schaltungskernmodul 100 weist beispielsweise, wie in dem bevorzugten Ausführungsbeispiel der 1 veranschaulicht, eine Anzahl von Speichereinheiten 101a-101k auf.
  • Dem Schaltungskernmodul 100 werden von einer Controller-Prozessoreinheit 102 über einen Steuerbus 106 Steuerdaten 107 und über einen Adressbus 108 Adressierungsdaten 109 zugeführt. Somit sind die in dem Schaltungskernmodul 100 angeordneten Speichereinheiten 101a-101k adressierbar und eine Datenspeicherung in die bzw. ein Datenauslesen aus den Spei chereinheiten 101a-101k kann durch die Controller-Prozessoreinheit 102 bereitgestellt werden.
  • Es sei darauf hingewiesen, dass bei einem Betrieb der Schaltungsvorrichtung zur Datenverarbeitung lediglich eine der Datenübertragungseinheiten 103a-103n aktiviert ist und im Betrieb eingesetzt wird. Nach einer Fertigung der Gesamt-Schaltungsvorrichtung wird diese jedoch zunächst auf ihre Funktionsfähigkeit getestet, wobei bei einem derartigen Testen auch ein Bestimmen einer Geschwindigkeitsklasse vorgenommen wird. Hierbei ist es möglich, in Abhängigkeit von zugeführten Testmodussignalen, hier einem ersten Testmodussignal 203 und einem zweiten Testmodussignal 204, eine Bestimmung einer Datenverarbeitungsgeschwindigkeit der Gesamt-Schaltungsanordnung in Abhängigkeit von einer zwischen dem Schaltungskernmodul 100 und dem mindestens einen externen Schaltungsmodul 110 angeordneten Datenübertragungseinheit 103a-103n durchzuführen. D.h., es ist möglich, unterschiedliche Datenübertragungseinheiten 103a-103n zu testen und diejenige mit einer maximalen Datenverarbeitungsgeschwindigkeit und/oder Datenübertragungsgeschwindigkeit für einen anschließenden Betrieb der Gesamt-Schaltungsvorrichtung zur Datenverarbeitung vorzusehen.
  • Zu diesem Zweck, d.h. um ein Umschalten zwischen unterschiedlichen Datenübertragungseinheiten 103a-103n vorzusehen, sind eine erste Umschalteinheit 201 zwischen dem Schaltungskernmodul 100 und den Datenübertragungseinheiten 103a-103n und eine zweite Umschalteinheit 202 zwischen den Datenübertragungseinheiten 103a-103n und dem mindestens einen externen Schaltungsmodul 110 bereitgestellt.
  • In Abhängigkeit von einem einem Testsystem vorgegebenen Testmodussignal werden die entsprechenden Umschalteinheiten 201, 202 angesteuert und umgeschaltet. Hierbei wird ein Datenstrom zwischen dem Schaltungskernmodul 100 und den mehrfach redundant ausgelegten Datenübertragungseinheiten 103a-103n mittels der ersten Umschalteinheit 201 umgeschaltet, und ein Datenstrom zwischen den mehrfach redundant ausgelegten Datenübertragungseinheiten 103a-103n und dem mindestens einen externen Schaltungsmodul 110 mittels der zweiten Umschalteinheit 202 umgeschaltet.
  • In vorteilhafter Weise weisen die mehrfach redundant ausgelegten Datenübertragungseinheiten 103a-103n jeweils eine Datenverarbeitungseinheit 104a-104n und/oder eine Datenschnittstelleneinheit 105a-105n auf. Während die grundlegende Funktion des Schaltungskernmoduls 100 darin besteht, ein Speichern und Adressieren von Daten bereitzustellen, besteht die grundlegende Funktion der Verarbeitungseinheit 104a-104n der Datenübertragungseinheit 103a-103n darin, Daten für ein verwendetes Datenprotokoll bereitzustellen bzw. umzuwandeln. Die Funktion der Datenschnittstelleneinheit 105a-105n der Datenübertragungseinheit 103a-103n besteht darin, Daten zu dem mindestens einen externen Schaltungsmodul 110 zu senden, bzw. Daten von diesem zu empfangen. Somit stellt die jeweilige Datenschnittstelleneinheit 105a-105n der ausgewählten Datenübertragungseinheit 103a-103n die "Schnittstelle" zur Außenwelt dar.
  • Während die Umschalteinheiten 201 und 202 mit Hilfe erster und zweiter Testmodussignale 203, 204 konfigurierbar sind, ist sicherzustellen, dass jeweils eine der Datenübertragungseinheiten 103a-103n aktiviert ist, um eine Datenverbindung aufrecht zu erhalten. Diejenige Datenübertragungseinheit 103a-103n, bei welcher eine höchste Geschwindigkeitsklasse bestimmt wurde, wird bei einem nachfolgenden Einsatz der Gesamt-Schaltungsvorrichtung ausgewählt bzw. fest verdrahtet.
  • Bezüglich der in 2 dargestellten herkömmlichen Schaltungsvorrichtung zur Datenverarbeitung wird auf die Beschreibungseinleitung verwiesen.
  • Obwohl die vorliegende Erfindung vorstehend anhand bevorzugter Ausführungsbeispiele beschrieben wurde, ist sie darauf nicht beschränkt, sondern auf vielfältige Weise modifizierbar.
  • Auch ist die Erfindung nicht auf die genannten Anwendungsmöglichkeiten beschränkt.
  • Bezugszeichenliste
  • In den Figuren bezeichnen gleiche Bezugszeichen gleiche oder funktionsgleiche Komponenten oder Schritte.
  • 100
    Schaltungskernmodul
    101a-101k
    Speichereinheit
    102
    Controller-Prozessoreinheit
    103a-103n
    Datenübertragungseinheit
    104a-104n
    Datenverarbeitungseinheit
    105a-105n
    Datenschnittstelleneinheit
    106
    Steuerbus
    107
    Steuerdaten
    108
    Adressbus
    109
    Adressierungsdaten
    110
    Externes Schaltungsmodul
    201
    Erste Umschalteinheit
    202
    Zweite Umschalteinheit
    203
    Erstes Testmodussignal
    204
    Zweites Testmodussignal

Claims (4)

  1. Schaltungsvorrichtung zur Datenverarbeitung, mit: a) einem Schaltungskernmodul (100); b) einer Controller-Prozessoreinheit (102) zur Ansteuerung und Adressierung des Schaltungskernmoduls (100); und c) einer Datenübertragungseinheit (103a) zur Übertragung von Daten zwischen dem Schaltungskernmodul (100) und mindestens einem externen Schaltungsmodul (110), dadurch gekennzeichnet, dass die Schaltungsvorrichtung weiter aufweist: d) mindestens eine weitere Datenübertragungseinheit (103b-103n), die redundant zu der Datenübertragungseinheit (103a) ausgelegt ist, wobei die Datenübertragungseinheit (103b-103n) d1) eine Datenverarbeitungseinheit (104a-104n) zur Verarbeitung von Daten und zur Weiterleitung von Datenströmen von dem und an das Schaltungskernmodul (100), und d2) eine Datenschnittstelleneinheit (105a-105n) zur Ankopplung des Schaltungskernmoduls (100) an das mindestens eine externe Schaltungsmodul (110) aufweist; e) eine erste Umschalteinheit (201) zur Umschaltung eines Datenstroms zwischen dem Schaltungskernmodul (100) und den mehrfach redundant ausgelegten Datenübertragungseinheiten (103a-103n), die durch ein erstes Testmodussignal (203) umschaltbar ist; und f) eine zweite Umschalteinheit (202) zur Umschaltung eines Datenstroms zwischen den mehrfach redundant ausgelegten Datenübertragungseinheiten (103a-103n) und dem mindestens einen externen Schaltungsmodul (110), die durch ein zweites Testmodussignal (204) umschaltbar ist, wobei g) die mindestens eine weitere Datenübertragungseinheit (103b-103n) in Abhängigkeit von einem Testen der Schaltungsvorrichtung hinsichtlich einer maximalen Datenverarbeitungsgeschwindigkeit mittels der ersten und zweiten Testmodussignale (203, 204) ausgewählt wird.
  2. Vorrichtung nach Anspruch 1, dadurch gekennzeichnet, dass das Schaltungskernmodul (100) mindestens eine Speichereinheit (101a-101k) aufweist.
  3. Verfahren zum Verbinden eines Schaltungskernmoduls (100) mit mindestens einem externen Schaltungsmodul (110) in einer Schaltungsvorrichtung, mit den folgenden Schritten: a) Bereitstellen einer Controller-Prozessoreinheit (102); b) Ansteuern des Schaltungskernmoduls (100) mittels Steuerdaten (107), die von der Controller-Prozessoreinheit (102) über einen Steuerbus (106) zugeführt werden; c) Adressieren des Schaltungskernmoduls (100) mittels Adressierungsdaten (107), die von der Controller-Prozessoreinheit (102) über einen Adressbus zugeführt werden; und d) Übertragen von Daten zwischen dem Schaltungskernmodul (100) und dem mindestens einen externen Schaltungsmodul (110) mittels einer Datenübertragungseinheit (103a), dadurch gekennzeichnet, dass mindestens eine weitere Datenübertragungseinheit (103b-103n), die redundant zu der Datenübertragungseinheit (103a) ausgelegt ist und die eine Datenverarbeitungseinheit (104a-104n) zur Verarbeitung von Daten und zur Weiterleitung von Datenströmen von dem und an das Schaltungskernmodul (100) und eine Datenschnittstelleneinheit (105a-105n) zur Ankopplung des Schaltungskernmoduls (100) an das mindestens eine externe Schaltungsmodul (110) aufweist, bereitgestellt wird, wobei ein Datenstrom zwischen dem Schaltungskernmodul (100) und den mehrfach redundant ausgelegten Datenübertragungseinheiten (103a-103n) mittels einer ersten Umschalteinheit (201) durch ein erstes Testmodussignal (203) umgeschaltet wird, und ein Datenstrom zwischen den mehrfach redundant ausgelegten Datenübertragungseinheiten (103a-103n) und dem mindestens einen externen Schaltungsmodul (110) mittels einer zweiten Umschalteinheit (202) durch ein zweites Testmodussignal (204) umgeschaltet wird, wobei die mindestens eine weitere Datenübertragungseinheit (103b-103n) in Abhängigkeit von einem Testen der Schaltungsvorrichtung hinsichtlich einer maximalen Datenverarbeitungsgeschwindigkeit mittels der ersten und zweiten Testmodussignale (203, 204) ausgewählt wird.
  4. Verfahren nach Anspruch 3, dadurch gekennzeichnet, dass die mindestens eine weitere Datenübertragungseinheit (103b-103n), die redundant ausgelegt ist, in Abhängigkeit von einem Testmodus bei einem Testen des Schaltungskernmoduls (100) ausgewählt wird.
DE10345981A 2003-10-02 2003-10-02 Schaltungsvorrichtung zur Datenverarbeitung und Verfahren zum Verbinden eines Schaltungskernmoduls mit einem externen Schaltungsmodul Expired - Fee Related DE10345981B4 (de)

Priority Applications (3)

Application Number Priority Date Filing Date Title
DE10345981A DE10345981B4 (de) 2003-10-02 2003-10-02 Schaltungsvorrichtung zur Datenverarbeitung und Verfahren zum Verbinden eines Schaltungskernmoduls mit einem externen Schaltungsmodul
US10/941,706 US7353425B2 (en) 2003-10-02 2004-09-15 Data processing circuit apparatus having a data transmission unit of redundant design
CN200410083155.2A CN1604062A (zh) 2003-10-02 2004-09-29 具有一冗余设计的数据传输单元的数据处理电路装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE10345981A DE10345981B4 (de) 2003-10-02 2003-10-02 Schaltungsvorrichtung zur Datenverarbeitung und Verfahren zum Verbinden eines Schaltungskernmoduls mit einem externen Schaltungsmodul

Publications (2)

Publication Number Publication Date
DE10345981A1 DE10345981A1 (de) 2005-04-28
DE10345981B4 true DE10345981B4 (de) 2007-10-18

Family

ID=34384349

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10345981A Expired - Fee Related DE10345981B4 (de) 2003-10-02 2003-10-02 Schaltungsvorrichtung zur Datenverarbeitung und Verfahren zum Verbinden eines Schaltungskernmoduls mit einem externen Schaltungsmodul

Country Status (3)

Country Link
US (1) US7353425B2 (de)
CN (1) CN1604062A (de)
DE (1) DE10345981B4 (de)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006343822A (ja) * 2005-06-07 2006-12-21 Fujitsu Ltd ライブラリ装置
DE102007019047B4 (de) * 2007-04-23 2015-06-18 Abb Ag Kommunikationsanordnung
US20090198830A1 (en) * 2008-02-06 2009-08-06 Inventec Corporation Method of adjusting network data sending speed according to data processing speed at client
CN104731028B (zh) * 2013-12-19 2017-07-18 南京南瑞继保电气有限公司 基于信号名的嵌入式多cpu板间信号自动交换的方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1040420B1 (de) * 1997-12-22 2002-06-12 Pact Informationstechnologie GmbH Verfahren zur reparatur von integrierten schaltkreisen
US6530045B1 (en) * 1999-12-03 2003-03-04 Micron Technology, Inc. Apparatus and method for testing rambus DRAMs

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4412281A (en) * 1980-07-11 1983-10-25 Raytheon Company Distributed signal processing system
JP3086261B2 (ja) * 1995-03-27 2000-09-11 インターナショナル・ビジネス・マシーンズ・コーポレーション マルチプロセッサ・システム用バス構造
US6425094B1 (en) * 1999-08-09 2002-07-23 Sun Microsystems, Inc. Diagnostic cage for testing redundant system controllers
US6640313B1 (en) * 1999-12-21 2003-10-28 Intel Corporation Microprocessor with high-reliability operating mode
US7185341B2 (en) * 2002-03-28 2007-02-27 International Business Machines Corporation System and method for sharing PCI bus devices
US20040059862A1 (en) * 2002-09-24 2004-03-25 I-Bus Corporation Method and apparatus for providing redundant bus control
US7124318B2 (en) * 2003-09-18 2006-10-17 International Business Machines Corporation Multiple parallel pipeline processor having self-repairing capability

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1040420B1 (de) * 1997-12-22 2002-06-12 Pact Informationstechnologie GmbH Verfahren zur reparatur von integrierten schaltkreisen
US6530045B1 (en) * 1999-12-03 2003-03-04 Micron Technology, Inc. Apparatus and method for testing rambus DRAMs

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
"A Large-Area Integrated Multiprocessor System for Video Applications" von M. Rudack, M. Redeker, J. Hilgenstock, Universität Hannover erschienen in IEEE Design & Test of Computers 2002 *

Also Published As

Publication number Publication date
DE10345981A1 (de) 2005-04-28
US20050076267A1 (en) 2005-04-07
US7353425B2 (en) 2008-04-01
CN1604062A (zh) 2005-04-06

Similar Documents

Publication Publication Date Title
DE10255872B4 (de) Speichermodul und Verfahren zum Betrieb eines Speichermoduls in einem Datenspeichersystem
DE69024851T2 (de) Halbleiterspeicheranordnung
DE3382592T2 (de) Zweifachbusstruktur fuer die rechnerverbindung.
DE19737838B4 (de) Halbleiterspeichereinrichtung
DE19645745B4 (de) Dynamischer Schreib-/Lesespeicher
DE3032630A1 (de) Halbleiterspeicher aus speicherbausteinen mit redundanten speicherbereichen
DE19930169B4 (de) Testeinrichtung und Verfahren zum Prüfen eines Speichers
DE10335978B4 (de) Hub-Baustein zum Anschließen von einem oder mehreren Speicherbausteinen
DE112021001247T5 (de) Übertragungssystem, dessen serialisierer, deserialisierer, signalverarbeitungssystem, und kraftfahrzeug
DE19963689A1 (de) Schaltungsanordnung eines integrierten Halbleiterspeichers zum Speichern von Adressen fehlerhafter Speicherzellen
EP1205938B1 (de) Integrierte Schaltung mit Testbetriebsart und Verfahren zum Testen einer Vielzahl solcher integrierter Schaltungen
DE10345981B4 (de) Schaltungsvorrichtung zur Datenverarbeitung und Verfahren zum Verbinden eines Schaltungskernmoduls mit einem externen Schaltungsmodul
EP0671033B1 (de) Anordnung zur übertragung von daten über einen bus
EP0186040A1 (de) Integrierter Halbleiterspeicher
DE10102405A1 (de) Halbleiterspeicherbauelement mit datenübertragender Pipeline
DE4206079C2 (de) Halbleiterspeichereinrichtung und Verfahren zum Lesen von Daten aus einer solchen Halbleiterspeichereinrichtung
DE4137336A1 (de) Ic-karte
EP0141332A2 (de) Mehrfachbusanordnung für die Verbindung von Prozessoren und Speichern in einem Mehrprozessorsystem
DE10039612B4 (de) Halbleitervorrichtung mit einem Speicher für eine Zwischenwortgröße
EP1046992B1 (de) Halbleiterspeicher vom wahlfreien Zugriffstyp mit in zwei Ebenen organisiertem Bussystem
DE10046578B4 (de) Integrierter Speicherbaustein und Speicheranordnung mit mehreren Speicherbausteinen sowie Verfahren zum Betrieb einer solchen Speicheranordnung
DE10335708B4 (de) Hub-Baustein zum Anschließen von einem oder mehreren Speicherbausteinen
DE3335549A1 (de) Ueberwachungseinrichtung fuer eine datenverarbeitungsanlage
DE10125388A1 (de) Programmgesteuerte Einheit
DE102007057321B4 (de) Bewertungseinheit in einer Speichervorrichtung

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8127 New person/name/address of the applicant

Owner name: QIMONDA AG, 81739 MUENCHEN, DE

8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee