DE102006000715B4 - Speichersystem - Google Patents

Speichersystem Download PDF

Info

Publication number
DE102006000715B4
DE102006000715B4 DE102006000715A DE102006000715A DE102006000715B4 DE 102006000715 B4 DE102006000715 B4 DE 102006000715B4 DE 102006000715 A DE102006000715 A DE 102006000715A DE 102006000715 A DE102006000715 A DE 102006000715A DE 102006000715 B4 DE102006000715 B4 DE 102006000715B4
Authority
DE
Germany
Prior art keywords
memory
mcb2
mcb1
circuit board
storage system
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102006000715A
Other languages
English (en)
Other versions
DE102006000715A1 (de
Inventor
In-Su Choi
Joon-hee Yongin Lee
Hee-joo Suwon Choi
Il-guy Hwaseong Jung
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of DE102006000715A1 publication Critical patent/DE102006000715A1/de
Application granted granted Critical
Publication of DE102006000715B4 publication Critical patent/DE102006000715B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C5/00Details of stores covered by group G11C11/00
    • G11C5/06Arrangements for interconnecting storage elements electrically, e.g. by wiring
    • G11C5/063Voltage and signal distribution in integrated semi-conductor memory access lines, e.g. word-line, bit-line, cross-over resistance, propagation delay
    • DTEXTILES; PAPER
    • D04BRAIDING; LACE-MAKING; KNITTING; TRIMMINGS; NON-WOVEN FABRICS
    • D04DTRIMMINGS; RIBBONS, TAPES OR BANDS, NOT OTHERWISE PROVIDED FOR
    • D04D1/00Ropes or like decorative or ornamental elongated trimmings made from filamentary material
    • D04D1/04Ropes or like decorative or ornamental elongated trimmings made from filamentary material by threading or stringing pearls or beads on filamentary material
    • DTEXTILES; PAPER
    • D04BRAIDING; LACE-MAKING; KNITTING; TRIMMINGS; NON-WOVEN FABRICS
    • D04DTRIMMINGS; RIBBONS, TAPES OR BANDS, NOT OTHERWISE PROVIDED FOR
    • D04D7/00Decorative or ornamental textile articles
    • DTEXTILES; PAPER
    • D04BRAIDING; LACE-MAKING; KNITTING; TRIMMINGS; NON-WOVEN FABRICS
    • D04DTRIMMINGS; RIBBONS, TAPES OR BANDS, NOT OTHERWISE PROVIDED FOR
    • D04D9/00Ribbons, tapes, welts, bands, beadings, or other decorative or ornamental strips, not otherwise provided for
    • D04D9/04Ribbons, tapes, welts, bands, beadings, or other decorative or ornamental strips, not otherwise provided for built-up from several strips or elements
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C5/00Details of stores covered by group G11C11/00
    • G11C5/02Disposition of storage elements, e.g. in the form of a matrix array
    • G11C5/04Supports for storage elements, e.g. memory modules; Mounting or fixing of storage elements on such supports
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/14Structural association of two or more printed circuits
    • H05K1/148Arrangements of two or more hingeably connected rigid printed circuit boards, i.e. connected by flexible means
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007Types of components
    • H05K2201/10159Memory

Landscapes

  • Engineering & Computer Science (AREA)
  • Textile Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Memories (AREA)
  • Dram (AREA)
  • Wire Bonding (AREA)

Abstract

Speichersystem (400; 600), mit:
einer Platine (410), auf der angeordnet sind:
eine Speichersteuerung (420; 620); und
wenigstens zwei Speichermodule (MM; MM1), die jeweils eine Mehrzahl von Speicherchips (MC) aufweisen, wobei die Mehrzahl von Speicherchips (MC) mit der Speichersteuerung (420; 620) über eine jeweilige Mehrzahl von Signalleitungen (R) elektrisch gekoppelt sind,
dadurch gekennzeichnet, dass
a) die Speichersteuerung (420; 620) rechteckförmig ausgebildet ist und auf wenigstens zwei aneinander stoßenden Rechteckseiten mit den Signalleitungen (R) verbunden ist;
b) jeder der wenigstens zwei Speichermodule (MM; MM1) parallel und hochkant zu einer jeweiligen Rechteckseite der Steuerung (420; 620) angeordnet ist; und
c) die wenigstens zwei Speichermodule (MM; MM1) an ihren aneinander angrenzenden Kanten über einen flexiblen Koppler (EC; EC1) miteinander verbunden sind.

Description

  • GEBIET DER ERFINDUNG
  • Die vorliegende Erfindung betrifft ein Speichersystem nach dem Anspruch 1.
  • HINTERGRUND DER ERFINDUNG
  • Aus der US 6 590 781 B2 ist ein Speichersystem bekannt, welches eine Speicher-Interfaceschaltung, eine Taktsignalerzeugungsschaltung und eine Vielzahl von Speicherschaltungen aufweist. Die Speicherschaltungen sind betriebsmäßig miteinander gekoppelt und in Form von mehreren Speichermodulen angeordnet und zwar in solcher Weise, dass der Speichermodul, der zu Beginn der Reihenfolge der Speicherschaltungen angeordnet ist, mit einem Ausgang der Taktsignalerzeugungsschaltung und der Speicher-Interfaceschaltung verbunden ist. Derjenige Speichermodul, der am Ende der Reihenfolge positioniert ist, ist insofern einzigartig, dass er nämlich eine Taktsignalbeendigungsschaltung enthält, die an die letzte integrierte Speicherschaltung angeschlossen ist. Die Speichermodule sind bei diesem bekannten Speichersystem hochkant auf eine Schaltungsplatine aufgesteckt und sind in ihrem oberen Endbereich jeweils als Zweiergruppen über einen flexiblen Verbinder miteinander verbunden.
  • Aus der EP 0 849 738 A2 ist ein Speichermodul bekannt, der eine Vielzahl von Speichervorrichtungen umfasst, die in einer Kreisformation oder in einer quadratischen Formation angeordnet sind und mit einer im Zentrum der Anordnung vorgesehenen Platine über eine Interfaceverbindung verbunden sind.
  • 1 ist eine schematische Darstellung eines herkömmlichen Speichersystems 100 mit Speichermodulen MM1 und MM2. Das Speichersystem 100 weist eine Platine 110 auf, an der eine Speichersteuerung 120 und die Speichermodule MM1 und MM2 angebracht sind. Jedes der Speichermodule MM1 und MM2 weist eine Mehrzahl von Speicherchips MC auf. Die Speichersteuerung 120 überträgt über Signalleitungen R1, R2 und R3 an der Platine 110 Signale zu den Speichermodulen MM1 und MM2. Die Signalleitungen R1, R2 und R3 können Metallleitungen oder elektrische Leitungen sein, durch die elektrische Signale übertragen werden.
  • Sowie allgemein die Integrationsdichte einer Schaltungsplatine zunimmt, wird es schwierig, die Längen von Signalleitungen, die eine Speichersteuerung mit einem Speichermodul verbinden, anzugleichen bzw. gleich zu machen. Wenn sich die Längen der Signalleitungen unterscheiden, weisen Signale, die über die Signalleitungen, beispielsweise R1, R2 und R3 in 1, übertragen werden, unterschiedliche Signalcharakteristika auf.
  • In 1 sind die Signalleitungen R1, R2 und R3 gebogen, um die Leitungsführungsentfernungen eines Signals, das über die Signalleitungen R1, R2 und R3 von der Speichersteuerung 120 zu dem Speichermodul übertragen wird, anzugleichen. In diesem Fall kann jedoch eine Impedanzfehlanpassung oder eine Übertragungsverzögerung bzw. Übertragungslaufzeit in den Signalleitungen R1, R2 und R3 auftreten.
  • 2 ist eine schematische Darstellung eines herkömmlichen Speichersystems 200 mit Speichermodulen MM1 und MM2. Das Speichersystem 200 weist eine Schaltungsplatine 210 auf, an der eine Speichersteuerung 220 und die Speichermodule MM1 und MM2 angebracht sind. In 2 sind Signalleitungen R1 und R2 viele Male gebogen, um die Leitungsführungsentfernungen eines Signals, das über die Signalleitungen R1 und R2 von der Speichersteuerung 220 zu den Speichermodulen MM1 und MM2 übertragen wird, anzugleichen. Eine Impedanzfehlanpassung oder eine Übertragungslaufzeit in den Signalleitungen R1 und R2 kann daher ebenfalls auftreten.
  • 3 ist eine schematische Darstellung eines herkömmlichen Speichermoduls 300. Das Speichermodul 300 weist eine Mehrzahl von Speicherchips MC und einen Modulabgriff MTP (= Module Tap), der konfiguriert ist, um ein Signal zu empfangen und das Signal zu den Speicherchips MC zu übertragen, auf.
  • Die in 1 und 2 dargestellte Leitungsführung von Signalleitungen R1 bis R3 kann Übertragungslaufzeiten bzw. Übertragungsverzögerungen und/oder eine Verzerrung von Signalcharakteristika für Signale, die über die Signalleitungen R1 bis R3 übertragen werden, verursachen. Aufgrund einer begrenzten Schaltungsplatinenfläche gibt es ungünstigerweise eine begrenzte Anzahl von Arten, die Signalleitungen an einer Schaltungsplatine zwischen den Speichersteuerungen und Speichermodulen zu führen, um Übertragungslaufzeiten und eine Speichercharakteristikverzerrung zu überwinden.
  • ZUSAMMENFASSUNG DER ERFINDUNG
  • Die der Erfindung zugrundeliegende Aufgabe besteht darin, ein Speichersystem zu schaffen, bei dem die jeweiligen Leitungsverbindungen zwischen einer Mehrzahl von Speicherchips und zwischen einer Speichersteuerung besonders kurz ausgebildet werden können, um den Einfluss von Störsignalen so gering wie möglich zu halten.
  • Diese Aufgabe wird erfindungsgemäß durch ein Speichersystem mit den Merkmalen des Anspruches 1 gelöst.
  • Besonders vorteilhafte Ausgestaltungen und Weiterbildungen des erfindungsgemäßen Speichersystems ergeben sich aus den Unteransprüchen.
  • Gemäß einem Ausführungsbeispiel der vorliegenden Erfindung ist ein Speichermodul geschaffen, das eine erste Schaltungsplatine, an der mindestens ein Speicherchip befestigt ist, eine zweite Schaltungsplatine, an der mindestens ein Speicherchip befestigt ist, und einen flexiblen Koppler, der die erste Schaltungsplatine mit der zweiten Schaltungsplatine elektrisch verbindet, aufweist. Sowohl die erste als auch die zweite Schaltungsplatine weisen einen Modulabgriff, der konfiguriert ist, um Daten zu empfangen, auf.
  • Speicherchips an sowohl der ersten als auch der zweiten Schaltungsplatine empfangen über den Modulabgriff direkt Daten. Der Koppler überträgt Signale zwischen mindestens einem Speicherchip an der ersten Schaltungsplatine und mindestens einem Speicherchip an der zweiten Schaltungsplatine. Der flexible Koppler ist konfiguriert, um verschiedene Signale, die Befehlssignale, Adresssignale und Taktsignale aufweisen, jedoch nicht darauf begrenzt sind, zu übertragen.
  • Der Koppler kann ein Film- bzw. Bandkabel und/oder ein elektrischer Draht sein. Das Speichermodul kann ein zweireihiges Speichermodul sein.
  • Gemäß einem weiteren Aspekt der vorliegenden Erfindung ist ein Speichermodul, das eine Schaltungsplatine mit einem inflexiblen ersten Abschnitt, an dem mindestens ein Speicherchip befestigt ist, einem inflexiblen zweiten Abschnitt, an dem mindestens ein Speicherchip befestigt ist, und einem flexiblen dritten Abschnitt zwischen dem ersten und dem zweiten Abschnitt aufweist, geschaffen.
  • Sowohl der erste als auch der zweite Abschnitt weisen einen Modulabgriff, der konfiguriert ist, um Daten zu empfangen, auf. Der dritte Abschnitt verbindet den ersten Abschnitt elektrisch mit dem zweiten Abschnitt.
  • Gemäß einem weiteren Ausführungsbeispiel der vorliegenden Erfindung ist ein Speichersystem geschaffen, das eine Speichersteuerung und ein Speichermodul, das biegbar ist, um die Längen von Signalleitungen zwischen jedem einer Mehrzahl von Speicherchips an dem Speichermodul und der Speichersteuerung anzugleichen und zu minimieren, aufweist.
  • Das Speichermodul weist eine erste Schaltungsplatine, an der mindestens ein Speicherchip befestigt ist, eine zweite Schaltungsplatine, an der mindestens ein Speicherchip befestigt ist, und einen flexiblen Koppler, der die erste Schaltungsplatine mit der zweiten Schaltungsplatine elektrisch verbindet, auf. Die erste und die zweite Schaltungsplatine sind angebracht, um sich um die Speichersteuerung zu erstrecken, derart, dass die Längen von Signalleitungen zwischen der Speichersteuerung und jedem der Speicherchips an der ersten und der zweiten Schaltungsplatine gleich sind.
  • Wenn die Speichersteuerung quadratisch ist, sind die erste und die zweite Schaltungsplatine zu einer ersten Seite bzw. einer zweiten Seite der Speichersteuerung parallel.
  • Gemäß einem weiteren Ausführungsbeispiel der vorliegenden Erfindung weist das Speichersystem ein zweites Speichermodul mit einer dritten Schaltungsplatine und einer vierten Schaltungsplatine, die miteinander über einen flexiblen Koppler elektrisch verbunden sind, auf. Die dritte und die vierte Schaltungsplatine sind parallel zu einer dritten Seite bzw. einer vierten Seite der Speichersteuerung. Sowohl die erste als auch die zweite Schaltungsplatine weisen einen Modulabgriff, der Daten empfängt, auf, und Speicherchips an der ersten und der zweiten Schaltungsplatine empfangen über den Modulabgriff direkt Daten.
  • Das Speichermodul weist eine Schaltungsplatine mit einem inflexiblen ersten Abschnitt, an dem mindestens ein Speicherchip befestigt ist, einem inflexiblen zweiten Abschnitt, an dem mindestens ein Speicherchip befestigt ist, und einem flexiblen dritten Abschnitt, der zwischen dem ersten und dem zweiten Abschnitt angebracht ist, auf.
  • Der erste und der zweite Abschnitt sind angebracht, um sich um die Speichersteuerung derart zu erstrecken, dass die Längen von Signalleitungen zwischen den Speicherchips an dem ersten und dem zweiten Abschnitt und der Speichersteuerung gleich sind. Der flexible dritte Abschnitt verbindet den ersten Abschnitt elektrisch mit dem zweiten Abschnitt.
  • KURZE BESCHREIBUNG DER ZEICHNUNGEN
  • Die vorhergehenden und weitere Aspekte und Vorteile der vorliegenden Erfindung werden durch die Beschreibung von detaillierten exemplarischen Ausführungsbeispielen derselben unter Bezugnahme auf die beigefügten Zeichnungen offensichtlicher, in denen:
  • 1 eine schematische Darstellung eines herkömmlichen Speichersystems mit einem Speichermodul ist;
  • 2 eine schematische Darstellung eines weiteren herkömmlichen Speichersystems mit einem Speichermodul ist;
  • 3 eine schematische Darstellung eines herkömmlichen Speichermoduls ist;
  • 4 eine schematische Darstellung eines Speichersystems mit einem Speichermodul gemäß einem Ausführungsbeispiel der vorliegenden Erfindung ist;
  • 5 eine schematische Darstellung eines Speichermoduls gemäß einem Ausführungsbeispiel der vorliegenden Erfindung ist; und
  • 6 eine schematische Darstellung eines Speichersystems mit einem Speichermodul gemäß einem weiteren Ausführungsbeispiel der vorliegenden Erfindung ist.
  • DETAILLIERTE BESCHREIBUNG DER ERFINDUNG
  • Die vorliegende Erfindung ist vollständiger im Folgenden unter Bezugnahme auf die begleitenden Zeichnungen, in denen bevorzugte Ausführungsbeispiele der Erfindung gezeigt sind, beschrieben. Diese Erfindung kann jedoch in vielen unterschiedlichen Formen ausgeführt sein und sollte nicht als auf die hierin dargestellten Ausführungsbeispiele begrenzt aufgefasst werden; diese Ausführungsbeispiele sind vielmehr vorgesehen, derart, dass diese Offenbarung gründlich und vollständig ist, und dieselben werden Fachleuten den Schutzbereich der Erfindung vollständig vermitteln.
  • Gleiche Ziffern beziehen sich durchgehend auf gleiche Elemente. In den Figuren können die Dicken von bestimmten Leitungen, Schichten, Komponenten, Elementen oder Merkmalen zur Verdeutlichung übertrieben dargestellt sein. Gestrichelte Linien stellen optionale Merkmale oder Operationen dar, es sei denn, dass es anders spezifiziert ist. Alle Veröffentlichungen, Patentanmeldungen, Patente und andere hierin erwähnte Bezugnahmen sind hierin durch Bezugnahme in ihrer Gesamtheit aufgenommen.
  • Die hierin verwendete Terminologie dient lediglich dem Zweck des Beschreibens von speziellen Ausführungsbeispielen und soll die Erfindung nicht begrenzen. Wie hierin verwendet, sollen die Singularformen "eine(r, s)" und "der, die, das" ebenfalls die Pluralformen umfassen, es sei denn, dass es der Zusammenhang deutlich anders zeigt. Es ist ferner offensichtlich, dass die Ausdrücke "aufweisen" und/oder "aufweisend", wenn dieselben in dieser Beschreibung verwendet werden, die Anwesenheit von angegebenen Merkmalen, Ganzzahlen, Schritten, Operationen, Elementen und/oder Komponenten spezifizieren, jedoch nicht die Anwesenheit oder Hinzufügung von einem oder mehreren anderen Merkmalen, Ganzzahlen, Schritten, Operationen, Elementen, Komponenten und/oder Gruppen derselben ausschließen. Wie hierin verwendet, umfasst der Ausdruck "und/oder" jede und alle Kombinationen von einem oder mehreren der zugeordneten aufgelisteten Gegenstände. Wie hierin verwendet, sollten Satzteile, wie z. B. "zwischen X und Y" und "zwischen etwa X und Y" als X und Y umfassend interpretiert werden. Wie hierin verwendet, bedeuten Satzteile wie "zwischen etwa X und Y" "zwischen etwa X und etwa Y". Wie hierin verwendet, bedeuten Satzteile wie "von etwa X bis Y" "von etwa X bis etwa Y".
  • Alle hierin verwendeten Ausdrücke (umfassend technische und wissenschaftliche Ausdrücke) besitzen die gleiche Bedeutung, wie sie allgemein durch Fachleute, die diese Erfindung betrifft, verstanden wird, es sei denn, dass es anders definiert ist. Es ist ferner offensichtlich, dass Ausdrücke, wie z. B. dieselben, die in allgemein verwendeten Wörterbüchern definiert sind, als eine Bedeutung aufweisend interpretiert werden sollten, die mit der Bedeutung derselben im Zusammenhang mit der Beschreibung und der relevanten Technik konsistent ist, und nicht in einem idealisierten oder übermäßig formalen Sinn interpretiert werden sollten, es sei denn, dass es ausdrücklich hierin so definiert ist. Gut bekannte Funktionen oder ein gut bekannter Aufbau brauchen zur Verkürzung und/oder zur Verdeutlichung nicht detailliert beschrieben zu werden.
  • Es ist offensichtlich, dass, wenn auf ein Element als "an" bzw. "auf", "befestigt" an, "verbunden" mit, "gekoppelt" mit, ein anderes Element "berührend", etc. Bezug genommen wird, dasselbe direkt an bzw. auf, befestigt an, verbunden mit oder mit dem anderen Element gekoppelt sein kann oder das andere Element berühren kann oder dazwischen liegende Elemente ebenfalls vorhanden sein können. Wenn im Gegensatz dazu auf ein Element als beispielsweise "direkt an" bzw. "auf', "direkt befestigt" an, "direkt verbunden" mit, "direkt gekoppelt" mit oder "direkt" ein anderes Element "berührend" Bezug genommen wird, sind keine dazwischen liegenden Elemente vorhanden. Es ist für Fachleute ferner offensichtlich, dass Bezugnahmen auf eine Struktur oder ein Merkmal, das "benachbart" zu einem anderen Merkmal angeordnet ist, Abschnitte aufweisen können, die das benachbarte Merkmal überlappen oder unter demselben liegen.
  • Räumlich relative Ausdrücke, wie z. B. "unter", "unterhalb", "untere(r, s)", "über", "obere(r, s)" und dergleichen, können hierin zur Vereinfachung der Beschreibung verwendet werden, um ein Element oder die Beziehung eines Merkmals zu einem anderen Element(en) oder Merkmal(en), wie in den Figuren dargestellt ist, zu beschreiben. Es ist ferner offensichtlich, dass die räumlich relativen Ausdrücke unterschiedliche Ausrichtungen der verwendeten oder betriebenen Vorrichtung zusätzlich zu der in den Figuren gezeigten Ausrichtung umfassen sollen. Wenn beispielsweise die Vorrichtung in den Figuren auf den Kopf gestellt ist, dann sind Elemente, die als "unter" oder "unterhalb" anderer Elemente oder Merkmale beschrieben sind, "über" den anderen Elementen oder Merkmalen ausgerichtet. Der exemplarische Ausdruck "unter" kann daher sowohl eine Ausrichtung von "über" als auch "unter" umfassen. Die Vorrichtung kann anders (gedreht um 90 Grad oder in einer anderen Ausrichtung) ausgerichtet sein, und die räumlich relativen, hierin verwendeten Beschreibungen werden entsprechend interpretiert. Die Ausdrücke "nach oben", "nach unten", "vertikal", "horizontal" und dergleichen werden hierin ähnlicherweise lediglich zum Zweck der Erklärung verwendet, es sei denn, dass es ausdrücklich anders gezeigt ist.
  • Es ist offensichtlich, dass, obwohl die Ausdrücke "erste(r, s)", "zweite(r, s)", etc. hierin verwendet werden können, um verschiedene Elemente, Komponenten, Regionen, Schichten und/oder Abschnitte zu beschreiben, diese Elemente, Komponenten, Regionen, Schichten und/oder Abschnitte nicht durch diese Ausdrücke begrenzt sein sollen. Diese Ausdrücke werden lediglich verwendet, um ein Element, eine Komponente, eine Region, eine Schicht oder einen Abschnitt von einem anderen Element, einer Komponente, einer Region, einer Schicht oder einem Abschnitt zu unterscheiden. Ein "erstes" Element, eine "erste" Komponente, Region, Schicht oder ein "erster" Abschnitt, die im Folgenden erörtert sind, können daher ferner als ein "zweites" Element, eine "zweite" Komponente, Region, Schicht oder ein "zweiter" Abschnitt bezeichnet werden, ohne von den Lehren der vorliegenden Erfindung abzuweichen. Die Folge von Operationen (oder Schritten) ist nicht auf die in den Ansprüchen oder Figuren dargestellte Reihenfolge begrenzt, es sei denn, dass es ausdrücklich anders gezeigt ist.
  • Bezug nehmend auf 4 weist ein Speichersystem 400 gemäß Ausführungsbeispielen der vorliegenden Erfindung eine Speichersteuerung 420 und ein Speichermodul MM auf. Die Speichersteuerung 420 und das Speichermodul MM sind an einer Systemplatine (d. h. einer Schaltungsplatine) 410 befestigt.
  • Das Speichermodul MM ist im Gegensatz zu einem als MM-A dargestellten herkömmlichen Speichermodul flexibel. Gemäß Ausführungsbeispielen der vorliegenden Erfindung kann das Speichermodul MM gebogen und betätigt werden, um sich um die Speichersteuerung 420 zu erstrecken, derart, dass die Längen der Signalleitungen zum Austausch von Signalen zwischen der Speichersteuerung 420 und einer Mehrzahl von Speicherchips MC an dem Speichermodul MM gleich sind.
  • Ein Speichermodul MM gemäß Ausführungsbeispielen der vorliegenden Erfindung kann die Probleme von herkömmlichen Speichermodulen lösen, die typischerweise feste, inflexible Balkentypen sind und daher erfordern, dass Signalleitungen, die eine Speichersteuerung mit Speicherchips verbinden, gebogen werden, um die Leitungsführungsentfernungen eines Signals, das von der Speichersteuerung zu den Speicherchips an dem Speichermodul übertragen wird, anzugleichen.
  • Das Biegen des Speichermoduls MM gemäß Ausführungsbeispielen der vorliegenden Erfindung, um sich um die Speichersteuerung 420 zu erstrecken, wie in 4 gezeigt ist, gleicht die Längen von Signalleitungen R von der Speichersteuerung 420 zu dem Speichermodul MM an und minimiert dieselben. Daten, die aus der Speichersteuerung 420 ausgegeben werden, werden über einen Modulabgriff MTP an dem Speichermodul MM in die Speicherchips MC eingespeist.
  • Die Struktur des Speichermoduls MM ist im Folgende unter Bezugnahme auf 5 detaillierter beschrieben. Das Speichermodul MM weist eine erste und eine zweite Schaltungsplatine MCB1 und MCB2 und einen Koppler EC auf. Der Aufbau der ersten und der zweiten Schaltungsplatine MCB1 und MCB2 kann ähnlich zu demselben von herkömmlichen Speichermodulen (z. B. dem Speichermodul 300 von 3) sein, die typischerweise feste, inflexible Balkentypen sind.
  • Mindestens ein Speicherchip MC ist an der ersten Schaltungsplatine MCB1 befestigt. Ein Modulabgriff MTP, durch den Daten in die erste Schaltungsplatine MCB1 eingespeist werden, ist ebenfalls an der ersten Schaltungsplatine MCB1 befestigt.
  • Mindestens ein Speicherchip MC ist ähnlicherweise an der zweiten Schaltungsplatine MCB2 befestigt. Ein Modulabgriff MTP, durch den Daten in die zweite Schaltungsplatine MCB2 eingespeist werden, ist ebenfalls an der zweiten Schaltungsplatine MCB2 befestigt.
  • Die erste Schaltungsplatine MCB1 ist mit der zweiten Schaltungsplatine MCB2 über einen flexiblen Koppler EC elektrisch verbunden. Der Koppler EC ist eine flexible Einheit, wie z. B. ein Bandkabel oder ein elektrischer Draht, durch das bzw. den ein elektrisches Signal übertragen wird und das bzw. der gebogen sein kann.
  • Der Koppler EC ermöglicht ein Übertragen eines elektrischen Signals zwischen mindestens einem Speicherchip MC an der ersten Schaltungsplatine MCB1 und mindestens einem Speicherchip MC an der zweiten Schaltungsplatine MCB2.
  • Da sowohl die erste als auch die zweite Schaltungsplatine MCB1 und MCB2 über den Modulabgriff MTP Daten von der Speichersteuerung 420 zu den Speicherchips MC derselben direkt übertragen können, wird ein Signal (z. B. ein Befehlssignal, ein Adresssignal oder ein Taktsignal), das über den Koppler EC empfangen wird, sequenziell zu dem Modulabgriff MTP und der ersten und der zweiten Schaltungsplatine MCB1 und MCB2 übertragen.
  • Das Speichermodul MM kann ein DiMM (= Dual In line Memory Module = zweireihiges Speichermodul) sein. Das Speichermodul MM kann alternativ ein UDIMM (= Un-buffered Dual In line Memory Module = nicht gepuffertes zweireihiges Speichermodul), ein RDIMM (= Registered Dual In line Memory Module = zweireihiges Register-Speichermodul) oder ein SODIMM (= Small Outline Dual In line Memory Module = zweireihiges Speichermodul mit kleinem Umriss) sein.
  • In 4 ist das Speichermodul MM derart angebracht, dass die jeweiligen Längen von Signalleitungen R zwischen der Speichersteuerung 420 und der ersten Schaltungsplatine MCB1 und zwischen der Speichersteuerung 420 und der zweiten Schaltungsplatine MCB2 gleich und minimiert sind.
  • Wenn die Speichersteuerung 420, wie in 4 dargestellt ist, quadratisch ist, sind die erste und die zweite Schaltungsplatine MCB1 und MCB2 des Speichermoduls MM unter Verwendung des Kopplers EC parallel zu einer ersten bzw. zweiten Seite der Speichersteuerung 420 gebogen.
  • Die Längen von Signalleitungen R von der Speichersteuerung 420 zu dem Speichermodul MM können daher angeglichen und minimiert sein. Sockel (nicht gezeigt), die verwendet werden, um das Speichermodul MM an der Systemplatine 410 zu befestigen, sind ebenfalls parallel zu der ersten bzw. zweiten Seite der Speichersteuerung 420 angebracht.
  • 6 ist eine schematische Darstellung eines Speichersystems 600 gemäß einem weiteren Ausführungsbeispiel der vorliegenden Erfindung. Der Aufbau des Speichersystems 600 ist ähnlich zu demselben des Speichersystems 400 von 4 mit der Ausnahme, dass eine dritte und eine vierte Schaltungsplatine MCB3 und MCB4 parallel zu einer dritten und einer vierten Seite einer Speichersteuerung 620 angebracht sind. Das dargestellte Speichersystem weist ferner ein Speichermodul MM2 mit der dritten und der vierten Schaltungsplatine MCB3 und MCB4, die über einen Koppler EC2 verbunden sind, auf.
  • In 6 ist ein Speichermodul MM1 mit einer ersten und einer zweiten Schaltungsplatine MCB1 und MCB2 und einem Koppler EC1 ähnlich zu dem Speichermodul MM von 4, und die Speichersteuerung 620 ist ähnlich zu der Speichersteuerung 420 von 4.
  • Das dargestellte Speichersystem von 6 weist eine Doppelkanalsystemstruktur auf. Der Aufbau des Speichermoduls MM2 ist gleich demselben des Speichermoduls MM von 5. Die Speichersteuerung 620 kann über die Signalleitungen R, die die gleichen Längen aufweisen, die gleichen oder andere Daten zu den Speichermodulen MM1 und MM2 übertragen. Die Speichermodule MM1 und MM2 können gleichzeitig oder einzeln in Betrieb sein.
  • Die Längen von Signalleitungen R zwischen der Speichersteuerung 620 und dem Speichermodul MM1 sind gleich, und die Längen von Signalleitungen R zwischen der Speichersteuerung 620 und dem Speichermodul MM2 sind gleich.
  • Die Längen von Signalleitungen R zwischen der Speichersteuerung 620 und dem Speichermodul MM1 und die Längen von Signalleitungen R zwischen der Speichersteuerung 620 und dem Speichermodul MM2 können jedoch gleich sein oder können sich unterscheiden. Wenn es notwendig ist, kann das Speichermodul MM2 derart angebracht sein, dass es von der Speichersteuerung 620 weiter entfernt ist als das Speichermodul MM1.
  • Eine Schaltungsplatine des in 5 dargestellten Speichermoduls MM kann in verschiedene Anzahlen von Abschnitten geteilt sein. Ein erster Abschnitt kann beispielsweise eine inflexible Struktur, an der mindestens ein Speicherchip befestigt ist, aufweisen, ein zweiter Abschnitt kann eine inflexible Struktur, an der mindestens ein Speicherchip befestigt ist, aufweisen, und ein dritter Abschnitt kann eine flexible Struktur, die zwischen dem ersten und dem zweiten Abschnitt angebracht ist, aufweisen.
  • Speichermodulschaltungsplatinen gemäß Ausführungsbeispielen der vorliegenden Erfindung können verschiedene Konfigurationen aufweisen.
  • Speichermodule und Speichersysteme gemäß Ausführungsbeispielen der vorliegenden Erfindung erreichen die Leistung von herkömmlichen Speichermodulen, jedoch mit verbesserten Signalübertragungscharakteristika.

Claims (11)

  1. Speichersystem (400; 600), mit: einer Platine (410), auf der angeordnet sind: eine Speichersteuerung (420; 620); und wenigstens zwei Speichermodule (MM; MM1), die jeweils eine Mehrzahl von Speicherchips (MC) aufweisen, wobei die Mehrzahl von Speicherchips (MC) mit der Speichersteuerung (420; 620) über eine jeweilige Mehrzahl von Signalleitungen (R) elektrisch gekoppelt sind, dadurch gekennzeichnet, dass a) die Speichersteuerung (420; 620) rechteckförmig ausgebildet ist und auf wenigstens zwei aneinander stoßenden Rechteckseiten mit den Signalleitungen (R) verbunden ist; b) jeder der wenigstens zwei Speichermodule (MM; MM1) parallel und hochkant zu einer jeweiligen Rechteckseite der Steuerung (420; 620) angeordnet ist; und c) die wenigstens zwei Speichermodule (MM; MM1) an ihren aneinander angrenzenden Kanten über einen flexiblen Koppler (EC; EC1) miteinander verbunden sind.
  2. Speichersystem (400; 600) nach Anspruch 1, bei dem das Speichermodul (MM) folgende Merkmale aufweist: eine erste Schaltungsplatine (MCB1), an der mindestens ein Speicherchip (MC) befestigt ist; eine zweite Schaltungsplatine (MCB2), an der mindestens ein Speicherchip (MC) befestigt ist; und den flexiblen Koppler (EC; EC1), der die erste Schaltungsplatine (MCB1) mit der zweiten Schaltungsplatine (MCB2) elektrisch verbindet; wobei sich die erste und die zweite Schaltungsplatine (MCB1, MCB2) um die Speichersteuerung (420; 620) erstrecken, derart, dass die jeweiligen Längen der Signalleitungen (R) zwischen der Speichersteuerung (420; 620) und jedem der Speicherchips (MC) an der ersten und der zweiten Schaltungsplatine (MCB1, MCB2) gleich sind.
  3. Speichersystem (400; 600) nach Anspruch 1 oder 2, bei dem die Speichersteuerung (420; 620) eine quadratische Konfiguration aufweist, und bei dem die erste und die zweite Schaltungsplatine (MCB1, MCB2) zu jeweils einer ersten Seite und einer zweiten Seite der Speichersteuerung (420; 620) parallel sind.
  4. Speichersystem (600) nach Anspruch 3, das ferner ein zweites Speichermodul (MM2) aufweist, das eine dritte Schaltungsplatine (MCB3) und eine vierte Schaltungsplatine (MCB4), die miteinander über einen Koppler (EC2) elektrisch verbunden sind, aufweist, und bei dem die dritte und die vierte Schaltungsplatine (MCB3, MCB4) jeweils zu einer dritten Seite und einer vierten Seite der Speichersteuerung (620) parallel sind.
  5. Speichersystem (400; 600) nach Anspruch 2, bei dem sowohl die erste als auch die zweite Schaltungsplatine (MCB1, MCB2) einen Modulabgriff (MTP) aufweisen, der konfiguriert ist, um Daten zu empfangen, und bei dem Speicherchips (MC) an der ersten und der zweiten Schaltungsplatine (MCB1, MCB2) Daten über den Modulabgriff (MTP) direkt empfangen.
  6. Speichersystem (400; 600) nach Anspruch 2, bei dem der Koppler (EC; EC1) Signale zwischen mindestens einem Speicherchip (MC) an der ersten Schaltungsplatine (MCB1) und mindestens einem Speicherchip (MC) an der zweiten Schaltungsplatine (MCB2) überträgt.
  7. Speichersystem (400; 600) nach einem der Ansprüche 1 bis 6, bei dem der Koppler (EC; EC1) Signale überträgt, die aus einer Gruppe, die aus Befehlssignalen, Adresssignalen und Taktsignalen besteht, ausgewählt sind.
  8. Speichersystem (400; 600) nach Anspruch 7, bei dem der Koppler (EC; EC1) ein Bandkabel und einen elektrischen Draht aufweist.
  9. Speichersystem (400; 600) nach Anspruch 1, bei dem das Speichermodul (MM; MM1) ein zweireihiges Speichermodul ist.
  10. Speichersystem (400; 600) nach Anspruch 1, bei dem das Speichermodul (MM; MM1) eine Schaltungsplatine (MCB1, MCB2) aufweist, wobei die Schaltungsplatine (MCB1, MCB2) folgende Merkmale aufweist: einen inflexiblen ersten Abschnitt (MCB1), an dem mindestens ein Speicherchip (MC) befestigt ist; einen inflexiblen zweiten Abschnitt (MCB2), an dem mindestens ein Speicherchip (MC) befestigt ist; und einen flexiblen dritten Abschnitt (EC; EC1) zwischen dem ersten und dem zweiten Abschnitt (MCB1, MCB2), wobei sich der erste und der zweite Abschnitt (MCB1, MCB2) um die Speichersteuerung (420; 620) erstrecken, derart, dass Signalleitungen (R) zwischen den Speicherchips (MC) an dem ersten und dem zweiten Abschnitt (MCB1, MCB2) und der Speichersteuerung (420; 620) gleiche Längen aufweisen, und wobei sowohl der erste als auch der zweite Abschnitt (MCB1, MCB2) einen Modulabgriff (MTP) aufweisen, der konfiguriert ist, um Daten zu empfangen.
  11. Speichersystem (400; 600) nach Anspruch 10, bei dem der flexible dritte Abschnitt (EC; EC1, EC2) den ersten Abschnitt (MCB1; MCB1, MCB3) mit dem zweiten Abschnitt (MCB2; MCB2, MCB4) elektrisch verbindet.
DE102006000715A 2005-01-06 2006-01-03 Speichersystem Active DE102006000715B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2005-0001122 2005-01-06
KR1020050001122A KR100688515B1 (ko) 2005-01-06 2005-01-06 메모리 모듈 및 시스템

Publications (2)

Publication Number Publication Date
DE102006000715A1 DE102006000715A1 (de) 2006-07-27
DE102006000715B4 true DE102006000715B4 (de) 2008-07-03

Family

ID=36650744

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102006000715A Active DE102006000715B4 (de) 2005-01-06 2006-01-03 Speichersystem

Country Status (5)

Country Link
US (1) US7583509B2 (de)
KR (1) KR100688515B1 (de)
CN (1) CN1822207A (de)
DE (1) DE102006000715B4 (de)
TW (1) TWI323468B (de)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010079445A (ja) * 2008-09-24 2010-04-08 Toshiba Corp Ssd装置
US9384128B2 (en) 2014-04-18 2016-07-05 SanDisk Technologies, Inc. Multi-level redundancy code for non-volatile memory controller
US20170215287A1 (en) * 2014-09-10 2017-07-27 Hewlett Packard Enterprise Development Lp Foldable memory cartridge
CN109637368B (zh) * 2019-01-07 2023-12-26 京东方科技集团股份有限公司 显示面板及其制备方法、显示装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0849738A2 (de) * 1996-12-19 1998-06-24 Texas Instruments Incorporated Verbesserungen an oder bezüglich elektronischen Systemen
US6590781B2 (en) * 2000-05-10 2003-07-08 Rambus, Inc. Clock routing in multiple channel modules and bus systems

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3263863B2 (ja) * 1992-08-11 2002-03-11 ソニー株式会社 ハイブリッドic用基板とこれを用いたハイブリッドicの製造方法
JPH0823149A (ja) * 1994-05-06 1996-01-23 Seiko Epson Corp 半導体装置及びその製造方法
JP2000031614A (ja) * 1997-11-04 2000-01-28 Seiko Epson Corp メモリモジュールおよびメモリモジュールの積層体ならびにメモリモジュールを具備するメモリカードおよびコンピュータ
US5949657A (en) * 1997-12-01 1999-09-07 Karabatsos; Chris Bottom or top jumpered foldable electronic assembly
JP3395126B2 (ja) 1998-03-27 2003-04-07 日本航空電子工業株式会社 Pcカード
JPH11330394A (ja) 1998-05-19 1999-11-30 Hitachi Ltd メモリ装置
JP3820843B2 (ja) * 1999-05-12 2006-09-13 株式会社日立製作所 方向性結合式メモリモジュール
JP2001084754A (ja) * 1999-09-16 2001-03-30 Mitsubishi Electric Corp 半導体集積回路および当該半導体集積回路を備えるメモリモジュール
KR100335501B1 (ko) * 2000-06-09 2002-05-08 윤종용 향상된 데이터 버스 성능을 갖는 메모리 모듈
US6487102B1 (en) * 2000-09-18 2002-11-26 Intel Corporation Memory module having buffer for isolating stacked memory devices
KR100340285B1 (ko) * 2000-10-24 2002-06-15 윤종용 복수의 인쇄회로기판이 상호 직렬 접속된 메모리 모듈
JP4173970B2 (ja) 2002-03-19 2008-10-29 株式会社ルネサステクノロジ メモリシステム及びメモリモジュール
KR20040079780A (ko) * 2003-03-10 2004-09-16 (주)아이테크 메모리 확장을 위한 메모리 모듈의 제조방법
KR100585099B1 (ko) * 2003-08-13 2006-05-30 삼성전자주식회사 적층형 메모리 모듈 및 메모리 시스템.

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0849738A2 (de) * 1996-12-19 1998-06-24 Texas Instruments Incorporated Verbesserungen an oder bezüglich elektronischen Systemen
US6590781B2 (en) * 2000-05-10 2003-07-08 Rambus, Inc. Clock routing in multiple channel modules and bus systems

Also Published As

Publication number Publication date
DE102006000715A1 (de) 2006-07-27
KR100688515B1 (ko) 2007-03-02
TWI323468B (en) 2010-04-11
US7583509B2 (en) 2009-09-01
CN1822207A (zh) 2006-08-23
US20060176723A1 (en) 2006-08-10
KR20060080710A (ko) 2006-07-11
TW200632931A (en) 2006-09-16

Similar Documents

Publication Publication Date Title
DE10240730B4 (de) Leiterplatte, Speichermodul und Herstellungsverfahren
DE10139071B4 (de) Wandlervorrichtung
DE102006051514B4 (de) Speichermodul und Verfahren zum Betreiben eines Speichermoduls
EP0191902B1 (de) Aufbausystem für Geräte der elektrischen Nachrichtentechnik
DE102005060081B4 (de) Elektronisches Bauteil mit zumindest einer Leiterplatte und mit einer Mehrzahl gleichartiger Halbleiterbausteine und Verfahren
DE69909642T2 (de) Durchgehende busabschlussschaltung
DE102009030524A1 (de) Baugruppe und Verfahren für eine integrierte Schaltung mit mehreren Chiplagen
DE602004010162T2 (de) Effiziente schaltarchitektur mit verringerten stub-längen
DE102009052546B4 (de) Halbleiterbauelement mit Bitleitungsstrukturen und Layout-Verfahren
DE69837520T2 (de) Gedruckte Leiterplatte
DE112010005092T5 (de) Leiterplatte
DE102008034335A1 (de) Halbleiterspeicheranordnung
DE102006000715B4 (de) Speichersystem
DE60115141T2 (de) Doppelwendel-Flachbandleitungen
DE102004052227A1 (de) Speichersystem und Speichermodul
DE69726190T2 (de) Verfahren zur anordnung von signal- und zielkontaktflächen zur realisierung mehrerer signal/ziel-verbindungskombinationen
DE102006003377B3 (de) Halbleiterbaustein mit einem integrierten Halbleiterchip und einem Chipgehäuse und elektronisches Bauteil
DE10334531B4 (de) Speichermodul und Speichersystem, geeignet für einen Hochgeschwindigkeitsbetrieb
EP1930992A2 (de) Blockiervorrichtung gegen Fehlsteckungen bei Leiterplattensteckverbindern
DE102006017947B4 (de) Speicherbaustein, entsprechende Baugruppe sowie entsprechendes Herstellungsverfahren
DE102011076377A1 (de) Elektrische Reihenklemmenanordnung
DE102006005955B4 (de) Inline-Speichermodul
EP1503307B1 (de) Vorrichtung zur Emulation von Entwürfen für integrierte Schaltkreise
DE102006059396A1 (de) Speichersystem
DE10301474B4 (de) Verfahren zum Montieren eines Verbinders

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8364 No opposition during term of opposition