KR100438995B1 - 메모리 모듈에 결합하는 장치 및 방법 - Google Patents

메모리 모듈에 결합하는 장치 및 방법 Download PDF

Info

Publication number
KR100438995B1
KR100438995B1 KR10-2002-7007947A KR20027007947A KR100438995B1 KR 100438995 B1 KR100438995 B1 KR 100438995B1 KR 20027007947 A KR20027007947 A KR 20027007947A KR 100438995 B1 KR100438995 B1 KR 100438995B1
Authority
KR
South Korea
Prior art keywords
integrated circuit
wire
transmission line
impedance
connector
Prior art date
Application number
KR10-2002-7007947A
Other languages
English (en)
Other versions
KR20020068060A (ko
Inventor
프레임데이비드더블유.
반야이크리스토퍼제이.
모리츠카알에이치.
넬슨앨버트알.
첸큉-런
파미해니엠.
Original Assignee
인텔 코오퍼레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 인텔 코오퍼레이션 filed Critical 인텔 코오퍼레이션
Publication of KR20020068060A publication Critical patent/KR20020068060A/ko
Application granted granted Critical
Publication of KR100438995B1 publication Critical patent/KR100438995B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4063—Device-to-bus coupling
    • G06F13/4068—Electrical coupling
    • G06F13/4086—Bus impedance matching, e.g. termination
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01R—ELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
    • H01R13/00—Details of coupling devices of the kinds covered by groups H01R12/70 or H01R24/00 - H01R33/00
    • H01R13/646—Details of coupling devices of the kinds covered by groups H01R12/70 or H01R24/00 - H01R33/00 specially adapted for high-frequency, e.g. structures providing an impedance match or phase match
    • H01R13/6461—Means for preventing cross-talk
    • H01R13/6464—Means for preventing cross-talk by adding capacitive elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01R—ELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
    • H01R13/00—Details of coupling devices of the kinds covered by groups H01R12/70 or H01R24/00 - H01R33/00
    • H01R13/646—Details of coupling devices of the kinds covered by groups H01R12/70 or H01R24/00 - H01R33/00 specially adapted for high-frequency, e.g. structures providing an impedance match or phase match
    • H01R13/6473—Impedance matching
    • H01R13/6477—Impedance matching by variation of dielectric properties

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)
  • Logic Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Information Transfer Systems (AREA)
  • Small-Scale Networks (AREA)
  • Details Of Connecting Devices For Male And Female Coupling (AREA)

Abstract

요약해서 말하면, 본 발명의 한 실시예에 따라서, 시스템은 버스에 의해 결합된 2개의 기판을 포함한다. 이중 접속된 전송선을 가진 버스는 각각 램버스 ASIC 셀(RAC)을 가진 메모리 콘트롤 허브를 메모리 리피터 허브와 통신 가능하게 결합한다. 요약해서 말하면, 본 발명의 다른 실시예에 따라서, 커넥터는 서로 다른 길이를 가진 2개의 금속 궤적을 갖는다. 더욱 긴 금속 궤적의 기생 용량은 증가되어 2개의 금속 궤적의 임피던스는 실질적으로 동일하다.

Description

메모리 모듈에 결합하는 장치 및 방법{APPARATUS AND METHOD FOR COUPLING TO A MEMORY MODULE}
어떤 컴퓨팅 시스템에서, 집적 회로(예로서, 프로세서 및 메모리 장치)들은 서로 다른 인쇄 회로 기판 상에 물리적으로 위치되더라도 서로 상호작용할(interact) 필요성을 가질 수 있다. 서로 다른 기판 상에 있는 집적 회로를 통신 가능하게 결합하는 기술이 캘리포니아주 마운틴 뷰 소재의 램버스(Rambus), 인코포레이티드에 의해 제안되었다. 1998년 8월 7일자로 제안되고 http://www.rambus.com/developer/support_asic.html에서 이용 가능한 "직접 RAC 데이터 시트"는 직접 RambusTMASIC 셀(직접 RAC) 모듈이 프로세서와 메모리 모듈 사이에서 어떻게 데이터의 전송을 제어하는 데에 사용될 수 있는지를 기술한다. 또한 http://www.rambus.com에서 이용 가능한 1999년 7월의 "직접 램버스(Rambus) 클럭 생성 유효화" 버전 1.0을 참고하기 바란다.
프로세서는 복수의 선들을 포함할 수 있는 램버스 채널 상에서 통신을 제어하는 RAC 모듈을 포함할 수 있다. 램버스 규격에서, 램버스 채널 내의 각각의 선은 28Ω의 임피던스 값을 가진다. 그 규격은 또한 메모리 모듈을 프로세서를 포함하는 인쇄 회로 기판에 접속하는 커넥터를 사용하는 것을 제공한다. 그러나, 메모리 모듈을 램버스 채널에 접속하는 데에 사용될 수 있는 현재 이용가능한 커넥터는 메모리 모듈을 채널에 대해 직각으로 위치시킨다. 따라서, 메모리 모듈은 프로세서를 포함하는 인쇄 회로 기판으로부터 직각으로 연장된다.
이러한 구성은 데스크톱 응용에는 적합할 수 있지만, 램버스 규격에 따른 종래의 실시는 작은 형상 계수(small form factor)를 가진 응용, 예로서 휴대형 컴퓨팅 응용에는 적합하지 않을 수 있다. 더욱이, 현재의 램버스 규격은 램버스 채널이 28Ω의 임피던스 값을 가져야 한다는 것을 규정한다. 이 규격은 팬 아웃(fan-out)의 문제로 인해서 램버스 채널에 결합될 수 있는 메모리 모듈 또는 리피터 허브(repeater hub)의 수에 제한을 줄 수 있다.
따라서, 프로세서를 메모리 모듈에 통신 가능하게 결합하는 더욱 양호한 방법에 대한 계속적인 필요성이 있다.
본 발명은 메모리 모듈에 결합하는 장치 및 방법에 관한 것이다.
도 1은 본 발명에 따른 통신 버스를 가진 시스템의 실시예의 블록도이다.
도 2는 본 발명의 실시예에 따른 메모리 메자닌(memory mezzanine) 및 인쇄회로 기판의 단면도이다.
도 3은 본 발명의 실시예에 따른 커넥터의 단면도이다.
본 발명의 주제는 본 명세서의 결론부에서 특히 지적되고, 분명히 청구되었다. 그러나, 본 발명의 조직 및 동작 방법은 그 목적, 특징 및 이점과 함께 첨부된 도면과 다음의 상세한 설명을 참조하여 가장 잘 이해될 수 있다.
설명의 단순화 및 간결성을 위해서, 도면에 도시된 부재들은 반드시 축척도에 따라 작도되지는 않았다. 예로서, 부재들 중의 어떤 것의 크기는 간결성을 위해서 다른 부재에 비해 과장될 수도 있다. 또한, 필요한 곳에서는, 대응되거나 유사한 부재를 나타내기 위해서 도면 부호가 도면들에서 반복될 수도 있다.
다음의 상세한 설명에서 여러 가지 특정한 상세사항이 본 발명의 완전한 이해를 위해서 기술된다. 그러나, 본 기술분야에 익숙한 자는 본 발명이 이러한 특정한 상세사항 없이도 실시될 수 있다는 것을 이해할 것이다. 다른 경우에는, 잘 알려진 방법들, 절차들, 부품들 및 회로들이 본 발명을 모호하게 하지 않기 위해서 상세히 기술되지 않았다.
도 1은 본 발명의 한 실시예에 따른 컴퓨팅 시스템(10)의 블록도이다. 컴퓨팅 시스템(10)은 휴대형 컴퓨팅 시스템, 데스크톱 컴퓨팅 시스템 등을 포함하지만 이것들에 제한되지 않는 여러 가지 장치일 수 있다. 컴퓨팅 시스템(10)은 메모리 메자닌(20)에 통신가능하게 결합된 컴퓨팅 기판(11)을 포함할 수 있다. 메모리 메자닌(20)은 프로세서에 의해 액세스되는 기억 매체를 포함할 수 있으며, 예로서 메모리 확장 모듈, 메모리 카드 등일 수 있지만, 본 발명의 범위는 이러한 예들에 제한되지 않는다. 컴퓨팅 기판(11)은 메모리 콘트롤러 허브(MCH)(13)에 결합된 프로세서(12) 등 여러 가지 집적 회로를 포함할 수 있다. 이 실시예에서, MCH(13)는캘리포니아 산타클라라 소재의 인텔 코포레이션으로부터 이용 가능한프로세서일 수 있다.
MCH(13)는 프로세서(12)와 메모리 메자닌(20) 사이에서 데이터를 송신 및 수신하는 책임을 질 수 있다. 이것이 본 발명의 범위를 제한하도록 의도되지는 않았지만, MCH(13)는 통신 콘트롤러로서 작용하는 직접 RambusTM램버스 ASIC 셀 등 램버스 ASIC 셀(RAC)(14)을 포함할 수 있다. 본 발명의 범위는 램버스 통신 프로토콜을 실시하는 컴퓨팅 시스템에 제한되지 않는다는 것을 이해해야 한다. 대안으로서의 통신 모듈이 프로세서와 디스크 드라이브, 메모리 모듈 등 기억 매체 사이의 데이터 신호의 교환을 제어하는 데에 사용될 수 있으며, 그것은 RambusTM과 호환성이 있을 수도 있고 호환성이 없을 수도 있다.
메모리 메자닌(20)은 또한 메모리 장치(25)에 결합될 수 있는 메모리 리피터 허브(MRH)(21) 등 여러 가지 집적 회로를 포함할 수 있다. 도시되었듯이, MRH(21)는 RAC(14)에 통신 가능하게 결합된 RAC(22)를 포함할 수 있어서, 데이터 및 명령은 컴퓨팅 기판(11)과 메모리 메자닌(20) 사이에서 교환될 수 있다. 정보를 교환하기 위한 프로세서와 프로토콜은 전술한 램버스 "직접 RAC 데이터 시트" 내에 제공된다.
이 실시예에서, 메모리 메자닌(20)은 데이터를 기억하기 위해서 프로세서(12)에 의해 사용될 수 있는 복수의 메모리 장치(25)를 포함한다. 본 발명의 범위는 이러한 점에 제한되지 않지만, 메모리 장치(25)는 예로서 램버스 동적랜덤 액세스 메모리(RDRAM), 램버스 인 라인 메모리 모듈(RIMM), 듀얼 인 라인 메모리 모듈(DIMM), 동기-고정 동적 랜덤 액세스 메모리(SDRAM), 이중 데이터 속도(double data rate) DRAM(DDR) 및 다른 MRH 등일 수 있다.
버스(15)는 RAC(14)를 RAC(22)에 통신가능하게 결합할 수 있다. 이 실시예에서, 버스(15)는 데이터를 교환하기 위해서 MCH(13)와 MRH(21)에 의해 사용되는 하나 이상의 신호선들을 포함할 수 있는 이중 접속(dual-terminated) 전송선을 포함한다. 예로서, 램버스 표준에 의해 규정되었듯이, 버스(15)는 데이터 신호, 클럭 신호, 패리티 신호, 리셋 신호, 핸드세이킹 신호 등의 신호를 통신하는 복수의 선들을 포함할 수 있다. 그러나, 본 발명의 범위는 이러한 형태 또는 다른 형태의 신호만 전송하는 데에 제한되지 않는다는 것을 이해해야 한다. 통상적으로, 버스(15)는 적어도 10개의 신호선들을 가지며, 램버스 규격에 의해 규정되었듯이 32개의 선을 가질 수도 있다.
이 실시예에서, 버스(15)는 적어도 2개의 저항기(18)를 포함할 수 있으며, 저항기(18)는 컴퓨팅 기판(11)과 메모리 메자닌(20) 각각에 하나씩 인접하여 있다. 저항기(18)는 통신/전송 신호가 버스(15)의 어느 한 단부에 도달할 때 발생하는 반사의 양을 감소시키기 위해서 버스(15)의 단부 근처에 위치된다. 저항기(18)의 저항값은 버스(15)의 임피던스, 버스(15) 상에서 데이터가 방송되는 클럭 속도, 데이터 신호의 상대적 세기 및 RAC(14, 22)의 감도 등 다양한 변수들에 의해 결정될 수 있다. 저항기(18)는 약 25Ω 내지 65Ω의 범위의 저항을 가질 수 있어서, 저항기(18)의 저항값은 버스(15)의 임피던스보다 약 7-12% 높거나 낮다. 이 실시예에서, 버스(15)는 약 50Ω의 임피던스 값을 가질 수 있고, 저항기(18)는 약 55Ω의 저항값을 가질 수 있다. 그러나, 본 발명의 범위는 전술한 값에 제한되지 않는데, 왜냐하면 버스(15)는 약 45Ω 내지 55Ω, 또는 45Ω 내지 65Ω까지의 임피던스 범위를 가질 수 있기 때문이다. 더욱이, 본 발명의 실시예는 버스(15)의 임피던스가 약 28Ω이거나 또는 약 25Ω 내지 25Ω까지의 범위의 임피던스 값을 갖는 컴퓨팅 시스템에 사용될 수 있다.
종래의 램버스 규격은 버스 선의 임피던스가 약 28Ω일 것을 요구하는데, 이것은 전술한 바와 같이 데이터 속도와 버스에 결합될 수 있는 메모리 장치의 팬 아웃을 제한할 수 있다. 그러나, 본 발명의 이 실시예의 버스는 이러한 제한 중의 적어도 몇 가지에 주목하고 해결한다. 이 실시예는 예로서 과거에 가능하였을 수도 있는 것보다 훨씬 빠른 데이터 속도로 2개의 장치 사이의 소스 동기식(source-synchronous) 통신을 제공하기 위해 사용될 수 있다. 예로서, 버스(15)는 250MHz를 초과하는 속도로 클럭 신호를 제공하기에 적합하고, 약 300MHz 내지 400MHz 심지어는 약 300MHz 내지 800MHz의 범위의 속도에서 클럭 신호를 제공하기에 적합하다. 이러한 클럭 속도와 데이터 버스 폭에 의해, 예로서 1 기가바이트/초를 초과하는 속도로 버스(15)에서 데이터 신호를 전송할 수 있다.
도 1에 도시된 실시예에서, RAC(14, 22)는 버스(15)에 의해 함께 직접 접속된다. 그러나, 또한 본 발명의 대안으로서의 실시예에서 컴퓨팅 기판(11)과 메모리 메자닌(20)을 결합하기 위해 커넥터를 사용하는 것이 가능하다는 것을 이해해야 한다. 도 2에 도시되었듯이, 커넥터(51)는 컴퓨팅 기판(11)을 메모리 메자닌(20)에 결합하는 데에 사용될 수 있다. 도 2는 또한 메모리 장치(25)가 메모리 메자닌(20)에 결합되는 예를 설명하기 위해 제공되었다. 도시되었듯이, 커넥터(56)는 메모리 장치(25)를 메모리 메자닌(20)에 직각으로 접속하기 위해서 사용될 수 있거나, 메모리 장치(25)는 메모리 메자닌(20)에 직접 장착될 수 있다. 유사하게, 커넥터(57)는 메모리 장치(25)를 메모리 메자닌(20)에 대해 어떤 각도로 접속하기 위해 사용될 수 있다. 도시되지는 않았지만, 대안으로서의 실시예에서, 메모리 장치(25)는 메모리 메자닌(20)에의 접속을 위해서 사용된 동일한 또는 유사한 기술 중의 하나를 사용하여 컴퓨팅 기판(11)에 직접 장착될 수 있다.
도 3은 예로서 작은 형상 계수를 가진 응용 예로서 휴대형 컴퓨터에 바람직할 수 있는 커넥터(57)의 단면도이다. 브래킷(70, 71)으로 도시되었듯이, 커넥터(57)의 부분[예로서, 브래킷(70)으로 표시된 부분]은 커넥터(57)의 몸체[예로서, 브래킷(71)으로 표시된 부분]에 대해 어떤 각도에 있다. 각도(100)의 크기는 커넥터(57)와 메모리 장치(25)에 바람직한 전체 높이에 따라서 변할 수 있다. 커넥터(57)는 메모리 장치(25)가 메모리 메자닌(20)의 표면에 대해 약 25도의 각도로 있도록 형성될 수 있다. 더욱이, 각도(100)는 약 30도로부터 40도까지의 범위에 있을 수 있다.
커넥터(57)는 메모리 장치(25)에 통신가능하게 결합하기 위해 사용되는 금속선(60, 61)을 포함할 수 있다. 2개의 선만 도 3에 도시되었으나, 금속선의 수효는 메모리 장치(25)와의 통신을 제공하기 위해서 필요한 대로 증가할 수 있기 때문에 본 발명의 제한으로서 간주되어서는 안 된다. 도 3에 도시되었듯이, 금속선(61)은커넥터(57)의 각도의 결과로서 금속선(62)보다 길지 않다. 금속 궤적의 각각의 길이의 약간의 변화는 데이터가 메모리 장치(25)로 전송되거나 그로부터 수신될 때 발생하는 반사의 양에 심각하게 영향을 줄 수 있다는 것이 발견되었다. 이것은 이번에는 데이터가 커넥터를 통해서 전송되는 최대 속도에 영향을 줄 수 있다.
임피던스의 변화는 데이터가 100MHz 이하에서 전송될 때 심각하지 않을 수 있지만, 임피던스의 변화는 200-400MHz의 데이터 전송 속도에 대해서는 심각한 제한 요소가 될 수 있으며 데이터 속도가 800MHz에 접근할 때 더욱 심각한 문제가 된다. 본 발명의 한 특징에 따라서, 금속선(60, 61)의 길이의 부정합(mismatch)에 주목하고 해결하는 하나의 기술은 더욱 긴 선 예로서 금속선(61)의 고유 기생 용량값을 증가시키는 것이다. 공식 즉 임피던스=(인덕턴스/용량)으로 보여졌듯이, 금속선의 임피던스는 선의 인덕턴스에 직접 비례하고 선의 용량에 역비례한다.
따라서, 추가적 길이로 인한 금속선(61)의 인덕턴스의 증가는 동일한 선의 용량값의 비례적으로 동일한 증가에 의해 상쇄될 수 있다. 금속선(61)의 용량은 금속선(61)의 물리적 형상의 조정, 금속선(61)을 형성하기 위해 사용되는 재료의 조정, 금속선(61)을 둘러싸는 재료의 성질 조정 또는 금속선(61)에 개별적 캐패시터 추가하기를 포함하여 다양한 방법으로 증가될 수 있으며, 이러한 방법들에 제한되지는 않는다. 금속선(61)의 기생 용량값을 금속선(60)의 기생 용량값보다 크게 함으로써, 금속선(61)의 임피던스는 금속선(60)의 임피던스와 실질적으로 같도록 감소될 수 있다. 따라서, 본 발명의 이 실시예는 임의의 도선의 기생 용량을 최소화하는 것을 요구하는 종래기술의 교시와는 대조적이다.
데이터가 데이터 선 상에서 전송될 수 있는 속도는 유사한 데이터를 전송하는 데에 사용되는 선들 사이의 임피던스의 임의의 변화에 부분적으로 의존한다. 이것은 데이터 전송 속도가 증가함에 따라 더욱 중요하게 된다. 지금까지, 부정합된 임피던스의 문제는 중요한 문제가 아니었는데, 왜냐하면 66MHz, 100MHz 또는 133MHz의 종래의 데이터 전송 속도는 컴퓨팅 시스템으로 하여금 이러한 문제를 겪도록 하기에 충분히 심각하지 않았기 때문이다. 그러나, 데이터 전송 속도가 800MHz까지 상향 접근함에 따라, 이 문제는 각도를 갖고 형성된(angled)(굽혀진) 커넥터에서 더욱 중요하게 될 수 있고, 따라서 본 발명의 실시예의 이점은 더욱 명확하게 될 수 있다.
본 발명의 특정한 특징이 본 명세서에 도시 및 기술되었으나, 많은 수정, 대치, 변경 및 동등물들이 본 기술분야에 익숙한 자에게 발생할 것이다. 따라서, 첨부된 청구범위는 본 발명의 참된 정신 내에 있는 그러한 모든 수정 및 변경을 망라하도록 의도되었다는 것을 이해해야 한다.

Claims (22)

  1. 직접 RambusTMASIC 셀(직접 RAC)을 포함하는 제1 집적 회로,
    직접 RAC를 포함하는 제2 집적 회로, 그리고
    이중 접속 전송선
    을 포함하고,
    상기 이중 접속 전송선은 상기 제1 집적 회로의 직접 RAC를 상기 제2 집적 회로의 직접 RAC와 통신 가능하게 결합시키는 장치.
  2. 제1항에 있어서,
    상기 이중 접속 전송선은 상기 제1 집적 회로에 인접한 제1 저항기와 상기 제2 집적 회로에 인접한 제2 저항기를 포함하는 장치.
  3. 제2항에 있어서,
    상기 제1 저항기와 제2 저항기는 약 25Ω으로부터 65Ω의 저항값을 갖는 장치.
  4. 제3항에 있어서,
    상기 이중 접속 전송선은 임피던스 값을 갖고, 상기 제1 저항기의 저항값은상기 이중 접속 전송선의 임피던스 값보다 약 7-12% 높은 장치.
  5. 제3항에 있어서,
    상기 이중 접속 전송선은 약 50Ω의 임피던스 값을 갖고, 상기 제1 저항기는 약 55Ω의 저항값을 갖는 장치.
  6. 제1항에 있어서,
    상기 제2 집적 회로는 메모리 리피터 허브를 포함하는 장치.
  7. 제1항에 있어서,
    상기 제1 집적 회로와 제2 집적 회로는 상호 소스 동기 통신을 제공하기에 적합한 장치.
  8. 제1항에 있어서,
    상기 이중 접속 전송선은 250MHz를 초과하는 속도로 클럭 신호를 제공하기에 적합한 장치.
  9. 제8항에 있어서, 상기 이중 접속 전송선은 약 300MHz로부터 800MHz 범위의 속도로 클럭 신호를 제공하기에 적합한 장치.
  10. 제1항에 있어서,
    커넥터를 갖고 상기 제2 집적 회로를 포함하는 메자닌(mezzanine) 카드를 더 포함하며, 상기 커넥터는 제3 집적 회로에 통신가능 하게 결합되기에 적합한 장치.
  11. 제10항에 있어서,
    상기 커넥터는 제1 금속선과 제2 금속선을 포함하고, 상기 제2 금속선은 제1 금속선보다 더 길고, 상기 제2 금속선은 제1 금속선의 기생 용량값보다 큰 기생 용량값을 갖는 장치.
  12. 제11항에 있어서,
    상기 제1 금속선의 임피던스는 제2 금속선의 임피던스와 실질적으로 동일한 장치.
  13. 제12항에 있어서,
    상기 커넥터는 제1 부분과 제2 부분을 갖고, 상기 제2 부분은 상기 제1 부분에 대하여 약 30도 내지 40도 범위의 각도에 있는 장치.
  14. 제13항에 있어서,
    상기 제2 부분은 상기 제1 부분에 대해 약 25도 각도에 있는 장치.
  15. 제10항에 있어서,
    상기 제3 집적 회로는 상기 커넥터에 통신 가능하게 결합된 RambusTM인 라인 메모리 모듈을 포함하는 장치.
  16. 제1 집적 회로에 결합되기에 적합한 커넥터를 포함하는 메모리 모듈을 포함하며,
    상기 커넥터는 제1 선과 제2 선을 갖고, 상기 제2 선은 상기 제1 선보다 길고, 상기 제2 선은 상기 제1 선의 용량값보다 큰 용량값을 갖고, 상기 제2 선의 임피던스는 상기 제1 선의 임피던스와 대략 같은 물품.
  17. 제16항에 있어서,
    제2 집적 회로, 그리고
    상기 제1 집적 회로와 제2 집적 회로를 통신 가능하게 결합하기에 적합한 전송선을 더 포함하고,
    상기 전송선은 약 25Ω 내지 35Ω 범위의 임피던스 값을 갖는 물품.
  18. 제16항에 있어서,
    제2 집적 회로, 그리고
    상기 제1 집적 회로와 제2 집적 회로를 통신가능 하게 결합하기에 적합한 이중 접속 전송선을 더 포함하는 물품.
  19. 물품을 제조하는 방법으로서,
    통신 모듈을 가진 제1 집적 회로를 제공하는 단계,
    통신 모듈을 가진 제2 집적 회로를 제공하는 단계, 그리고
    상기 제1 집적 회로를 상기 제2 집적 회로에 결합하는 이중 접속 전송선을 형성하는 단계
    를 포함하는 물품을 제조하는 방법.
  20. 제19항에 있어서,
    제1 선과 제2 선을 가진 커넥터를 제공하는 단계를 더 포함하고, 상기 제1 선과 상기 제2 선은 상기 제1 집적 회로에 통신 가능하게 결합되며, 상기 제2 선은 상기 제1 선보다 더 길고 상기 제1 선의 용량값보다 더 큰 용량값을 가지며, 상기 제2 선의 임피던스는 상기 제1 선의 임피던스와 대략 같은 물품을 제조하는 방법.
  21. 제1 집적 회로와 제2 집적 회로 사이에서 통신하는 방법으로서,
    상기 제1 집적 회로와 제2 집적 회로를 통신 가능하게 결합하는 이중 접속 전송선을 제공하는 단계, 그리고
    상기 이중 접속 전송선 상에서 1 기가바이트를 초과하는 속도로 데이터 신호를 전송하는 단계를 포함하는 방법.
  22. 제21항에 있어서,
    상기 이중 접속 전송선을 제공하는 단계는 약 45Ω 내지 55Ω 범위의 임피던스를 가진 이중 접속 전송선을 제공하는 단계를 포함하는 방법.
KR10-2002-7007947A 1999-12-22 2000-11-20 메모리 모듈에 결합하는 장치 및 방법 KR100438995B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/470,542 1999-12-22
US09/470,542 US7010629B1 (en) 1999-12-22 1999-12-22 Apparatus and method for coupling to a memory module

Publications (2)

Publication Number Publication Date
KR20020068060A KR20020068060A (ko) 2002-08-24
KR100438995B1 true KR100438995B1 (ko) 2004-07-02

Family

ID=23868028

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2002-7007947A KR100438995B1 (ko) 1999-12-22 2000-11-20 메모리 모듈에 결합하는 장치 및 방법

Country Status (7)

Country Link
US (1) US7010629B1 (ko)
KR (1) KR100438995B1 (ko)
CN (1) CN1318995C (ko)
AU (1) AU1924001A (ko)
DE (1) DE10085345B4 (ko)
TW (1) TWI236593B (ko)
WO (1) WO2001046814A2 (ko)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7010642B2 (en) * 2000-01-05 2006-03-07 Rambus Inc. System featuring a controller device and a memory module that includes an integrated circuit buffer device and a plurality of integrated circuit memory devices
US7315000B2 (en) * 2003-07-27 2008-01-01 Sandisk Il Ltd. Electronic module with dual connectivity
US7296129B2 (en) * 2004-07-30 2007-11-13 International Business Machines Corporation System, method and storage medium for providing a serialized memory interface with a bus repeater
US7309839B1 (en) * 2004-10-15 2007-12-18 Xilinx, Inc. Storage device for integrated circuits and method of employing a storage device
US7562271B2 (en) 2005-09-26 2009-07-14 Rambus Inc. Memory system topologies including a buffer device and an integrated circuit memory device
US11328764B2 (en) 2005-09-26 2022-05-10 Rambus Inc. Memory system topologies including a memory die stack
US7464225B2 (en) 2005-09-26 2008-12-09 Rambus Inc. Memory module including a plurality of integrated circuit memory devices and a plurality of buffer devices in a matrix topology
KR101273241B1 (ko) * 2011-08-19 2013-06-11 포항공과대학교 산학협력단 저전력 고속의 송수신 장치
US9966925B2 (en) 2016-01-28 2018-05-08 Analog Devices, Inc. Apparatus and method to balance the parasitic capacitances between metal tracks on an integrated circuit chip

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4225900A (en) * 1978-10-25 1980-09-30 Raytheon Company Integrated circuit device package interconnect means
US5334962A (en) * 1987-09-18 1994-08-02 Q-Dot Inc. High-speed data supply pathway systems
JP2513017Y2 (ja) * 1990-07-30 1996-10-02 株式会社アドバンテスト 高周波多極コネクタ
EP0558770A1 (en) * 1992-02-29 1993-09-08 International Business Machines Corporation A hot pluggable electrical circuit
US5387114A (en) * 1993-07-22 1995-02-07 Molex Incorporated Electrical connector with means for altering circuit characteristics
US5467455A (en) * 1993-11-03 1995-11-14 Motorola, Inc. Data processing system and method for performing dynamic bus termination
US5655113A (en) * 1994-07-05 1997-08-05 Monolithic System Technology, Inc. Resynchronization circuit for a memory system and method of operating same
US5578940A (en) * 1995-04-04 1996-11-26 Rambus, Inc. Modular bus with single or double parallel termination
US5980321A (en) * 1997-02-07 1999-11-09 Teradyne, Inc. High speed, high density electrical connector
US6230245B1 (en) * 1997-02-11 2001-05-08 Micron Technology, Inc. Method and apparatus for generating a variable sequence of memory device command signals
US6081430A (en) * 1997-05-06 2000-06-27 La Rue; George Sterling High-speed backplane
EP1004141A4 (en) * 1997-05-23 2001-01-24 Alpine Microsystems Inc SYSTEM AND ENCLOSURE METHOD OF INTEGRATED CIRCUITS
KR100281266B1 (ko) * 1997-06-20 2001-03-02 김영환 고속 버스 인터페이스 회로
US6067594A (en) * 1997-09-26 2000-05-23 Rambus, Inc. High frequency bus system
US5966293A (en) * 1997-12-15 1999-10-12 Hewlett-Packard Company Minimal length computer backplane
US6003121A (en) * 1998-05-18 1999-12-14 Intel Corporation Single and multiple channel memory detection and sizing
US6067596A (en) * 1998-09-15 2000-05-23 Compaq Computer Corporation Flexible placement of GTL end points using double termination points
US6310392B1 (en) * 1998-12-28 2001-10-30 Staktek Group, L.P. Stacked micro ball grid array packages
US6089923A (en) * 1999-08-20 2000-07-18 Adc Telecommunications, Inc. Jack including crosstalk compensation for printed circuit board
US6139371A (en) * 1999-10-20 2000-10-31 Lucent Technologies Inc. Communication connector assembly with capacitive crosstalk compensation

Also Published As

Publication number Publication date
DE10085345T1 (de) 2002-12-12
AU1924001A (en) 2001-07-03
CN1318995C (zh) 2007-05-30
DE10085345B4 (de) 2008-08-28
US7010629B1 (en) 2006-03-07
CN1434944A (zh) 2003-08-06
WO2001046814A2 (en) 2001-06-28
KR20020068060A (ko) 2002-08-24
WO2001046814A3 (en) 2002-01-10
TWI236593B (en) 2005-07-21

Similar Documents

Publication Publication Date Title
US8423695B2 (en) Dual PCI-X/PCI-E card
KR100691583B1 (ko) 다중 종단 저항들을 갖는 멀티 드롭 버스 구조의 메모리시스템
KR100438995B1 (ko) 메모리 모듈에 결합하는 장치 및 방법
US20030049949A1 (en) Computer system, switch connector, and method for controlling operations of the computer system
TW494570B (en) Circuit module
EP1340154A2 (en) Topology for 66 mhz pci bus riser card system
KR100909112B1 (ko) 온-핀 캐패시터들을 이용하는 고속 메모리 모듈
JP3886425B2 (ja) メモリモジュール及びメモリシステム
TWI760605B (zh) 解聚電腦系統
JP2004524628A (ja) 複数のメモリ・モジュールを配列した多バンク・メモリ・サブシステム
GB2395817A (en) Electronic circuit
US8031504B2 (en) Motherboard and memory device thereof
US7420818B2 (en) Memory module having a matching capacitor and memory system having the same
KR100957875B1 (ko) 온 트레이스 커패시터를 이용하는 고속 메모리 모듈
WO2005104324A2 (en) Folded, fully buffered memory module
US20070126462A1 (en) Enabling multiple memory modules for high-speed memory interfaces
TW493126B (en) Modular bus with serially connected signal lines
US20050086418A1 (en) Circuit and system for accessing memory modules
JP2008503802A (ja) 高速メモリモジュール
CN113703531A (zh) 内存条扩展装置
US20040209490A1 (en) Modules having a plurality of contacts along edges thereof configured to conduct signals to the modules and further having a plurality of contacts along edges thereof configured to conduct signals from the modules
US20040225797A1 (en) Shielded routing topology for high speed modules

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120620

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee