CN1318995C - 用于连接到一个存储器模块的装置和方法 - Google Patents
用于连接到一个存储器模块的装置和方法 Download PDFInfo
- Publication number
- CN1318995C CN1318995C CNB00818996XA CN00818996A CN1318995C CN 1318995 C CN1318995 C CN 1318995C CN B00818996X A CNB00818996X A CN B00818996XA CN 00818996 A CN00818996 A CN 00818996A CN 1318995 C CN1318995 C CN 1318995C
- Authority
- CN
- China
- Prior art keywords
- integrated circuit
- line
- terminal transmission
- connector
- metal wire
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/40—Bus structure
- G06F13/4063—Device-to-bus coupling
- G06F13/4068—Electrical coupling
- G06F13/4086—Bus impedance matching, e.g. termination
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01R—ELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
- H01R13/00—Details of coupling devices of the kinds covered by groups H01R12/70 or H01R24/00 - H01R33/00
- H01R13/646—Details of coupling devices of the kinds covered by groups H01R12/70 or H01R24/00 - H01R33/00 specially adapted for high-frequency, e.g. structures providing an impedance match or phase match
- H01R13/6461—Means for preventing cross-talk
- H01R13/6464—Means for preventing cross-talk by adding capacitive elements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01R—ELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
- H01R13/00—Details of coupling devices of the kinds covered by groups H01R12/70 or H01R24/00 - H01R33/00
- H01R13/646—Details of coupling devices of the kinds covered by groups H01R12/70 or H01R24/00 - H01R33/00 specially adapted for high-frequency, e.g. structures providing an impedance match or phase match
- H01R13/6473—Impedance matching
- H01R13/6477—Impedance matching by variation of dielectric properties
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Dram (AREA)
- Information Transfer Systems (AREA)
- Small-Scale Networks (AREA)
- Details Of Connecting Devices For Male And Female Coupling (AREA)
- Logic Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
简要来说,根据本发明的一个实施例,一个系统包含两个由一条总线连接的板。该总线具有一条通信连接一个存储器控制集线器和一个存储器中继器集线器的双终端传输线路,其中每一个集线器都具有一个Rambus ASIC Cell(RAC)。简要来说,根据本发明的另一个实施例,一个连接器具有两条不同长度的金属轨迹。增加较长金属轨迹的寄生电容,以便使这两条金属轨迹的阻抗实质上相等。
Description
背景技术
在某些计算系统内,集成电路(例如,处理器和存储器设备)可能需要彼此相互作用,即使这些集成电路可能物理上位于不同的印刷电路板上。已经由Mountain View,CA的Rambus Inc.提出了一种可通信地连接在不同板上的集成电路的技术。1998年8月7日提出、可在
http://www.rambus.com/developer/support_asic.html处得到的“Direct RAC Data Sheet”描述了一个Direct Rambus ASIC Cell(Direct RAC)模块可如何被使用来控制在一个处理器和一个存储器模块之间的数据传输。也可参见在
http://www.rambus.com处得到的、于1999年7月提出了“Direct Rambus Clock GenerationValidation”1.0版本。
处理器可以包含一个控制经由一个Rambus通道的通信的RAC模块,其中该通道可以包含多条线。在Rambus的说明书中,在Rambus通道中的每一条线都具有一个28欧姆的阻抗值。该说明书还提供了连接一个存储器模块到包含一个处理器的印刷电路板的连接器的使用。然而,当前可用的、可以用来连接存储器模块到该Rambus通道的连接器以一个相对于该通道的正确角度放置该存储器模块。因此,该存储器模块以距离包含该处理器的印刷电路板的一个正确角度来进行延伸。
虽然这个配置可以很好地适合于台式机应用,但是根据该Rambus说明书传统实现不是很适合于具有小形状因数的应用,例如便携式计算应用。此外,当前的Rambus说明书指定该Rambus通道将具有一个28欧姆的阻抗值。这个说明书可能在存储器模块和中继器集线器的数目上施加一个限制,这些存储器模块或者中继器集线器由于输出端数发布而与该Rambus通道相连。
因此,有一个以更好的方式可通信地连接处理器到存储器模块的持续需要。
附图简要说明
在本说明书的结束部分特别地指出和明确地要求了被认为是本发明的主题。然而,本发明关于其构造和操作方法,和它的对象、特征、和优点一起,通过结合附图参考以下的详细说明,可以得到最好的理解,其中:
图1是一个框图,表示了根据本发明、具有一条通信总线的一个系统的一个实施例;
图2是根据本发明一个实施例的一个存储器夹层和一个印刷电路板的截面表示;以及
图3是根据本发明一个实施例的一个连接器的一个截面表示。
可以理解:为了说明的简单和清楚起见,在这些图中说明的单元不必要按比例进行绘制。例如,为了清楚起见,一些单元的尺寸可能相对于其它单元被放大了。此外,在认为适当的地方,可以在这些图中重复附图标记以指示相应或者相似的单元。
详细说明
在下面的详细说明中,阐述了许多具体的细节以便提供对本发明的一个彻底了解。然而,应当理解:对于本领域普通技术人员来说,不用这些细节就可以来实践本发明。在其它实例中,公知的方法、过程、组件和电路没有被详细描述以便不会弄模糊本发明。
图1是表示根据本发明一个实施例的一个计算系统10的一个框图。计算系统10可以是各种装置,包括但不局限于,一个便携式计算系统、一个桌上型计算系统等。计算系统10可以包含一个计算板11,它和一个存储器夹层20可通信地相连。存储器夹层20可能包含由一个处理器访问的存储介质,并且可以是,例如,一个存储器扩展模块、一个存储卡等,不过本发明的范围不局限于这些示例。计算板11可以包含各种集成电路,诸如一个处理器12,其与一个存储器控制器集线器(MCH)13相连。在这个实施例中,MCH13可以是从Santa Clara,CA的Intel公司中获得的一个82840处理器。
可以假定MCH13负责在处理器12和存储器夹层20之间发送和接收数据。虽然这不意味着是对本发明范围的一个限制,但是MCH13可以包含一个Rambus ASIC Cell(RAC)14,诸如一个Direct RambusTMRambus ASIC Cell,其起到一个通信控制器的作用。应当理解:本发明的范围不局限于实现了Rambus通信协议的计算系统。替换的通信模块可以用来控制在一个处理器和一个诸如磁盘驱动器、存储器模块等之类的存储介质之间的数据信号交换,其中这些存储介质可以或者可以不必是Rambus兼容的。
存储器夹层20也可以包含各种集成电路,诸如一个可以与(多个)存储器设备25相连的存储器中继器集线器(MRH)21。如图所示,MRH21可以包含一个RAC22,其与RAC14可通信相连以便可以在计算板11和存储器夹层20之间交换数据和指令。在上述的Rambus的“DirectRAC Data Sheet”中提供了用于交换信息的处理和协议。
在这个实施例中,存储器夹层20包含多个存储器设备25,这些存储器设备可以由处理器12使用来储存数据。虽然本发明的范围在这个方面不受到限制,但是存储器设备25可以是,例如,一个Rambus动态随机存取存储器(RDRAM)、一个Rambus直插式存储器模块(RIMM)、一个双列直插式存储器模块(DIMM)、一个同步时钟动态随机存取存储器(SDRAM)、双数据速率DRAM(DDR)、另一个MRH等。
总线15可以可通信地连接RAC14到RAC22。在这个实施例中,总线15包含一条双终端的传输线路,其可以包含一条或多条由MCH13和MRH21使用来交换数据的信号线。例如,如Rambus标准规定的那样,总线15可以包含多条传递诸如数据信号、时钟信号、奇偶校验信号、复位信号;交换信号等类似信号的线。然而,应当理解:本发明的范围不局限于传送仅仅这些或者任何其它类型的信号。通常,如Rambus说明书规定的那样,总线15至少具有10条信号线而且可以具有32条线。
在这个实施例中,总线15可以包含至少两个电阻18,其中每一个都分别紧挨着计算板11和存储器夹层20中的一个。电阻18位于靠近总线15的末端处,以减少当通信/传输信号到达总线15的任何一个末端时发生的反射量。电阻18的阻抗值可以由各种诸如总线15的阻抗、数据经由总线15广播的时钟频率、数据信号的相对强度、以及RAC14和22的灵敏度等多种参数确定。电阻18可以具有一个从大约25欧姆到65欧姆的阻抗值范围,以便使电阻18的阻抗值大约比总线15的阻抗值高或者低7-12%。在一个实施例中,总线15可以具有一个大约50欧姆的阻抗值,而电阻18可以具有一个大约55欧姆的阻抗值。然而,本发明的范围不局限于上面列举的值,因为总线15可以具有一个从大约45欧姆到55欧姆、或者甚至45欧姆到65欧姆的阻抗范围。此外,本发明的实施例可以在总线15的阻抗大约为28欧姆、或者具有一个从大约25欧姆到25欧姆的阻抗值范围的计算系统中使用。
传统的Rambus的说明书要求总线的阻抗如上所述大约为28欧姆,其可以用来限制可与该总线连接的存储器设备的数据速率和输出端数。然而,本发明这个实施例中的总线解决了这些限制中的至少一些。例如,这个实施例可被用来提供在两个设备之间的源同步通信,其中的数据速率比先前已经可能的数据速率要快很多。例如,总线15适于以一个超过250MHz的速率提供一个时钟信号,而且很适于以一个从大约300MHz到400MHz、以及甚至从大约300MHz到800MHz的速率范围提供一个时钟信号。例如,利用这些时钟速度和数据总线宽度,有可能以超过1G字节/秒的速率在总线15上传送数据信号。
在如图1所示的实施例中,RAC14和22由总线15直接连接到一起。然而,也应当理解:在本发明的替换实施例中,有可能使用一个(或多个)连接器连接计算板11和存储器夹层20。如图2所示,一个连接器51可以用来连接计算板11到存储器夹层20。还提供了图2来说明存储器设备25可以如何与存储器夹层20相连的示例。如图所示,一个连接器56可以用来以一个正确的角度连接一个存储器设备25到存储器夹层20,或者一个存储器设备25可以被直接安装到存储器夹层20上。同样地,一个连接器57可以用来以相对于存储器夹层20的一个角度连接存储器设备25。虽然没有显示,但是在替换实施例中,使用用于连接到存储器夹层20的相同或者类似技术中的一种,存储器设备25可以直接安装到计算板11上。图3是连接器57的一个剖面图,其在具有小形状因数的应用、例如便携式计算机中是所希望的。如以支架70和71指示的那样,连接器57的一部分(例如,由支架70指示的部分)相对于连接器57的主体(例如,由支架71指示的部分)成一个角度100。取决于连接器57和存储器设备25所期望的总高度,角度100的大小可以变化。可以这样形成连接器57,以便使存储器设备25相对于存储器夹层20的表面成一个大约25度的角度。此外,角度100可以有从大约30度到40度的范围。
连接器57可以包含金属线60和61,其被用于与存储器设备25可通信地相连。虽然在图3中仅仅显示了两条金属线,但是金属线的数目不应当被认为是本发明的一个限制,因为可以依照要求增加金属线的数目以提供与存储器设备25的通信。如图3所示,作为连接器57的角度的结果,金属线61要比金属线62长。已经发现:在每一个金属轨迹的长度中的细微变化可以显著地影响当数据被传输到存储器设备25或者从存储器设备25中接收数据时发生的反射值。这反过来可能影响数据可以通过一个连接器传送所具有的最大速率。
虽然当数据以100MHz或者更少进行传送时,在阻抗中的一个变化是不重要的,但是对于200-400MHz的数据传输速率来说,在阻抗中的变化可以变为一个严重的限制因素,而且当数据速率接近于800MHz时,它就变为了一个更重要的问题。根据本发明的一个方面,一种用于解决在金属线60和61的长度中的不匹配的技术是增加较长线、例如金属线61的固有、寄生的电容值。如公式:阻抗=(电感/电容)所示,一条金属线的阻抗直接地与该线的电感成正比而与该线的电容成反比。
因此,由于它的附加长度而在金属线61的电感上的任何增加,可以被在同一条线的电容值中的成比例相等增加所抵销。可以以各种方式,包括但不局限于,通过调整金属线61的物理形状、通过调整用于形成金属线61的材料、通过调整包围金属线61的材料的属性、或者通过添加一个分离的电容器到金属线61,来增加金属线61的电容。通过让金属线61的寄生电容值大于金属线60的寄生电容值,可以减小金属线61的阻抗以便使金属线61的阻抗可以实质上等于金属线60的阻抗。因此,本发明的这个实施例与该技术领域要求最小化任何导线的寄生电容的示教相反。
可以经由数据线以其传送数据的速度,部分地取决于用于传送类似数据的线之间的阻抗中的任何变化。当数据传送率增加时,这需要更多的考虑。到目前为止,在不匹配阻抗中的问题还没有成为一个重要的问题,因为传统的66MHz、100MHz、或者133MHz的数据传输速率没有足够重要到导致计算系统遭受这个问题。然而,当数据传输速率接近超过800MHz时,具有成角度的连接器的问题可以变得更加重要,而且,因此本发明中实施例的优点可以变得更加明显
虽然在这里已经说明和描述了本发明的某些特征,但是对于本领域普通技术人员来说,可以发生许多修改、替换、改变、和等效。因此要理解:附加的权利要求是用来覆盖属于本发明真实精神之内的、所有这样的修改和改变。
Claims (16)
1.一种装置,包含:
包含Direct RambusTM ASIC Cell(Direct RAC)的第一集成电路;
包含Direct RAC的第二集成电路;以及
双终端传输线路,其中该双终端传输线路可通信地把第一集成电路中的Direct RAC与第二集成电路中的Direct RAC相连接;
其中该双终端传输线路包含位于第一集成电路附近的第一端接电阻以及位于第二集成电路附近的第二端接电阻。
2.如权利要求1所述的装置,其中第一电阻和第二电阻具有范围为从大约25欧姆到65欧姆的阻抗值。
3.如权利要求2所述的装置,其中该双终端传输线路具有阻抗值,而且第一电阻的阻抗值比双终端传输线路的阻抗值高大约7-12%。
4.如权利要求2所述的装置,其中该双终端传输线路具有大约50欧姆的阻抗值,而第一电阻具有大约55欧姆的阻抗值。
5.如权利要求1所述的装置,其中第二集成电路包含存储器中继器集线器。
6.如权利要求1所述的装置,其中第一集成电路和第二集成电路适于在彼此之间提供源同步通信。
7.如权利要求1所述的装置,其中该双终端传输线路适于以超过250MHz的频率提供时钟信号。
8.如权利要求7所述的装置,其中该双终端传输线路适于以范围为从大约300MHz到800MHz的频率提供时钟信号。
9.如权利要求1所述的装置,进一步包含:
具有连接器、并且包含第二集成电路的夹层卡,其中该连接器适合于与第三集成电路通信相连。
10.如权利要求9所述的装置,其中连接器包含第一金属线和比第一金属线长的第二金属线,而且其中第二金属线具有比第一金属线的寄生电容值大的寄生电容值。
11.如权利要求10所述的装置,其中第一金属线的阻抗基本上等于第二金属线的阻抗。
12.如权利要求11所述的装置,其中连接器具有第一部分和第二部分,其中第二部分与第一部分所成角度的范围为从大约30度到40度。
13.如权利要求12所述的装置,其中第二部分与第一部分所成角度约为25度。
14.如权利要求9所述的装置,其中第三集成电路包含与连接器通信相连的Rambustm直插式存储器模块。
15.一种制造物品的方法,包含:
提供具有通信模块的第一集成电路;
提供具有通信模块的第二集成电路;以及
形成连接第一集成电路与第二集成电路的双终端传输线路;
其中该双终端传输线路包含位于第一集成电路附近的第一端接电阻以及位于第二集成电路附近的第二端接电阻。
16.如权利要求15所述的方法,进一步包含:提供具有第一条线和第二条线的连接器,其中第一条线和第二条线与第一集成电路通信相连,而且其中第二条线比第一条线长,且具有比第一条线的电容值大的电容值,而且第二条线的阻抗和第一条线的阻抗近似相等。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US09/470542 | 1999-12-22 | ||
US09/470,542 US7010629B1 (en) | 1999-12-22 | 1999-12-22 | Apparatus and method for coupling to a memory module |
Publications (2)
Publication Number | Publication Date |
---|---|
CN1434944A CN1434944A (zh) | 2003-08-06 |
CN1318995C true CN1318995C (zh) | 2007-05-30 |
Family
ID=23868028
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CNB00818996XA Expired - Fee Related CN1318995C (zh) | 1999-12-22 | 2000-11-20 | 用于连接到一个存储器模块的装置和方法 |
Country Status (7)
Country | Link |
---|---|
US (1) | US7010629B1 (zh) |
KR (1) | KR100438995B1 (zh) |
CN (1) | CN1318995C (zh) |
AU (1) | AU1924001A (zh) |
DE (1) | DE10085345B4 (zh) |
TW (1) | TWI236593B (zh) |
WO (1) | WO2001046814A2 (zh) |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7017002B2 (en) * | 2000-01-05 | 2006-03-21 | Rambus, Inc. | System featuring a master device, a buffer device and a plurality of integrated circuit memory devices |
US7315000B2 (en) * | 2003-07-27 | 2008-01-01 | Sandisk Il Ltd. | Electronic module with dual connectivity |
US7296129B2 (en) * | 2004-07-30 | 2007-11-13 | International Business Machines Corporation | System, method and storage medium for providing a serialized memory interface with a bus repeater |
US7309839B1 (en) * | 2004-10-15 | 2007-12-18 | Xilinx, Inc. | Storage device for integrated circuits and method of employing a storage device |
US7464225B2 (en) | 2005-09-26 | 2008-12-09 | Rambus Inc. | Memory module including a plurality of integrated circuit memory devices and a plurality of buffer devices in a matrix topology |
US11328764B2 (en) | 2005-09-26 | 2022-05-10 | Rambus Inc. | Memory system topologies including a memory die stack |
US7562271B2 (en) * | 2005-09-26 | 2009-07-14 | Rambus Inc. | Memory system topologies including a buffer device and an integrated circuit memory device |
KR101273241B1 (ko) * | 2011-08-19 | 2013-06-11 | 포항공과대학교 산학협력단 | 저전력 고속의 송수신 장치 |
US9966925B2 (en) | 2016-01-28 | 2018-05-08 | Analog Devices, Inc. | Apparatus and method to balance the parasitic capacitances between metal tracks on an integrated circuit chip |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5655113A (en) * | 1994-07-05 | 1997-08-05 | Monolithic System Technology, Inc. | Resynchronization circuit for a memory system and method of operating same |
US6003121A (en) * | 1998-05-18 | 1999-12-14 | Intel Corporation | Single and multiple channel memory detection and sizing |
US6078978A (en) * | 1997-06-20 | 2000-06-20 | Hyundai Electronics Industries Co., Ltd. | Bus interface circuit in a semiconductor memory device |
Family Cites Families (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4225900A (en) * | 1978-10-25 | 1980-09-30 | Raytheon Company | Integrated circuit device package interconnect means |
US5334962A (en) * | 1987-09-18 | 1994-08-02 | Q-Dot Inc. | High-speed data supply pathway systems |
JP2513017Y2 (ja) * | 1990-07-30 | 1996-10-02 | 株式会社アドバンテスト | 高周波多極コネクタ |
EP0558770A1 (en) * | 1992-02-29 | 1993-09-08 | International Business Machines Corporation | A hot pluggable electrical circuit |
US5387114A (en) * | 1993-07-22 | 1995-02-07 | Molex Incorporated | Electrical connector with means for altering circuit characteristics |
US5467455A (en) * | 1993-11-03 | 1995-11-14 | Motorola, Inc. | Data processing system and method for performing dynamic bus termination |
US5578940A (en) * | 1995-04-04 | 1996-11-26 | Rambus, Inc. | Modular bus with single or double parallel termination |
US5980321A (en) * | 1997-02-07 | 1999-11-09 | Teradyne, Inc. | High speed, high density electrical connector |
US6230245B1 (en) * | 1997-02-11 | 2001-05-08 | Micron Technology, Inc. | Method and apparatus for generating a variable sequence of memory device command signals |
US6081430A (en) * | 1997-05-06 | 2000-06-27 | La Rue; George Sterling | High-speed backplane |
CA2295541A1 (en) * | 1997-05-23 | 1998-11-26 | Sammy K. Brown | A system and method for packaging integrated circuits |
US6067594A (en) * | 1997-09-26 | 2000-05-23 | Rambus, Inc. | High frequency bus system |
US5966293A (en) * | 1997-12-15 | 1999-10-12 | Hewlett-Packard Company | Minimal length computer backplane |
US6067596A (en) * | 1998-09-15 | 2000-05-23 | Compaq Computer Corporation | Flexible placement of GTL end points using double termination points |
US6310392B1 (en) * | 1998-12-28 | 2001-10-30 | Staktek Group, L.P. | Stacked micro ball grid array packages |
US6089923A (en) * | 1999-08-20 | 2000-07-18 | Adc Telecommunications, Inc. | Jack including crosstalk compensation for printed circuit board |
US6139371A (en) * | 1999-10-20 | 2000-10-31 | Lucent Technologies Inc. | Communication connector assembly with capacitive crosstalk compensation |
-
1999
- 1999-12-22 US US09/470,542 patent/US7010629B1/en not_active Expired - Fee Related
-
2000
- 2000-11-20 KR KR10-2002-7007947A patent/KR100438995B1/ko not_active IP Right Cessation
- 2000-11-20 CN CNB00818996XA patent/CN1318995C/zh not_active Expired - Fee Related
- 2000-11-20 DE DE10085345T patent/DE10085345B4/de not_active Expired - Fee Related
- 2000-11-20 WO PCT/US2000/031911 patent/WO2001046814A2/en active IP Right Grant
- 2000-11-20 AU AU19240/01A patent/AU1924001A/en not_active Abandoned
-
2001
- 2001-02-06 TW TW089127736A patent/TWI236593B/zh not_active IP Right Cessation
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5655113A (en) * | 1994-07-05 | 1997-08-05 | Monolithic System Technology, Inc. | Resynchronization circuit for a memory system and method of operating same |
US6078978A (en) * | 1997-06-20 | 2000-06-20 | Hyundai Electronics Industries Co., Ltd. | Bus interface circuit in a semiconductor memory device |
US6003121A (en) * | 1998-05-18 | 1999-12-14 | Intel Corporation | Single and multiple channel memory detection and sizing |
Also Published As
Publication number | Publication date |
---|---|
KR100438995B1 (ko) | 2004-07-02 |
AU1924001A (en) | 2001-07-03 |
TWI236593B (en) | 2005-07-21 |
KR20020068060A (ko) | 2002-08-24 |
WO2001046814A2 (en) | 2001-06-28 |
DE10085345B4 (de) | 2008-08-28 |
DE10085345T1 (de) | 2002-12-12 |
CN1434944A (zh) | 2003-08-06 |
US7010629B1 (en) | 2006-03-07 |
WO2001046814A3 (en) | 2002-01-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN100593240C (zh) | 具有数据总线系统以降低高频噪声的半导体存储器 | |
US6891729B2 (en) | Memory module | |
US5758100A (en) | Dual voltage module interconnect | |
CN1318995C (zh) | 用于连接到一个存储器模块的装置和方法 | |
CN100561455C (zh) | 高速差分信号传输硬件架构 | |
US20030049949A1 (en) | Computer system, switch connector, and method for controlling operations of the computer system | |
WO2006004711A1 (en) | High speed memory modules utilizing on-pin capacitors | |
JP3886425B2 (ja) | メモリモジュール及びメモリシステム | |
CN100452010C (zh) | 数据传输线的布线方法和使用该方法的印刷线路板组件 | |
KR100957875B1 (ko) | 온 트레이스 커패시터를 이용하는 고속 메모리 모듈 | |
CN215298224U (zh) | 一种核心板及计算机设备 | |
WO2005104324A2 (en) | Folded, fully buffered memory module | |
US6514090B1 (en) | Method and apparatus for high speed differential signaling, employing split pin connectors and split via technology | |
CN100498752C (zh) | 高速存储器模块 | |
TW493126B (en) | Modular bus with serially connected signal lines | |
CN218996027U (zh) | 用于M.2连接器的PCIe信号完整性测试的兼容性负载卡 | |
US7307862B2 (en) | Circuit and system for accessing memory modules | |
CN210804236U (zh) | 转接卡模块及其应用的服务器 | |
US20030161125A1 (en) | Adapter apparatus for memory modules | |
CN114595174B (zh) | 一种pcie接口与串口并口的转换电路 | |
CN110990326B (zh) | 一种用于ATCA架构的高速PCI Express转接驱动单元 | |
CN109742620A (zh) | 一种调变式信号连接器 | |
US20040225797A1 (en) | Shielded routing topology for high speed modules | |
KR20030073262A (ko) | 에스오-림의 부품배치구조 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20070530 Termination date: 20151120 |
|
EXPY | Termination of patent right or utility model |