CN114595174B - 一种pcie接口与串口并口的转换电路 - Google Patents
一种pcie接口与串口并口的转换电路 Download PDFInfo
- Publication number
- CN114595174B CN114595174B CN202111004575.7A CN202111004575A CN114595174B CN 114595174 B CN114595174 B CN 114595174B CN 202111004575 A CN202111004575 A CN 202111004575A CN 114595174 B CN114595174 B CN 114595174B
- Authority
- CN
- China
- Prior art keywords
- main chip
- pcie
- conversion
- conversion circuit
- serial port
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000006243 chemical reaction Methods 0.000 title claims abstract description 89
- 238000004891 communication Methods 0.000 claims abstract description 16
- 238000004519 manufacturing process Methods 0.000 claims description 3
- 238000007667 floating Methods 0.000 claims description 2
- 230000006870 function Effects 0.000 abstract description 9
- 238000000034 method Methods 0.000 description 13
- 238000010586 diagram Methods 0.000 description 3
- 230000002708 enhancing effect Effects 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000000750 progressive effect Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/382—Information transfer, e.g. on bus using universal interface adapter
- G06F13/385—Information transfer, e.g. on bus using universal interface adapter for adaptation of a particular data processing system to different peripheral devices
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F2213/0004—Parallel ports, e.g. centronics
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F2213/0026—PCI express
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Communication Control (AREA)
- Information Transfer Systems (AREA)
- Bus Control (AREA)
Abstract
本申请公开了一种PCIE接口与串口并口的转换电路,包括用于进行PCIE通信协议转换的主芯片,以及金手指、控制模块、串口、并口;金手指与主芯片连接,以便在金手指插入服务器主板的PCIE插槽后,服务器主板与主芯片进行PCIE数据通信;主芯片的多个IO口分别与串口和并口连接,用于输出转换后的串口信号和并口信号;控制模块连接在主芯片的配置接口与金手指之间,用于根据服务器主板的指令信号配置主芯片的转换模式。本申请可实现PCIE信号对串口信号、并口信号转换功能的双覆盖,避免了额外占用PCIE插槽和反复的插拔操作,有效提高了PCIE插槽的利用率,增强了操作便利性,有效降低了整机成本。
Description
技术领域
本申请涉及电子技术领域,特别涉及一种PCIE接口与串口并口的转换电路。
背景技术
现在国家越来越重视国产芯片的发展,但在一些应用领域仍处于空白期,没有相关芯片及应用产品,在这种情况下,研发国产芯片及相应的产品尤为重要。
基于PCIE通信协议的串口或并口转换电路是服务器等设备中经常需要使用的。但当前产品中仅能单一实现串口的转换,或者并口的转换。如果客户对串口和并口功能都有需求,则需要通过人为插拔来更换转换电路;当需要同时完成串口和并口的转换时,则便需要占用两个PCIE插槽,分别用于转换为串口、并口。如此,便降低了对PCIE插槽的利用率,进而导致其他功能板卡有可能无法被同时兼容,整机成本也会相应提高。严重时,甚至造成服务器产品不能同时满足客户功能需求而被取消订单,造成重大损失。
鉴于此,提供一种解决上述技术问题的方案,已经是本领域技术人员所亟需关注的。
发明内容
本申请的目的在于提供一种PCIE接口与串口并口的转换电路,以便有效提高PCIE插槽的利用率,降低整机成本。
为解决上述技术问题,一方面,本申请公开了一种PCIE接口与串口并口的转换电路,包括用于进行PCIE通信协议转换的主芯片,以及金手指、控制模块、串口、并口;
所述金手指与所述主芯片连接,以便在所述金手指插入服务器主板的PCIE插槽后,所述服务器主板与所述主芯片进行PCIE数据通信;
所述主芯片的多个IO口分别与所述串口和所述并口连接,用于输出转换后的串口信号和并口信号;
所述控制模块连接在所述主芯片的配置接口与所述金手指之间,用于根据所述服务器主板的指令信号配置所述主芯片的转换模式。
可选地,还包括:
电压转换模块,连接在所述金手指与所述主芯片的电源端之间,用于将主板电压转换为适用于所述主芯片的工作电压。
可选地,还包括:
存储模块,通过I2C总线与所述主芯片连接,用于存储所述转换电路的相关信息。
可选地,所述转换电路的相关信息包括:
生产厂家信息、版本信息、生产日期信息。
可选地,还包括:
RS-232转换模块,分别连接在所述主芯片的IO口与对应的串口之间,用于将TTL电平转换为串口适用的232电平。
可选地,所述控制模块还用于:
在上电后读取所述配置接口的电平并发送至所述服务器主板,以便所述服务器主板在确定所述主芯片的当前转换模式后,向所述控制模块发送指令信号以调整所述主芯片的转换模式。
可选地,所述控制模块包括第一电阻、第二电阻、第三电阻、第四电阻、第五电阻、第一三极管、第二三极管;
所述第一电阻的第一端用于接收所述指令信号,另一端连接至所述第一三极管的基极;所述第一三极管的发射极接地,基极通过所述第二电阻接地;所述第一三极管的集电极连接至所述第二三级管的基极,并通过所述第四电阻连接至电源;所述第二三极管的发射极接地,基极通过所述第三电阻接地;所述第二三极管的集电极通过所述第五电阻连接至电源,并作为输出端连接至所述主芯片的配置接口。
可选地,所述主芯片为CH384L,所述串口共计四个,所述并口共计一个;所述主芯片的转换模式包括PCIE转四串口模式、PCIE转四串口加并口模式。
可选地,当所述主芯片的配置接口为低电平、控制信号为低电平或悬空时,所述主芯片的转换模式被配置为PCIE转四串口模式;
当所述主芯片的配置接口和控制信号均为高电平时,所述主芯片的转换模式被配置为PCIE转四串口加并口模式。
可选地,还包括:
与所述串口、并口连接的D-SUB连接器,用于所述转换电路与外接的并口设备通信。
本申请所提供的PCIE接口与串口并口的转换电路所具有的有益效果是:本申请仅需使用服务器主板上的一个PCIE插槽与该转换电路连接,便可实现对串口信号、并口信号转换功能的双覆盖,避免了额外占用PCIE插槽和反复的插拔操作,有效提高了PCIE插槽的利用率,增强了操作便利性,有效降低了整机成本。
附图说明
为了更清楚地说明现有技术和本申请实施例中的技术方案,下面将对现有技术和本申请实施例描述中需要使用的附图作简要的介绍。当然,下面有关本申请实施例的附图描述的仅仅是本申请中的一部分实施例,对于本领域普通技术人员来说,在不付出创造性劳动的前提下,还可以根据提供的附图获得其他的附图,所获得的其他附图也属于本申请的保护范围。
图1为本申请实施例公开的一种PCIE接口与串口并口的转换电路的结构框图;
图2为本申请实施例公开的一种控制模块的电路结构图。
具体实施方式
本申请的核心在于提供一种PCIE接口与串口并口的转换电路,以便有效提高PCIE插槽的利用率,降低整机成本。
为了对本申请实施例中的技术方案进行更加清楚、完整地描述,下面将结合本申请实施例中的附图,对本申请实施例中的技术方案进行介绍。基于本申请中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本申请保护的范围。
基于PCIE通信协议的串口或并口转换电路是服务器等设备中经常需要使用的。但当前产品中仅能单一实现串口的转换,或者并口的转换。如果客户对串口和并口功能都有需求,则需要通过人为插拔来更换转换电路;当需要同时完成串口和并口的转换时,则便需要占用两个PCIE插槽,分别用于转换为串口、并口。如此,便降低了对PCIE插槽的利用率,进而导致其他功能板卡有可能无法被同时兼容,整机成本也会相应提高。严重时,甚至造成服务器产品不能同时满足客户功能需求而被取消订单,造成重大损失。鉴于此,本申请提供了一种PCIE接口与串口并口的转换方案,可有效解决上述问题。
参见图1所示,本申请实施例公开了一种PCIE接口与串口并口的转换电路,主要包括用于进行PCIE通信协议转换的主芯片101,以及金手指102、控制模块103、串口104、并口105;
金手指102与主芯片101连接,以便在金手指102插入服务器主板的PCIE插槽后,服务器主板与主芯片101进行PCIE数据通信;
主芯片101的多个IO口分别与串口和并口连接,用于输出转换后的串口信号和并口信号;
控制模块103连接在主芯片101的配置接口与金手指102之间,用于根据服务器主板的指令信号配置主芯片101的转换模式。
需要指出的是,本申请中的主芯片101为具有可将PCIE信号转换为串口信号以及并口信号这两个功能的芯片。具体地,转换电路的PCIE信号、控制信号及所需电源均来自于与服务器主板的PCIE插槽(slot)电链接的金手指102,服务器主板上的CPU通过PCIE通信协议与主芯片101进行数据传输。
主芯片101的输出端IO口,连接有串口,也连接有并口。当需要进行PCIE转串口时,通过配置主芯片101的工作模式,便可生成转换后的串口信号,经由串口对外输出。当需要进行PCIE转并口时,通过配置主芯片101的工作模式,便可生成转换后的并口信号,再经由并口对外输出。
其中,主芯片101的工作模式是可以进行配置的。为了实现对主芯片101工作模式的配置功能,转换电路中设置有控制模块103,它可以依据金手指102传送的服务器主板的指令信号,控制主芯片101的配置接口的电平,从而调整主芯片101的工作模式。
由于本申请所提供的转换电路既可以配置为将PCIE信号转换输出为串口信号,又可以被配置为将PCIE信号转换输出为并口信号,因此,本申请仅需使用服务器主板上的一个PCIE插槽与该转换电路连接,便可实现对串口信号、并口信号转换功能的双覆盖,避免了额外占用PCIE插槽和反复的插拔操作,有效提高了PCIE插槽的利用率,增强了操作便利性,有效降低了整机成本。
作为一种具体实施例,本申请实施例所提供的PCIE接口与串口并口的转换电路在上述内容的基础上,还包括:
电压转换模块106,连接在金手指102与主芯片101的电源端之间,用于将主板电压转换为适用于主芯片101的工作电压。
具体地,主芯片101内一般需要不同大小的电平供电,常用的是1V8、3V3,因此本申请采用电压转换模块106将服务器主板的3V3转出一个1V8给主芯片101,以满足主芯片101的不同供电需求。
作为一种具体实施例,本申请实施例所提供的PCIE接口与串口并口的转换电路在上述内容的基础上,还包括:
存储模块107,通过I2C总线与主芯片101连接,用于存储转换电路的相关信息。
具体地,主芯片101的I2C通信接口可设置连接一个存储模块107,例如一颗用于存储非易失数据的EEPROM。存储模块107中可具体存储转换电路的相关信息,如此,服务器主板可以通过读取存储模块107中的数据来获悉转换电路的具体信息,以便进行更好的管控。其中,作为一种具体实施例,转换电路的相关信息可具体包括:生产厂家信息、版本信息、生产日期信息。
作为一种具体实施例,本申请实施例所提供的PCIE接口与串口并口的转换电路在上述内容的基础上,还包括:
RS-232转换模块108,分别连接在主芯片101的IO口与对应的串口之间,用于将TTL电平转换为串口适用的232电平。
具体地,主芯片101输出的串口信号为TTL电平,通过3发5收串口IC转为串口需要的232电平,以满足串口的供电需求。
作为一种具体实施例,本申请实施例所提供的PCIE接口与串口并口的转换电路在上述内容的基础上,控制模块103还用于:
在上电后读取配置接口的电平并发送至服务器主板,以便服务器主板在确定主芯片101的当前转换模式后,向控制模块103发送指令信号以调整主芯片101的转换模式。
具体地,主芯片101的配置接口的电平决定了主芯片101的工作模式,因此,服务器主板除了可以利用控制模块103配置主芯片101的工作模式,也可以通过控制模块103读取、识别主芯片101的工作模式,以便基于当前的工作模式决定是否需要调整。
参见图2,图2为本申请实施例公开的一种控制模块103的电路结构图。
如图2所示,作为一种具体实施例,本申请实施例所提供的PCIE接口与串口并口的转换电路在上述内容的基础上,控制模块103包括第一电阻R1、第二电阻R2、第三电阻R3、第四电阻R4、第五电阻R5、第一三极管Q1、第二三极管Q2;
第一电阻R1的第一端用于接收指令信号,另一端连接至第一三极管Q1的基极;第一三极管Q1的发射极接地,基极通过第二电阻R2接地;第一三极管Q1的集电极连接至第二三级管的基极,并通过第四电阻R4连接至电源;第二三极管Q2的发射极接地,基极通过第三电阻R3接地;第二三极管Q2的集电极通过第五电阻R5连接至电源,并作为输出端连接至主芯片101的配置接口。
其中,R1为串阻,用于阻止瞬间上电的冲击电流;R4、R5为上拉电阻,R2、R3为下拉电阻,可使得初始上电后配置接口4S1P#处于一个稳定的状态;
作为一种具体实施例,本申请实施例所提供的PCIE接口与串口并口的转换电路在上述内容的基础上,主芯片101为CH384L,串口共计四个,并口共计一个;主芯片101的转换模式包括PCIE转四串口模式、PCIE转四串口加并口模式。
具体地,CH384L是一种基于PCIE总线的四串口+并口转换芯片,可以提供PCIE总线的串口+并口设计方案。PCIE支持PCIE3.0协议,通过芯片上的配置接口4S1P#可以软件设别或设置工作模式。同时CH384L自带I2C通信接口,可通过I2C接口连接存储模块107。
作为一种具体实施例,本申请实施例所提供的PCIE接口与串口并口的转换电路在上述内容的基础上,当主芯片101的配置接口为低电平、控制信号为低电平或悬空时,主芯片101的转换模式被配置为PCIE转四串口模式;当主芯片101的配置接口和控制信号均为高电平时,主芯片101的转换模式被配置为PCIE转四串口加并口模式。
具体的,CH384L的工作模式配置情况参见表1。
表1
控制信号 | 4S1P# | 工作模式 |
0 | 0 | 四串口 |
1 | 1 | 四串口+并口 |
悬空 | 0 | 四串口 |
作为一种具体实施例,本申请实施例所提供的PCIE接口与串口并口的转换电路在上述内容的基础上,还包括:
与串口、并口连接的D-SUB连接器,用于转换电路与外接的并口设备通信。
具体地,串口可通过D-SUB连接器与外接的串口设备通信,并口可通过D-SUB连接器与外接的并口设备通信。
本申请中各个实施例采用递进的方式描述,每个实施例重点说明的都是与其他实施例的不同之处,各个实施例之间相同相似部分互相参见即可。对于实施例公开的设备而言,由于其与实施例公开的方法相对应,所以描述的比较简单,相关之处参见方法部分说明即可。3
还需说明的是,在本申请文件中,诸如“第一”和“第二”之类的关系术语,仅仅用来将一个实体或者操作与另一个实体或者操作区分开来,而不一定要求或者暗示这些实体或者操作之间存在任何这种实际的关系或者顺序。此外,术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含,从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素,而且还包括没有明确列出的其他要素,或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下,由语句“包括一个……”限定的要素,并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
以上对本申请所提供的技术方案进行了详细介绍。本文中应用了具体个例对本申请的原理及实施方式进行了阐述,以上实施例的说明只是用于帮助理解本申请的方法及其核心思想。应当指出,对于本技术领域的普通技术人员来说,在不脱离本申请原理的前提下,还可以对本申请进行若干改进和修饰,这些改进和修饰也落入本申请的保护范围内。
Claims (9)
1.一种PCIE接口与串口并口的转换电路,其特征在于,包括用于进行PCIE通信协议转换的主芯片,以及金手指、控制模块、串口、并口;
所述金手指与所述主芯片连接,以便在所述金手指插入服务器主板的PCIE插槽后,所述服务器主板与所述主芯片进行PCIE数据通信;
所述主芯片的多个IO口分别与所述串口和所述并口连接,用于输出转换后的串口信号和并口信号;
所述控制模块连接在所述主芯片的配置接口与所述金手指之间,用于根据所述服务器主板的指令信号配置所述主芯片的转换模式;
其中,所述控制模块包括第一电阻、第二电阻、第三电阻、第四电阻、第五电阻、第一三极管、第二三极管;
所述第一电阻的第一端用于接收所述指令信号,另一端连接至所述第一三极管的基极;所述第一三极管的发射极接地,基极通过所述第二电阻接地;所述第一三极管的集电极连接至所述第二三极管的基极,并通过所述第四电阻连接至电源;所述第二三极管的发射极接地,基极通过所述第三电阻接地;所述第二三极管的集电极通过所述第五电阻连接至电源,并作为输出端连接至所述主芯片的配置接口。
2.根据权利要求1所述的转换电路,其特征在于,还包括:
电压转换模块,连接在所述金手指与所述主芯片的电源端之间,用于将主板电压转换为适用于所述主芯片的工作电压。
3.根据权利要求2所述的转换电路,其特征在于,还包括:
存储模块,通过I2C总线与所述主芯片连接,用于存储所述转换电路的相关信息。
4.根据权利要求3所述的转换电路,其特征在于,所述转换电路的相关信息包括:
生产厂家信息、版本信息、生产日期信息。
5.根据权利要求4所述的转换电路,其特征在于,还包括:
RS-232转换模块,分别连接在所述主芯片的IO口与对应的串口之间,用于将TTL电平转换为串口适用的232电平。
6.根据权利要求5所述的转换电路,其特征在于,所述控制模块还用于:
在上电后读取所述配置接口的电平并发送至所述服务器主板,以便所述服务器主板在确定所述主芯片的当前转换模式后,向所述控制模块发送指令信号以调整所述主芯片的转换模式。
7.根据权利要求6所述的转换电路,其特征在于,所述主芯片为CH384L,所述串口共计四个,所述并口共计一个;所述主芯片的转换模式包括PCIE转四串口模式、PCIE转四串口加并口模式。
8.根据权利要求7所述的转换电路,其特征在于,
当所述主芯片的配置接口为低电平、控制信号为低电平或悬空时,所述主芯片的转换模式被配置为PCIE转四串口模式;
当所述主芯片的配置接口和控制信号均为高电平时,所述主芯片的转换模式被配置为PCIE转四串口加并口模式。
9.根据权利要求8所述的转换电路,其特征在于,还包括:
与所述串口、并口连接的D-SUB连接器,用于所述转换电路与外接的并口设备通信。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202111004575.7A CN114595174B (zh) | 2021-08-30 | 2021-08-30 | 一种pcie接口与串口并口的转换电路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202111004575.7A CN114595174B (zh) | 2021-08-30 | 2021-08-30 | 一种pcie接口与串口并口的转换电路 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN114595174A CN114595174A (zh) | 2022-06-07 |
CN114595174B true CN114595174B (zh) | 2023-12-12 |
Family
ID=81803668
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202111004575.7A Active CN114595174B (zh) | 2021-08-30 | 2021-08-30 | 一种pcie接口与串口并口的转换电路 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN114595174B (zh) |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102789554A (zh) * | 2011-05-17 | 2012-11-21 | 长沙融森高新技术开发有限公司 | 一种电脑定位与数据保护装置 |
WO2016101408A1 (zh) * | 2014-12-24 | 2016-06-30 | 中兴通讯股份有限公司 | 服务器串口切换装置及方法、服务器 |
CN109213711A (zh) * | 2018-08-28 | 2019-01-15 | 郑州云海信息技术有限公司 | 一种串口转换电路 |
CN208384561U (zh) * | 2018-07-05 | 2019-01-15 | 江苏沁恒股份有限公司 | Pcie转rs232串口电路 |
CN208969572U (zh) * | 2018-11-14 | 2019-06-11 | 济南腾越电子有限公司 | 一种pc104+/pc104加固计算机主板 |
CN209417727U (zh) * | 2019-04-17 | 2019-09-20 | 华东师范大学 | 接口转换设备 |
CN212543794U (zh) * | 2020-07-22 | 2021-02-12 | 武汉迈力特通信有限公司 | 一种基于模块化设计的信息转换设备 |
CN112363966A (zh) * | 2020-10-29 | 2021-02-12 | 努比亚技术有限公司 | 串口转换电路、基站、电路转换方法及计算机存储介质 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9804986B2 (en) * | 2015-05-11 | 2017-10-31 | Hong Fu Jin Precision Industry (Shenzhen) Co., Ltd. | Device for switching between communication modes |
CN110618672A (zh) * | 2019-10-18 | 2019-12-27 | 深圳市道通科技股份有限公司 | 一种接口电路及其接口通信的方法、装置 |
-
2021
- 2021-08-30 CN CN202111004575.7A patent/CN114595174B/zh active Active
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102789554A (zh) * | 2011-05-17 | 2012-11-21 | 长沙融森高新技术开发有限公司 | 一种电脑定位与数据保护装置 |
WO2016101408A1 (zh) * | 2014-12-24 | 2016-06-30 | 中兴通讯股份有限公司 | 服务器串口切换装置及方法、服务器 |
CN208384561U (zh) * | 2018-07-05 | 2019-01-15 | 江苏沁恒股份有限公司 | Pcie转rs232串口电路 |
CN109213711A (zh) * | 2018-08-28 | 2019-01-15 | 郑州云海信息技术有限公司 | 一种串口转换电路 |
CN208969572U (zh) * | 2018-11-14 | 2019-06-11 | 济南腾越电子有限公司 | 一种pc104+/pc104加固计算机主板 |
CN209417727U (zh) * | 2019-04-17 | 2019-09-20 | 华东师范大学 | 接口转换设备 |
CN212543794U (zh) * | 2020-07-22 | 2021-02-12 | 武汉迈力特通信有限公司 | 一种基于模块化设计的信息转换设备 |
CN112363966A (zh) * | 2020-10-29 | 2021-02-12 | 努比亚技术有限公司 | 串口转换电路、基站、电路转换方法及计算机存储介质 |
Also Published As
Publication number | Publication date |
---|---|
CN114595174A (zh) | 2022-06-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8315122B2 (en) | Multi-chip package semiconductor memory device providing active termination control | |
US8230151B2 (en) | Configurable data port for I2C or single-wire broadcast interface | |
CN111752871A (zh) | 一种同一pcie槽位兼容不同pcie带宽的pcie设备、装置及方法 | |
CN112486305B (zh) | 外接设备时序控制方法、计算机及其主板、主机 | |
TW201321983A (zh) | 隨插即用式模組、電子系統以及相應的判斷方法與查詢方法 | |
CN111883037A (zh) | 时序控制板、驱动装置和显示装置 | |
CN212135417U (zh) | 一种配置从设备地址的装置及单板 | |
CN112463702B (zh) | 一种级联背板的cpld i2c通道地址分配方法及系统 | |
CN114595174B (zh) | 一种pcie接口与串口并口的转换电路 | |
US20180329851A1 (en) | Usb interface circuit and usb device | |
CN216772401U (zh) | 一种主设备主控功能实现系统 | |
CN213185551U (zh) | Otg及充电隔离电路和移动终端 | |
CN104679123A (zh) | 主机板及其数据烧录方法 | |
EP1869563B1 (en) | Configurable data port for i2c or single-wire broadcast interface | |
CN102902647B (zh) | 设置在i2c从机印刷电路板的asic芯片和印刷电路板 | |
CN212083943U (zh) | 一种电压自动调节电路及系统 | |
CN111352883A (zh) | 一种主板到riser卡上i2c地址配置装置和方法 | |
CN102723106A (zh) | 复位信号抗干扰电路 | |
CN217880299U (zh) | 控制pcie独立网卡复位的电路 | |
CN216719084U (zh) | I2c总线系统 | |
CN214670578U (zh) | 一种调整strapping pin信号初始值的装置 | |
CN101369261B (zh) | 支持混合式存储器的主机板 | |
CN101840384B (zh) | 计算机装置 | |
CN219497051U (zh) | 主从设备检测电路和电子设备 | |
CN217181529U (zh) | 一种内存寻址电路、主板及电子设备 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |