CN214670578U - 一种调整strapping pin信号初始值的装置 - Google Patents
一种调整strapping pin信号初始值的装置 Download PDFInfo
- Publication number
- CN214670578U CN214670578U CN202120826407.5U CN202120826407U CN214670578U CN 214670578 U CN214670578 U CN 214670578U CN 202120826407 U CN202120826407 U CN 202120826407U CN 214670578 U CN214670578 U CN 214670578U
- Authority
- CN
- China
- Prior art keywords
- pin
- gpio
- connector
- external device
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000000872 buffer Substances 0.000 claims abstract description 18
- 238000004891 communication Methods 0.000 claims abstract description 10
- 238000013507 mapping Methods 0.000 description 17
- 230000002093 peripheral effect Effects 0.000 description 7
- 238000010586 diagram Methods 0.000 description 3
- 230000005611 electricity Effects 0.000 description 2
- 230000008054 signal transmission Effects 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 230000008030 elimination Effects 0.000 description 1
- 238000003379 elimination reaction Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
Images
Landscapes
- Stored Programmes (AREA)
Abstract
本申请公开了一种调整strapping pin信号初始值的装置,该装置包括:非挥发性GPIO芯片、第一连接器、第二连接器和多个Buffer缓冲器。非挥发性GPIO芯片通过I2C总线与BMC通信连接,非挥发性GPIO芯片还分别通过PCB板上的PRSNT引脚和BIF引脚连接至主板的PCH,非挥发性GPIO芯片还分别通过PRSNT引脚和BIF引脚与外接设备卡通信连接,PCH通过PCIE信号与外接设备卡连接,第一连接器的一端连接非挥发性GPIO芯片,第一连接器的另一端分别连接BMC、PCH和外接设备卡,第二连接器的一端连接PCH,第二连接器的另一端连接外接设备卡,多个Buffer缓冲器设置于非挥发性GPIO芯片与BMC、PCH以及外接设备的信号线上。通过该装置,能够有效提高strapping pin信号初始值的调整效率,进而提高整个服务器架构的运行效率。
Description
技术领域
本申请涉及PCB(Printed Circuit Board,印刷电路板)板线路设计技术领域,特别是涉及一种调整strapping pin(复用引脚)信号初始值的装置。
背景技术
随着服务器架构的复杂化,服务器上所使用的IC(Integrated Circuit,集成电路) 或外设的数量越来越多,相应地,为实现更多功能,IC或外设的strapping pin也相对变多。如何对strapping pin的初始值进行设置和调整,是个重要的技术问题。
目前,调整strapping pin信号初始值的装置,通常是在IC或外设的外部线路设计固定的上拉电阻和下拉电阻来调整strapping pin信号初始值。具体地,当IC或外设的strapping pin初始值需要设定成低电平时,需要下拉电组接地,然后预留上拉电阻到STBY的电,通常此预设初始值都是接上standby的电;当IC或外设的strapping pin 初始值需要设定成高电平时,需要上拉电阻接到standby的电,然后预留下拉电阻接地,然后利用修改BOM change的方式来设置strapping pin的初始值。从而达到开机时IC 或外设能够读到正确的strapping pin初始值,确保IC或外设能够正常运行。
然而,目前调整strapping pin信号初始值的装置,由于采用上拉和下拉电阻,当需要调整strapping pin信号初始值时,需要重置上拉电阻或者下拉电阻才能实现,这就导致strapping pin信号初始值的调整比较繁琐,调整效率太低,从而影响整个服务器架构的运行效率。
实用新型内容
本申请提供了一种调整strapping pin信号初始值的装置,以解决现有技术中调整 strapping pin信号初始值的装置调整效率太低的问题。
为了解决上述技术问题,本申请实施例公开了如下技术方案:
一种调整strapping pin信号初始值的装置,所述装置设置于一PCB板上,所述装置包括:非挥发性GPIO(General-purpose input/output,通用型之输入输出)芯片、第一连接器、第二连接器和多个Buffer缓冲器;
所述非挥发性GPIO芯片通过I2C总线与BMC(Baseboard Management Controller,基板管理控制器)通信连接,所述非挥发性GPIO芯片还分别通过PCB板上的PRSNT引脚和BIF引脚连接至主板的PCH(Platform Controller Hub,平台控制器中心,intel 公司的集成南桥),所述非挥发性GPIO芯片还分别通过所述PRSNT引脚和BIF引脚与外接设备卡通信连接,所述PCH通过PCIE(peripheral component interconnect express,一种高速串行计算机扩展总线标准)信号与外接设备卡连接,所述第一连接器的一端连接非挥发性GPIO芯片,所述第一连接器的另一端分别连接BMC、PCH和外接设备卡,所述第二连接器的一端连接PCH,所述第二连接器的另一端连接外接设备卡,多个Buffer 缓冲器设置于非挥发性GPIO芯片与BMC、PCH以及外接设备的信号线上。
可选地,所述非挥发性GPIO芯片为DS4510芯片或DS4520芯片。
可选地,所述非挥发性GPIO芯片上设置有多个GPIO接口。
可选地,所述外接设备卡包括:OCP3.0 NIC(Network Interface Card,网络接口卡)卡或PCIE转4*SSD(Solid State Drives,固态硬盘)卡。
可选地,所述PCIE信号包括:PCIE X16信号、2*PCIE X8信号以及4*PCIE X4信号中的任意一种。
本申请的实施例提供的技术方案可以包括以下有益效果:
本申请提供一种调整strapping pin信号初始值的装置,该装置设置于一PCB板上,主要包括:非挥发性GPIO芯片、第一连接器、第二连接器和多个Buffer缓冲器。其中,非挥发性GPIO芯片通过I2C总线与BMC通信连接,从而利用BMC经由非挥发性GPIO芯片给IC卡或外接设备卡设定strapping pin初始值。非挥发性GPIO芯片分别通过PCB 板上的PRSNT引脚和BIF引脚连接至主板的PCH,非挥发性GPIO芯片还分别通过PRSNT (检测)引脚和BIF(Bifurcation,分叉)引脚与外接设备卡通信连接,这种连接关系,使得非挥发性GPIO芯片通过PRSNT引脚检测到外接设备卡后,BMC控制BIF引脚的BIF 数值以及非挥发性GPIO芯片相应的GPIO接口输出,PCH根据不同的BIF数值,输出不同的PCIE配置,且PCH通过PCIE信号与外接设备卡连接,使得不同的外接设备卡有不同的PCIE配置。
由于本实施例中主板断电后非挥发性GPIO芯片所存储的信息不会消失,能够确保IC卡或外接设备卡上电后就可以设定好strapping pin信号初始值,且当服务器系统开机稳定后,利用BMC通过I2C总线动态调整非挥发性GPIO芯片的输出,从而实现IC卡或外接设备卡不同功能的strapping pin信号初始值调整,大大提高strapping pin信号初始值的调整效率,进而提高整个服务器架构的运行效率。
应当理解的是,以上的一般描述和后文的细节描述仅是示例性和解释性的,并不能限制本申请。
附图说明
此处的附图被并入说明书中并构成本说明书的一部分,示出了符合本申请的实施例,并与说明书一起用于解释本申请的原理。
为了更清楚地说明本申请实施例或现有技术中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,对于本领域普通技术人员而言,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1为本申请实施例所提供的一种调整strapping pin信号初始值的装置的结构示意图;
图2为本申请实施例所提供的一种调整strapping pin信号初始值的装置的工作流程示意图。
其中,1为第一连接器,2为第二连接器,虚线框内为本实施例所提供的调整strapping pin信号初始值的装置。
具体实施方式
为了使本技术领域的人员更好地理解本申请中的技术方案,下面将结合本申请实施例中的附图,对本申请实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本申请一部分实施例,而不是全部的实施例。基于本申请中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都应当属于本申请保护的范围。
为了更好地理解本申请,下面结合附图来详细解释本申请的实施方式。
参见图1,图1为本申请实施例所提供的一种调整strapping pin信号初始值的装置的结构示意图,图1中虚线框内为该装置。由图1可知,本实施例中调整strapping pin 信号初始值的装置主要包括:非挥发性GPIO芯片、第一连接器、第二连接器和多个 Buffer缓冲器。
其中,非挥发性GPIO芯片又称NV I/O circuit,非挥发性GPIO芯片通过I2C总线与BMC通信连接,非挥发性GPIO芯片还分别通过PCB板上的PRSNT引脚和BIF引脚连接至主板的PCH,非挥发性GPIO芯片还分别通过PRSNT引脚和BIF引脚与外接设备卡通信连接。通过这种连接方式,能够实现利用BMC采用I2C的方式去设定非挥发性GPIO 芯片的GPIO给外接设备卡的strapping pin信号初始值。当BMC接收到一些错误日志或警告日志后,可以通过I2C方式去设定非挥发性GPIO芯片的GPIO,从而解决相应外接设备卡的错误日志或警告日志,实现故障排除。当外接设备卡在需要BMC进行固件烧录时,可以利用BMC采用I2C的方式设定非挥发性GPIO芯片的GPIO,切换外接设备卡的strapping pin信号初始值后进行烧录,烧录完毕后再调整为原来的strapping pin 信号初始值。当用户需要其他外接设备卡不同的SKU时,也可以通过BMC利用I2C的方式设定非挥发性GPIO芯片的GPIO,从而实现批量更新SKU(Stock Keeping Unit,库存量单位,库存进出计量的基本单元)的目的。
非挥发性GPIO芯片与其他元件的连接方式,还能够通过PRSNT引脚检测到外接设备卡是否插入主板,当检测到外接设备卡插入主板后,BMC控制BIF引脚的BIF数值给到PCH。由于非挥发性GPIO芯片所存储的信息在主板断电后不会消失,因此,该装置能够确保外接设备卡上电后就可以设定好strapping pin信号初始值,而不需要调整上拉电阻和下拉电阻,因此,本实施例的装置结构更加简洁,而且对strapping pin信号初始值的设定比较方便,调整效率高。
继续参见图1可知,PCH通过PCIE信号与外接设备卡连接,使得PCH能够根据所获取的不同BIF值输出不同的PCIE配置,从而实现调整的灵活性。本实施例中的PCIE信号根据所连接的设备不同而不同,主要包括:PCIE X16信号、2*PCIE X8信号以及4*PCIE X4信号中的任意一种。
第一连接器的一端连接非挥发性GPIO芯片,第一连接器的另一端分别连接BMC、PCH 和外接设备卡,第二连接器的一端连接PCH,第二连接器的另一端连接外接设备卡。本实施例通过第一连接器实现非挥发性GPIO芯片与BMC、PCH和外接设备卡的连接,通过第二连接器实现PCH和外接设备卡的连接。
多个Buffer缓冲器设置于非挥发性GPIO芯片与BMC、PCH以及外接设备的信号线上。多个Buffer缓冲器的设置,能够实现干扰信号的隔离和正在传输的有效信号的增强,有利于提高信号传输效率和信号传输的准确性。
进一步地,本实施例中的非挥发性GPIO芯片可以采用DS4510芯片或DS4520芯片。
非挥发性GPIO芯片上设置有多个GPIO接口,根据用户需求可以选择不同的GPIO接口,使得该装置不仅限于连接外接设备卡,还可以连接IC卡等其他设备。当需要调整所连接的设备的strapping pin信号初始值时,只需要通过BMC调整非挥发性GPIO 芯片的GPIO接口即可,也就是调整BIF值。
本实施例中的外接设备卡包括:OCP3.0 NIC卡或PCIE转4*SSD卡等。
本实施例中调整strapping pin信号初始值的装置的工作流程示意图,可以参见图 2所示。由图2可知,当服务器系统上电后,启动非挥发性GPIO芯片,非挥发性GPIO 芯片一有电位即直接设定GPIO原有的初始值,由于非挥发性GPIO芯片具有非挥发特性,原有的初始值所存储的资料不会消失,使得外接设备卡在上电后就可以设定好 strapping pin信号初始值。当服务器系统达到稳定后,根据用户需求,判断是否需要 BMC动态调整strapping pin信号初始值。如果需要BMC进行动态调整,利用BMC设定外接设备卡的目标strapping pin信号初始值,系统断电后重新上电,即可实现 strapping pin信号初始值调整。如果不需要BMC进行动态调整,保持服务器系统稳定状态即可。
以上所述仅是本申请的具体实施方式,使本领域技术人员能够理解或实现本申请。对这些实施例的多种修改对本领域的技术人员来说将是显而易见的,本文中所定义的一般原理可以在不脱离本申请的精神或范围的情况下,在其它实施例中实现。因此,本申请将不会被限制于本文所示的这些实施例,而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。
Claims (5)
1.一种调整strapping pin信号初始值的装置,其特征在于,所述装置设置于一PCB板上,所述装置包括:非挥发性GPIO芯片、第一连接器、第二连接器和多个Buffer缓冲器;
所述非挥发性GPIO芯片通过I2C总线与BMC通信连接,所述非挥发性GPIO芯片还分别通过PCB板上的PRSNT引脚和BIF引脚连接至主板的PCH,所述非挥发性GPIO芯片还分别通过所述PRSNT引脚和BIF引脚与外接设备卡通信连接,所述PCH通过PCIE信号与外接设备卡连接,所述第一连接器的一端连接非挥发性GPIO芯片,所述第一连接器的另一端分别连接BMC、PCH和外接设备卡,所述第二连接器的一端连接PCH,所述第二连接器的另一端连接外接设备卡,多个Buffer缓冲器设置于非挥发性GPIO芯片与BMC、PCH以及外接设备的信号线上。
2.根据权利要求1所述的一种调整strapping pin信号初始值的装置,其特征在于,所述非挥发性GPIO芯片为DS4510芯片或DS4520芯片。
3.根据权利要求1所述的一种调整strapping pin信号初始值的装置,其特征在于,所述非挥发性GPIO芯片上设置有多个GPIO接口。
4.根据权利要求1所述的一种调整strapping pin信号初始值的装置,其特征在于,所述外接设备卡包括:OCP3.0 NIC卡或PCIE转4*SSD卡。
5.根据权利要求1所述的一种调整strapping pin信号初始值的装置,其特征在于,所述PCIE信号包括:PCIE X16信号、2*PCIE X8信号以及4*PCIE X4信号中的任意一种。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202120826407.5U CN214670578U (zh) | 2021-04-21 | 2021-04-21 | 一种调整strapping pin信号初始值的装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202120826407.5U CN214670578U (zh) | 2021-04-21 | 2021-04-21 | 一种调整strapping pin信号初始值的装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN214670578U true CN214670578U (zh) | 2021-11-09 |
Family
ID=78465296
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202120826407.5U Active CN214670578U (zh) | 2021-04-21 | 2021-04-21 | 一种调整strapping pin信号初始值的装置 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN214670578U (zh) |
-
2021
- 2021-04-21 CN CN202120826407.5U patent/CN214670578U/zh active Active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8671236B2 (en) | Computer bus with enhanced functionality | |
CN113608605B (zh) | 一种唤醒电路、芯片系统和电子设备 | |
CN112486305B (zh) | 外接设备时序控制方法、计算机及其主板、主机 | |
JP2016500174A (ja) | 仮想gpio | |
CN210245073U (zh) | 一种sas/sata硬盘背板 | |
CN206649376U (zh) | 一种应用在purley平台八路服务器PCH配置结构 | |
KR100417186B1 (ko) | 업그레이드 장치 설치 시 그래픽 버스 상의 부하 균형유지 방법 및 장치 | |
CN111198831A (zh) | 一种基于卸载卡的nvme硬盘管理系统及方法 | |
CN214670578U (zh) | 一种调整strapping pin信号初始值的装置 | |
CN210983218U (zh) | 一种pcie板卡供电盘柜装置 | |
CN116028409B (zh) | 转接卡、主板、计算机、数据传输方法、设备和介质 | |
CN113849355B (zh) | I2c速率自适应调整方法、系统、终端及存储介质 | |
CN213276462U (zh) | 双路服务器主板及双路服务器 | |
US8874890B2 (en) | Server with plurality of network cards with remote restarting and wake-up functionality | |
CN104679123A (zh) | 主机板及其数据烧录方法 | |
CN210924562U (zh) | 一种背板通讯装置 | |
CN209132718U (zh) | 一种标准pcie子卡及ocp子卡的供电治具 | |
CN102902647B (zh) | 设置在i2c从机印刷电路板的asic芯片和印刷电路板 | |
CN107704403B (zh) | 一种优化主背板信号传输的装置及方法 | |
CN217932650U (zh) | 上电控制模块及机箱 | |
EP4372574A1 (en) | Electronic device having m.2 connector compatible with two communication modules, method for making two communication modules be compatible in single m.2 connector, and computer-implemented method thereof | |
CN111611182B (zh) | 能够被检测装置检测的电子设备及检测系统 | |
CN220913285U (zh) | 信号传输处理电路和测试系统 | |
CN114595174B (zh) | 一种pcie接口与串口并口的转换电路 | |
CN212515790U (zh) | 一种服务器系统配置切换装置及多配置服务器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GR01 | Patent grant | ||
GR01 | Patent grant |