CN217932650U - 上电控制模块及机箱 - Google Patents
上电控制模块及机箱 Download PDFInfo
- Publication number
- CN217932650U CN217932650U CN202221992201.0U CN202221992201U CN217932650U CN 217932650 U CN217932650 U CN 217932650U CN 202221992201 U CN202221992201 U CN 202221992201U CN 217932650 U CN217932650 U CN 217932650U
- Authority
- CN
- China
- Prior art keywords
- power
- signal
- signal detection
- resistor
- circuit unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Abstract
本实用新型提供一种上电控制模块及机箱,上电控制模块包括:控制器件和信号检测电路单元;信号检测电路单元与控制器件连接;外接设备上电完成后,外接设备产生外接设备上电完成信号,并将外接设备上电完成信号发送至信号检测电路单元;控制器件用于控制主机上电,以使主机产生主机上电完成信号,控制器件将主机上电完成信号发送至信号检测电路单元;信号检测电路单元用于在读取到外接设备上电完成信号和主机上电完成信号后,输出调控信号,控制器件接收调控信号后,产生时序信号,时序信号用于连接外接设备的PCIE插槽。本实用新型能够避免外接设备上电存在异常。
Description
技术领域
本实用新型涉及计算机技术领域,尤其涉及一种上电控制模块及机箱。
背景技术
随着工业水平的快速发展,现对工业中所采用的计算机的性能要求也越来越来高。不但要求整机能够更紧凑,同时还能满足更高的扩展性能。
而目前计算机通常是在主机箱的外侧拼接一个扩展机箱,以提高计算机的扩展性能。但是由于主机箱和扩展机箱是分开上电,因此主机箱和扩展机箱的上电时序会存在主机箱先上电,扩展机箱后上电的情况。
而若主机箱先上电,扩展机箱后上电,则会导致主机箱内PCH(南桥芯片) 发出的PERST#信号(复位信号)和REFCLK信号(时钟信号)已经起来了,然而,扩展机箱中的电源芯片产生的3.3Vaux信号(3.3伏待机电压信号)和 3.3/12Volts信号(3.3伏电压/12伏电压信号)还没有起来,进而使得扩展机箱中PCIE插槽(peripheral component interconnectexpress,高速串行计算机扩展总线标准)的上电存在异常,致使PCIE插槽因功能异常而无法识别PCIE设备。
实用新型内容
为解决上述问题,本实用新型提供的上电控制模块及机箱,通过设置控制器件,以在接收到外接设备上电完成信号后控制主机上电,并在确定外接设备与主机均上电完成后产生时序信号,并将时序信号连接外接设备的PCIE插槽,从而能够在主机先上电外接设备后上电的情况下,保证外接设备上电正常。
第一方面,本实用新型提供一种上电控制模块,包括:控制器件和信号检测电路单元;
信号检测电路单元与控制器件连接;
外接设备上电完成后,外接设备产生外接设备上电完成信号,并将外接设备上电完成信号发送至信号检测电路单元;
控制器件用于控制主机上电,以使主机产生主机上电完成信号,控制器件将主机上电完成信号发送至信号检测电路单元;
信号检测电路单元用于在读取到外接设备上电完成信号和主机上电完成信号后,输出调控信号,控制器件接收调控信号后,产生时序信号,时序信号用于连接外接设备的PCIE插槽。
可选地,信号检测电路单元包括:信号检测器件;
信号检测器件的输入端和输出端均与控制器件连接;
信号检测器件用于处理外接设备上电完成信号和主机上电完成信号后,输出调控信号。
可选地,信号检测器件包括:与门或二极管。
可选地,在信号检测器件为与门时,与门包括:第一输入端、第二输入端和信号输出端;
第二输入端和信号输出端均与控制器件连接;
第一输入端用于读取外接设备上电完成信号,第二输入端用于读取主机上电完成信号,信号输出端用于输出调控信号。
可选地,信号检测电路单元还包括:第一电阻和第二电阻;
第一电阻的一端与信号检测器件的输入端连接,第一电阻的另一端与电源输入端连接,电源输入端用于给信号检测电路单元供电;
第二电阻的一端与信号检测器件的输出端连接,第二电阻的另一端接地。
可选地,信号检测器件包括:电源连接端;
电源连接端与电源输入端连接,电源输入端通过电源连接端给信号检测器件供电。
可选地,信号检测电路单元还包括:第一电容;
第一电容的一端与电源连接端连接,第一电容的另一端接地。
可选地,信号检测电路单元还包括:第三电阻和第二电容;
第三电阻的一端与信号检测器件的输出端连接,第三电阻的另一端与控制器件连接,第二电容的一端与第三电阻的另一端连接,第二电容的另一端接地。
可选地,上电控制模块还包括PCIE接口,控制器件产生的时序信号通过 PCIE接口连接外接设备的PCIE插槽。
第二方面,本实用新型提供一种机箱,包括:如上任一项的上电控制模块。
本实用新型实施例提供的上电控制模块及机箱,通过设置控制器件,以在接收到外接设备上电完成信号后控制主机上电;同时通过设置信号检测电路单元,以确定外接设备与主机均上电完成。最终由控制器件在确定外接设备与主机均上电完成后产生时序信号,并将时序信号连接外接设备的PCIE插槽,从而在主机先上电外接设备后上电的情况下,保证了外接设备上电正常。
附图说明
图1为本申请一实施例的上电控制模块的示意性结构图;
图2为本申请一实施例的信号检测电路单元的示意性电路图;
图3为本申请一实施例的PCIE插槽的上电时序图。
附图标记
1、上电控制模块;10、控制器件;20、信号检测电路单元;U1、信号检测器件;201、第一输入端;202、第二输入端;203、信号输出端;204、电源连接端;R1、第一电阻;R2、第二电阻;R3、第三电阻;R4、第四电阻;R5、第五电阻;C1、第一电容;C2、第二电容;30、PCIE接口。
具体实施方式
为使本实用新型实施例的目的、技术方案和优点更加清楚,下面将结合本实用新型实施例中的附图,对本实用新型实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本实用新型一部分实施例,而不是全部的实施例。基于本实用新型中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本实用新型保护的范围。
需要说明的是,在本实用新型中,诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来,而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且,术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含,从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素,而且还包括没有明确列出的其他要素,或者是还包括为这种过程、方法、物品或者设备所固有的要素。
本申请实施例提供一种上电控制模块1。参见图1,该上电控制模块1包括:控制器件10和信号检测电路单元20。
结合图2,在本实施例中,控制器件10为南桥芯片;信号检测电路单元20 包括:信号检测器件U1、第一电阻R1、第二电阻R2、第三电阻R3、第四电阻R4、第五电阻R5、第一电容C1和第二电容C2。信号检测器件U1为与门。
外接设备上电完成后,外接设备产生外接设备上电完成信号,并将外接设备上电完成信号发送至信号检测电路单元20;控制器件10用于控制主机上电,以使主机产生主机上电完成信号,并将主机上电完成信号发送至信号检测电路单元20。
信号检测电路单元20用于在读取到外接设备上电完成信号和主机上电完成信号后,输出调控信号,控制器件10接收调控信号后,产生时序信号,时序信号用于连接外接设备的PCIE(扩展)插槽。在本实施例中,外接设备上电完成信号和主机上电完成信号均为高电平信号。如此,当与门的两个输入端均为高电平信号时,与门才输出调控信号。
具体的,与门包括:第一输入端201、第二输入端202和信号输出端203。
其中,第二输入端202和信号输出端203均与控制器件10连接;第一输入端201用于与外接设备连接,以读取外接设备上电完成信号,第二输入端202 用于读取主机上电完成信号,信号输出端203用于输出调控信号。第一输入端 201与第四电阻R4的输出端连接,第四电阻R4的输入端用于与外接设备连接。第五电阻R5的输入端与控制器件10连接,第五电阻R5的输出端与第二输入端202连接。通过设置第四电阻R4和第五电阻R5能够对信号检测器件U1起到保护的作用。信号输出端203通过连接第三电阻R3与控制器件10实现连接。该第三电阻R3能够起到串阻的作用,从而减小外界对信号检测电路单元20的干扰。
第一电阻R1的输出端与信号检测器件U1的第一输入端201或第二输入端 202连接,本实施例以第一电阻R1的输出端与信号检测器件U1的第一输入端 201连接为例。
第一电阻R1的输入端与电源输入端连接。第二电阻R2的输入端与信号检测器件U1的输出端连接,第二电阻R2的输出端接地。如此第一电阻R1在信号检测电路单元20中作为上拉电阻可以满足信号检测器件U1的开漏信号的需求,第二电阻R2在信号检测电路单元20中作为下拉电阻可以保护信号检测器件U1的后级信号。
进一步的,信号检测器件U1包括:电源连接端204。电源连接端204与电源输入端连接,电源输入端通过电源连接端204给信号检测器件U1供电。第一电容C1的输入端与电源连接端204连接,第一电容C1的输出端接地。通过设置第一电容C1能够对电源连接端204起到保护的作用。第二电容C2的输入端与第三电阻R3的输出端连接,第二电容C2的输出端接地。通过设置第二电容C2能够起到串阻的作用,从而减小外界对信号检测电路单元20的干扰。
需要说明的,上电控制模块1还包括PCIE接口30。信号检测器件U1的信号输出端203和控制器件10均与PCIE接口30连接。控制器件10产生的时序信号通过PCIE接口30连接外接设备的PCIE插槽,如此即可保证外接设备的PCIE插槽的正常使用。
在本实施例中,时序信号包括:PERST#(复位信号)和REFCLK信号(时序信号);外接设备上电完成信号为PWROK信号;主机上电完成信号为 PCH_PWROK信号;调控信号为PCH_SYSPWROK信号。
依据本实施例所提供的上电控制模块1,结合图3,在主机先上电,外接设备后上电的情况下,主机上电后先不产生PERST#和REFCLK信号,待外接设备上电后(外接设备上电即产生3.3Vaux和3.3/12Volts信号),外接设备中的电源芯片会发生一个PWROK信号输入到主机,然后主机内的南桥芯片将 PWROK信号和PCH_PWROK信号相与,也即,在PWROK信号和PCH_PWROK信号同时为高电平时,主机中的南桥芯片才能产生 PCH_SYSPWROK信号,南桥芯片在接收到PCH_SYSPWROK后,主机再产生 PERST#和REFCLK信号,此时,满足了PERST#和REFCLK信号相较于3.3Vaux 和3.3/12Volts信号后起来,满足了PCIE插槽的上电时序要求,增加时序控制后,整机能正常运行,且稳定性更好。
在一种可选的实施例中,信号检测器件U1为二极管或其他的控制器组件。在信号检测器件U1为二极管时,外接设备上电完成信号和主机上电完成信号均为高电平信号,二极管的输入端只有同时收到两个高电平信号时,二极管才输出调控信号。在信号检测器件U1为其他的控制器组件时,其他的控制器组件仅在同时接收到两个信号,且两个信号的内容分别表示接设备上电完成和主机上电完成时,才输出调控信号。
本申请实施例还提供一种机箱,包括:主机、外接设备和实施例一中的上电控制模块1。主机与外接设备可拆卸连接。上电控制模块1位于主机内。
以上,仅为本实用新型的具体实施方式,但本实用新型的保护范围并不局限于此,任何熟悉本技术领域的技术人员在本实用新型揭露的技术范围内,可轻易想到的变化或替换,都应涵盖在本实用新型的保护范围之内。因此,本实用新型的保护范围应该以权利要求的保护范围为准。
Claims (10)
1.一种上电控制模块,其特征在于,包括:控制器件和信号检测电路单元;
所述信号检测电路单元与所述控制器件连接;
外接设备上电完成后,所述外接设备产生外接设备上电完成信号,并将所述外接设备上电完成信号发送至所述信号检测电路单元;
所述控制器件用于控制主机上电,以使所述主机产生主机上电完成信号,所述控制器件将所述主机上电完成信号发送至所述信号检测电路单元;
所述信号检测电路单元用于在读取到所述外接设备上电完成信号和所述主机上电完成信号后,输出调控信号,所述控制器件接收所述调控信号后,产生时序信号,所述时序信号用于连接所述外接设备的PCIE插槽。
2.根据权利要求1所述的上电控制模块,其特征在于,所述信号检测电路单元包括:信号检测器件;
所述信号检测器件的输入端和输出端均与所述控制器件连接;
所述信号检测器件用于处理所述外接设备上电完成信号和所述主机上电完成信号后,输出调控信号。
3.根据权利要求2所述的上电控制模块,其特征在于,所述信号检测器件包括:与门或二极管。
4.根据权利要求3所述的上电控制模块,其特征在于,在所述信号检测器件为与门时,所述与门包括:第一输入端、第二输入端和信号输出端;
所述第二输入端和所述信号输出端均与所述控制器件连接;
所述第一输入端用于读取外接设备上电完成信号,所述第二输入端用于读取所述主机上电完成信号,所述信号输出端用于输出调控信号。
5.根据权利要求2所述的上电控制模块,其特征在于,所述信号检测电路单元还包括:第一电阻和第二电阻;
所述第一电阻的一端与所述信号检测器件的输入端连接,第一电阻的另一端与电源输入端连接,所述电源输入端用于给所述信号检测电路单元供电;
所述第二电阻的一端与所述信号检测器件的输出端连接,第二电阻的另一端接地。
6.根据权利要求2所述的上电控制模块,其特征在于,所述信号检测器件包括:电源连接端;
所述电源连接端与电源输入端连接,所述电源输入端通过所述电源连接端给所述信号检测器件供电。
7.根据权利要求6所述的上电控制模块,其特征在于,所述信号检测电路单元还包括:第一电容;
所述第一电容的一端与所述电源连接端连接,所述第一电容的另一端接地。
8.根据权利要求2所述的上电控制模块,其特征在于,所述信号检测电路单元还包括:第三电阻和第二电容;
所述第三电阻的一端与所述信号检测器件的输出端连接,所述第三电阻的另一端与所述控制器件连接,所述第二电容的一端与所述第三电阻的另一端连接,所述第二电容的另一端接地。
9.根据权利要求1所述的上电控制模块,其特征在于,所述上电控制模块还包括PCIE接口,所述控制器件产生的时序信号通过所述PCIE接口连接所述外接设备的PCIE插槽。
10.一种机箱,其特征在于,包括:如权利要求1至9任一项所述的上电控制模块。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202221992201.0U CN217932650U (zh) | 2022-07-29 | 2022-07-29 | 上电控制模块及机箱 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202221992201.0U CN217932650U (zh) | 2022-07-29 | 2022-07-29 | 上电控制模块及机箱 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN217932650U true CN217932650U (zh) | 2022-11-29 |
Family
ID=84151525
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202221992201.0U Active CN217932650U (zh) | 2022-07-29 | 2022-07-29 | 上电控制模块及机箱 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN217932650U (zh) |
-
2022
- 2022-07-29 CN CN202221992201.0U patent/CN217932650U/zh active Active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20110060850A1 (en) | Mobile device of supporting uart and usb communication using same connector and operating method there-of | |
CN103870429B (zh) | 基于嵌入式gpu的高速信号处理板 | |
CN102478800A (zh) | 电力顺序信号的监控系统与其方法 | |
CN108027780B (zh) | 一种存储器内容保护电路 | |
CN104166450A (zh) | 一种vr芯片fw版本的区分方法 | |
CN102880235B (zh) | 基于龙芯2f cpu的单板计算机及其复位管理和使用方法 | |
CN110825204A (zh) | 电子设备的主板及电源信息管理方法 | |
US8990461B2 (en) | On-The-Go (OTG) USB devices configuration method for identifying configuration of other connected devices by reacting to change in resistance value on a resistive line | |
US8782444B2 (en) | Circuit protection system and method for a circuit utilizing chip type power supply | |
CN217932650U (zh) | 上电控制模块及机箱 | |
CN104035844A (zh) | 一种故障测试方法及电子设备 | |
CN109684251A (zh) | 一种芯片io数据的处理方法及一种芯片 | |
US8826056B2 (en) | Circuit protection system and method | |
CN104679123A (zh) | 主机板及其数据烧录方法 | |
CN101847041B (zh) | 电脑系统 | |
US6530048B1 (en) | I2C test single chip | |
CN101470639B (zh) | 启动信号产生装置 | |
CN214670578U (zh) | 一种调整strapping pin信号初始值的装置 | |
CN216286563U (zh) | 一种供电电路与主板 | |
CN116028414B (zh) | 功耗控制电路和控制装置 | |
CN109542822B (zh) | 一种usb otg接口隔离电路 | |
US8909821B2 (en) | Slim-line connector for serial ATA interface that is mounted on expansion bay of computer includes detection signals which indicate connection status and type of device | |
CN210006000U (zh) | 一种嵌入式系统硬件复位电路 | |
CN210958336U (zh) | 一种抗干扰的信号板卡 | |
CN210224933U (zh) | 一种主板usb接口短路保护电路及主板usb接口电路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GR01 | Patent grant | ||
GR01 | Patent grant |