CN201174061Y - 时序控制电路 - Google Patents
时序控制电路 Download PDFInfo
- Publication number
- CN201174061Y CN201174061Y CNU2008203002634U CN200820300263U CN201174061Y CN 201174061 Y CN201174061 Y CN 201174061Y CN U2008203002634 U CNU2008203002634 U CN U2008203002634U CN 200820300263 U CN200820300263 U CN 200820300263U CN 201174061 Y CN201174061 Y CN 201174061Y
- Authority
- CN
- China
- Prior art keywords
- chip
- mainboard
- control circuit
- sequential control
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/28—Supervision thereof, e.g. detecting power-supply failure by out of limits supervision
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Semiconductor Integrated Circuits (AREA)
- Structure Of Printed Boards (AREA)
Abstract
一种时序控制电路,用于控制主板的上电时序,该时序控制电路包括一控制主板上电的芯片,主板的各种输入电压共同连接于该芯片的输入端,该芯片设有一临界电压,当该芯片的输入端的电压达到该临界电压时,该芯片的输出端输出一信号控制该主板上电。本实用新型时序控制电路中,只有在各种输入电压均达到峰值后,该时序控制电路产生一高电平信号控制主板上电。保证了不同电源控制主板上电的上电时序。
Description
技术领域
本实用新型涉及一种时序控制电路,特别是指一种用于控制主板上电时序的电路。
背景技术
芯片组是主板的重要组成部分,几乎决定着主板的全部功能。主板的芯片组通常包括南桥芯片和北桥芯片。其中,南桥芯片主要负责外围设备的数据处理与传输,一旦南桥芯片出现问题,则会导致外围设备无法使用。北桥芯片负责与CPU联系并控制内存,提供对CPU的类型和主频、系统的前端总线频率、内存的类型和最大容量等的支持。
使用不同的电源为主板上的南桥和北桥芯片上电时,由于不同的电源在开启之后会在不同的时间内爬升至其峰值,从而从南桥和北桥芯片输出的信号时序会有不同。如图1及2所示,为不同电源在特定时间20ms内爬升至其峰值的二维图。由图1可知,+3.3V电源较早爬升至峰值,+5V电源最晚爬升至其峰值。由图2可知,+5V电源较早爬升至峰值,+12V电源最晚爬升至峰值。
这样,当使用不同的电源控制主板上的南桥和北桥芯片上电时,有可能没有按照预期上电时序控制主板上电,导致主板上电时序错乱。如图3所示,使用图1中的+5V电源控制北桥芯片上电,+3.3V电源控制南桥芯片上电,从北桥芯片输出的A信号要晚于从南桥芯片输出的B信号,然而,若期望得到从北桥芯片输出的A信号早于从南桥芯片输出的B信号,则必须要更换电源,否则不能实现。这样对不同的电源的兼容性不好。
发明内容
鉴于以上内容,有必要提供一种能够控制主板正常上电时序的电路。
一种时序控制电路,用于控制主板的上电时序,该时序控制电路包括一控制主板上电的芯片,主板的各种输入电压共同连接于该芯片的输入端,该芯片设有一临界电压,当该芯片的输入端的电压达到该临界电压时,该芯片的输出端输出一信号控制该主板上电。
相对于现有技术,本实用新型时序控制电路中,只有在各种输入电压均达到峰值后,该时序控制电路产生一高电平信号控制主板上电。保证了不同电源控制主板上电的上电时序。
附图说明
图1是现有技术中不同电源随时间爬升的坐标图。
图2是现有技术中不同电源随时间爬升的坐标图。
图3是现有技术中不同电源为主板上的南桥与北桥芯片上电的示意图。
图4是本实用新型时序控制电路较佳实施方式的电路图。
图5是本实用新型时序控制电路较佳实施方式的时序图。
具体实施方式
请参阅图4,图4为本实用新型时序控制电路较佳实施方式的一电路图。该时序控制电路的较佳实施方式包括一第一分压电路10、一第二分压电路20、一第三分压电路30、一分压电阻R1及一芯片(型号U527)50。
该第一分压电路10包括一电阻R11及与其相连接的两并联电阻R12、R13,该第二分压电路20包括一电阻R21及与其相连接的两并联电阻R22、R23,该第三分压电路30包括一电阻R31及与其相连接的两并联电阻R32、R33。该芯片50设有一输入电压针脚VIN,一与+3.3V备用电源相连为该芯片50供电的针脚VCC及一输出电平针脚ENOUT。
该第一分压电路10的电阻R11的一端连接一第一电源+3.3V,另一端连接该第一分压电路10的两并联电阻R12、R13并联后的共同端,该两并联电阻R12、R13的另一端连接分压电阻R1,R1的另一端接地。该第二分压电路20的电阻R21的一端连接一第二电源+5V,另一端连接该第二分压电路20的两并联电阻R22、R23并联后的共同端,该两并联电阻R22、R23的另一端连接分压电阻R1,且与第一分压电路10相交于共同点C。第三分压电路30的电阻R31的一端连接一第三电源+12V,另一端连接该第三分压电路30的两并联电阻R32、R33并联后的共同端,该两并联电阻R32、R33的另一端连接分压电阻R1,即连接于共同点C。该共同点C与该芯片50的输入电压针脚VIN连接。
下面详细介绍本实用新型时序控制电路的工作过程。
在本实用新型时序控制电路中,R1为20K欧姆,R11为240K欧姆,R12、R13为12K欧姆,R21为402K欧姆,R22、R23为10K欧姆,R31为1.21M欧姆,R32、R33为160K欧姆,第一电源+3.3V、第二电源+5V、第三电源+12V分别经过该第一分压电路10、第二分压电路20、第三分压电路30分压后,在C点产生的电压为+0.6V。从而,该+0.6V电压输入到该芯片50的针脚VIN。该芯片50设有一临界电压值为+0.6V,当输入的电压大于等于+0.6V时,产生一高电平信号S从针脚ENOUT输出,如图5所示。该信号S输入至主板上的南桥或北桥芯片。当输入的电压小于+0.6V时,该芯片50则产生一低电平信号。
这样,假设第二电源+5V,第三电源+12V已到达,但第一电源+3.3V还未到达,在共同点C产生的电压未达到+0.6V,则芯片50的针脚ENOUT不输出高电平信号S,从而导致南桥或北桥芯片没有上电,确保主板时序正常。请一并参阅图5,当第一电源+3.3V,第二电源+5V,第三电源+12V都达到峰值后,在共同点C才会产生+0.6V电压,并同时会产生一个高电平输出信号S,为主板上电。若期望从北桥输出的信号早于从南桥输出的信号,只需在输出信号S后连接一逻辑电路,延迟该信号S输入至南桥芯片,从而保证从北桥输出的信号早于从南桥输出的信号。
本实用新型时序控制电路中,可使用不同芯片替换芯片50,即该替换后的芯片的临界电压值也发生了改变,这样,只需相应更换该第一分压电路、第二分压电路、第三分压电路及分压电阻即可满足要求。另外,当使用的芯片的临界电压值为一特定电压时,例如+20.3V,此时时序控制电路中并不需要分压电路,因为此时只有在+3.3V,+5V,+12V三个电源同时到达后,向该芯片输入+20.3V电压,该芯片才会输出一高电平信号为主板上电。
Claims (5)
1.一种时序控制电路,用于控制主板的上电时序,其特征在于:该时序控制电路包括一控制主板上电的芯片,主板的各种输入电压共同连接于该芯片的输入端,该芯片设有一临界电压,当该芯片的输入端的电压达到该临界电压时,该芯片的输出端输出一信号控制该主板上电。
2.如权利要求1所述的时序控制电路,其特征在于:该主板的各种输入电压的共同连接点还通过一分压电阻接地。
3.如权利要求1所述的时序控制电路,其特征在于:该主板的各种输入电压与该芯片的输入端间分别连接有一分压电路。
4.如权利要求3所述的时序控制电路,其特征在于:每一分压电路由一电阻和两并联电阻相互连接而成。
5.如权利要求1所述的时序控制电路,其特征在于:这些输入电压分别为+3.3V,+5V,+12V。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CNU2008203002634U CN201174061Y (zh) | 2008-02-22 | 2008-02-22 | 时序控制电路 |
US12/118,652 US20090212834A1 (en) | 2008-02-22 | 2008-05-09 | Sequencing control circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CNU2008203002634U CN201174061Y (zh) | 2008-02-22 | 2008-02-22 | 时序控制电路 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN201174061Y true CN201174061Y (zh) | 2008-12-31 |
Family
ID=40201186
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CNU2008203002634U Expired - Fee Related CN201174061Y (zh) | 2008-02-22 | 2008-02-22 | 时序控制电路 |
Country Status (2)
Country | Link |
---|---|
US (1) | US20090212834A1 (zh) |
CN (1) | CN201174061Y (zh) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102053567A (zh) * | 2010-10-19 | 2011-05-11 | 北京星网锐捷网络技术有限公司 | 一种安全的上电时序控制电路系统 |
CN105741721A (zh) * | 2016-05-05 | 2016-07-06 | 苏州华兴源创电子科技有限公司 | 一种用于液晶检测的上电保护方法及系统 |
Family Cites Families (19)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4233666A (en) * | 1978-10-19 | 1980-11-11 | Sperry Rand Corporation | Drive power sequencing |
US4593349A (en) * | 1982-07-22 | 1986-06-03 | Honeywell Information Systems Inc. | Power sequencer |
US5550729A (en) * | 1994-06-09 | 1996-08-27 | Digital Equipment Corporation | Power sequencing control |
US5774736A (en) * | 1995-12-15 | 1998-06-30 | Wright; Robert S. | Redundant CPU power system |
US6134666A (en) * | 1998-03-12 | 2000-10-17 | Cisco Technology, Inc. | Power supervisor for electronic modular system |
AU5779700A (en) * | 1999-06-29 | 2001-01-31 | Broadcom Corporation | System and method for independent power sequencing of integrated circuits |
US6615360B1 (en) * | 2000-01-25 | 2003-09-02 | International Business Machines Corporation | Method and system for controlling a power on sequence in response to monitoring respective components of a computer system with multiple CPU sockets to determine proper functionality |
US6766222B1 (en) * | 2000-06-14 | 2004-07-20 | Advanced Micro Devices, Inc. | Power sequencer control circuit |
US6792553B2 (en) * | 2000-12-29 | 2004-09-14 | Hewlett-Packard Development Company, L.P. | CPU power sequence for large multiprocessor systems |
US7111183B1 (en) * | 2002-10-10 | 2006-09-19 | Lattice Semiconductor Corporation | Expansion method for complex power-sequencing applications |
US7506179B2 (en) * | 2003-04-11 | 2009-03-17 | Zilker Labs, Inc. | Method and apparatus for improved DC power delivery management and configuration |
US7080273B2 (en) * | 2003-05-02 | 2006-07-18 | Potentia Semiconductor, Inc. | Sequencing power supplies on daughter boards |
US6850048B2 (en) * | 2003-05-02 | 2005-02-01 | Potentia Semiconductor, Inc. | Power supply controller |
US7370220B1 (en) * | 2003-12-26 | 2008-05-06 | Storage Technology Corporation | Method and apparatus for controlling power sequencing of a plurality of electrical/electronic devices |
US7028201B2 (en) * | 2004-03-05 | 2006-04-11 | Lattice Semiconductor Corporation | Powering-up a device having digital and analog circuitry |
JP4701936B2 (ja) * | 2005-09-09 | 2011-06-15 | ソニー株式会社 | 情報処理装置、情報処理方法及びそのプログラム |
US7489167B2 (en) * | 2006-04-26 | 2009-02-10 | Infineon Technologies Ag | Voltage detection and sequencing circuit |
US7589572B2 (en) * | 2006-12-15 | 2009-09-15 | Atmel Corporation | Method and device for managing a power supply power-on sequence |
US7873854B2 (en) * | 2007-10-01 | 2011-01-18 | Silicon Laboratories Inc. | System for monitoring power supply voltage |
-
2008
- 2008-02-22 CN CNU2008203002634U patent/CN201174061Y/zh not_active Expired - Fee Related
- 2008-05-09 US US12/118,652 patent/US20090212834A1/en not_active Abandoned
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102053567A (zh) * | 2010-10-19 | 2011-05-11 | 北京星网锐捷网络技术有限公司 | 一种安全的上电时序控制电路系统 |
CN102053567B (zh) * | 2010-10-19 | 2013-03-13 | 北京星网锐捷网络技术有限公司 | 一种安全的上电时序控制电路系统 |
CN105741721A (zh) * | 2016-05-05 | 2016-07-06 | 苏州华兴源创电子科技有限公司 | 一种用于液晶检测的上电保护方法及系统 |
CN105741721B (zh) * | 2016-05-05 | 2019-04-12 | 苏州华兴源创科技股份有限公司 | 一种用于液晶检测的上电保护方法及系统 |
Also Published As
Publication number | Publication date |
---|---|
US20090212834A1 (en) | 2009-08-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN102750252B (zh) | Usb/uart接口复用电路及使用该电路的电子设备 | |
CN104272388B (zh) | 存储器装置的超深断电模式 | |
CN101335513B (zh) | 一种应用于多电源系智能卡芯片中的上电系统结构 | |
CN109542465B (zh) | 集成电路芯片的数据写入方法、系统、装置、设备及介质 | |
US20130162298A1 (en) | Identifying circuit | |
CN102685431A (zh) | 一种vga在位检测方法、电路及数字硬盘录像机 | |
CN201174061Y (zh) | 时序控制电路 | |
CN103219042B (zh) | 通过usb接口实现程序烧录的电路及存储器电路 | |
CN105607688A (zh) | 用于时钟信号产生的集成电路、方法及系统 | |
TW201327126A (zh) | 自動偵測控制裝置及其自動偵測控制方法 | |
CN201886376U (zh) | 一种时序控制模块 | |
CN102915076A (zh) | 计算机主板及其电压调节电路 | |
US8503263B2 (en) | Memory module and power supply system | |
CN204496490U (zh) | 一种上拉电压可调的通讯卡 | |
CN105095000A (zh) | Bios恢复电路 | |
CN104181380A (zh) | 轻载电流检测系统 | |
CN203643893U (zh) | 一种终端设备 | |
CN102213971A (zh) | 时序控制电路及具有该时序控制电路的前端总线电源 | |
TWM338506U (en) | Circuit for controlling sequence | |
CN106095627B (zh) | 一种功能模组的检测方法及移动终端 | |
US20130054953A1 (en) | Server with remote reboot and wake-up function | |
CN211742096U (zh) | 上电延时电路、主板电池电压检测电路、服务器主板及cpld | |
CN103983864A (zh) | 用于图形卡测试的设备 | |
CN104076891A (zh) | 多功能引脚电路装置 | |
CN102147635A (zh) | 时序控制电路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
C17 | Cessation of patent right | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20081231 Termination date: 20100222 |