CN211742096U - 上电延时电路、主板电池电压检测电路、服务器主板及cpld - Google Patents

Abstract

本新型提供一种上电延时电路、主板电池电压检测电路、服务器主板及CPLD，均包括延时芯片、P12V_AUX电源、P3V3_AUX电源、多路复用器和VBAT端，其中：VBAT端与第三电阻R3的第一端相连；P12V_AUX电源与第一电阻R1的第一端相连；第一电阻R1的第二端，与多路复用器的BO引脚及第二电阻R2的第一端相连；第三电阻R3的第二端，与多路复用器的B1引脚及第四电阻R4的第一端相连；第四电阻R4及第二电阻R2的第二端均接地；多路复用器的A引脚与延时芯片的VIN引脚相连，延时芯片的CEXT引脚通过第一电容C1接地；延时芯片的ENOUT引脚连有信号输出线；多路复用器的S引脚连有复用器通道选择信号输入线。该方案在不占用服务器BMC的ADC资源的前提下，兼具主板电池电压检测功能及延时电路功能。

Description

上电延时电路、主板电池电压检测电路、服务器主板及CPLD

技术领域

本实用新型涉及服务器领域，具体涉及一种上电延时电路、主板电池电压检测电路、服务器主板及CPLD。

背景技术

目前，在通用服务器产品中，主板上基本都会配备一个主板电池(一般为3V的纽扣电池)为南桥芯片供电，从而使服务器一方面能记录计算机系统的时间，维持系统时钟的准确性，另一方面还能记录启动时要用的硬件信息，即存储某些BIOS(Basic Input OutputSystem，基本输入输出系统)下的配置信息。然而，当电池电量不足时，计算机系统时间会出现偏差，BIOS下的配置信息也会重置为默认设置，因此，在通用服务器产品的主板设计中，往往会设计一个主板电池电压检测电路，当电池电压过低时，用户可以提前被告知，以便及时更换电池，防止由于电池电量过低出现问题。

实际使用时，服务器对上述主板电池的电压检测需求不高，能实现当电压降低到某一设定值，能通知用户更换电池即可。具体地，目前在现有的主板设计中，主板电池电压一般是使用BMC(Baseboard Management Controller，基板管理控制器)的一路ADC(Analog-to-Digital Converter，模拟-数字转换器)通道进行电压检测，BMC的ADC可以以比较高的精度实时的检测电池电压，用户可以随时获取主板电池的电压，以判断是否需要更换，亦可通过设定阈值当主板电池电压低于设定阈值时通过告警方式通知用户。然而目前，随着主板集成度越来越高，功能越来越复杂，主板的电源越来越多，BMC的ADC资源有限，现有主板电池电压检测电路的实现方式占用BMC的ADC资源，不利于主板的那些需要实时监控且精度需求高的电源的电压检测。

另外，目前在通用服务器产品的主板中，往往会设计一个上电延时电路用于主板正常上电，该上电延时电路可对主板的上电电压进行检测，当检测到的上电电压达到上电延时电路中设定的阈值时，上电延时电路会输出一个时延信号给主板的CPLD(ComplexProgrammable Logic Device，复杂可编程逻辑器件)，当CPLD接收到该时延信号时，会执行下一步时序操作，按既定时序保证主板正常上电。而上电延时电路在推出所述的时延信号之后，后续输出的电平会被CPLD忽略，不再对主板时序产生任何影响，直至下一次上电。

为此，本实用新型提供上电延时电路一种上电延时电路、主板电池电压检测电路、服务器主板及CPLD，用于解决上述问题。

实用新型内容

针对现有技术的上述不足，本实用新型提供上电延时电路一种上电延时电路、主板电池电压检测电路、服务器主板及CPLD，用于解决上述问题。

第一方面，本实用新型提供一种上电延时电路，用于服务器主板，该上电延时电路包括延时芯片、P12V_AUX电源及P3V3_AUX电源，该上电延时电路还包括多路复用器和用于接入主板电池电源的VBAT端，其中：

VBAT端与第三电阻R3的第一端相连；

P12V_AUX电源与第一电阻R1的第一端相连；

第一电阻R1的第二端，与多路复用器的BO引脚及第二电阻R2的第一端相连；

第三电阻R3的第二端，与多路复用器的B1引脚及第四电阻R4的第一端相连；

第四电阻R4的第二端及第二电阻R2的第二端，均接地；

多路复用器的A引脚与延时芯片的VIN引脚相连，延时芯片的CEXT引脚通过第一电容C1接地；

延时芯片的GND引脚接地，延时芯片的ENIN引脚通过第五电阻R5与P3V3_AUX电源相连，延时芯片的VCC引脚与所述的P3V3_AUX电源相连；

延时芯片的ENOUT引脚连有信号输出线；

多路复用器的S引脚连有复用器通道选择信号输入线。

进一步地，连接点d与第三电阻R3的第二端之间设有用于控制第三电阻R3所在电路的通断的电子开关，所述的连接点d为多路复用器的B1引脚与第四电阻R4的第一端的连接处，所述电子开关的控制端连有电子开关控制信号输入线。

进一步地，所述的电子开关采用MOS管Q1，其中：

MOS管Q1的栅极连有所述电子开关控制信号输入线；

MOS管Q1的源极与连接点d相连；

MOS管Q1的漏极与第三电阻R3的第二端相连。

进一步地，第三电阻R3及第四电阻R4的阻值均大于100K。

第二方面，本实用新型提供一种主板电池电压检测电路，该主板电池电压检测电路采用如上各方面所述的上电延时电路。

第三方面，本实用新型提供一种服务器主板，包括主板本体，主板本体上集成有如上各方面所述的上电延时电路。

第四方面，本实用新型提供一种服务器主板，包括主板本体，主板本体上集成有如上所述的主板电池电压检测电路。

第五方面，本实用新型提供一种CPLD，包括CPLD本体，该CPLD本体带有I/O_1引脚和I/O_2引脚，所述CPLD配设有如上各方面所述的上电延时电路，其中：

所述上电延时电路的信号输出线的信号输出端，与CPLD本体的I/O_1引脚相连；

所述上电延时电路的复用器通道选择信号输入线的信号输入端，与CPLD本体的I/O_2引脚相连；

当多路复用器的B1引脚与第四电阻R4的第一端的连接处，与第三电阻R3的第二端之间设有用于控制第三电阻R3所在电路的通断的电子开关时：

所述电子开关的控制端连有的电子开关控制信号输入线的信号输入端，与CPLD本体的I/O_2引脚相连。

第六方面，本实用新型提供一种CPLD，包括CPLD本体，该CPLD本体带有I/O_1引脚和I/O_2引脚，所述CPLD配设有如上各方面所述的主板电池电压检测电路，其中：

所述主板电池电压检测电路的信号输出线的信号输出端，与CPLD本体的I/O_1引脚相连；

所述主板电池电压检测电路的复用器通道选择信号输入线的信号输入端，与CPLD本体的I/O_2引脚相连；

当多路复用器的B1引脚与第四电阻R4的第一端的连接处，与第三电阻R3的第二端之间设有用于控制第三电阻R3所在电路的通断的电子开关时：

所述电子开关的控制端连有的电子开关控制信号输入线的信号输入端，与CPLD本体的I/O_2引脚相连。

本实用新型的有益效果在于：

本实用新型提供的上电延时电路、主板电池电压检测电路、服务器主板及CPLD，均兼具对主板电池电压的检测功能以及主板上电过程中的上电延时电路功能，且均可以在不占用服务器BMC的ADC资源的前提下，实现对主板电池电压的检测。

此外，本实用新型设计原理可靠，结构简单，具有非常广泛的应用前景。

附图说明

为了更清楚地说明本实用新型实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，对于本领域普通技术人员而言，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1是本实用新型所述上电延时电路以及所述主板电池电压检测电路的一个实施例的示意性电路图。

图2是本实用新型所述上电延时电路以及所述主板电池电压检测电路的另一实施例的示意性电路图。

图3是本实用新型所述CPLD的一个实施例的示意性电路图。

其中：100-多路复用器，200-延时芯片，300-CPLD本体，400-信号输出线，500-复用器通道选择信号输入线，600-电子开关控制信号输入线。

具体实施方式

为了使本技术领域的人员更好地理解本实用新型中的技术方案，下面将结合本实用新型实施例中的附图，对本实用新型实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本实用新型一部分实施例，而不是全部的实施例。基于本实用新型中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都应当属于本实用新型保护的范围。

实施例1：

图1是本实用新型一个实施例的上电延时电路的示意性电路图。该上电延时电路用于服务器主板。

如图1所示，该上电延时电路包括延时芯片200、P12V_AUX电源、P3V3_AUX电源，还包括多路复用器100和用于接入主板电池的VBAT端，其中：

VBAT端与第三电阻R3的第一端相连；

P12V_AUX电源与第一电阻R1的第一端相连；

第一电阻R1的第二端，与多路复用器100的BO引脚及第二电阻R2的第一端相连；第三电阻R3的第二端，与多路复用器100的B1引脚及第四电阻R4的第一端相连；第四电阻R4的第二端及第二电阻R2的第二端，均接地；

多路复用器100的A引脚与延时芯片200的VIN引脚相连，延时芯片200的CEXT引脚通过第一电容C1接地；延时芯片200的GND引脚接地，延时芯片200的ENIN引脚通过第五电阻R5与P3V3_AUX电源相连，延时芯片200的VCC引脚与P3V3_AUX电源相连；

延时芯片200的ENOUT引脚，连有信号输出线400；

多路复用器100的S引脚连有复用器通道选择信号输入线500。

参见图1，对于本实施例中的Multiplexer(即所述的多路复用器100)：当S引脚中未输入或输入低电平时，Multiplexer输出A引脚与B0引脚接通；当S引脚中输入高电平时，该Multiplexer输出A引脚与B1引脚接通。使用时，可基于外界电路向复用器通道选择信号输入线500中输入的电压信号，控制Multiplexer中接通通道(即A引脚与B1引脚接通通道、A引脚与B1引脚接通通道)的切换。

参见图1，本上电延时电路使用时：

1)一方面，主板上电电源(即P12V_AUX电源)通过第一电阻R1和第二电阻R2分压后，经Multiplexer的B0与A通道输入至延时芯片200的VIN引脚，随着上电过程的继续，VIN引脚中的输入电压不断增大，在VIN引脚中输入的电压上升达到VIN阈值(如0.6V，为延时芯片200中预先设置的电压值)时，延时芯片200的ENOUT引脚输出一个高电平，该高电平通过信号输出线400输出给后续电路(通常是CPLD)，以便后续电路按预先设定的上电时序继续执行下一步时序操作从而实现主板的正常上电。在该上电延时电路中，延时芯片200输出的延迟可通过改变C1的大小进行配置。

2)另一方面，在VBAT端接入主板电池：可通过复用器通道选择信号输入线500向Multiplexer的S引脚输入高电压，将Multiplexer的输出切换至A引脚与B1引脚接通，此时，VSAT端接入的主板电池中的电经R3和R4的分压后，即可经Multiplexer的B1与A通道输入至延时芯片200的VIN引脚，并且在VIN引脚中输入的电压小于延时芯片200内预设的电压(即上述VIN阈值)时，延时芯片200的ENOUT引脚即可通过信号输出线400向外输出一个低电平，该低电平即可作为该上电延时电路检测到的主板电池电压过低的报警信号。

至此可见，该上电延时电路不仅可用于提供延时信号，还可在不占用服务器BMC的ADC资源的前提下，用于实现对主板电池电压的检测，向外界电路输出主板电池电压过低的报警信号，以便外界电路在接收到所述报警信号后通过其逻辑电路将主板电池电量过低的信息反馈给用户。可见，结合背景技术中延时电路的特性，本上电延时电路，可在作为上电延时电路使用的同时，用于检测主板电池电压。

另外，本实用新型中的上电延时电路，在作为延时电路使用时以及在用于检测主板电池电压时，均用到了多路复用器100和延时芯片200，可见更好地利用了芯片特性实现更多的功能。

为降低第三电阻R3、第四电阻R4对主板电池电压的损耗，第三电阻R3及第四电阻R4的阻值选取可在100K以上，比如第三电阻R3及第四电阻R4的电阻可均设为110k、150k、200k等，本领域技术人员可依据实际需要进行设计。

实施例2：

本实施例为本实用新型所述主板电池电压检测电路的一个示意性电路图。

本实施例中所述的主板电池电压检测电路，采用实施例1所述的上电延时电路，具体电路示意图可参照图1。

该主板电池电压检测电路的工作原理过程可参照实施例1中的上电延时电路。可见，该主板电池电压检测电路也兼具主板电池电压检测功能及主板上电时上电延时电路的功能，使用该主板电池电压检测电路时，可避免现有技术中的上电延时电路的单独使用，且能避免现有技术中主板电池电压检测电路对服务器BMC的ADC资源占用。

实施例3：

图2是本实用新型另一个实施例的上电延时电路的示意性电路图。

本实施例中的上电延时电路的与实施例1相比，不同之处在于，本实施例中的上电延时电路，其多路复用器100的B1引脚与第四电阻R4的第一端的连接处为连接点d，该连接点d与第三电阻R3的第二端之间设有用于控制第三电阻R3所在电路的通断的电子开关，所述电子开关的控制端连有电子开关控制信号输入线600。

可选地，本实施例中所述的电子开关采用MOS管Q1，具体地，如图2所示：

MOS管Q1的栅极连有所述电子开关控制信号输入线600；

MOS管Q1的源极与连接点d相连；

MOS管Q1的漏极与第三电阻R3的第二端相连。

使用时，可通过电子开关控制信号输入线600向MOS管Q1的栅极发送的高、低电平信号，控制所述电子开关的打开与关闭。具体地，在往MOS管Q1的栅极输入的电平信号是低电平时，MOS管Q1断路；在往MOS管Q1的栅极输入的电平信号是高电平时，MOS管Q1导通。MOS管Q1不导通(断路)时，VBAT端所在的电路断路，此时，第三电阻R3及第四电阻R4所在的电路断路，一定程度上避免了VBAT端接入的主板电池发生漏电。可见本实施例中的上电延时电路，相较于实施例1中的上电延时电路，更为节能。

实施例4：

本实施例为本实用新型所述主板电池电压检测电路的另一个示意性电路图。

本实施例中所述的主板电池电压检测电路，采用实施例3所述的上电延时电路，具体电路示意图可参照图2。

实施例5：

本实施例提供一种服务器主板，包括主板本体，该主板本体上集成有实施例1或3中所述的上电延时电路。

实施例6：

本实施例提供一种服务器主板，包括主板本体，该主板本体上集成有实施例2或4中所述的主板电池电压检测电路。

实施例7：

图3是本实用新型所述CPLD的一个实施例的电路原理图。

本实施例提供一种CPLD，包括CPLD本体300，所述CPLD本体300上带有I/O_1引脚和I/O_2引脚。另外，该CPLD配设有实施例3中所述的上电延时电路，其中：

所述上电延时电路的信号输出线400的信号输出端，与CPLD本体300的I/O_1引脚相连；

所述上电延时电路的复用器通道选择信号输入线500的信号输入端，与CPLD本体300的I/O_2引脚相连；

所述电子开关的控制端连有的电子开关控制信号输入线600的信号输入端，与CPLD本体300的I/O_2引脚相连。

使用时，主板上电电源(即P12V_AUX电源)通过第一电阻R1和第二电阻R2分压后，经Multiplexer的B0与A通道输入至延时芯片200的VIN引脚，随着上电过程的继续，VIN引脚中的输入电压不断增大，在VIN引脚中输入的电压上升达到VIN阈值(如0.6V，为延时芯片200中预先设置的电压值)时，延时芯片200的ENOUT引脚通过信号输出线400输出一个高电平(该高电平即为一个延迟信号)给CPLD本体300，输出的延迟可通过改变C1的大小进行配置，CPLD本体300通过I/O_1引脚接收到该高电平后，即可按预先设定的上电时序继续执行下一步时序操作以实现主板的正常上电。此外基于该CPLD，CPLD本体300在接收到延迟信号后，还可通过其I/O_2引脚经复用器通道选择信号输入线500向Multiplexer的S引脚输入高电平，此时Multiplexer的输出被切换至A引脚与B1引脚接通，此时，VSAT端接入的主板电池的电源(预先将VSAT端连接到主板电池)经R3和R4的分压后，即可经Multiplexer的B1与A接通通道输入至延时芯片200的VIN引脚，在VIN引脚中输入的电压小于延时芯片200内预设的电压(即上述实施例1中所述的VIN阈值)时，延时芯片200的ENOUT引脚即可通过信号输出线400输出一个低电平给CPLD本体300，该低电平即为该上电延时电路检测到的主板电池电压过低的报警信号。

结合上述内容，该CPLD使用时(即服务器主板接通电源，开始按预设的上电时序进行上电)：

(1)主板上电时序进行到延时芯片200的VIN引脚输入电压达到所述VIN阈值，延时芯片200的ENOUT引脚通过信号输出线400输出一高电平；

(2)CPLD本体300通过I/O_1引脚接收到上述(1)中所述的高电平，即可触发主板上电时序的下一步操作，此时延时芯片200完成作为上电时序中推出延时信号的作用；

(3)CPLD本体300可在通过I/O_1引脚接收到上述(1)中所述的高电平后，触发I/O_2引脚输出高电平将Multiplexer芯片的A引脚与B1引脚导通，此时，该CPLD即可用作主板电池电压检测电路。

实施例8：

本实施例是本实用新型所述CPLD的另一个实施例。

本实施例提供的CPLD，包括CPLD本体300，所述CPLD本体300上带有I/O(即In/Out)_1引脚和I/O_2引脚，并且，该CPLD配设有实施例4中所述的主板电池电压检测电路。具体电路可参照图3。其中，在本实施例中，所述主板电池电压检测电路的信号输出线400的信号输出端，与CPLD本体的I/O_1引脚相连；所述主板电池电压检测电路的复用器通道选择信号输入线500的信号输入端，与CPLD本体300的I/O_2引脚相连；所述电子开关的控制端连有的电子开关控制信号输入线600的信号输入端，与CPLD本体300的I/O_2引脚相连。

本说明书中各个实施例之间相同相似的部分互相参见即可。

尽管通过参考附图并结合优选实施例的方式对本实用新型进行了详细描述，但本实用新型并不限于此。在不脱离本实用新型的精神和实质的前提下，本领域普通技术人员可以对本实用新型的实施例进行各种等效的修改或替换，而这些修改或替换都应在本实用新型的涵盖范围内/任何熟悉本技术领域的技术人员在本实用新型揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本实用新型的保护范围之内。因此，本实用新型的保护范围应所述以权利要求的保护范围为准。

Claims (9)

1.一种上电延时电路，用于服务器主板，包括延时芯片(200)、P12V_AUX电源及P3V3_AUX电源，其特征在于，该上电延时电路还包括多路复用器(100)和用于接入主板电池电源的VBAT端，其中：

VBAT端与第三电阻R3的第一端相连；

P12V_AUX电源与第一电阻R1的第一端相连；

第一电阻R1的第二端，与多路复用器(100)的BO引脚及第二电阻R2的第一端相连；

第三电阻R3的第二端，与多路复用器(100)的B1引脚及第四电阻R4的第一端相连；

第四电阻R4的第二端及第二电阻R2的第二端，均接地；

多路复用器(100)的A引脚与延时芯片(200)的VIN引脚相连，延时芯片(200)的CEXT引脚通过第一电容C1接地；

延时芯片(200)的GND引脚接地，延时芯片(200)的ENIN引脚通过第五电阻R5与P3V3_AUX电源相连，延时芯片(200)的VCC引脚与所述的P3V3_AUX电源相连；

延时芯片(200)的ENOUT引脚连有信号输出线(400)；

多路复用器(100)的S引脚连有复用器通道选择信号输入线(500)。

2.根据权利要求1所述的上电延时电路，其特征在于，连接点d与第三电阻R3的第二端之间设有用于控制第三电阻R3所在电路的通断的电子开关，所述的连接点d为多路复用器(100)的B1引脚与第四电阻R4的第一端的连接处，所述电子开关的控制端连有电子开关控制信号输入线(600)。

3.根据权利要求2所述的上电延时电路，其特征在于，所述的电子开关采用MOS管Q1，其中：

MOS管Q1的栅极连有所述电子开关控制信号输入线(600)；

MOS管Q1的源极与连接点d相连；

MOS管Q1的漏极与第三电阻R3的第二端相连。

4.根据权利要求1或2或3所述的上电延时电路，其特征在于，第三电阻R3及第四电阻R4的阻值均大于100K。

5.一种主板电池电压检测电路，其特征在于，该主板电池电压检测电路采用权利要求1-4中任一项所述的上电延时电路。

6.一种服务器主板，包括主板本体，其特征在于，主板本体上集成有权利要求1-4中任一项所述的上电延时电路。

7.一种服务器主板，包括主板本体，其特征在于，主板本体上集成有权利要求5中所述的主板电池电压检测电路。

8.一种CPLD，包括CPLD本体(300)，该CPLD本体(300)带有I/O_1引脚和I/O_2引脚，其特征在于，所述CPLD配设有权利要求1或2或3中所述的上电延时电路，其中：

所述上电延时电路的信号输出线(400)的信号输出端，与CPLD本体(300)的I/O_1引脚相连；

所述上电延时电路的复用器通道选择信号输入线(500)的信号输入端，与CPLD本体(300)的I/O_2引脚相连；

当多路复用器(100)的B1引脚与第四电阻R4的第一端的连接处，与第三电阻R3的第二端之间设有用于控制第三电阻R3所在电路的通断的电子开关时：

所述电子开关的控制端连有的电子开关控制信号输入线(600)的信号输入端，与CPLD本体(300)的I/O_2引脚相连。

9.一种CPLD，包括CPLD本体(300)，该CPLD本体(300)带有I/O_1引脚和I/O_2引脚，其特征在于，所述的CPLD配设有权利要求5中所述的主板电池电压检测电路，其中：

所述主板电池电压检测电路的信号输出线(400)的信号输出端，与CPLD本体(300)的I/O_1引脚相连；

所述主板电池电压检测电路的复用器通道选择信号输入线(500)的信号输入端，与CPLD本体(300)的I/O_2引脚相连；

当多路复用器(100)的B1引脚与第四电阻R4的第一端的连接处，与第三电阻R3的第二端之间设有用于控制第三电阻R3所在电路的通断的电子开关时：

所述电子开关的控制端连有的电子开关控制信号输入线(600)的信号输入端，与CPLD本体(300)的I/O_2引脚相连。

Images