CN210804315U - 一种上电自动开机电路及主板 - Google Patents

Abstract

本实用新型实施例公开了一种上电自动开机电路及主板，所述主板上设置有电源电路、控制芯片和上电自动开机电路；所述电源电路连接所述上电自动开机电路和所述控制芯片，所述上电自动开机电路连接所述控制芯片；所述开关电源模块将适配器电压转换为工作电压并给上电自动开机电路和控制芯片供电，所述控制芯片检测工作电压的电压值并输出对应高低电平的通知信号给上电自动开机电路，所述上电自动开机电路根据通知信号输出对应延时的低电平的脉冲信号，控制芯片检测到脉冲信号的低电平时自动开机。通过模拟主板开机所需的脉冲信号，上电自动开机电路由通知信号控制触发自动开机功能，遵循上电开机时序，即可防止自动开机功能失效。

Description

一种上电自动开机电路及主板

技术领域

本实用新型涉及电子技术领域，尤其涉及一种上电自动开机电路及主板。

背景技术

目前，上电自动开机常采用两种方案：一是软件自动开机，由BIOS(Basic InputOutput System，基本输入输出系统)配置X86平台的芯片组或SIO(超级输入输出芯片)的ACPI(Advanced Configuration and Power Management Interface，高级配置和电源管理接口)功能来实现；这种方案在断电情况下仅靠CR2032电池(型号为CR2032)给芯片组或SIO供电，以保持内部寄存器的功能设置状态，在长期断电情况下，如海运高温高湿环境，震动等因素影响，电池放电过快造成功能失效的几率较高。二是采用简易的大容量电容充电电路来自动开机，这种方案不能精确控制脉冲的上升沿和下降沿时间，外部电源快速开关切换时大容量电容充放电时间反应过慢，易造成功能失效；另外，在带电正常关机再按开机键时，容易出现大容量电容快速放电产生的电火花现象。因此，有必要设置一种可靠的硬件自动开机电路来做保障。

实用新型内容

针对上述技术问题，本实用新型实施例提供了一种上电自动开机电路及主板，以解决现有上电自动开机电路容易开机失效的问题。

本实用新型实施例提供一种上电自动开机电路，其包括开关单元、脉冲控制单元和输出单元；

所述脉冲控制单元连接所述开关单元和所述输出单元；

所述开关单元检测输入的通知信号为低电平时输出两个低电平给脉冲控制单元，所述脉冲控制单元输出低电平控制输出单元输出的脉冲信号为高电平；

所述开关单元检测所述通知信号为高电平时进入高阻态，所述脉冲控制单元输出预设延时的高电平并控制输出单元输出对应低电平的脉冲信号。

可选地，所述的上电自动开机电路中，所述开关单元包括第一电阻、第一MOS管、第二MOS管和第三MOS管；

所述第一电阻的一端连接第一MOS管的漏极、第二MOS管的栅极和第三MOS管的栅极；第一电阻的另一端连接供电端，第一MOS管的栅极连接控制芯片的RSMRST#/CIRRX1/GP55脚，第二MOS管的漏极和第三MOS管的漏极均连接脉冲控制单元；第一MOS管的源极、第二MOS管的源极和第三MOS管的源极均接地。

可选地，所述的上电自动开机电路中，所述脉冲控制单元包括第二电阻、第三电阻、单路2输入异或门、第一电容和第二电容；

所述单路2输入异或门的第1脚连接第三电阻的一端、第一电容的一端和第三MOS管的漏极；单路2输入异或门的第2脚连接第二电阻的一端、第二电容的一端和第二MOS管的漏极；第二电阻的另一端连接第三电阻的另一端和供电端，单路2输入异或门的第5脚连接供电端，单路2输入异或门的第4脚连接输出单元；第一电容的另一端、第二电容的另一端和单路2输入异或门的第3脚均接地。

可选地，所述的上电自动开机电路中，所述脉冲控制单元还包括第三电容，所述第三电容的一端连接单路2输入异或门的第5脚和供电端，第三电容的另一端接地。

可选地，所述的上电自动开机电路中，所述输出单元包括第四电阻、第四电容和第四MOS管；

所述第四电阻的一端连接单路2输入异或门的第4脚，第四电阻的另一端连接第四电容的一端和第四MOS管的栅极，第四MOS管的漏极和控制芯片的PANSWH#GP43脚，第四电容的另一端和第四MOS管的源极均接地。

可选地，所述的上电自动开机电路中，所述单路2输入异或门的型号为SN74LVC1G86。

本实用新型实施例第二方面提供了一种主板，所述主板上设置有开关电源电路和控制芯片，其中，所述主板上还设置所述的上电自动开机电路，所述开关电源电路连接所述上电自动开机电路和所述控制芯片，所述上电自动开机电路连接所述控制芯片；

所述开关电源电路将适配器电压转换为工作电压并给上电自动开机电路和控制芯片供电，所述控制芯片检测工作电压的电压值并输出对应高低电平的通知信号给上电自动开机电路，所述上电自动开机电路根据通知信号输出对应延时的低电平的脉冲信号，控制芯片检测到脉冲信号的低电平时自动开机。

可选地，所述的主板中，所述开关电源电路包括DC-DC开关电源、第一开关管、第二开关管、第五电阻、第五电容和电感；

所述第一开关管的源极连接电压输入端；第一开关管的栅极连接DC-DC 开关电源的DRVH2脚、第一开关管1的漏极和第二开关管的源极；DC-DC 开关电源的VBST2脚通过第五电阻连接第五电容的一端，第五电容的另一端连接DC-DC开关电源的LL2脚和第二开关管的源极，DC-DC开关电源的 DRVL2脚连接第二开关管的栅极，第二开关管的漏极接地，电感的一端连接第二开关管的源极和第一开关管的漏极，电感的另一端连接供电端。

可选地，所述的主板中，所述开关电源电路还包括第六电阻、第七电阻、第八电阻和第六电容；

所述第六电阻的一端连接DC-DC开关电源的DRVH2脚，第六电阻的另一端通过第七电阻连接第一开关管的漏极，第八电阻的一端连接DC-DC开关电源的DRVL2脚，第八电阻的另一端连接第六电容的一端和第二开关管的栅极，第六电容的另一端接地。

可选地，所述的主板中，所述开关电源电路还包括第九电阻、第七电容、第八电容和第九电容；

所述第九电阻的一端连接电感的一端和第二开关管的源极，第九电阻的另一端通过第八电容接地，所述第七电容的一端连接电压输入端和第一开关管的源极，第七电容的另一端接地，所述第九电容的一端连接电感的另一端和供电端，第九电容的另一端接地。

本实用新型实施例提供的技术方案中，所述主板上设置有开关电源电路、控制芯片和上电自动开机电路；所述开关电源电路连接所述上电自动开机电路和所述控制芯片，所述上电自动开机电路连接所述控制芯片；所述开关电源电路将适配器电压转换为工作电压并给上电自动开机电路和控制芯片供电，所述控制芯片检测工作电压的电压值并输出对应高低电平的通知信号给上电自动开机电路，所述上电自动开机电路根据通知信号输出对应延时的低电平的脉冲信号，控制芯片检测到脉冲信号的低电平时自动开机。通过模拟主板开机所需的脉冲信号，上电自动开机电路由通知信号控制触发自动开机功能，遵循上电开机时序，即可防止自动开机功能失效。

附图说明

图1为本实用新型实施例中主板的结构示意图。

图2为本实用新型实施例中通知信号的时序图。

图3为本实用新型实施例中上电自动开机电路的电路图。

图4为本实用新型实施例中开关电源电路的电路图。

具体实施方式

下面将结合本实用新型实施例中的附图，对本实用新型实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本实用新型一部分实施例，而不是全部的实施例。本实用新型中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本实用新型保护的范围。

请参阅图1，本实用新型实施例提供的主板上设置有开关电源电路10、上电自动开机电路20和控制芯片30；所述开关电源电路10连接所述上电自动开机电路20和所述控制芯片30，所述上电自动开机电路20连接所述控制芯片30；电源适配器插入后，所述开关电源电路10将适配器电压+VDC转换为工作电压 3.3VSB并给上电自动开机电路20和控制芯片30供电，所述控制芯片30检测工作电压3.3VSB的电压值并输出对应高低电平的通知信号RSMRST#给上电自动开机电路20，所述上电自动开机电路20根据通知信号RSMRST#输出对应延时的低电平的脉冲信号PWR_SW#，控制芯片30检测到脉冲信号PWR_SW#的低电平时自动开机。脉冲信号PWR_SW#的低电平的持续时间需大于16ms才能正常开机。这样上电自动开机电路20才能应对外部电源快速的非正常开关切换，稳定可靠的实现主板上电自动开机功能。

所述控制芯片30可采用型号为IT8772的SIO芯片，通知信号RSMRST#的时序如图2所示。上电后(产生工作电压3.3VSB)控制芯片30输出的通知信号 RSMRST#为低电平，通知主板上的PCH(南桥)待机电压正常。从工作电压 3.3VSB为3V开始，延迟75ms(t1)后，通知信号RSMRST#变为3.3V(与工作电压3.3VSB相等)的高电平。当工作电压3.3VSB下降至2.9V时，通知信号 RSMRST#立即变为低电平。

所述通知信号RSMRST#为低电平时，上电自动开机电路20输出的脉冲信号PWR_SW#为高电平，控制芯片30检测到脉冲信号PWR_SW#的高电平时默认此时为待机状态。当通知信号RSMRST#由低电平变为高电平时，上电自动开机电路20根据其内部延时，使脉冲信号PWR_SW#产生预设延时的低电平后再变为高电平。控制芯片30检测到脉冲信号PWR_SW#的低电平时自动开机，检测到高电平后默认为待机状态。

请一并参阅图3和图4，所述上电自动开机电路20包括开关单元210、脉冲控制单元220和输出单元230；所述脉冲控制单元220连接开关单元210和输出单元230。所述开关单元210检测通知信号RSMRST#为低电平时输出两个低电平给脉冲控制单元220，脉冲控制单元220输出低电平控制输出单元230输出的脉冲信号PWR_SW#为高电平。所述开关单元210检测通知信号RSMRST#为高电平时进入高阻态，所述脉冲控制单元220输出的预设延时的高电平并控制输出单元230输出对应延时的低电平的脉冲信号PWR_SW#。

本实施例中，所述开关单元210包括第一电阻R1、第一MOS管Q1、第二 MOS管Q2和第三MOS管Q3；所述第一电阻R1的一端连接第一MOS管Q1的漏极、第二MOS管Q2的栅极和第三MOS管Q3的栅极；第一电阻R1的另一端连接供电端(输出工作电压3.3VSB)，第一MOS管Q1的栅极连接控制芯片30的 RSMRST#/CIRRX1/GP55脚，第二MOS管Q2的漏极和第三MOS管Q3的漏极均连接脉冲控制单元220；第一MOS管Q1的源极、第二MOS管Q2的源极和第三 MOS管Q3的源极均接地。

其中，所述第一MOS管Q1、第二MOS管Q2和第三MOS管Q3均为NMOS 管。当通知信号RSMRST#为低电平时，第一MOS管Q1截止，第二MOS管Q2 和第三MOS管的栅极Q3被第一电阻R1上拉为高电平，Q2和Q3导通输出低电平。通知信号RSMRST#为高电平时，第一MOS管Q1导通，第二MOS管Q2和第三MOS管的栅极Q3被第一MOS管Q1下拉为低电平，Q2和Q3截止，输出为高阻态，此时脉冲控制单元220的输出由其自身决定。

所述脉冲控制单元220包括第二电阻R2、第三电阻R3、单路2输入异或门 U1、第一电容C1和第二电容C2；所述单路2输入异或门U1的第1脚连接第三电阻R3的一端、第一电容C1的一端和第三MOS管Q3的漏极；单路2输入异或门 U1的第2脚连接第二电阻R2的一端、第二电容C2的一端和第二MOS管Q2的漏极；第二电阻R2的另一端连接第三电阻R3的另一端和供电端，单路2输入异或门U1的第5脚连接供电端，单路2输入异或门U1的第4脚连接输出单元230；第一电容C1的另一端、第二电容C2的另一端和单路2输入异或门U1的第3脚均接地。

其中，所述单路2输入异或门U1的型号为SN74LVC1G86，其第1脚为第一输入脚A，第2脚为第二输入脚B，第4脚为输出脚Y。单路2输入异或门U1的输入输出对应关系入下方表格所示。

表格1

当Q2和Q3导通输出低电平时，单路2输入异或门U1输出低电平。当 Q2和Q3截止时，单路2输入异或门U1的两个输入脚分别通过第一电容C1 和第二电容C2充电，第1脚和第2脚上的电平由低变高。第1脚和第2脚上的电平高低变化决定了输出脚的电平，R2/C2的值决定了脉冲信号PWR_SW# 产生低电平的时间(即低电平什么时候产生)，R1/C1的值决定了脉冲信号PWR_SW#的脉冲宽度(即延时时间)。优选地，所述第二电阻R2的阻值为 20KΩ，第三电阻R3的阻值为100KΩ，第一电容C1的容值为4.7uF，第二电容C2的容值为10uF。

进一步实施例中，所述脉冲控制单元220还包括第三电容C3，所述第三电容C3的一端连接单路2输入异或门U1的第5脚和供电端，第三电容C3 的另一端接地。通过第三电容C3滤波使单路2输入异或门U1的电源更加稳定，输出结果更加准确。

所述输出单元230包括第四电阻R4、第四电容C4和第四MOS管Q4；所述第四电阻R4的一端连接单路2输入异或门U1的第4脚，第四电阻R4 的另一端连接第四电容C4的一端和第四MOS管Q4的栅极，第四MOS管 Q4的漏极和控制芯片30的PANSWH#GP43脚，第四电容C4的另一端和第四MOS管Q4的源极均接地。

其中，第四MOS管Q4为NMOS管，当单路2输入异或门U1的第4脚输出高电平时，Q4导通，脉冲信号PWR_SW#为低电平；当第4脚输出低电平时，Q4截止，脉冲信号PWR_SW#被为低电平控制芯片30的上拉电阻上拉为高电平。

请一并参阅图4，所述开关电源电路10包括DC-DC开关电源U2 (POWER-IC，型号优选为RT8205M)、第一开关管PQ1、第二开关管PQ2、第五电阻R5、第五电容C5和电感L；所述第一开关管PQ1的源极(5～9脚) 连接电压输入端(输入适配器电压+VDC)；第一开关管PQ1的栅极(4脚) 连接DC-DC开关电源U2的DRVH2脚、第一开关管PQ1的漏极(1～3脚) 和第二开关管PQ2的源极(5～9脚)；DC-DC开关电源U2的VBST2脚通过第五电阻R5连接第五电容C5的一端，第五电容C5的另一端连接DC-DC开关电源U2的LL2脚和第二开关管PQ2的源极(5～9脚)，DC-DC开关电源 U2的DRVL2脚连接第二开关管PQ2的栅极(4脚)，第二开关管PQ2的漏极(1～3脚)接地，电感L的一端连接第二开关管PQ2的源极(5～9脚)和第一开关管PQ1的漏极(1～3脚)，电感L的另一端连接供电端。

上电后DC-DC开关电源U2控制第一开关管PQ1导通，适配器电压+VDC 通过第一开关管PQ1传输至DC-DC开关电源U2中转换为3.3V的工作电压 3.3VSB并输出。

所述开关电源电路10还包括第六电阻R6、第七电阻R7、第八电阻R8 和第六电容C6；所述第六电阻R6的一端连接DC-DC开关电源U2的DRVH2 脚，第六电阻R6的另一端通过第七电阻R7连接第一开关管PQ1的漏极(1～3 脚)，第八电阻R8的一端连接DC-DC开关电源U2的DRVL2脚，第八电阻 R8的另一端连接第六电容C6的一端和第二开关管PQ2的栅极(4脚)，第六电容C6的另一端接地。

通过第八电阻R8和第六电容C6对第二开关管PQ2的栅极(4脚)电压滤波，使第二开关管PQ2导通时更加稳定。所述第六电阻R6和第七电阻R7 用于分压以控制第一开关管PQ1的栅极电压的高低。

所述开关电源电路10还包括第九电阻R9、第七电容C7、第八电容C8 和第九电容C9；所述第九电阻R9的一端连接电感L的一端和第二开关管PQ2 的源极(5～9脚)，第九电阻R9的另一端通过第八电容C8接地，所述第七电容C7的一端连接电压输入端和第一开关管PQ1的源极(5～9脚)，第七电容 C7的另一端接地，所述第九电容C9的一端连接电感L的另一端和供电端，第九电容C9的另一端接地。

需要理解的是，所述开关电源电路10仅示出与本实施例相关的部分电路，其他电路为现有技术，此处不做详述。

请继续参阅图1-4，所述主板的工作原理为：

外部上电时，通知信号RSMRST#为低电平，第一MOS管Q1截止，第二MOS管Q2和第三MOS管Q3导通，此时单路2输入异或门U1的两个输入脚(A和B)均输入低电平时，单路2输入异或门U1输出脚也输出低电平， Q4截止，脉冲信号PWR_SW#被控制芯片30的上拉电阻上拉为高电平，控制芯片30默认此时为待机状态。

75ms后，通知信号RSMRST#的电平由低变高，Q1导通，Q2和Q3截止，单路2输入异或门U1的第1脚、第2脚分别通过C1、C2充电，第1脚和第 2脚上的电平由低变高，由于R1/C1和R2/C2的延时不同，第2脚会比第1 脚早50ms左右达到高电平，则单路2输入异或门U1的第4脚的输出维持50ms 的高电平，Q4导通，脉冲信号PWR_SW#产生50ms的低电平信号，此时正常开机。

当单路2输入异或门U1的第1脚在50ms之后也达到高电平时，输出为低电平，Q4截止，脉冲信号PWR_SW#为高电平，此时默认为待机状态。

综上所述，本实用新型提供的上电自动开机电路及主板，采用单路2输入异或门与主板上电路组合，模拟主板开机所需的脉冲信号，上电自动开机电路由通知信号控制触发自动开机功能，严格遵循主板芯片组的上电开机时序，防止功能失效；还能够提供时间宽度可调整且波形完整的用于自动开机的脉冲信号，实现各种环境下稳定可靠的上电开机功能，应用于各种恶劣环境和非正常操作的情况。上电到自动开机的延时可调，输出脉冲的时间宽度可调，可满足不同客户需求。

以上实施例仅用以说明本实用新型的技术方案，而非对其限制；尽管参照前述实施例对本实用新型进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本实用新型各实施例技术方案的精神和范围。

Claims (10)

1.一种上电自动开机电路，其特征在于，包括开关单元、脉冲控制单元和输出单元；

所述脉冲控制单元连接所述开关单元和所述输出单元；

所述开关单元检测输入的通知信号为低电平时输出两个低电平给脉冲控制单元，所述脉冲控制单元输出低电平控制输出单元输出的脉冲信号为高电平；

所述开关单元检测所述通知信号为高电平时进入高阻态，所述脉冲控制单元输出预设延时的高电平并控制输出单元输出对应低电平的脉冲信号。

2.根据权利要求1所述的上电自动开机电路，其特征在于，所述开关单元包括第一电阻、第一MOS管、第二MOS管和第三MOS管；

所述第一电阻的一端连接第一MOS管的漏极、第二MOS管的栅极和第三MOS管的栅极；第一电阻的另一端连接供电端，第一MOS管的栅极连接控制芯片的RSMRST#/CIRRX1/GP55脚，第二MOS管的漏极和第三MOS管的漏极均连接脉冲控制单元；第一MOS管的源极、第二MOS管的源极和第三MOS管的源极均接地。

3.根据权利要求2所述的上电自动开机电路，其特征在于，所述脉冲控制单元包括第二电阻、第三电阻、单路2输入异或门、第一电容和第二电容；

所述单路2输入异或门的第1脚连接第三电阻的一端、第一电容的一端和第三MOS管的漏极；单路2输入异或门的第2脚连接第二电阻的一端、第二电容的一端和第二MOS管的漏极；第二电阻的另一端连接第三电阻的另一端和供电端，单路2输入异或门的第5脚连接供电端，单路2输入异或门的第4脚连接输出单元；第一电容的另一端、第二电容的另一端和单路2输入异或门的第3脚均接地。

4.根据权利要求3所述的上电自动开机电路，其特征在于，所述脉冲控制单元还包括第三电容，所述第三电容的一端连接单路2输入异或门的第5脚和供电端，第三电容的另一端接地。

5.根据权利要求3所述的上电自动开机电路，其特征在于，所述输出单元包括第四电阻、第四电容和第四MOS管；

所述第四电阻的一端连接单路2输入异或门的第4脚，第四电阻的另一端连接第四电容的一端和第四MOS管的栅极，第四MOS管的漏极和控制芯片的PANSWH#GP43脚，第四电容的另一端和第四MOS管的源极均接地。

6.根据权利要求3所述的上电自动开机电路，其特征在于，所述单路2输入异或门的型号为SN74LVC1G86。

7.一种主板，所述主板上设置有开关电源电路和控制芯片，其特征在于，所述主板上还设置如权利要求1-6任一项所述的上电自动开机电路；所述开关电源电路连接所述上电自动开机电路和所述控制芯片，所述上电自动开机电路连接所述控制芯片；

所述开关电源电路将适配器电压转换为工作电压并给上电自动开机电路和控制芯片供电，所述控制芯片检测工作电压的电压值并输出对应高低电平的通知信号给上电自动开机电路，所述上电自动开机电路根据通知信号输出对应延时的低电平的脉冲信号，控制芯片检测到脉冲信号的低电平时自动开机。

8.根据权利要求7所述的主板，其特征在于，所述开关电源电路包括DC-DC开关电源、第一开关管、第二开关管、第五电阻、第五电容和电感；

所述第一开关管的源极连接电压输入端；第一开关管的栅极连接DC-DC开关电源的DRVH2脚、第一开关管1的漏极和第二开关管的源极；DC-DC开关电源的VBST2脚通过第五电阻连接第五电容的一端，第五电容的另一端连接DC-DC开关电源的LL2脚和第二开关管的源极，DC-DC开关电源的DRVL2脚连接第二开关管的栅极，第二开关管的漏极接地，电感的一端连接第二开关管的源极和第一开关管的漏极，电感的另一端连接供电端。

9.根据权利要求8所述的主板，其特征在于，所述开关电源电路还包括第六电阻、第七电阻、第八电阻和第六电容；

所述第六电阻的一端连接DC-DC开关电源的DRVH2脚，第六电阻的另一端通过第七电阻连接第一开关管的漏极，第八电阻的一端连接DC-DC开关电源的DRVL2脚，第八电阻的另一端连接第六电容的一端和第二开关管的栅极，第六电容的另一端接地。

10.根据权利要求9所述的主板，其特征在于，所述开关电源电路还包括第九电阻、第七电容、第八电容和第九电容；

所述第九电阻的一端连接电感的一端和第二开关管的源极，第九电阻的另一端通过第八电容接地，所述第七电容的一端连接电压输入端和第一开关管的源极，第七电容的另一端接地，所述第九电容的一端连接电感的另一端和供电端，第九电容的另一端接地。

Images