CN109669524B - 芯片的上电复位电路 - Google Patents

Abstract

本发明公开了一种芯片的上电复位电路，包括：第一上电复位单元、第二上电复位单元、第一数据选择器、第二数据选择器。第一上电复位单元与系统电源电连接；第二上电复位单元与LDO电连接，第二上电复位单元包括第二复位输出端，第二上电复位单元用于在低功耗使能信号处于复位状态时开启，或用于在低功耗使能信号处于置位状态时关闭。第一数据选择器包括第一选通控制端、第一数据输入端、第二数据输入端、第一数据输出端。第二数据选择器包括第二选通控制端、第三数据输入端、第四数据输入端、第二数据输出端。第二数据输出端用于输出系统复位信号。本发明采用很低的成本进一步降低了芯片在低功耗模式下的功耗。

Description

芯片的上电复位电路

技术领域

本发明属于集成电路技术领域，尤其涉及一种芯片的上电复位电路。

背景技术

随着芯片(集成电路)规模越来越大，芯片的功耗问题愈发凸显，功耗指标是衡量芯片性能的一个非常重要的指标。为了达成功耗设计指标，需要在设计与流程方面做出巨大的努力。在现有的芯片设计中，POR(上电复位)模块已经成为芯片的核心复位模块。如图1所示，在现有的芯片中，POR模块检测LDO(low dropout regulator，一种低压差线性稳压器)输出的电压。在芯片上电的过程中，初期，LDO输出电压较低，低于上电电压阈值，此时，POR模块输出低电平的POR复位信号，受控电路的复位端接收该低电平的POR复位信号，受控电路处于复位状态。随着上电进程，LDO输出的电压逐渐升高，当高于上电电压阈值时，POR模块输出高电平的POR复位信号，受控电路的复位信号被释放，受控电路进入工作状态。

为了降低功耗，芯片会设置低功耗模式。在低功耗模式下，芯片的一些模块会切换至较低的工作电压，或者工作于较低的时钟频率，或者进入关闭不工作的状态，此时，芯片的功耗比正常工作模式下的功耗低很多。在现有的芯片中，POR模块通常是常开的(即，一直处于工作状态)，即使在低功耗模式下，上电复位模块也不会关闭，以防止不可预知的系统风险。因为上电复位模块一直处于工作状态，所以在芯片进入低功耗模式后，上电复位模块依然产生功耗。而且，上电复位模块产生的功耗在芯片在低功耗模式下的总功耗中的占比较为突出，为芯片的低功耗模式造成负面影响。

发明内容

本发明要解决的技术问题是为了克服现有技术的上电复位模块在芯片进入低功耗模式后依然产生较大功耗的缺陷，提供一种在低功耗模式下降低功耗的芯片的上电复位电路。

本发明是通过下述技术方案来解决上述技术问题：

本发明提供一种芯片的上电复位电路，该芯片包括系统电源、LDO，该芯片的上电复位电路包括：第一上电复位单元、第二上电复位单元、第一数据选择器、第二数据选择器；

第一上电复位单元与系统电源电连接，第一上电复位单元包括第一复位输出端，第一上电复位单元用于在系统电源上电后在第一复位输出端上输出置位的第一POR信号，并用于在系统电源掉电后在第一复位输出端上输出复位的第一POR信号；

第二上电复位单元与LDO电连接，第二上电复位单元包括第二复位输出端，第二上电复位单元用于在低功耗使能信号处于复位状态时开启，或用于在低功耗使能信号处于置位状态时关闭；开启后，第二上电复位单元用于在LDO上电后在第二复位输出端上输出置位的第二POR信号，并用于在LDO掉电后在第二复位输出端上输出复位的第二POR信号；关闭后，第二上电复位单元用于在第二复位输出端上输出复位的第二POR信号；处于置位状态的低功耗使能信号用于表征芯片处于低功耗模式；

第一数据选择器包括第一选通控制端、第一数据输入端、第二数据输入端、第一数据输出端，第一数据选择器用于在第一选通控制端为低电平时将第一数据输入端的数据在第一数据输出端上输出，或用于在第一选通控制端为高电平时将第二数据输入端的数据在第一数据输出端上输出；第一选通控制端与低功耗使能信号电连接，第一数据输入端与第一复位输出端电连接，第二数据输入端与第二复位输出端电连接；

第二数据选择器包括第二选通控制端、第三数据输入端、第四数据输入端、第二数据输出端，第二数据选择器用于在第二选通控制端为低电平时将第三数据输入端的数据在第二数据输出端上输出，或用于在第二选通控制端为高电平时将第四数据输入端的数据在第二数据输出端上输出；第二选通控制端与第一复位输出端电连接，第三数据输入端与第二复位输出端电连接，第四数据输入端与第一数据输出端电连接；

第二数据输出端用于输出系统复位信号。

较佳地，置位状态为高电平状态，复位状态为低电平状态。

较佳地，芯片的上电复位电路还包括计数单元、反相器、二输入与门；

计数单元用于在低功耗使能信号处于复位状态时计数，并用于在计数值达到一预设阈值后保持计数值；计数单元还用于在低功耗使能信号处于置位状态时将计数值复位；计数单元还用于在计数值等于预设阈值时输出置位的计数标识信号；

反相器的输入端用于接收低功耗使能信号；

二输入与门的一个输入端与反相器的输出端电连接，二输入与门的另一个输入端与计数标识信号电连接；二输入与门的输出端与第一选通控制端电连接。

较佳地，预设阈值为5～30。

较佳地，芯片的上电复位电路还包括复位同步单元，复位同步单元包括时钟输入端、复位信号输入端、复位信号输出端；

芯片设置有系统时钟，时钟输入端用于接收系统时钟，复位信号输入端与第二数据输出端电连接，复位同步单元用于将复位信号输入端的信号同步至系统时钟的时钟域，并在复位信号输出端输出，复位信号输出端用于输出系统复位信号。

较佳地，复位同步单元包括第一D触发器(一种触发器)、第二D触发器；

第一D触发器的数据输入端与一高电平信号电连接，第一D触发器的时钟端与第二D触发器的时钟端电连接并作为复位同步单元的时钟输入端，第一D触发器的数据输出端与第二D触发器的数据输入端电连接，第一D触发器的异步复位端与第二D触发器的异步复位端电连接并作为复位信号输入端，第二D触发器的数据输出端作为复位信号输出端。

较佳地，LDO用于接收低功耗使能信号，并用于在低功耗使能信号处于置位状态时关闭。

较佳地，系统电源的电压为3.3伏，LDO的输出电压为1.5伏。

较佳地，芯片还包括受控电路，系统复位信号与受控电路的复位端电连接，受控电路在系统复位信号处于低电平时复位。

本发明的积极进步效果在于：本发明采用很低的成本进一步降低了芯片在低功耗模式下的功耗。

附图说明

图1为现有的芯片的结构示意图。

图2为本发明的实施例1的芯片的上电复位电路的结构示意图。

图3为本发明的实施例2的芯片的上电复位电路的结构示意图。

具体实施方式

下面通过实施例的方式进一步说明本发明，但并不因此将本发明限制在所述的实施例范围之中。

实施例1

本实施例提供一种芯片的上电复位电路，参照图2，该芯片包括系统电源201、LDO202、受控电路203。该芯片的上电复位电路用于输出系统复位信号RST_SYS，该芯片的上电复位电路包括：第一上电复位单元101、第二上电复位单元102、第一数据选择器103、第二数据选择器104。

第一上电复位单元101与系统电源201电连接，第一上电复位单元101包括第一复位输出端，第一上电复位单元101用于在系统电源201上电(系统电源201的电压高于预设的系统上电阈值电压)后在第一复位输出端上输出置位的第一POR信号(第一POR信号为高电平)，并用于在系统电源201掉电(系统电源201的电压低于预设的系统上电阈值电压)后在第一复位输出端上输出复位的第一POR信号(第一POR信号为低电平)。

第二上电复位单元102与LDO 202电连接，第二上电复位单元102包括第二复位输出端，第二上电复位单元102用于在低功耗使能信号LP_EN处于复位状态(低功耗使能信号LP_EN为低电平)时开启，或用于在低功耗使能信号处于置位状态(低功耗使能信号LP_EN为高电平)时关闭。

第二上电复位单元102开启后，第二上电复位单元102用于在LDO 202上电(LDO202的输出电压高于上电阈值电压)后在第二复位输出端上输出置位的第二POR信号(第二POR信号为高电平)，并用于在LDO 202掉电(LDO 202的输出电压低于上电阈值电压)后在第二复位输出端上输出复位的第二POR信号(第二POR信号为低电平)。第二上电复位单元102关闭后，第二上电复位单元102用于在第二复位输出端上输出复位的第二POR信号。低功耗使能信号LP_EN来自该芯片的模式控制端，低功耗使能信号LP_EN处于置位状态(高电平)时，该芯片进入低功耗模式；低功耗使能信号LP_EN处于复位状态(低电平)时，该芯片进入正常工作模式。

第一数据选择器103包括第一选通控制端、第一数据输入端、第二数据输入端、第一数据输出端，第一数据选择器103用于在第一选通控制端为低电平时将第一数据输入端的数据在第一数据输出端上输出，或用于在第一选通控制端为高电平时将第二数据输入端的数据在第一数据输出端上输出。在本实施例中，低功耗使能信号LP_EN经过反相器INV，生成稳压器使能信号LDO_EN，稳压器使能信号LDO_EN连接至第一选通控制端(在本发明的其他的可选的实施方式中，低功耗使能信号的极性与本实施例相反，则低功耗使能信号直接与第一选通控制端连接)。第一数据输入端与第一复位输出端电连接，第二数据输入端与第二复位输出端电连接。

第二数据选择器104包括第二选通控制端、第三数据输入端、第四数据输入端、第二数据输出端，第二数据选择器104用于在第二选通控制端为低电平时将第三数据输入端的数据在第二数据输出端上输出，或用于在第二选通控制端为高电平时将第四数据输入端的数据在第二数据输出端上输出；第二选通控制端与第一复位输出端电连接，第三数据输入端与第二复位输出端电连接，第四数据输入端与第一数据输出端电连接。

第二数据输出端作为芯片的上电复位电路的输出端，对外输出系统复位信号RST_SYS。受控电路203的复位端与系统复位信号RST_SYS电连接，受控电路203的复位或工作受到系统复位信号RST_SYS的控制。在本实施例中，当系统复位信号RST_SYS为低电平时，受控电路203被复位，进入复位状态；当系统复位信号RST_SYS为高电平时，受控电路203的复位端被释放，受控电路203进入工作状态。

当芯片由正常工作模式(低功耗使能信号LP_EN为低电平)进入低功耗模式(低功耗使能信号LP_EN为高电平)后，第二上电复位单元102关闭，不再产生功耗，降低了芯片在低功耗模式下的整体功耗。并且，第二上电复位单元102输出低电平的第二POR信号，使得与第二POR信号连接的器件均有更低的漏电流，降低了在低功耗模式时该器件的静态功耗，从而进一步降低了芯片在低功耗模式下的整体功耗。

虽然第二上电复位单元102输出的第二POR信号为低电平，但是，由于稳压器使能信号LDO_EN由高电平转换为低电平，即，第一数据选择器103的第一选通控制端由高电平转换为低电平，因此，第一数据选择器103的第一数据输出端上输出第一POR信号。通过合理设置第二上电复位单元102和第一数据选择器103的尺寸等参数，可以实现第二上电复位单元102的第二POR信号的由高电平向低电平的翻转时间长于第一数据选择器103的第一数据输出端的信号切换的时间(并且同时满足第二上电复位单元102的第二POR信号的由低电平向高电平的翻转时间短于第一数据选择器103的第一数据输出端的信号切换的时间)，从而确保芯片由正常工作模式向低功耗模式转换的过程中，低电平的第二POR信号不会在第一数据输出端上输出，不会产生低电平的毛刺(glitch)，从而避免不必要的复位。

在低功耗模式下，第一上电复位单元101不关闭，仍然处于工作状态，其输出的第一POR信号仍然保持高电平。于是，第二数据选择器104的第二数据输出端上输出第一数据选择器103的第一数据输出端上的信号，即第一POR信号(此时保持高电平)。也就是说，经过由正常工作模式向低功耗模式的转换之后，第二上电复位单元102关闭，不再产生功耗，系统复位信号RST_SYS仍然保持高电平，不会因为第二上电复位单元102的关闭而导致受控电路103被错误地复位。

第一上电复位单元101是现有技术的芯片已经具有的电路，本实施例的芯片的上电复位电路利用了现有电路中的第一上电复位单元101输出的第一POR信号，没有为第一上电复位单元101额外增加电路资源，也没有因为第一上电复位单元101额外产生功耗。

当芯片由低功耗模式(低功耗使能信号LP_EN为高电平)切换至正常工作模式(低功耗使能信号LP_EN为低电平)后，第二上电复位单元102开启，然后输出高电平的第二POR信号。由于稳压器使能信号LDO_EN由低电平转换为高电平，即，第一数据选择器103的第一选通控制端由低电平转换为高电平，因此，第一数据选择器103的第一数据输出端上输出第二POR信号。如前所述，通过合理设置第二上电复位单元102和第一数据选择器103的尺寸等参数，可以实现第二上电复位单元102的第二POR信号的由低电平向高电平的翻转时间短于第一数据选择器103的第一数据输出端的信号切换的时间(并且同时满足第二上电复位单元102的第二POR信号的由高电平向低电平的翻转时间长于第一数据选择器103的第一数据输出端的信号切换的时间)，从而确保芯片由低功耗模式向正常工作模式转换的过程中，低电平的第二POR信号不会在第一数据输出端上输出，不会产生低电平的毛刺，从而避免不必要的复位。

因为第一POR信号仍然保持高电平，所以，第二数据选择器104的第二数据输出端上输出第一数据选择器103的第一数据输出端上的信号，即第二POR信号(此时以转换为高电平)。也就是说，在正常工作模式下，系统复位信号RST_SYS实际由第二POR信号控制。

实施例2

本实施例提供一种芯片的上电复位电路，参照图3，该芯片包括系统电源201、LDO202、受控电路203。系统电源201的电压为3.3伏，LDO 202的输出电压为1.5伏。该芯片的上电复位电路用于输出系统复位信号RST_SYS，该芯片的上电复位电路包括：第一上电复位单元101、第二上电复位单元102、第一数据选择器103、第二数据选择器104，还包括计数单元105、反相器INV、二输入与门AND。

第一上电复位单元101与系统电源201电连接，第一上电复位单元101包括第一复位输出端，第一上电复位单元101用于在系统电源201上电(系统电源201的电压高于预设的系统上电阈值电压)后在第一复位输出端上输出置位的第一POR信号(第一POR信号为高电平)，并用于在系统电源201掉电(系统电源201的电压低于预设的系统上电阈值电压)后在第一复位输出端上输出复位的第一POR信号(第一POR信号为低电平)。

第二上电复位单元102与LDO 202电连接，第二上电复位单元102包括第二复位输出端，第二上电复位单元102用于在低功耗使能信号LP_EN处于复位状态(低功耗使能信号LP_EN为低电平)时开启，或用于在低功耗使能信号处于置位状态(低功耗使能信号LP_EN为高电平)时关闭。

第二上电复位单元102开启后，第二上电复位单元102用于在LDO 202上电(LDO202的输出电压高于上电阈值电压)后在第二复位输出端上输出置位的第二POR信号(第二POR信号为高电平)，并用于在LDO 202掉电(LDO 202的输出电压低于上电阈值电压)后在第二复位输出端上输出复位的第二POR信号(第二POR信号为低电平)。第二上电复位单元102关闭后，第二上电复位单元102用于在第二复位输出端上输出复位的第二POR信号。低功耗使能信号LP_EN来自该芯片的模式控制端，低功耗使能信号LP_EN处于置位状态(高电平)时，该芯片进入低功耗模式；低功耗使能信号LP_EN处于复位状态(低电平)时，该芯片进入正常工作模式。

低功耗使能信号LP_EN经过反相器INV，生成稳压器使能信号LDO_EN。计数单元105用于在低功耗使能信号LP_EN处于复位状态(也即，稳压器使能信号LDO_EN为高电平)时计数，并用于在计数值达到一预设阈值后保持该计数值。计数单元105还用于在低功耗使能信号LP_EN处于置位状态(也即，稳压器使能信号LDO_EN为低电平)时将计数值复位(复位值为0)；计数单元105还用于在计数值等于预设阈值时输出置位的计数标识信号。

二输入与门AND的一个输入端与反相器INV的输出端电连接，二输入与门AND的另一个输入端与计数标识信号电连接；二输入与门AND的输出端与第一数据选择器103的第一选通控制端电连接。

第一数据选择器103包括第一选通控制端、第一数据输入端、第二数据输入端、第一数据输出端，第一数据选择器103用于在第一选通控制端为低电平时将第一数据输入端的数据在第一数据输出端上输出，或用于在第一选通控制端为高电平时将第二数据输入端的数据在第一数据输出端上输出。第一数据输入端与第一复位输出端电连接，第二数据输入端与第二复位输出端电连接。

第二数据选择器104包括第二选通控制端、第三数据输入端、第四数据输入端、第二数据输出端，第二数据选择器104用于在第二选通控制端为低电平时将第三数据输入端的数据在第二数据输出端上输出，或用于在第二选通控制端为高电平时将第四数据输入端的数据在第二数据输出端上输出；第二选通控制端与第一复位输出端电连接，第三数据输入端与第二复位输出端电连接，第四数据输入端与第一数据选择器103的第一数据输出端电连接。

为了降低亚稳态现象产生的概率，本实施例的芯片的上电复位电路还包括复位同步单元106，复位同步单元106包括时钟输入端、复位信号输入端、复位信号输出端。芯片设置有系统时钟CLK。在本实施例中，受控电路203的时钟与系统时钟CLK为同步时钟。时钟输入端用于接收系统时钟CLK，复位信号输入端与第二数据输出端电连接，复位同步单元用于将复位信号输入端的信号同步至系统时钟CLK的时钟域，并在复位信号输出端输出，复位信号输出端用于输出系统复位信号RST_SYS。

在本实施例中，复位同步单元106包括第一D触发器DFF1、第二D触发器DFF2。第一D触发器DFF1的数据输入端D与电源端VDD(高电平信号)电连接，第一D触发器DFF1的时钟端CK与第二D触发器DFF2的时钟端CK电连接，并作为复位同步单元的时钟输入端接收系统时钟CLK。第一D触发器DFF1的数据输出端Q与第二D触发器DFF2的数据输入端D电连接，第一D触发器DFF1的异步复位端RST_N与第二D触发器DFF2的异步复位端RST_N电连接，并作为复位信号输入端与第二数据输出端电连接，第二D触发器DFF2的数据输出端Q作为复位信号输出端输出系统复位信号RST_SYS。

受控电路203的复位端与系统复位信号RST_SYS电连接，受控电路203的复位或工作受到系统复位信号RST_SYS的控制。在本实施例中，当系统复位信号RST_SYS为低电平时，受控电路203被复位，进入复位状态；当系统复位信号RST_SYS为高电平时，受控电路203的复位端被释放，受控电路203进入工作状态。经过同步之后，系统复位信号RST_SYS与受控电路203中的触发器(即受系统复位信号RST_SYS控制的触发器)处于同步时钟域，可以大大降低受控电路203中的触发器在异步复位过程中产生亚稳态现象的概率。

为了进一步降低芯片在低功耗模式下的功耗，LDO 202还与稳压器使能信号LDO_EN电连接。当稳压器使能信号LDO_EN处于复位状态(即低功耗使能信号处于置位状态)时，LDO 202关闭，不产生功耗。

当芯片由正常工作模式(低功耗使能信号LP_EN为低电平)进入低功耗模式(低功耗使能信号LP_EN为高电平)后，第二上电复位单元102关闭，不再产生功耗，降低了芯片在低功耗模式下的整体功耗。并且，第二上电复位单元102输出低电平的第二POR信号，使得与第二POR信号连接的器件均有更低的漏电流，降低了在低功耗模式时该器件的静态功耗，从而进一步降低了芯片在低功耗模式下的整体功耗。同时，LDO 202也关闭，更加降低了芯片在低功耗模式下的整体功耗。此时，计数单元105处于复位状态，不计数，不会产生动态功耗。

虽然第二上电复位单元102输出的第二POR信号为低电平，但是，由于稳压器使能信号LDO_EN由高电平转换为低电平，所以，第一数据选择器103的第一选通控制端为低电平，因此，第一数据选择器103的第一数据输出端上输出第一POR信号。通过合理设置第二上电复位单元102和第一数据选择器103的尺寸等参数，可以实现第二上电复位单元102的第二POR信号的由高电平向低电平的翻转时间长于第一数据选择器103的第一数据输出端的信号切换的时间，从而确保芯片由正常工作模式向低功耗模式转换的过程中，低电平的第二POR信号不会在第一数据输出端上输出，不会产生低电平的毛刺，从而避免不必要的复位。

在低功耗模式下，第一上电复位单元101不关闭，仍然处于工作状态，其输出的第一POR信号仍然保持高电平。于是，第二数据选择器104的第二数据输出端上输出第一数据选择器103的第一数据输出端上的信号，即第一POR信号(此时保持高电平)。也就是说，经过由正常工作模式向低功耗模式的转换之后，第二上电复位单元102关闭，不再产生功耗，系统复位信号RST_SYS仍然保持高电平，不会因为第二上电复位单元102的关闭而导致受控电路103被错误地复位。

当芯片由低功耗模式(低功耗使能信号LP_EN为高电平)切换至正常工作模式(低功耗使能信号LP_EN为低电平)后，LDO 202重新启动，第二上电复位单元102开启。LDO 202的输出电压高于上电阈值电压后，第二上电复位单元102输出高电平的第二POR信号。

鉴于芯片由低功耗模式切换至正常工作模式(低功耗使能信号LP_EN由高电平转换为低电平)完成，到第二上电复位单元102输出高电平的第二POR信号之间存在一定的时间间隔，为了可靠地避免低电平第二POR信号在第一数据选择器103的第一数据输出端上产生低电平的毛刺，本实施例中引入了计数单元105。在低功耗使能信号LP_EN由高电平转换为低电平后，因为计数标识信号处于复位状态(低电平)，所以第一数据选择器103并不会立即进行数据切换。此时，计数单元105开始计数，在本实施例中，计数单元105的计数时钟为系统时钟CLK。在本实施中，计数的预设阈值为10(在本发明的其他可选的实施方式中，计数的预设阈值的较佳范围为5～30)。当计数单元105计数到10后，计数值即保持为10，计数单元105输出高电平的计数标识信号。于是，第一数据选择器103的第一选通控制端由低电平转换为高电平，因此，第一数据选择器103的第一数据输出端上输出第二POR信号。因为计数单元105在计数至10之前，LDO 202已经建立，第二上电复位单元102已经输出高电平的第二POR信号，所以，能够确保芯片由低功耗模式向正常工作模式转换的过程中，低电平的第二POR信号不会在第一数据输出端上输出，不会产生低电平的毛刺，从而避免不必要的复位。

因为第一POR信号仍然保持高电平，所以，第二数据选择器104的第二数据输出端上输出第一数据选择器103的第一数据输出端上的信号，即第二POR信号(此时以转换为高电平)。也就是说，在正常工作模式下，系统复位信号RST_SYS实际由第二POR信号控制。

虽然以上描述了本发明的具体实施方式，但是本领域的技术人员应当理解，这些仅是举例说明，本发明的保护范围是由所附权利要求书限定的。本领域的技术人员在不背离本发明的原理和实质的前提下，可以对这些实施方式做出多种变更或修改，但这些变更和修改均落入本发明的保护范围。

Claims (9)

1.一种芯片的上电复位电路，其特征在于，所述芯片包括系统电源、LDO，所述芯片的上电复位电路包括：第一上电复位单元、第二上电复位单元、第一数据选择器、第二数据选择器；

所述第一上电复位单元与所述系统电源电连接，所述第一上电复位单元包括第一复位输出端，所述第一上电复位单元用于在所述系统电源上电后在所述第一复位输出端上输出置位的第一POR信号，并用于在所述系统电源掉电后在所述第一复位输出端上输出复位的所述第一POR信号；

所述第二上电复位单元与所述LDO电连接，所述第二上电复位单元包括第二复位输出端，所述第二上电复位单元用于在低功耗使能信号处于复位状态时开启，并用于在所述低功耗使能信号处于置位状态时关闭；开启后，所述第二上电复位单元用于在所述LDO上电后在所述第二复位输出端上输出置位的第二POR信号，并用于在所述LDO掉电后在所述第二复位输出端上输出复位的所述第二POR信号；关闭后，所述第二上电复位单元用于在所述第二复位输出端上输出复位的所述第二POR信号；处于置位状态的所述低功耗使能信号用于表征所述芯片处于低功耗模式；

所述第一数据选择器包括第一选通控制端、第一数据输入端、第二数据输入端、第一数据输出端，所述第一数据选择器用于在所述第一选通控制端为低电平时将所述第一数据输入端的数据在所述第一数据输出端上输出，或用于在所述第一选通控制端为高电平时将所述第二数据输入端的数据在所述第一数据输出端上输出；所述第一选通控制端与所述低功耗使能信号电连接，所述第一数据输入端与所述第一复位输出端电连接，所述第二数据输入端与所述第二复位输出端电连接；

所述第二数据选择器包括第二选通控制端、第三数据输入端、第四数据输入端、第二数据输出端，所述第二数据选择器用于在所述第二选通控制端为低电平时将所述第三数据输入端的数据在所述第二数据输出端上输出，或用于在所述第二选通控制端为高电平时将所述第四数据输入端的数据在所述第二数据输出端上输出；所述第二选通控制端与所述第一复位输出端电连接，所述第三数据输入端与所述第二复位输出端电连接，所述第四数据输入端与所述第一数据输出端电连接；

所述第二数据输出端用于输出系统复位信号。

2.如权利要求1所述的芯片的上电复位电路，其特征在于，所述置位状态为高电平状态，所述复位状态为低电平状态。

3.如权利要求2所述的芯片的上电复位电路，其特征在于，所述芯片的上电复位电路还包括计数单元、反相器、二输入与门；

所述计数单元用于在所述低功耗使能信号处于复位状态时计数，并用于在计数值达到一预设阈值后保持所述计数值；所述计数单元还用于在所述低功耗使能信号处于置位状态时将所述计数值复位；所述计数单元还用于在所述计数值等于所述预设阈值时输出置位的计数标识信号；

所述反相器的输入端用于接收所述低功耗使能信号；

所述二输入与门的一个输入端与所述反相器的输出端电连接，所述二输入与门的另一个输入端与所述计数标识信号电连接；所述二输入与门的输出端与所述第一选通控制端电连接。

4.如权利要求3所述的芯片的上电复位电路，其特征在于，所述预设阈值为5～30。

5.如权利要求1所述的芯片的上电复位电路，其特征在于，所述芯片的上电复位电路还包括复位同步单元，所述复位同步单元包括时钟输入端、复位信号输入端、复位信号输出端；

所述芯片设置有系统时钟，所述时钟输入端用于接收所述系统时钟，所述复位信号输入端与所述第二数据输出端电连接，所述复位同步单元用于将所述复位信号输入端的信号同步至所述系统时钟的时钟域，并在所述复位信号输出端输出，所述复位信号输出端用于输出所述系统复位信号。

6.如权利要求5所述的芯片的上电复位电路，其特征在于，所述复位同步单元包括第一D触发器、第二D触发器；

所述第一D触发器的数据输入端与一高电平信号电连接，所述第一D触发器的时钟端与所述第二D触发器的时钟端电连接并作为所述复位同步单元的时钟输入端，所述第一D触发器的数据输出端与所述第二D触发器的数据输入端电连接，所述第一D触发器的异步复位端与所述第二D触发器的异步复位端电连接并作为所述复位信号输入端，所述第二D触发器的数据输出端作为所述复位信号输出端。

7.如权利要求1所述的芯片的上电复位电路，其特征在于，所述LDO用于接收所述低功耗使能信号，并用于在所述低功耗使能信号处于置位状态时关闭。

8.如权利要求1所述的芯片的上电复位电路，其特征在于，所述系统电源的电压为3.3伏，所述LDO的输出电压为1.5伏。

9.如权利要求1所述的芯片的上电复位电路，其特征在于，所述芯片还包括受控电路，所述系统复位信号与所述受控电路的复位端电连接，所述受控电路在所述系统复位信号处于低电平时复位。

Images