CN114327006B

CN114327006B - NoC复位电路、NoC芯片、控制方法、装置及介质

Info

Publication number: CN114327006B
Application number: CN202111585063.4A
Authority: CN
Inventors: 蔡权雄; 牛昕宇
Original assignee: Shandong Industry Research Kunyun Artificial Intelligence Research Institute Co ltd
Current assignee: Shandong Industry Research Kunyun Artificial Intelligence Research Institute Co ltd
Priority date: 2021-12-22
Filing date: 2021-12-22
Publication date: 2024-03-15
Anticipated expiration: 2041-12-22
Also published as: CN114327006A

Abstract

本发明公开了一种NoC复位电路、NoC芯片、控制方法、装置及介质，NoC复位电路包括：模块软复位寄存器与第一数据选择器的输入端连接，第一数据选择器的输出端与DFF的输入端连接，DFF的输出端与第二数据选择器的输入端连接，模块软复位寄存器还与反相器的输入端连接，反相器的输出端与第二数据选择器的输入端连接；DFF的输入复位信号包括全局复位控制信号，第二数据选择器的输入复位信号包括全局复位控制信号，第二数据选择器的输出信号为NoC复位控制信号，反相器的输出信号为模块复位控制信号。本发明旨在避免或者减少NoC电路进行复位控制时出现故障的情况。

Description

NoC复位电路、NoC芯片、控制方法、装置及介质

技术领域

本发明涉及集成电路技术领域，尤其涉及一种NoC复位电路、NoC芯片、控制方法、装置及介质。

背景技术

片上网络(Network on Chip，NoC)是一种新的用于系统级芯片(System on Chip，SoC)的通信方法。NoC芯片包括NoC端和模块。NoC端比如NoC的AXI主口和AHB从口等，模块比如各种外设。部分场景下NoC芯片开始工作时，NoC端的复位需要被释放，而模块的复位不能被释放。另一部分场景中，模块复位时可能还存在传输行为，使得模块再次复位的时候，NoC端的复位也必须生效。

为了实现上述不同场景下的功能，示例性技术，分别设计电路，并分别将模块和NoC端的复位分开进行控制。然而，采用该方式进行复位控制时，若模块和NoC端的复位控制彼此分离，不同时进行，会有不可预知的风险，比如NoC可能会挂死。从而NoC在进行复位控制的过程中可能出现故障。

发明内容

本发明的主要目的在于提供一种NoC复位电路、NoC芯片、控制方法、装置及介质，旨在解决NoC在进行复位控制的过程中可能出现故障的技术问题。

为实现上述目的，本发明提供一种NoC复位电路，所述NoC复位电路包括数据触发器DFF、第一数据选择器、第二数据选择器、反相器以及模块软复位寄存器，其中：

所述模块软复位寄存器与所述第一数据选择器的输入端连接，所述第一数据选择器的输出端与所述DFF的输入端连接，所述DFF的输出端与所述第二数据选择器的输入端连接，所述模块软复位寄存器还与所述反相器的输入端连接，所述反相器的输出端与所述第二数据选择器的输入端连接；

所述DFF的输入复位信号包括全局复位控制信号，所述第二数据选择器的输入复位信号包括所述全局复位控制信号，所述第二数据选择器的输出信号为NoC复位控制信号，所述反相器的输出信号为模块复位控制信号。

可选地，所述第一数据选择器的输入端还与所述DFF的输出端连接。

可选地，若所述全局复位控制信号为全局复位释放信号，且所述模块软复位寄存器的值为第一预设值，则所述NoC复位电路的状态包括：

所述DFF的输入端D端与所述DFF的输出端Q端连接，所述D端输入的值以及所述Q端输出的值均为第二预设值，所述模块复位控制信号的值为所述第二预设值，所述NoC复位控制信号的值为第一预设值。

可选地，所述NoC复位电路还包括参考时钟，所述DFF的时钟连接至所述参考时钟。

可选地若所述全局复位控制信号为全局复位释放信号，且所述模块软复位寄存器的值为第二预设值，则所述NoC复位电路的状态包括：

所述DFF的输入端D端的输入为高电平，经过目标时钟上升沿后所述DFF的输出端Q端的值变为第一预设值，所述NoC复位控制信号的值为所述第一预设值，所述模块复位控制信号的值为所述第一预设值。

可选地，若所述全局复位控制信号为全局复位生效信号，且所述模块软复位寄存器的值为第一预设值，则所述NoC复位电路的状态包括：

所述DFF的输入端D端与所述DFF的输出端Q端连接，所述D端输入的值以及所述Q端输出的值均为第二预设值，所述模块复位控制信号的值为所述第二预设值，所述NoC复位控制信号的值为所述第二预设值。

此外，为实现上述目的，本发明还提供一种NoC芯片，所述NoC芯片包括上述任一项所述的NoC复位电路。

此外，为实现上述目的，本发明还提供一种NoC复位控制方法，所述方法应用于上述的NoC芯片，所述方法包括以下步骤：

若满足全局复位释放条件，则触发全局复位释放信号，并检测是否满足模块复位释放条件；

若否，则将模块软复位寄存器的值修改为第一预设值；

若是，则将所述模块软复位寄存器的值修改为第二预设值；

其中，所述模块软复位寄存器的值为所述第一预设值时，所述NoC芯片的模块的复位控制状态为复位释放状态，所述模块软复位寄存器的复位控制状态为复位生效状态，所述模块软复位寄存器的值为所述第二预设值时，所述NoC芯片的模块的复位控制状态以及所述模块软复位寄存器的复位控制状态均为所述复位释放状态。

此外，为实现上述目的，本发明还提供一种NoC复位控制装置，所述NoC复位控制装置包括存储器以及上述的NoC芯片，所述存储器上存储有NoC复位控制程序，所述存储器与所述NoC芯片通信连接，所述NoC复位控制程序被所述NoC芯片执行时实现上述的NoC复位控制方法的步骤。

此外，为实现上述目的，本发明还提供一种计算机可读存储介质，所述计算机可读存储介质上存储有NoC复位控制程序，所述NoC复位控制程序被处理器执行时实现上述的NoC复位控制方法的步骤。

本发明实施例提出的一种NoC复位电路、NoC芯片、控制方法、装置及介质，NoC复位电路包括数据触发器DFF、第一数据选择器、第二数据选择器、反相器以及模块软复位寄存器，其中：模块软复位寄存器与第一数据选择器的输入端连接，第一数据选择器的输出端与DFF的输入端连接，DFF的输出端与第二数据选择器的输入端连接，所模块软复位寄存器还与反相器的输入端连接，反相器的输出端与第二数据选择器的输入端连接；DFF的输入复位信号包括全局复位控制信号，第二数据选择器的输入复位信号包括全局复位控制信号，第二数据选择器的输出信号为NoC复位控制信号，反相器的输出信号为模块复位控制信号。采用该NoC复位电路，初始状态下，全局复位和软复位都处于生效状态；全局复位释放后，NoC复位被释放，模块的复位保持生效；模块软复位控制释放后，模块和NoC复位均被释放；模块软复位控制再次生效后，模块和NoC复位同时生效；模块软复位控制再次释放后，模块和NoC复位同时释放。从而能够使得模块被释放的时候，NoC也被释放，模块生效的时候，NoC也生效。能够避免或者减缓针对NoC进行复位控制时，分开控制存在的故障问题。

附图说明

图1是本发明实施例方案涉及的NoC复位电路的结构示意图；

图2是本发明实施例方案涉及的NoC芯片一实施例的示意图；

图3是本发明实施例涉及的NoC复位控制方法一实施例的示意图；

图4是本发明实施例涉及的NoC复位控制装置的架构示意图。

本发明目的的实现、功能特点及优点将结合实施例，参照附图做进一步说明。

具体实施方式

应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。

目前，在NoC结构中，每一个master或slave有其对应的时钟、复位、指令端口或者数据端口。指令端口或者数据端口往往遵循某种总线协议，例如AMBA、APB、AHB、AXI。而对于时钟和复位端口，可以将多个master或slave设置为同步以节省资源，也可以设置为异步以增加灵活性。由于NoC的复杂性，不同端口之间相互关联，因此一次访问可能不止需要master和slave端口的时钟和复位正常工作，而是需要更多端口的时钟和复位正常工作才能完成访问。以Arteris的NoC为例，系统复位释放后需要所有端口的复位都释放才能开始正常工作。

在NoC芯片设计的过程当中，往往会对每个模块都有与其对应的软复位。在模块不工作时，复位会被置为有效，以节省功耗。示例性技术采用的实现方式是：上电时复位保持有效，直到需要模块工作时，软件释放复位。暂时不工作或出现问题时，再由软件去置起复位。所以大部分的模块复位释放都比系统复位释放更晚，并且在工作过程中复位会再次生效。

基于上述描述可以看出，常规模块的复位行为和NoC需要的复位行为不完全一致。其表现为：系统复位释放、芯片开始工作时，NoC端的复位要被释放，而模块的复位不能被释放。同时因为模块复位时可能还存在传输，所以模块再次复位的时候NoC端的复位必须也生效。示例性技术为了实现该功能，往往需要将模块和NoC端的复位分开控制。软件在控制复位时，需要多一倍的处理量。同时根据模块的设计，模块和NoC端复位的顺序可能有所不同，这也会导致软件繁琐程度上升和可能存在问题操作的风险，比如，可能会出现NoC锁死的情况。

为了解决上述问题，参照图1所示的NoC复位电路结构示意图，提出NoC复位电路的一实施例。

所述NoC复位电路包括数据触发器DFF(1)、第一数据选择器(2)、第二数据选择器(3)、反相器(4)以及模块软复位寄存器(5)，其中：模块软复位寄存器(5)与所述第一数据选择器(2)的输入端连接，所述第一数据选择器(2)的输出端与所述DFF(1)的输入端连接，所述DFF(1)的输出端与所述第二数据选择器(3)的输入端连接，所述模块软复位寄存器(5)还与所述反相器(4)的输入端连接，所述反相器(4)的输出端与所述第二数据选择器(3)的输入端连接；所述DFF(1)的输入复位信号包括全局复位控制信号，所述第二数据选择器(3)的输入复位信号包括所述全局复位控制信号，所述第二数据选择器(3)的输出信号为NoC复位控制信号，所述反相器(4)的输出信号为模块复位控制信号。所述第一数据选择器(2)的输入端还与所述DFF(1)的输出端连接。所述NoC复位电路还包括参考时钟(6)，所述DFF(1)的时钟(7)连接至所述参考时钟(6)。

可选地，NoC复位电路指NoC芯片中用于复位控制的电路。数据触发器又称作D触发器。数据选择器是用于根据给定的输入地址代码，从一组输入信号中选出指定的一个送至输出端的组合逻辑电路。基于模块软复位寄存器(5)中的值，能够结合第一数据选择器(2)调整数据触发器DFF(1)的输入数据。第二数据选择器(3)能够用于改变NoC复位控制信号的值。反相器(4)用于对模块软复位寄存器(5)中的值进行取反。模块软复位寄存器(5)是用于改变模块的复位控制状态的寄存器。通过修改模块软复位寄存器(5)中的值，能够对NoC复位控制信号的值或者模块复位控制信号的值进行更改，从而实现对NoC端和模块的复位控制。

可选地，全局复位控制信号包括全局复位生效信号以及全局复位释放信号。其中，全局复位生效信号指触发全局复位处于生效状态的信号。在NoC芯片工作稳定后，可以触发全局复位控制信号处于生效状态。在全局复位控制信号处于生效状态时，进一步基于上述NoC复位电路判断是否需要使得NoC端的复位生效。在全局复位处于释放状态时，进一步基于上述NoC复位电路判断是否需要使得NoC端的复位被释放。

可选地，DFF(1)的复位端与全局复位控制信号连接。使得DFF(1)的输入复位信号包括全局复位控制信号。

可选地，模块复位控制信号的值为取反器取反得到的值，即针对模块软复位寄存器(5)的值取反后得到的值。

可选地，1’b1表示一位二进制数，其值为1。

可选地，第一数据选择器(2)用于控制数据触发器DFF(1)的输入端D段连接到高电平或者DFF(1)的输出端Q端。

可选地，所述第一数据选择器(2)的输入端还与所述DFF(1)的输出端连接。

可选地，若所述全局复位控制信号为全局复位释放信号，且所述模块软复位寄存器(5)的值为第一预设值，则所述NoC复位电路的状态包括：

所述DFF(1)的输入端D端与所述DFF(1)的输出端Q端连接，所述D端输入的值以及所述Q端输出的值均为第二预设值，所述模块复位控制信号的值为所述第二预设值，所述NoC复位控制信号的值为第一预设值。

其中，第一预设值是至少用于控制复位信号被释放的值。第二预设值是至少用于控制复位信号生效的值。

结合上述的NoC电路，第一预设值或者第二预设值还能够实现如下的作用：通过将模块软复位寄存器(5)的值设置为第一预设值或者第二预设值，能够调整第一数据选择器(2)的输出数据，以进一步改变DFF(1)的输入数据，同时能够结合反相器(4)间接改变第二数据选择器(3)的输入数据。

可选地，全局复位释放信号也可以采用第一预设值，全局复位生效信号也可以采用第二预设值。

在模块复位控制信号的值为第二预设值时，模块复位处于生效状态。在NoC复位控制信号的值为第一预设值时，NoC复位处于释放状态。因此，若需要实现仅使得NoC模块的复位被释放，但不释放模块的复位的功能时，可以将全局复位控制信号设置为全局复位释放信号，比如将全局复位释放信号设置为第二预设值，且模块软复位寄存器(5)的值设置为第一预设值。从而，全局复位释放后，NoC复位被释放，模块的复位保持生效。能够有效避免或者减少故障问题。

可选地，第一预设值为1，第二预设值为0。

可选地，还可以将第一预设值以及第二预设值分别设置为其它值，此时，还可以基于本实施例的实现原理，对第一数据选择器以及第二数据选择器的运行方式进行调整，将其调整为与图1所示不同的方式。

可选地，若所述全局复位控制信号为全局复位释放信号，且所述模块软复位寄存器(5)的值为第二预设值，则所述NoC复位电路的状态包括：

所述DFF(1)的输入端D端的输入为高电平，经过目标时钟上升沿后所述DFF(1)的输出端Q端的值变为第一预设值，所述NoC复位控制信号的值为所述第一预设值，所述模块复位控制信号的值为所述第一预设值。

在一场景中，当需要模块工作时，则需要对模块的复位进行释放。为了实现模块的复位被释放后，模块和NoC段均被释放，可以将全局复位控制信号设置为全局复位释放信号，且将模块软复位寄存器(5)的值设置为第二预设值。此时，结合图1所示的1’b1以及模块软复位寄存器(5)中设置的第二预设值0，将第一数据选择器(2)的输入调整为1’b1，1’b1表示一位二进制数，其值为1，采用1对应高电平。目标时钟上升沿可以是调整为高电平之后的一个时钟上升沿。在NoC复位控制信号的值为第一预设值，模块复位控制信号的值为第一预设值的情况下，模块和NoC的复位均被释放，能够有效避免或者减少故障问题。

可选地，若所述全局复位控制信号为全局复位生效信号，且所述模块软复位寄存器(5)的值为第一预设值，则所述NoC复位电路的状态包括：

所述DFF(1)的输入端D端与所述DFF(1)的输出端Q端连接，所述D端输入的值以及所述Q端输出的值均为第二预设值，所述模块复位控制信号的值为所述第二预设值，所述NoC复位控制信号的值为所述第二预设值。

在一些场景中，需要使得NoC以及模块均处于复位生效状态。此时，全局复位控制信号为全局复位生效信号，且模块软复位寄存器(5)的值为第一预设值。在此情况下，基于NoC复位电路的结构，能够使得D端输入的值以及Q端输出的值均为第二预设值，模块复位控制信号的值为第二预设值，NoC复位控制信号的值为第二预设值。在模块复位控制信号的值为第二预设值时，模块的复位处于生效状态。在NoC复位控制信号的值为第二预设值时，NoC段的复位处于生效状态。采用本实施例的NoC复位电路，能够使得NoC以及模块同时生效。

可选地，全局复位控制信号为低则有效，模块软复位寄存器的值为高则有效，模块复位控制信号和/或NoC复位控制信号为低有效。

可选地，基于本实施例的NoC复位电路。能够实现如下功能：初始状态下，全局复位和软复位都处于生效状态；全局复位释放后，NoC复位被释放，模块的复位保持生效；模块软复位控制释放后，模块和NoC复位均被释放；模块软复位控制再次生效后，模块和NoC复位同时生效；模块软复位控制再次释放后，模块和NoC复位同时释放。

可选地，模块包括外设。

在一具体场景中，全局复位控制信号用glb_rst_n表示，模块软复位寄存器用peripheral_sw_rst表示，模块复位控制信号用peripheral_rst_n表示，NoC复位控制信号用peripheral_rst_n_NoC表示。DFF的时钟连接至参考时钟，DFF的复位连接至glb_rst_n)。D端由外设的软复位寄存器(peripheral_sw_rst)选择接到高电平或Q端。外设软复位寄存器取反以后直接作为外设本身的复位(peripheral_rst_n)。外设软复位取反以后的值和全局复位通过DFF的Q端选择作为NoC的复位(peripheral_rst_n_NoC)。

在一具体场景中，第一预设值为1，第二预设值为0，其中：全局复位、外设复位和NoC复位为0时表示复位生效。复位寄存器值为1时表示希望复位生效。

初始状态下，软复位寄存器值为1，全局复位值为0。此时寄存器被复位，Q端输出0，D端连接到Q端输入值为0，外设(软复位寄存器值取反)和NoC(此时选择为全局复位)的复位值均为0。

全局复位释放后，DFF的D端仍连接到Q端，输入为0，Q端值不变，仍为0。NoC复位值跟随全局复位值变为1复位释放)。外设复位仍为0。

当CPU希望外设模块工作时，配置软复位寄存器值为0。此时D端连接到高电平，经过一个时钟上升沿后Q端值变为1。此后除非全局复位再次生效，否则DFF的Q端一直为1。此时NoC复位和外设复位均连接到软复位寄存器的取反。这一刻两个复位的值均为1。之后每当CPU重新配置软复位寄存器，NoC和外设的复位的值都随之改变。

如此，能够避免或者减少NoC复位时出现的故障。

参照图2所示，在一实施例中，NoC芯片包括上述实施例所述的NoC复位电路。

可选地，NoC芯片还可以包括处理器。处理器能够与存储器连接，并读取存储器中存储的NoC复位控制程序，采用该NoC复位控制程序进行NoC复位的控制，并执行以下步骤：

若否，则将模块软复位寄存器的值修改为第一预设值；

若是，则将所述模块软复位寄存器的值修改为第二预设值；

或者，在另一实施例中NoC芯片还可以基于所要实现的具体功能，修改模块软复位寄存器中的值，进一步控制模块以及NoC的复位生效或者释放。

参照图3所示，基于上述NoC芯片及其包括的NoC复位电路的结构，提出NoC复位控制方法的实施例，用于具体实现NoC的复位控制，所述方法包括以下步骤：

步骤S10，若满足全局复位释放条件，则触发全局复位释放信号，并检测是否满足模块复位释放条件；

步骤S20，若否，则将模块软复位寄存器的值修改为第一预设值；

步骤S30，若是，则将所述模块软复位寄存器的值修改为第二预设值；

本实施例中，执行主体可以是NoC芯片，具体可以是NoC芯片中的处理单元。

可选地，全局复位释放条件包括：检测到NoC芯片工作稳定，或者，也可以在当前运行状态不需要使得全局复位生效时即确定满足全局复位释放条件，可以根据具体的需求设置全局复位释放条件，在此并不局限于某一种条件。

可选地，在触发全局复位释放信号后，结合前述实施例所述的NoC芯片及其包括的NoC复位电路的结构可知，还需要结合模块软复位寄存器的值决定NoC模块的复位是否被释放。为此，还需要检测是否满足复位释放条件，本实施例中，复位释放条件可以为当前运行的工况处于需要进行释放的工况，比如，需要模块进行工作或运行时，则可以确定满足模块复位释放条件，当然，模块复位释放条件不局限于此，还可以选取其它条件。

可选地，第一预设值为1，第二预设值为0。触发全局复位释放信号，且模块软复位寄存器的值为1时，NoC芯片的模块的复位控制状态为复位释放状态。触发全局复位释放信号，且模块软复位寄存器的值为0时，NoC芯片的模块的复位控制状态以及所述模块软复位寄存器的复位控制状态均为复位释放状态。

在一具体场景中，全局复位释放后，DFF的D端仍连接到Q端，输入为0，Q端值不变，仍为0。NoC复位值跟随全局复位值变为1(复位释放)。外设复位仍为0。当CPU希望外设模块工作时，配置软复位寄存器值为0。此时D端连接到高电平，经过一个时钟上升沿后Q端值变为1。此后除非全局复位再次生效，否则DFF的Q端一直为1。此时NoC复位和外设复位均连接到软复位寄存器的取反。这一刻两个复位的值均为1。之后每当CPU重新配置软复位寄存器，NoC和外设的复位的值都随之改变。

在本实施例中，若满足全局复位释放条件，则触发全局复位释放信号，并检测是否满足模块复位释放条件；若否，则将模块软复位寄存器的值修改为第一预设值；若是，则将所述模块软复位寄存器的值修改为第二预设值；其中，所述模块软复位寄存器的值为所述第一预设值时，所述NoC芯片的模块的复位控制状态为复位释放状态，所述模块软复位寄存器的复位控制状态为复位生效状态，所述模块软复位寄存器的值为所述第二预设值时，所述NoC芯片的模块的复位控制状态以及所述模块软复位寄存器的复位控制状态均为所述复位释放状态。只需要控制模块软复位寄存器的值，就能够使得NoC和模块各自的复位符合预期的功能，减少或者避免NoC复位出现故障，同时程序设计简单，避免分别控制时，程序设计复杂导致软件繁琐、耗费性能的问题。

如图4所示，图4是本发明实施例方案涉及的NoC复位控制装置的架构示意图。

如图1所示，该装置可以包括：NoC芯片1001，存储器1002，通信总线1003。其中，通信总线1002用于实现这些组件之间的连接通信。存储器1003可以是高速RAM存储器，也可以是稳定的存储器(non-volatile memory)，例如磁盘存储器。存储器1003可选的还可以是独立于前述处理器1001的存储装置。

本领域技术人员可以理解，图4中示出的装置结构并不构成对装置的限定，可以包括比图示更多或更少的部件，或者组合某些部件，或者不同的部件布置。

如图4所示，作为一种计算机存储介质的存储器1003中可以包括NoC复位控制程序。

在图1所示的装置中，NoC芯片1001可以用于调用存储器1003中存储的NoC复位控制程序，并执行以下操作：

若否，则将模块软复位寄存器的值修改为第一预设值；

若是，则将所述模块软复位寄存器的值修改为第二预设值；

需要说明的是，在本文中，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者系统不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者系统所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括该要素的过程、方法、物品或者系统中还存在另外的相同要素。

上述本发明实施例序号仅仅为了描述，不代表实施例的优劣。

通过以上的实施方式的描述，本领域的技术人员可以清楚地了解到上述实施例方法可借助软件加必需的通用硬件平台的方式来实现，当然也可以通过硬件，但很多情况下前者是更佳的实施方式。基于这样的理解，本发明的技术方案本质上或者说对现有技术做出贡献的部分可以以软件产品的形式体现出来，该计算机软件产品存储在如上所述的一个存储介质(如ROM/RAM、磁碟、光盘)中，包括若干指令用以使得一台控制装置执行本发明各个实施例所述的方法。

以上仅为本发明的优选实施例，并非因此限制本发明的专利范围，凡是利用本发明说明书及附图内容所作的等效结构或等效流程变换，或直接或间接运用在其他相关的技术领域，均同理包括在本发明的专利保护范围内。

Claims

1.一种NoC复位电路，其特征在于，所述NoC复位电路包括数据触发器DFF、第一数据选择器、第二数据选择器、反相器以及模块软复位寄存器，其中：

2.如权利要求1所述的NoC复位电路，其特征在于，所述第一数据选择器的输入端还与所述DFF的输出端连接。

3.如权利要求2所述的NoC复位电路，其特征在于，若所述全局复位控制信号为全局复位释放信号，且所述模块软复位寄存器的值为第一预设值，则所述NoC复位电路的状态包括：

4.如权利要求2所述的NoC复位电路，其特征在于，所述NoC复位电路还包括参考时钟，所述DFF的时钟连接至所述参考时钟。

5.如权利要求4所述的NoC复位电路，其特征在于，若所述全局复位控制信号为全局复位释放信号，且所述模块软复位寄存器的值为第二预设值，则所述NoC复位电路的状态包括：

6.如权利要求4所述的NoC复位电路，其特征在于，若所述全局复位控制信号为全局复位生效信号，且所述模块软复位寄存器的值为第一预设值，则所述NoC复位电路的状态包括：

7.一种NoC芯片，其特征在于，所述NoC芯片包括权利要求1至6任一项所述的NoC复位电路。

8.一种NoC复位控制方法，其特征在于，所述方法应用于权利要求7所述的NoC芯片，所述方法包括以下步骤：

若否，则将模块软复位寄存器的值修改为第一预设值；

若是，则将所述模块软复位寄存器的值修改为第二预设值；

9.一种NoC复位控制装置，其特征在于，所述NoC复位控制装置包括存储器以及权利要求7所述的NoC芯片，所述存储器上存储有NoC复位控制程序，所述存储器与所述NoC芯片通信连接，所述NoC复位控制程序被所述NoC芯片执行时实现权利要求8所述的NoC复位控制方法的步骤。

10.一种计算机可读存储介质，其特征在于，所述计算机可读存储介质上存储有NoC复位控制程序，所述NoC复位控制程序被处理器执行时实现如权利要求8所述的NoC复位控制方法的步骤。