CN110943724A - 一种基于硬件设计的模拟开关电路及其工作方法 - Google Patents

Abstract

本发明公开了一种基于硬件设计的模拟开关电路及其工作方法，该电路包括电源输入端、复位输入端、脉冲输出端、启动单元和复位单元；启动单元包括三态门U1和上拉电阻器R3；三态门U1与电源输入端相连，三态门U1与复位输入端相连，三态门U1与脉冲输出端相连；上拉电阻器R3连接于三态门U1和脉冲输出端之间；复位单元包括NMOS管Q1、NMOS管Q2和延时电路；NMOS管Q1漏极与三态门U1相连，NMOS管Q1源极接地，NMOS管Q1栅极与NMOS管Q2的漏极相连；NMOS管Q2源极接地；延时电路两端分别与NMOS管Q2栅极和复位输入端相连。本申请还公开了一种基于硬件设计的模拟开关电路的工作方法。本申请基于硬件设计的模拟开关电路及其工作方法，具有较高的可靠性、经济性和工作便利性。

Description

一种基于硬件设计的模拟开关电路及其工作方法

技术领域

本发明涉及了主板开关电路技术领域，具体是一种基于硬件设计的模拟开关电路及其工作方法。

背景技术

本部分的描述仅提供与本发明公开相关的背景信息，而不构成现有技术。

在电路主板的使用中，需要在电路主板上电完成后，通过一个脉宽几十毫秒的低脉冲信号对主板进行触发开机。在现有技术中，部分主板通过手动开关按键来实现低电平脉冲信号的触发，而对于需要自启动的主板，则需要EC/MCU等软件的编程并加上硬件搭配来触发低电平脉冲信号，从而实现虚拟开关的动作，使主板开机。但是，通过手动开关按键触发低电平脉冲信号，手动触发的方式导致了该种主板开机方式存在时效性低的问题，而通过软件编程加硬件搭配触发低电平脉冲信号，需要EC/MCU等软件的使用，并需要较多的硬件搭配，在主板的输出端输入一个高电平和一个低电平，使主板上电并触发开机，导致了该种主板开机方式的电路及其工作方法存在工作方法步骤繁琐、经济性低的问题。

应该注意，上面对技术背景的介绍只是为了方便对本发明的技术方案进行清楚、完整的说明，并方便本领域技术人员的理解而阐述的。不能仅仅因为这些方案在本发明的背景技术部分进行了阐述而认为上述技术方案为本领域技术人员所公知。

发明内容

本发明旨在解决上述问题，提供一种基于硬件设计的模拟开关电路，基于电源输入端、复位输入端、脉冲输出端、启动单元和复位单元构成的模拟开关电路，在不采用软件编程的纯硬件搭配下，仅在电源输入端和复位输入端输入一个高电平，使主板CPU获取一个低电平脉冲，实现主板CPU的上电启动，提高了基于硬件设计的模拟开关电路可靠性和经济性。本申请还提供了一种基于硬件设计的模拟开关电路的工作方法，通过对三态门U1、NMOS管Q1和NMOS管Q2的状态进行切换，使脉冲输出端输出一个低电平脉冲，提高了基于硬件设计的模拟开关电路的工作方法对主板上电操作的便利性和可靠性。

为实现上述目的，本发明提供了一种基于硬件设计的模拟开关电路，包括电源输入端、复位输入端、脉冲输出端、启动单元和复位单元；所述启动单元包括三态门U1和上拉电阻器R3；所述三态门U1与所述电源输入端相连，所述三态门U1的使能端与所述复位输入端相连，所述三态门U1的输出端与所述脉冲输出端相连；所述上拉电阻器R3连接于所述三态门U1的输出端和所述脉冲输出端之间；所述复位单元包括NMOS管Q1、NMOS管Q2和延时电路；所述NMOS管Q1漏极与所述三态门U1的输入端相连，所述NMOS管Q1源极接地，所述NMOS管Q1栅极与所述NMOS管Q2的漏极相连；所述NMOS管Q2源极接地；所述延时电路的两端分别与所述NMOS管Q2栅极和所述复位输入端相连

基于上述结构，通过三态门U1、NMOS管Q1和NMOS管Q2构成的模拟开关电路，脉冲输出端在三态门U1的高阻态下输出高电平、在NMOS管Q1导通时输出低电平以及在NMOS管Q2导通时输出高电平，使连接在脉冲输出端的主板CPU输入高电平-低电平-高电平的脉冲信号，在不采用软件编程的纯硬件搭配下，仅通过输入高电平就能实现主板的上电自启，简化了主板开关电路的结构，提高了本申请基于硬件设计的模拟开关电路的可靠性，并降低了基于硬件设计的模拟开关电路使用成本。

作为优选，所述NMOS管Q1漏极与所述三态门U1的输入端之间连接有上拉电阻器R1；所述NMOS管Q2漏极与所述NMOS管Q1栅极之间连接有上拉电阻器R2。

进一步地，通过上拉电阻器R1、上拉电阻器R2的设置，能够提高NMOS管Q1和NMOS管Q2在导通和截止状态间的切换效率，防止NMOS管Q1和NMOS管Q2的状态切换速度低于延时电路的导通速度，避免脉冲输出端无法输出低电平脉冲造成主板开机失败的问题，提高本申请基于硬件设计的模拟开关电路的可靠性。

作为优选，所述延时电路包括互相串联的电阻器R5和电容器C2；所述延时电路的输出接口设置于所述电阻器R5和电容器C2之间，所述NMOS管Q2栅极与所述延时电路的输出接口相连；所述电阻器R5与所述复位输入端相连，所述电容器C2接地。

进一步地，通过电容器C2和电阻器R5组成延时电路，简化了延时电路的结构，进一步减小了本发明主板虚拟开关电路在主板上的占用空间，并能够通过改变电容器C2和电阻器R5的大小来调整脉冲输出端输出低电平脉冲的时间，使本申请基于硬件设计的模拟开关电路能够适配多种参数的主板启动条件，提高本申请基于硬件设计的模拟开关电路的时效性和经济性。

作为优选，电容器C2的电容值为10uF，电阻器R5的电阻器值为100KΩ，上拉电阻器R1的电阻值为4.7KΩ，上拉电阻器R2的电阻值为4.7KΩ。

作为优选，所述三态门U1的输入端与所述NMOS管Q1漏极之间连接有下拉电阻器R4。

基于下拉电阻器R4的设置，能够提高NMOS管Q1漏极低电平的产生速度，提高NMOS管Q1的导通速度，进而提高本申请基于硬件设计的模拟开关电路的时效性。

作为优选，所述下拉电阻器R4的电阻值为100KΩ，所述下拉电阻器R4接地。

作为优选，所述三态门U1与所述电源输入端之间连接有滤波电容器C1，所述滤波电容器C1接地。

为实现上述第二个技术目的，本申请还提供了一种基于硬件设计的模拟开关电路的工作方法，该方法包括正常启动与复位启动两种工作状态：

正常启动包括如下步骤：

1、在电源输入端100输入电压，电压流入三态门U1；

2、复位输入端200保持低电平状态，三态门U1的输出端处于高阻态，NMOS管Q1为导通状态，NMOS管Q2为截止状态；

3、脉冲输出端300随上拉电阻器R3的电压上拉为高电平，对后续元件输出高电平；

复位启动包括如下步骤：

1、当复位输入端200输入高电平信号时，输入信号经过延时电路后，NMOS管Q2保持截止状态，NMOS管Q1保持导通状态，三态门U1的输出端输出低电平，脉冲输出端300被拉低变为低电平状态；

2、随着时间的推移，当NMOS管Q2栅极电压逐渐升高并达到阈值时，NMOS管Q2导通，NMOS管Q1截止，三态门U1的输出端输出高电平，脉冲输出端300被拉高变为高电平状态；

3、连接在脉冲输出端300的主板CPU获得脉冲输出端300输出的高电平-低电平-高电平的脉冲信号，主板上电启动。

基于上述步骤，通过在复位输入端200和电源输入端100输入高电平，对三态门U1、NMOS管Q1和NMOS管Q2的状态进行切换，使脉冲输出端300输出一个高电平-低电平-高电平的脉冲，在不采用软件编程的纯硬件搭配下，实现了主板的上电自启，简化了主板开关电路的工作方法，提高了基于硬件设计的模拟开关电路的工作方法对主板上电操作的便利性和可靠性。

在本实施例中，复位启动的步骤1具体包括：

1、当复位输入端200输入高电平信号时，三态门U1处于正常工作状态，复位输入端200输入的信号在延时电路的作用下，NMOS管Q2栅极保持低电平状态，NMOS管Q2截止，NMOS管Q2漏极在上拉电阻器R2的作用下上拉为高电平状态；

2、NMOS管Q1栅极被拉高为高电平，NMOS管Q1导通，NMOS管Q1漏极变为低电平状态；

3、三态门U1的输出端输出低电平，脉冲输出端300被拉低变为低电平状态，主板CPU输入一段低电平脉冲。

在本实施例中，复位启动的步骤2具体包括：

1、随着电容器C2的储能，当电容器C2的电压值达到导通阈值时，NMOS管Q2栅极的电压升高到阈值，NMOS管Q2导通，NMOS管Q2漏极变为低电平状态；

2、NMOS管Q1栅极在NMOS管Q2漏极作用下拉低变为低电平状态，NMOS管Q1截止；

3、三态门U1的输出端输出高电平，脉冲输出端300被拉高变为高电平状态，主板CPU获得一段高电平脉冲。

根据上述的基于硬件设计的模拟开关电路及其工作原理，实现了在不采用软件编程的纯硬件搭配下，仅通过高电平的输入，使主板CPU获取一个高电平-低电平-高电平的脉冲，实现主板的上电启动，提高了基于硬件设计的模拟开关电路的工作方法的便利性和经济性。

综上所述，根据上述的基于硬件设计的模拟开关电路，实现了在不采用软件编程的纯硬件搭配下，仅通过高电平的输入，使主板CPU获取一个高电平-低电平-高电平的脉冲，实现主板的上电启动，提高了基于硬件设计的模拟开关电路的可靠性和经济性，和基于硬件设计的模拟开关电路的工作方法的便利性和经济性。

为让本发明的上述和其他目的、特征和优点能更明显易懂，下文特举较佳实施例，并配合所附图式，作详细说明如下。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1是本发明实施例的一种基于硬件设计的模拟开关电路的电路原理图；

附图标记：100-电源输入端，200-复位输入端，300-脉冲输出端，400-启动单元，500-复位单元。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

需要说明的是，在本发明的描述中，术语“第一”、“第二”等仅用于描述目的和区别类似的对象，两者之间并不存在先后顺序，也不能理解为指示或暗示相对重要性。此外，在本发明的描述中，除非另有说明，“多个”的含义是两个或两个以上。

实施例：参考图1所示的一种基于硬件设计的模拟开关电路，包括电源输入端100、复位输入端200、脉冲输出端300、启动单元400和复位单元500。电源输入端100用于与电源连接，为电路提供ACPI-3V3的电压信号。复位输入端200与主板CPU连接，用于触发复位/开机信号RTC_RSMRSTN。脉冲输出端300与主板CPU连接，用于向主板CPU输出脉冲信号PWR_BTN#。

启动单元400包括三态门U1和上拉电阻器R3；三态门U1与电源输入端100相连，三态门U1的使能端与复位输入端200相连，三态门U1的输出端与脉冲输出端300相连；上拉电阻器R3连接于三态门U1的输出端和脉冲输出端300之间。三态门U1、上拉电阻器R3均是以现有技术为基础。复位单元500包括NMOS管Q1、NMOS管Q2和延时电路；NMOS管Q1漏极与三态门U1的输入端相连，NMOS管Q1源极接地，NMOS管Q1栅极与NMOS管Q2的漏极相连；NMOS管Q2源极接地；延时电路的两端分别与NMOS管Q2栅极和复位输入端200相连。NMOS管Q1、NMOS管Q2均是现有技术中的N沟道场效应管。

基于上述结构，通过三态门U1、NMOS管Q1和NMOS管Q2构成的模拟开关电路，脉冲输出端300在三态门U1的高阻态下输出高电平、在NMOS管Q1导通时输出低电平以及在NMOS管Q2导通时输出高电平，使连接在脉冲输出端300的主板CPU输入高电平-低电平-高电平的脉冲信号，在不采用软件编程的纯硬件搭配下，仅通过输入高电平就能实现主板的上电自启，简化了主板开关电路的结构，提高了本申请基于硬件设计的模拟开关电路的可靠性，并降低了基于硬件设计的模拟开关电路使用成本。

在本实施例中，三态门U1的选用型号为SGM7SZ126YC5G，三态门U1的第一引脚为使能端，第二引脚为输入端，第三引脚接地，第四引脚为输出端，第五引脚与电源输入端100连接。NMOS管Q1和NMOS管Q2的选用型号均为2N7002。

作为本实施例的一种优选地实施方式，NMOS管Q1漏极与三态门U1的输入端之间连接有上拉电阻器R1；NMOS管Q2漏极与NMOS管Q1栅极之间连接有上拉电阻器R2。这样设置的好处是，通过上拉电阻器R1、上拉电阻器R2的设置，能够提高NMOS管Q1和NMOS管Q2在导通和截止状态间的切换效率，防止NMOS管Q1和NMOS管Q2的状态切换速度低于延时电路的导通速度，避免脉冲输出端300无法输出低电平脉冲造成主板开机失败的问题，提高本申请基于硬件设计的模拟开关电路的可靠性。在本实施例中，上拉电阻器R1、上拉电阻器R2均是以现有技术为基础，上拉电阻器R1的电阻值为4.7KΩ，上拉电阻器R2的电阻值为4.7KΩ。

作为本实施例的一种优选地实施方式，延时电路包括互相串联的电阻器R5和电容器C2；延时电路的输出接口设置于电阻器R5和电容器C2之间，NMOS管Q2栅极与延时电路的输出接口相连；电阻器R5与复位输入端200相连，电容器C2接地。这样设置的好处是，通过电容器C2和电阻器R5组成延时电路，简化了延时电路的结构，进一步减小了本发明主板虚拟开关电路在主板上的占用空间，并能够通过改变电容器C2和电阻器R5的大小来调整脉冲输出端300输出低电平脉冲的时间，使本申请基于硬件设计的模拟开关电路能够适配多种参数的主板启动条件，提高本申请基于硬件设计的模拟开关电路的时效性和经济性。在本实施例中，电阻器R5和电容器C2均是以现有技术为基础，电容器C2的电容值为10uF，电阻器R5的电阻器值为100KΩ。

作为本实施例的一种优选地实施方式，三态门U1的输入端与NMOS管Q1漏极之间连接有下拉电阻器R4。基于下拉电阻器R4的设置，能够提高NMOS管Q1漏极低电平的产生速度，提高NMOS管Q1的导通速度，进而提高本申请基于硬件设计的模拟开关电路的时效性。在本实施例中，下拉电阻R4以现有技术为基础，下拉电阻器R4的电阻值为100KΩ，且下拉电阻器R4接地。

作为本实施例的一种优选地实施方式，三态门U1与电源输入端100之间连接有滤波电容器C1，滤波电容器C1接地。这样设置的好处是，通过滤波电容器C1的设置，可以对三态门U1输入的直流电源中的纹波进行过滤，进而提高电路中的信号质量。在本实施例中，滤波电容器C1以现有技术为基础，滤波电容器C1的阻值为10uF。

刚通电后，在ACPI_3V3产生的时候，复位输入端200的RTC_RSMRST#信号保持为低电平状态，即三态门U1的第一引脚为低电平状态，此时，三态门U1输出处于高阻态，脉冲输出端300的PWR_BTN#信号随ACPI_3V3电压上拉为高电平状态；当复位输入端200的信号RTC_RSMRST#变成高电平状态时，此时三态门U1处于正常工作状态，由于延时电路的存在，使NMOS管Q2先保持截止状态，NMOS管Q1处于导通状态，三态门U1的输出端输出低电平，脉冲输出端300的输出低电平PWR_BTN#脉冲信号；当NMOS管Q2栅极端电平升到MOS管导通电压阈值时，NMOS管Q2导通，NMOS管Q1截止，则三态门U1输出端的低电平被拉高变为高电平，脉冲输出端300输出高电平PWR_BTN#脉冲信号，从而模拟出高电平-低电平-高电平的脉冲信号，该脉冲信号输入给主板CPU，使主板上电自启，实现了不采用软件编程的纯硬件搭配进行主板启动，提高了本申请基于硬件设计的模拟开关电路的可靠性，并降低了基于硬件设计的模拟开关电路使用成本。

本实施例还公开了一种基于硬件设计的模拟开关电路的工作原理包括以下步骤，首选该电路包括正常启动与复位启动两种工作状态：

正常启动包括如下步骤：

1、在电源输入端100输入电压，电压流入三态门U1；

2、复位输入端200保持低电平状态，三态门U1的输出端处于高阻态，NMOS管Q1为导通状态，NMOS管Q2为截止状态；

3、脉冲输出端300随上拉电阻器R3的电压上拉为高电平，对后续元件输出高电平；

复位启动包括如下步骤：

1、当复位输入端200输入高电平信号时，输入信号经过延时电路后，NMOS管Q2保持截止状态，NMOS管Q1保持导通状态，三态门U1的输出端输出低电平，脉冲输出端300被拉低变为低电平状态；

2、随着时间的推移，当NMOS管Q2栅极电压逐渐升高并达到阈值时，NMOS管Q2导通，NMOS管Q1截止，三态门U1的输出端输出高电平，脉冲输出端300被拉高变为高电平状态；

3、连接在脉冲输出端300的主板CPU获得脉冲输出端300输出的高电平-低电平-高电平的脉冲信号，主板上电启动。

基于上述步骤，通过在复位输入端200和电源输入端100输入高电平，对三态门U1、NMOS管Q1和NMOS管Q2的状态进行切换，使脉冲输出端300输出一个高电平-低电平-高电平的脉冲，在不采用软件编程的纯硬件搭配下，实现了主板的上电自启，简化了主板开关电路的工作方法，提高了基于硬件设计的模拟开关电路的工作方法对主板上电操作的便利性和可靠性。

在本实施例中，复位启动的步骤1具体包括：

1、当复位输入端200输入高电平信号时，三态门U1处于正常工作状态，复位输入端200输入的信号在延时电路的作用下，NMOS管Q2栅极保持低电平状态，NMOS管Q2截止，NMOS管Q2漏极在上拉电阻器R2的作用下上拉为高电平状态；

2、NMOS管Q1栅极被拉高为高电平，NMOS管Q1导通，NMOS管Q1漏极变为低电平状态；

3、三态门U1的输出端输出低电平，脉冲输出端300被拉低变为低电平状态，主板CPU输入一段低电平脉冲。

在本实施例中，复位启动的步骤2具体包括：

1、随着电容器C2的储能，当电容器C2的电压值达到导通阈值时，NMOS管Q2栅极的电压升高到阈值，NMOS管Q2导通，NMOS管Q2漏极变为低电平状态；

2、NMOS管Q1栅极在NMOS管Q2漏极作用下拉低变为低电平状态，NMOS管Q1截止；

3、三态门U1的输出端输出高电平，脉冲输出端300被拉高变为高电平状态，主板CPU获得一段高电平脉冲。

根据上述的基于硬件设计的模拟开关电路及其工作原理，实现了在不采用软件编程的纯硬件搭配下，仅通过高电平的输入，使主板CPU获取一个高电平-低电平-高电平的脉冲，实现主板的上电启动，提高了基于硬件设计的模拟开关电路的工作方法的便利性和经济性。

本发明中应用了具体实施例对本发明的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本发明的方法及其核心思想；同时，对于本领域的一般技术人员，依据本发明的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本发明的限制。

Claims (10)

1.一种基于硬件设计的模拟开关电路，其特征在于，包括电源输入端(100)、复位输入端(200)、脉冲输出端(300)、启动单元(400)和复位单元(500)；

所述启动单元(400)包括三态门U1和上拉电阻器R3；所述三态门U1与所述电源输入端(100)相连，所述三态门U1的使能端与所述复位输入端(200)相连，所述三态门U1的输出端与所述脉冲输出端(300)相连；所述上拉电阻器R3连接于所述三态门U1的输出端和所述脉冲输出端(300)之间；

所述复位单元(500)包括NMOS管Q1、NMOS管Q2和延时电路；所述NMOS管Q1漏极与所述三态门U1的输入端相连，所述NMOS管Q1源极接地，所述NMOS管Q1栅极与所述NMOS管Q2的漏极相连；所述NMOS管Q2源极接地；所述延时电路的两端分别与所述NMOS管Q2栅极和所述复位输入端(200)相连。

2.根据权利要求1所述的基于硬件设计的模拟开关电路，其特征在于，所述NMOS管Q1漏极与所述三态门U1的输入端之间连接有上拉电阻器R1；所述NMOS管Q2漏极与所述NMOS管Q1栅极之间连接有上拉电阻器R2。

3.根据权利要求1所述的基于硬件设计的模拟开关电路，其特征在于，所述延时电路包括互相串联的电阻器R5和电容器C2；所述延时电路的输出接口设置于所述电阻器R5和电容器C2之间，所述NMOS管Q2栅极与所述延时电路的输出接口相连；所述电阻器R5与所述复位输入端(200)相连，所述电容器C2接地。

4.根据权利要求2或3所述的基于硬件设计的模拟开关电路，其特征在于，电容器C2的电容值为10uF，电阻器R5的电阻器值为100KΩ。

5.根据权利要求4所述的基于硬件设计的模拟开关电路，其特征在于，所述三态门U1的输入端与所述NMOS管Q1漏极之间连接有下拉电阻器R4。

6.根据权利要求5所述的基于硬件设计的模拟开关电路，其特征在于，所述下拉电阻器R4的电阻值为100KΩ，所述下拉电阻器R4接地。

7.根据权利要求1所述的基于硬件设计的模拟开关电路，其特征在于，所述三态门U1与所述电源输入端(100)之间连接有滤波电容器C1，所述滤波电容器C1接地。

8.一种根据权利要求1所述的基于硬件设计的模拟电路的工作方法，其特征在于，该方法包括正常启动与复位启动两种工作状态：

正常启动包括如下步骤：

1、在电源输入端100输入电压，电压流入三态门U1；

2、复位输入端200保持低电平状态，三态门U1的输出端处于高阻态，NMOS管Q1为导通状态，NMOS管Q2为截止状态；

3、脉冲输出端300随上拉电阻器R3的电压上拉为高电平，对后续元件输出高电平；

复位启动包括如下步骤：

1、当复位输入端200输入高电平信号时，输入信号经过延时电路后，NMOS管Q2保持截止状态，NMOS管Q1保持导通状态，三态门U1的输出端输出低电平，脉冲输出端300被拉低变为低电平状态；

2、随着时间的推移，当NMOS管Q2栅极电压逐渐升高并达到阈值时，NMOS管Q2导通，NMOS管Q1截止，三态门U1的输出端输出高电平，脉冲输出端300被拉高变为高电平状态；

3、连接在脉冲输出端300的主板CPU获得脉冲输出端300输出的高电平-低电平-高电平的脉冲信号，主板上电启动。

9.根据权利要求8所述的基于硬件设计的模拟电路的工作方法，其特征在于，所述复位启动的步骤1具体包括：

1、当复位输入端200输入高电平信号时，三态门U1处于正常工作状态，复位输入端200输入的信号在延时电路的作用下，NMOS管Q2栅极保持低电平状态，NMOS管Q2截止，NMOS管Q2漏极在上拉电阻器R2的作用下上拉为高电平状态；

2、NMOS管Q1栅极被拉高为高电平，NMOS管Q1导通，NMOS管Q1漏极变为低电平状态；

3、三态门U1的输出端输出低电平，脉冲输出端300被拉低变为低电平状态，主板CPU输入一段低电平脉冲。

10.根据权利要求8所述的基于硬件设计的模拟电路的工作方法，其特征在于，所述复位启动的步骤2具体包括：

1、随着电容器C2的储能，当电容器C2的电压值达到导通阈值时，NMOS管Q2栅极的电压升高到阈值，NMOS管Q2导通，NMOS管Q2漏极变为低电平状态；

2、NMOS管Q1栅极在NMOS管Q2漏极作用下拉低变为低电平状态，NMOS管Q1截止；

3、三态门U1的输出端输出高电平，脉冲输出端300被拉高变为高电平状态，主板CPU获得一段高电平脉冲。

Images