CN206224375U - 一种监控电源掉电自动快速放电电路 - Google Patents

Abstract

本实用新型提供了一种监控电源掉电自动快速放电电路，包括带手动复位功能的开关、电压监控芯片U1、DC‑DC电源芯片、上拉电阻电路、MOS管Q1、以及放电电路，所述带手动复位功能的开关、DC‑DC电源芯片、MOS管Q1均与所述电压监控芯片U1连接，所述上拉电阻电路分别与电压监控芯片U1、MOS管Q1、DC‑DC电源芯片连接；所述放电电路分别与电压监控芯片U1、MOS管Q1、DC‑DC电源芯片连接。本实用新型稳定可靠可以提高产品的质量，减少客户的投诉，提高企业效益。

Description

一种监控电源掉电自动快速放电电路

技术领域

本实用新型涉及电子设备技术领域，特别涉及一种监控电源掉电自动快速放电电路及方法。

背景技术

随着半导体工艺的高速发展，当前消费类电子集成的功能和接口越来越多。由于各个功能模块和接口的通信协议都不一样，造成了各个功能模块需求的电源电压和电流都不尽相同，因此在一块板子上经常有多路电源的存在。现在的高速电路中电源的上电时序往往比较容易实现，然后意外断电和复位时的下电时序经常因为电源的放电不完全导致CPU工作出现异常。所以高速电路板中就需要一种能够监控电源掉电且能自动快速放电的电路。

在很多高速电路板中，电源的下电放电是靠与DC-DC(直流转直流)电源芯片内部集成的肖特基二极管来实现。这种电路的优点是电路简单，没有增加额外的电路成本。但是仅靠自身的肖特基二极管放电，在有大输出电容的环境中，这种放电速度还是偏慢。为了加快放电速度，通常会在电源输出端上接一个可控NMOS管来增加放电通道。这种电路的优点是仅增加少量的电路即可增加一个电源的放电通道，且速度较快。但是由于NMOS管(N沟道MOS管)的栅极需要额外的信号来控制，所以放电响应不及时。

不管是利用DC-DC芯片本身集成的肖特基二极管来实现电源的下电放电，还是利用输出电源并联一个可控NMOS管进行下电放电。他们共同的缺点是无法对输出的电源电压进行监控、且放电响应不及时。当出现意外掉电时可能因为DCDC输出端的残压造成CPU(中央处理器单元)误读写导致系统异常。

发明内容

本实用新型要解决的技术问题，在于提供种监控电源掉电自动快速放电 电路，实现DC-DC电源芯片输出电源的残压自动快速放电，且能够实现对其输出电压的监控。

本实用新型是这样实现的：一种监控电源掉电自动快速放电电路，包括带手动复位功能的开关、电压监控芯片U1、DC-DC电源芯片、上拉电阻电路、MOS管Q1、以及放电电路，所述带手动复位功能的开关、DC-DC电源芯片、MOS管Q1均与所述电压监控芯片U1连接，所述上拉电阻电路分别与电压监控芯片U1、MOS管Q1、DC-DC电源芯片连接；所述放电电路分别与电压监控芯片U1、MOS管Q1、DC-DC电源芯片连接。

进一步的，所述放电电路包括电容C1、电容C2、MOS管Q2、以及电阻R2，所述上拉电阻电路包括电阻R1和电阻R3，所述带手动复位功能的开关的MANUAL_RESET管脚与电压监控芯片U1的MR管脚连接，所述DC-DC电源芯片的DCDC_3V3_OUTPUT管脚与电压监控芯片U1的VCC管脚连接，所述电压监控芯片U1的GND管脚接信号地，所述电压监控芯片U1的RESET管脚与MOS管Q1的栅极连接，所述DC-DC电源芯片的使能脚DCDC_EN与所述MOS管Q1的栅极连接；所述MOS管Q1的漏极接信号地，所述MOS管Q1的源极经过电阻R1与所述DC-DC电源芯片的DCDC_3V3_OUTPUT管脚连接；所述MOS管Q1的源极经过电阻R3与所述MOS管Q2的栅极连接；所述电容C1的一端与MOS管Q2的栅极连接，电容C1的另一端接信号地；所述MOS管Q2的源极经过电阻R2与所述电容C2的一端连接；所述MOS管Q2的漏极与所述电容C2的另一端连接。

本实用新型的优点在于：本实用新型采用新的设计思路，整个过程都是硬件自动完成，无需软件控制，这就省去了软件开发成本。又因为对各路电源残压进行及时有效的快速放电，从而保证了CPU正确读写操作，进而实现系统的稳定可靠运行。系统的稳定可靠可以提高产品的质量，减少客户投诉，提高企业效益。

附图说明

下面参照附图结合实施例对本实用新型作进一步的说明。

图1是本实用新型电路的结构示意图。

图2是本实用新型电路的详细结构示意图。

具体实施方式

请参阅图1和图2所示，一种监控电源掉电自动快速放电电路，包括带手动复位功能的开关、电压监控芯片U1、DC-DC电源芯片、上拉电阻电路、MOS管Q1、以及放电电路，所述带手动复位功能的开关、DC-DC电源芯片、MOS管Q1均与所述电压监控芯片U1连接，所述上拉电阻电路分别与电压监控芯片U1、MOS管Q1、DC-DC电源芯片连接；所述放电电路分别与电压监控芯片U1、MOS管Q1、DC-DC电源芯片连接。

所述放电电路包括电容C1、电容C2、MOS管Q2、以及电阻R2，所述上拉电阻电路包括电阻R1和电阻R3，所述带手动复位功能的开关的MANUAL_RESET管脚与电压监控芯片U1的MR管脚连接，所述DC-DC电源芯片的DCDC_3V3_OUTPUT管脚与电压监控芯片U1的VCC管脚连接，所述电压监控芯片U1的GND管脚接信号地，所述电压监控芯片U1的RESET管脚与MOS管Q1的栅极连接，所述DC-DC电源芯片的使能脚DCDC_EN与所述MOS管Q1的栅极连接；所述MOS管Q1的漏极接信号地，所述MOS管Q1的源极经过电阻R1与所述DC-DC电源芯片的DCDC_3V3_OUTPUT管脚连接；所述MOS管Q1的源极经过电阻R3与所述MOS管Q2的栅极连接；所述电容C1的一端与MOS管Q2的栅极连接，电容C1的另一端接信号地；所述MOS管Q2的源极经过电阻R2与所述电容C2的一端连接；所述MOS管Q2的漏极与所述电容C2的另一端连接。

本实用新型的工作原理如下：电压监控芯片U1的GND管脚接地。电压监控芯片U1的MR管脚接一个手动复位输入信号(MANUAL_RESET)。电压监控芯片U1的VCC管脚接DC-DC电源芯片的输出端DCDC_3V3_OUTPUT对3.3V电压进行实时监控；电压监控芯片U1的RESET管脚接MOS管Q1的栅极和DC-DC电源芯片的使能脚DCDC_EN并接100K电阻上拉至DC-DC电源芯片的输出端3.3V；系统正常工作时RESET引脚上拉高电平，DC-DC电源芯片使能，MOS管Q1导通，MOS管Q1漏极下拉对地输出低电平，MOS管Q2栅极此时为低电平截止，DC-DC电源芯片输出稳定的3.3V；其中MOS管Q2的栅极信号(DISCHARGE_EN)可以接到并联在其他电源的NMOS管的栅极，从而实现多路电源放电的统一控制，电容C1有去耦和滤波的作用。当系统出现意外掉电电压监控芯片U1的VCC_OUTPUT低于电压监控芯片U1预设的2.63V时， 电压监控芯片U1的RESET脚输出低电平，DC-DC电源芯片使能关闭，MOS管Q1截止，MOS管Q2栅极接电阻R1和电阻R3上拉到3.3V并导通，DC-DC电源芯片的DCDC_3V3_OUTPUT输出端的电容C2残压电流通过电阻R2和MOS管Q2的导通内阻迅速放电。其中，所述电容C1有去耦和滤波的作用。因为监控芯片的VCC直接接在DCDC_3V3_OUTPUT的3.3V上，且没有软件的控制，所以整个过程都是自动快速可恢复。

虽然以上描述了本实用新型的具体实施方式，但是熟悉本技术领域的技术人员应当理解，我们所描述的具体的实施例只是说明性的，而不是用于对本实用新型的范围的限定，熟悉本领域的技术人员在依照本实用新型的精神所作的等效的修饰以及变化，都应当涵盖在本实用新型的权利要求所保护的范围内。

Claims (2)

1.一种监控电源掉电自动快速放电电路，其特征在于：包括带手动复位功能的开关、电压监控芯片U1、DC-DC电源芯片、上拉电阻电路、MOS管Q1、以及放电电路，所述带手动复位功能的开关、DC-DC电源芯片、MOS管Q1均与所述电压监控芯片U1连接，所述上拉电阻电路分别与电压监控芯片U1、MOS管Q1、DC-DC电源芯片连接；所述放电电路分别与电压监控芯片U1、MOS管Q1、DC-DC电源芯片连接。

2.根据权利要求1所述的一种监控电源掉电自动快速放电电路，其特征在于：所述放电电路包括电容C1、电容C2、MOS管Q2、以及电阻R2，所述上拉电阻电路包括电阻R1和电阻R3，所述带手动复位功能的开关的MANUAL_RESET管脚与电压监控芯片U1的MR管脚连接，所述DC-DC电源芯片的DCDC_3V3_OUTPUT管脚与电压监控芯片U1的VCC管脚连接，所述电压监控芯片U1的GND管脚接信号地，所述电压监控芯片U1的RESET管脚与MOS管Q1的栅极连接，所述DC-DC电源芯片的使能脚DCDC_EN与所述MOS管Q1的栅极连接；所述MOS管Q1的漏极接信号地，所述MOS管Q1的源极经过电阻R1与所述DC-DC电源芯片的DCDC_3V3_OUTPUT管脚连接；所述MOS管Q1的源极经过电阻R3与所述MOS管Q2的栅极连接；所述电容C1的一端与MOS管Q2的栅极连接，电容C1的另一端接信号地；所述MOS管Q2的源极经过电阻R2与所述电容C2的一端连接；所述MOS管Q2的漏极与所述电容C2的另一端连接。