CN201541247U - 一种集成电路芯片的上电复位装置 - Google Patents

Abstract

本实用新型提供了一种集成电路芯片的上电复位装置，包括：电阻分压器、第一电容和第二电容、基准电路、比较器及缓冲器，电阻分压器分别接电源、接地及比较器负极输入端；第一电容接电源及比较器的正极输入端；第二电容接比较器及接地；基准电路分别接电源、接地及比较器的正极输入端；比较器正极输入端分别与第一电容负极及基准电路相连，负极输入端分别与第二电容正极及电阻分压器连接，输出端与缓冲器输入端相连；缓冲器分别与比较器输出端及集成电路相连。在本实用新型上电时，比较器正极输入电压高于负极输入电压，产生复位脉冲，在正常工作状态下，比较器始终保持负极输入电压高于正极输入电压，不会发生错误复位的情况，工作状态稳定。

Description

一种集成电路芯片的上电复位装置

技术领域

本实用新型涉及一种集成电路芯片的上电复位装置。

背景技术

目前，集成电路往往需要在通电时进行初始化，也就是进行复位，以保证所有内部的数字逻辑的稳定性。常规的做法是在集成电路上电时自动产生一个“High pulse”(高脉冲)，pulse宽度的大小由POR(power on reset上电复位)驱动的所有Gate(门)时延的总和决定。Gate时延常为纳秒级，所以复位宽度设计成微秒级就可以实现上电复位功能。

现在，最常见的“单边上电复位电路”如图1所示，这是一种最简单最常见的POR，常用于消费品和直流低压干电池供电场合。另外，最常见的“双边上电复位电路”如图2所示，与单边上电复位电路相比，具有稍好抗干扰能力，多用在直流稳压器供电的产品中。

目前随着集成电路的广泛发展，集成电路的工作频率越来越高，系统越来越复杂，电源噪声经常会对集成电路的正常工作产生干扰。当电源上产生噪声时，常见的单边上电复位电路和双边上电复位电路均会在该噪声影响下产生一个复位信号，引起系统在工作中重新复位，影响集成电路的正常工作，给我们正常的工作带来麻烦甚至巨大损失。图3中示出了在频率为300KHz，电压为0.5v时噪声带来系统工作中复位的仿真情况。

实用新型内容

本实用新型要解决的技术问题是提供一种在工作状态时不会受电源噪声影响的集成电路芯片的上电复位装置。

为了解决上述问题，本实用新型提供了一种集成电路芯片的上电复位装置，包括：电阻分压器、第一电容和第二电容、基准电路、比较器及缓冲器，

所述电阻分压器的一端接电源，一端接地，另一端与所述比较器的负极输入端相连；

所述第一电容正极接电源，负极与所述比较器的正极输入端相连；

所述第二电容正极与所述比较器的负极输入端相连，负极接地；

所述基准电路一端接电源，一端接地，另一端与所述比较器的正极输入端相连；

所述比较器包括电源端、接地端、正极输入端、负极输入端及输出端，所述正极输入端分别与第一电容负极及所述基准电路相连，所述负极输入端分别与第二电容正极及所述电阻分压器连接，所述输出端与所述缓冲器输入端相连；

所述缓冲器输入端与所述比较器输出端相连，所述缓冲器输出端与集成电路相连。

进一步，所述第一电容容量大于所述第二电容容量。

进一步，所述电阻分压器包括两个以上阻值相同的串联小电阻。

进一步，所述基准电路包括串连连接的PMOS管及NMOS管。

本实用新型具有如下优点：

1、本实用新型采用电阻分压器、第一电容和第二电容、基准电路、比较器及缓冲器，在本实用新型上电时，比较器正极输入电压高于负极输入电压，产生复位脉冲，在正常工作状态下，比较器始终保持负极输入电压高于正极输入电压，不会发生错误复位的情况，工作状态稳定。

2、本实用新型中，电阻分压器包括两个以上阻值相同的串联小电阻，电阻的高精度和良好的匹配性保证了被检测到的电源信号的准确性。

3、本实用新型中的基准电路结构简单，可以稳定地提供基准电压。

附图说明

下面结合附图对本实用新型的实施方式作进一步说明：

图1示出了典型单边上电复位电路结构图；

图2示出了典型单双边上电复位电路结构图；

图3示出了原上电复位电路中电源噪声导致工作中复位的仿真示意图；

图4示出了本实用新型一种集成电路芯片的上电复位装置结构示意图；

图5示出了本实用新型一种集成电路芯片的上电复位装置工作原理示意图；

图6示出了本实用新型一种集成电路芯片的上电复位装置稳定性仿真结果示意图。

具体实施方式

如图4所示，本实用新型包括：电阻分压器1、第一电容2和第二电容3、基准电路4、比较器5及缓冲器6，其中：

电阻分压器1的一端接电源，一端接地，另一端与比较器5的负极输入端相连；

第一电容2正极接电源，负极与比较器5的正极输入端相连；

第二电容3正极与比较器5的负极输入端相连，负极接地；

基准电路4一端接电源，一端接地，另一端与比较器5的正极输入端相连；

比较器5包括电源端、接地端、正极输入端、负极输入端及输出端，正极输入端分别与第一电容2负极及基准电路4相连，负极输入端分别与第二电容3正极及电阻分压器1连接，输出端与缓冲器6输入端相连；

缓冲器6输入端与比较器5输出端相连，缓冲器6输出端与集成电路7相连。

本实用新型采用电阻分压器1、第一电容2和第二电容3、基准电路4、比较器5及缓冲器6，在本实用新型上电时，比较器5正极输入电压高于负极输入电压，产生复位脉冲，在正常工作状态下，比较器5始终保持负极输入电压高于正极输入电压，不会发生错误复位的情况，工作状态稳定。

本实用新型中，第一电容2容量大于第二电容3容量。这样本实用新型中的电阻分压器1就可以在工作过程中保持负极输入端电压VN大于正极输入端电压VP，从而保证不会发生错位复位的情况。

本实用新型中，电阻分压器1包括两个以上阻值相同的串联小电阻。一般采用四个以上或更多小阻值电阻进行串连连接，小阻值电阻精度高、匹配性好。

本实用新型中，电阻分压器1包括两个以上阻值相同的串联小电阻，电阻的高精度和良好的匹配性保证了被检测到的电源信号的准确性。

本实用新型中，基准电路4包括串连连接的PMOS管41及NMOS管42。本实用新型中的基准电路4结构简单，可以稳定地提供基准电压。

如图5所示，电阻分压器4的设置条件是使得电阻分压器4负极输入端电压大于正极输入端电压，即VN＞VP。其中电容的值是第一电容2容量大于第二电容3容量。

本实用新型在上电过程中，POR一直保持低电平，当电源电压达到预设的阈值电压后，VP高于VN，比较器5输出状态改变，变为高电平，这时两个电容2、3同时进行充电，充电结束后VP的值由基准电路4提供。VN的值由电阻分压器1决定，使得VN＞VP，POR为低，完成复位。

本实用新型仿真后的波形见图6。波形分别为POR，电源VDD，比较器5的正相输入电压VP，比较器5的反相输入电压VN。

当电源上电的瞬间，VP＞VN，POR为高，第一电容2和第二电容3同时充电，充电结束后VN＞VP，POR变低。当电源VDD上有噪声变得很低，POR要想由低变高的话需要VP＞VN，但是由于VN端的放电速度比VP端慢，在电源噪声持续时间内VN＞VP，POR不会发生反转，有效解决二次上电失效。

综上所述，以上仅为本实用新型的较佳实施例而已，并非用于限定本实用新型的保护范围，因此，凡在本实用新型的精神和原则之内所作的任何修改、等同替换、改进等，均应包含在本实用新型的保护范围之内。

Claims (4)

1.一种集成电路芯片的上电复位装置，其特征在于：包括电阻分压器(1)、第一电容(2)和第二电容(3)、基准电路(4)、比较器(5)及缓冲器(6)，

所述电阻分压器(1)的一端接电源，一端接地，另一端与所述比较器(5)的负极输入端相连；

所述第一电容(2)正极接电源，负极与所述比较器(5)的正极输入端相连；

所述第二电容(3)正极与所述比较器(5)的负极输入端相连，负极接地；

所述基准电路(4)一端接电源，一端接地，另一端与所述比较器(5)的正极输入端相连；

所述比较器(5)包括电源端、接地端、正极输入端、负极输入端及输出端，所述正极输入端分别与第一电容(2)负极及所述基准电路(4)相连，所述负极输入端分别与第二电容(3)正极及所述电阻分压器(1)连接，所述输出端与所述缓冲器(6)输入端相连；

所述缓冲器(6)输入端与所述比较器(5)输出端相连，所述缓冲器(5)输出端与集成电路(7)相连。

2.如权利要求1所述的集成电路芯片的上电复位装置，其特征在于：所述第一电容(2)容量大于所述第二电容(3)容量。

3.如权利要求2所述的集成电路芯片的上电复位装置，其特征在于：所述电阻分压器(1)包括两个以上阻值相同的串联小电阻。

4.如权利要求3所述的集成电路芯片的上电复位装置，其特征在于：所述基准电路(4)包括串连连接的PMOS管(41)及NMOS管(42)。

Images