CN103312313B - 一种轨到轨使能信号的控制方法、电路及电平转换电路 - Google Patents

一种轨到轨使能信号的控制方法、电路及电平转换电路 Download PDF

Info

Publication number
CN103312313B
CN103312313B CN201210062731.XA CN201210062731A CN103312313B CN 103312313 B CN103312313 B CN 103312313B CN 201210062731 A CN201210062731 A CN 201210062731A CN 103312313 B CN103312313 B CN 103312313B
Authority
CN
China
Prior art keywords
signal
shifting circuit
enable signal
level
level shifting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201210062731.XA
Other languages
English (en)
Other versions
CN103312313A (zh
Inventor
黄雷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fast Semiconductor Suzhou Co ltd
Original Assignee
Fast Semiconductor Suzhou Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fast Semiconductor Suzhou Co ltd filed Critical Fast Semiconductor Suzhou Co ltd
Priority to CN201210062731.XA priority Critical patent/CN103312313B/zh
Priority to US13/789,550 priority patent/US9094019B2/en
Publication of CN103312313A publication Critical patent/CN103312313A/zh
Application granted granted Critical
Publication of CN103312313B publication Critical patent/CN103312313B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L5/00—Automatic control of voltage, current, or power
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
    • H03K19/018507—Interface arrangements
    • H03K19/018521—Interface arrangements of complementary type, e.g. CMOS
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
    • H03K3/356—Bistable circuits
    • H03K3/356104—Bistable circuits using complementary field-effect transistors
    • H03K3/356113—Bistable circuits using complementary field-effect transistors using additional transistors in the input circuit
    • H03K3/35613—Bistable circuits using complementary field-effect transistors using additional transistors in the input circuit the input circuit having a differential configuration

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Logic Circuits (AREA)
  • Electronic Switches (AREA)

Abstract

本发明公开了一种轨到轨使能信号的控制方法，将控制电路的输入信号的第一信号接入电平转换电路；电平转换电路按照第一信号的高低电平进行使能控制；所述电平转换电路在电源掉电时输出去使能信号；本发明同时还公开了一种轨到轨使能信号的控制电路及电平转换电路，通过本发明的方案，能够在电源电压正常时，根据输入信号的高低电平输出相应的轨到轨的使能控制信号，在电源掉电时，正常输出去使能信号，为接受使能控制的设备提供准确的使能控制信号。

Description

一种轨到轨使能信号的控制方法、电路及电平转换电路
技术领域
本发明涉及使能信号控制技术，尤其涉及一种轨到轨(Rail-to-Rail)使能信号的控制方法、电路及电平转换电路。
背景技术
随着不同工作电压的数字集成电路(IC)地不断涌现，逻辑电平转换的必要性更加突出，电平转换方式也将随逻辑电压、数据总线形式、以及数据传输速率的不同而改变，所述数据总线形式可以是四线串行外设接口(SPI，SerialPeripheralInterface)、32位并行数据总线等等。现在，虽然许多逻辑芯片都能实现轨到轨使能信号的控制，但当电源掉电时，逻辑芯片将停止工作，轨到轨的使能信号输出混乱，不能正确的输出去使能信号。
如图1所示的轨到轨使能信号的控制电路，其中，P沟道金属氧化物半导体场效应管(PMOS)M1的源极和衬底连接电源pwrin，栅极接收输入信号in，漏极连接N沟道金属氧化物半导体场效应管(NMOS)M2的漏极及PMOSM5的栅极；NMOSM2的源极和衬底连接电源地pwrn，栅极接收输入信号in，漏极连接PMOSM1的漏极及PMOSM5的栅极；PMOSM3的源极和衬底连接电源pwrin，栅极接收输入信号in，漏极连接电阻R1和NMOSM6的栅极；电阻R1的一端连接PMOSM3的漏极和NMOSM6的栅极，另一端连接NMOSM4的漏极；NMOSM4的漏极连接电阻R1，栅极连接PMOSM5的漏极，源极连接电源地pwrn和去使能信号提供节点nrail，衬底连接电源地pwrn；PMOSM5的源极和衬底连接电源pwrin，栅极连接PMOSM1和NMOSM2的漏极，漏极连接电阻R2、NMOSM4的栅极、PMOSM7的漏极和PMOSM8的栅极；电阻R2的一端连接PMOSM5的漏极和NMOSM4的栅极，另一端连接NMOSM6的漏极；NMOSM6的漏极连接电阻R2，栅极连接PMOSM3的漏极，源极连接电源地pwrn和去使能信号提供节点nrail，衬底连接电源地pwrn；PMOSM7的源极和衬底连接电源pwrin，栅极连接使能信号输出节点eni_rr，漏极连接电阻R2、NMOSM4的栅极、PMOSM5的漏极和PMOSM8的栅极；PMOSM8的源极和衬底连接电源pwrin，栅极连接电阻R2、NMOSM4的栅极、NMOSM9的栅极、PMOSM5的漏极和PMOSM7的漏极，漏极连接使能信号输出节点eni_rr；NMOSM9的栅极连接源极连接电源地pwrn和去使能信号提供节点nrail，衬底连接电源地pwrn，栅极连接电阻R2、NMOSM4的栅极、PMOSM8的栅极、PMOSM5的漏极和PMOSM7的漏极，漏极连接使能信号输出节点eni_rr；在PMOSM8的栅极和NMOSM9的栅极还连接信号gate。
在图1中，在电源pwrin电压VCC正常时，使能信号输出节点eni_rr根据输入信号in的高低电平输出相应的轨到轨的使能控制信号，如：输出电源pwrin电压VCC、或去使能信号提供节点nrail的电压Vnrail；在电源掉电时，PMOSM3、PMOSM5的状态均不稳定，整个电路不能正常工作，使能信号输出节点eni_rr将不能达到去使能信号提供节点nrail的电压Vnrail，这样，将不能向接受使能控制的设备提供准确的使能控制信号。
发明内容
有鉴于此，为解决现有技术存在的提供使能控制信号的问题，本发明的主要目的在于提供一种轨到轨使能信号的控制方法、电路及电平转换电路。
为达到上述目的，本发明的技术方案是这样实现的：
本发明提供的一种电平转换电路，所述电平转换电路包括：PMOSM10、电阻R3；其中，
所述PMOSM10，配置为在漏极接收输入信号的第一信号，在所述第一信号为高电平，控制自身状态为导通，或在所述第一信号为低电平时控制自身状态为截止；所述第一信号在电源掉电时为低电平；其中，所述第一信号为通过缓冲器获取的信号；
所述电阻R3，配置为在所述PMOSM10导通时，保持使能信号输出节点输出使能信号；在所述PMOSM10截止时，保持使能信号输出节点输出去使能信号。
本发明提供的一种轨到轨使能信号的控制电路，该控制电路包括：电平转换电路，配置为接收输入信号的第一信号，按照第一信号的高低电平进行使能控制；在电源掉电时输出去使能信号；所述电平转换电路包括P沟道金属氧化物半导体场效应管PMOS(M10)；
所述PMOS(M10)包括栅极、漏极及源极；
其中，所述PMOS(M10)，在第一信号为高电平，控制自身状态为导通，或在所述第一信号为低电平时，控制自身状态为截止；所述第一信号在电源掉电时为低电平；其中，所述第一信号为通过缓冲器获取的信号。
本发明提供的一种轨到轨使能信号的控制方法，该方法包括：
通过缓冲器将控制电路的输入信号的第一信号接入电平转换电路的P沟道金属氧化物半导体场效应管PMOS(M10)的漏极；
所述电平转换电路按照第一信号的高低电平进行使能控制；所述电平转换电路在电源掉电时输出去使能信号。
本发明提供了一种轨到轨使能信号的控制方法、电路及电平转换电路，将控制电路的输入信号的第一信号接入电平转换电路；所述电平转换电路按照第一信号的高低电平进行使能控制；所述电平转换电路在电源掉电时输出去使能信号；如此，在电源电压正常时，电平转换电路能根据第一信号的高低电平输出轨到轨的使能信号或去使能信号；在电源掉电时，电平转换电路能根据第一信号变为的低电平输出去使能信号，从而为接受使能控制的设备提供准确的使能控制信号。
附图说明
图1为现有技术中轨到轨使能信号的控制电路示意图；
图2为本发明轨到轨使能信号的控制方法流程示意图；
图3为本发明一种轨到轨使能信号的控制电路示意图；
图4为本发明另一种轨到轨使能信号的控制电路示意图；
图5为本发明一对轨到轨使能信号的控制电路的仿真测试示意图；
图6为本发明另一对轨到轨使能信号的控制电路的仿真测试示意图。
具体实施方式
本发明的基本思想是：将控制电路的输入信号的第一信号接入电平转换电路；所述电平转换电路按照第一信号的高低电平进行使能控制；所述电平转换电路在电源掉电时输出去使能信号。
具体的，在电源电压正常时，电平转换电路根据第一信号的高电平输出使能信号，根据第一信号的低电平输出去使能信号；在电源掉电时，电平转换电路直接根据第一信号的低电平输出去使能信号。
下面通过附图及具体实施例对本发明做进一步的详细说明。
本发明实现一种轨到轨使能信号的控制方法，如图2所示，该方法包括以下步骤：
步骤101：将控制电路的输入信号的第一信号接入电平转换电路；
具体的，如图3所示，通过缓冲器31获得控制电路的输入信号in的第一信号eni，将第一信号eni接入电平转换电路32的PMOSM10的漏极；
所述缓冲器31包括两个反相器op1和op2，其中，反相器op1的输入端接收输入信号in，输出端连接反相器op2的输入端；反相器op2的输出端连接电平转换电路32的PMOSM10的漏极，所述反相器op1和反相器op2的电源引脚、接地引脚分别连接电源pwrin和电源地pwrn；
所述电平转换电路32包括PMOSM10、电阻R3；其中，PMOSM10的衬底连接电源pwrin，漏极连接输入信号in的第一信号eni，源极连接使能信号输出节点eni_rr和电阻R3，栅极连接电源地pwrn；电阻R3在PMOSM10的源极和去使能信号提供节点nrail之间；
进一步的，本步骤还包括：将输入信号的第二信号接入电平转换电路；
具体的，如图4所示，通过缓冲器31还获得输入信号in的第二信号eni_bar，将第二信号eni_bar接入电平转换电路32的NMOSM11的栅极；在本发明实施例中所述NMOSM11为第一NMOS。
所述电平转换电路32还包括用于限制电阻R3电流的NMOSM11，所述NMOSM11设置在PMOSM10与电阻R3之间，NMOSM11的衬底连接去使能信号提供节点nrail，漏极连接PMOSM10的源极，源极连接电阻R3，栅极连接输入信号in的第二信号eni_bar；
所述电平转换电路32还包括NMOSM12，NMOSM12的衬底连接去使能信号提供节点nrail，栅、漏极连接NMOSM11的源极及电阻R3，源极连接电源地pwrn；所述NMOSM12用于快速拉低使能信号输出节点eni_rr的电平。在本发明实施例中所述NMOSM12为第二NMOS。
步骤102：所述电平转换电路按照第一信号的高低电平进行使能控制，所述电平转换电路在电源掉电时输出去使能信号；
具体的，当所述电平转换电路32不包括用于限制电阻R3电流的NMOSM11时，如图3所示，在电源pwrin电压VCC正常，输入信号in为高电平时，接入电平转换电路32的第一信号eni为高电平VCC，PMOSM10导通，使能信号输出节点eni_rr输出使能信号VCC；在电源pwrin电压VCC正常，输入信号in为低电平时，接入电平转换电路32的第一信号eni为低电平0，PMOSM10截止，通过下拉电阻R3将使能信号输出节点eni_rr的电平拉低至去使能信号提供节点nrail的电平Vnrail，使能信号输出节点eni_rr输出去使能信号Vnrail；
在电源掉电时，缓冲器31停止工作，不论输入信号in的电压为多少，接入电平转换电路32的第一信号eni为低电平0，PMOSM10截止，通过电阻R3将使能信号输出节点eni_rr的电平拉低至去使能信号提供节点nrail的电平Vnrail，使能信号输出节点eni_rr输出去使能信号Vnrail；
当所述电平转换电路32包括用于限制电阻R3电流的NMOSM11时，所述电平转换电路32按照第一信号、第二信号的高低电平进行使能控制。如图4所示，在电源pwrin电压VCC正常，输入信号in为高电平时，接入电平转换电路32的第一信号eni为高电平VCC，第二信号eni_bar为低电平0，PMOSM10导通，根据去使能信号提供节点nrail的电平Vnrail小于负的NMOSM11导通阈值，NMOSM11导通，使能信号输出节点eni_rr输出使能信号VCC；在电源pwrin电压VCC正常，输入信号in为低电平时，接入电平转换电路32的第一信号eni为低电平0，第二信号eni_bar为高电平VCC，PMOSM10截止，NMOSM11导通，通过下拉电阻R3将使能信号输出节点eni_rr的电平拉低至去使能信号提供节点nrail的电平Vnrail，使能信号输出节点eni_rr输出去使能信号Vnrail；
在电源掉电时，缓冲器31停止工作，不论输入信号in的电压为多少，接入电平转换电路32的第一信号eni为低电平0，第二信号eni_bar为低电平0，PMOSM10截止，根据去使能信号提供节点nrail的电平Vnrail小于负的NMOSM11导通阈值，NMOSM11导通，通过电阻R3将使能信号输出节点eni_rr的电平拉低至去使能信号提供节点nrail的电平Vnrail，使能信号输出节点eni_rr输出去使能信号Vnrail；
如图4所示的所述电平转换电路32，本步骤还包括：在电源pwrin电压VCC正常，输入信号in为低电平时，通过NMOSM12快速拉低使能信号输出节点eni_rr的电平。
上述方法中，所述第一信号为输入信号的正信号；所述第二信号为输入信号的反信号。
为实现本发明轨到轨使能信号的控制方法，本发明提供了一种电平转换电路，如图3所示，所述电平转换电路32包括：PMOSM10、电阻R3；其中，
所述PMOSM10，配置为在漏极接收输入信号in的第一信号eni，按照第一信号eni的高低电平，控制自身状态为导通或截止；所述第一信号eni在电源pwrin掉电时为低电平；
所述电阻R3，配置为在PMOSM10导通时，保持使能信号输出节点eni_rr输出使能信号；在PMOSM10截止时，保持使能信号输出节点eni_rr输出去使能信号；
所述PMOSM10、电阻R3的具体连接关系为：PMOSM10的衬底连接电源pwrin，漏极连接输入信号in的第一信号eni，源极连接电阻R3，栅极连接电源地pwrn；电阻R3在PMOSM10的源极和去使能信号提供节点nrail之间；所述去使能信号提供节点nrail的电平不高于电源地pwrn；
所述电平转换电路32还包括NMOSM11，如图4所示，配置为在栅极接收输入信号in的第二信号eni_bar，在电源pwrin电压正常或掉电时，控制自身状态为导通，限制电阻R3的电流；
所述NMOSM11设置在PMOSM10与电阻R3之间，所述NMOSM11的衬底连接去使能信号提供节点nrail，漏极连接PMOSM10的源极，源极连接电阻R3，栅极连接输入信号in的第二信号eni_bar；
所述电平转换电路32还包括NMOSM12，如图4所示，配置为在电源pwrin电压VCC正常，输入信号in为低电平时，快速拉低使能信号输出节点eni_rr的电平；所述NMOSM12的衬底连接去使能信号提供节点nrail，栅、漏极连接NMOSM11的源极及电阻R3，源极连接电源地pwrn。
基于上述控制方法和电平转换电路，本发明还提供一种轨到轨使能信号的控制电路，如图3所示，该控制电路包括：
电平转换电路32，配置为接收输入信号in的第一信号eni，按照第一信号eni的高低电平进行使能控制；在电源掉电时输出去使能信号。
所述电平转换电路32包括：PMOSM10、电阻R3；其中，
所述PMOSM10，配置为在漏极接收输入信号in的第一信号eni，根据第一信号eni的高低电平，控制自身状态为导通或截止；所述第一信号eni在电源pwrin掉电时为低电平；
所述电阻R3，配置为在PMOSM10导通时，保持使能信号输出节点eni_rr输出使能信号；在PMOSM10截止时，保持使能信号输出节点eni_rr输出去使能信号；
所述PMOSM10、电阻R3的具体连接关系为：PMOSM10的衬底连接电源pwrin，漏极连接输入信号in的第一信号eni，源极连接电阻R3，栅极连接电源地pwrn；电阻R3在PMOSM10的源极和去使能信号提供节点nrail之间；所述去使能信号提供节点nrail的电平不高于电源地pwrn；
所述电平转换电路32还包括NMOSM11，如图4所示，配置为在栅极接收输入信号in的第二信号eni_bar，在电源pwrin电压正常或掉电时，控制自身状态为导通，限制电阻R3的电流；
所述NMOSM11设置在PMOSM10与电阻R3之间，所述NMOSM11的衬底连接去使能信号提供节点nrail，漏极连接PMOSM10的源极，源极连接电阻R3，栅极连接输入信号in的第二信号eni_bar；
所述电平转换电路32还包括NMOSM12，如图4所示，配置为在电源pwrin电压VCC正常，输入信号in为低电平时，快速拉低使能信号输出节点eni_rr的电平；所述NMOSM12的衬底连接去使能信号提供节点nrail，栅、漏极连接NMOSM11的源极及电阻R3，源极连接电源地pwrn；
该控制电路还包括：缓冲器31，如图3所示，配置为获得输入信号in的第一信号eni，将第一信号eni接入电平转换电路32的PMOSM10的漏极；
所述缓冲器31，如图4所示，还配置为获得输入信号in的第二信号eni_bar，将第二信号eni_bar接入电平转换电路32的NMOSM11的栅极。
本发明对上述图4所示的轨到轨使能信号的控制电路进行仿真测试如图5、6所示，其中，由图5可知，电源电压VCC＝0V，输入信号Vin＝-2V，去使能信号提供节点nrail的电平Vnrail＝-2V，在1秒(s)内检测6次，输出去使能信号Vout＝Vnrail＝-2V；由图6可知，电源电压VCC＝0V，输入信号Vin＝2V，去使能信号提供节点nrail的电平Vnrail＝0V，在1秒(s)内检测6次，输出去使能信号均为Vout＝Vnrail＝1.51408nV≈0V。
由仿真测试可以看出，本发明的轨到轨使能信号的控制电路，在电源掉电时，能够一直输出去使能信号，为接受使能控制的设备提供准确的使能控制信号。
以上所述，仅为本发明的较佳实施例而已，并非用于限定本发明的保护范围。

Claims (21)

1.一种电平转换电路，其特征在于，所述电平转换电路包括：P沟道金属氧化物半导体场效应管PMOS(M10)、电阻(R3)；其中，
所述PMOS(M10)，配置为在漏极接收输入信号的第一信号，在第一信号为高电平时，控制自身状态为导通，或在所述第一信号为低电平时，控制自身的状态为截止；所述第一信号在电源掉电时为低电平；其中，所述第一信号为通过缓冲器获取的信号；
所述电阻(R3)，配置为在所述PMOS(M10)导通时，保持使能信号输出节点输出使能信号；在所述PMOS(M10)截止时，保持使能信号输出节点输出去使能信号。
2.根据权利要求1所述电平转换电路，其特征在于，所述PMOS(M10)的衬底连接电源，漏极连接输入信号的第一信号，源极连接电阻(R3)，栅极连接电源地；电阻(R3)在PMOS(M10)的源极和去使能信号提供节点之间。
3.根据权利要求1所述的电平转换电路，其特征在于，所述电平转换电路还包括第一N沟道金属氧化物半导体场效应管NMOS(M11)，配置为在栅极接收输入信号的第二信号，在电源电压正常或掉电时，控制自身状态为导通，限制电阻(R3)的电流；
所述第一NMOS(M11)设置在PMOS(M10)与电阻(R3)之间，所述第一NMOS(M11)的衬底连接去使能信号提供节点，漏极连接PMOS(M10)的源极，源极连接电阻(R3)，栅极连接输入信号的第二信号。
4.根据权利要求3所述的电平转换电路，其特征在于，所述电平转换电路还包括第二NMOS(M12)，配置为在电源电压正常，输入信号为低电平时，快速拉低使能信号输出节点的电平；
所述第二NMOS(M12)的衬底连接去使能信号提供节点，栅、漏极连接所述第一NMOS(M11)的源极及所述电阻(R3)，源极连接电源地。
5.一种轨到轨使能信号的控制电路，其特征在于，该控制电路包括：电平转换电路，配置为接收输入信号的第一信号，按照第一信号的高低电平进行使能控制；在电源掉电时输出去使能信号；
所述电平转换电路包括P沟道金属氧化物半导体场效应管PMOS(M10)；
所述PMOS(M10)包括栅极、漏极及源极；
其中，所述PMOS(M10)，在第一信号为高电平，控制自身状态为导通，或在所述第一信号为低电平时，控制自身状态为截止；所述第一信号在电源掉电时为低电平；其中，所述第一信号为通过缓冲器获取的信号。
6.根据权利要求5所述的控制电路，其特征在于，所述电平转换电路，还包括：电阻(R3)；其中，
所述电阻(R3)，配置为在所述PMOS(M10)导通时，保持使能信号输出节点输出使能信号；在所述PMOS(M10)截止时，保持使能信号输出节点输出去使能信号。
7.根据权利要求6所述的控制电路，其特征在于，所述PMOS(M10)的衬底连接电源，漏极连接输入信号的第一信号，源极连接电阻(R3)，栅极连接电源地；电阻(R3)在PMOS(M10)的源极和去使能信号提供节点之间。
8.根据权利要求6所述的控制电路，其特征在于，该控制电路还包括：缓冲器，配置为获得输入信号的第一信号，将第一信号接入所述电平转换电路的所述PMOS(M10)的漏极。
9.根据权利要求8所述的控制电路，其特征在于，所述电平转换电路还包括第一N沟道金属氧化物半导体场效应管NMOS(M11)，配置为在栅极接收输入信号的第二信号，在电源电压正常或掉电时，控制自身状态为导通，限制电阻(R3)的电流；
所述第一NMOS(M11)设置在PMOS(M10)与电阻(R3)之间，所述第一NMOS(M11)的衬底连接去使能信号提供节点，漏极连接PMOS(M10)的源极，源极连接电阻(R3)，栅极连接输入信号的第二信号。
10.根据权利要求9所述的控制电路，其特征在于，所述电平转换电路还包括第二NMOS(M12)，配置为在电源电压VCC正常，输入信号为低电平时，快速拉低使能信号输出节点的电平；
所述第二NMOS(M12)的衬底连接去使能信号提供节点，栅、漏极连接所述第一NMOS(M11)的源极及所述电阻(R3)，源极连接电源地。
11.根据权利要求9所述的控制电路，其特征在于，所述缓冲器，还配置为获得输入信号的第二信号，将第二信号接入所述电平转换电路的所述第一NMOS(M11)的栅极。
12.一种轨到轨使能信号的控制方法，其特征在于，该方法包括：
通过缓冲器将控制电路的输入信号的第一信号接入电平转换电路的P沟道金属氧化物半导体场效应管PMOS(M10)的漏极；
所述电平转换电路按照第一信号的高低电平进行使能控制；所述电平转换电路在电源掉电时输出去使能信号。
13.根据权利要求12所述的控制方法，其特征在于，所述将控制电路输入信号的第一信号接入电平转换电路为：
通过与电平转换电路连接的缓冲器获得输入信号的第一信号，将所述第一信号接入所述电平转换电路中的PMOS(M10)的漏极。
14.根据权利要求13所述的控制方法，其特征在于，所述通过与电平转换电路连接的缓冲器获得输入信号的第一信号为：
缓冲器中的反相器(op1)的输入端接收输入信号，输出端连接所述缓冲器中的反相器(op2)的输入端，所述反相器(op2)的输出端连接电平转换电路的PMOS(M10)的漏极。
15.根据权利要求13所述的控制方法，其特征在于，所述电平转换电路按照第一信号的高低电平进行使能控制，为：
在电源电压VCC正常，输入信号为高电平时，接入所述电平转换电路的第一信号为高电平，所述PMOS(M10)导通，使能信号输出节点输出使能信号；
在电源电压VCC正常，输入信号为低电平时，接入所述电平转换电路的第一信号为低电平，所述PMOS(M10)截止，通过所述电平转换电路中的电阻(R3)将使能信号输出节点的电平拉低至去使能信号提供节点的电平Vnrail，使能信号输出节点输出去使能信号。
16.根据权利要求13所述的控制方法，其特征在于，所述电平转换电路在电源掉电时输出去使能信号，为：
在电源掉电时，缓冲器停止工作，接入电平转换电路的第一信号为低电平，所述PMOS(M10)截止，通过所述电平转换电路中的电阻(R3)将使能信号输出节点的电平拉低至去使能信号提供节点的电平Vnrail，使能信号输出节点输出去使能信号。
17.根据权利要求13所述的控制方法，其特征在于，该方法还包括：将输入信号的第二信号接入电平转换电路；
相应地，所述电平转换电路按照第一信号、第二信号的高低电平进行使能控制。
18.根据权利要求17所述的控制方法，其特征在于，所述将输入信号的第二信号接入电平转换电路为：通过所述缓冲器还获得输入信号的第二信号，将所述第二信号接入电平转换电路中第一NMOS(M11)的栅极。
19.根据权利要求18所述的控制方法，其特征在于，所述电平转换电路按照第一信号、第二信号的高低电平进行使能控制，为：
在电源电压VCC正常，输入信号为高电平时，接入所述电平转换电路的第一信号为高电平，第二信号为低电平，所述PMOS(M10)导通，所述第一NMOS(M11)导通，使能信号输出节点输出使能信号；
在电源电压VCC正常，输入信号为低电平时，接入所述电平转换电路的第一信号为低电平，第二信号为高电平，所述PMOS(M10)截止，所述第一NMOS(M11)导通，通过所述电平转换电路中的电阻(R3)将使能信号输出节点的电平拉低至去使能信号提供节点的电平Vnrail，使能信号输出节点输出去使能信号。
20.根据权利要求18所述的控制方法，其特征在于，所述电平转换电路在电源掉电时输出去使能信号，为：
在电源掉电时，缓冲器停止工作，接入电平转换电路的第一信号为低电平，第二信号为低电平，PMOS(M10)截止，第一NMOS(M11)导通，通过电阻(R3)将使能信号输出节点的电平拉低至去使能信号提供节点的电平Vnrail，使能信号输出节点输出去使能信号。
21.根据权利要求19所述的控制方法，其特征在于，该方法进一步包括：在所述电平转换电路设置第二NMOS(M12)，在电源电压VCC正常，输入信号为低电平时，通过第二NMOS(M12)快速拉低使能信号输出节点的电平。
CN201210062731.XA 2012-03-07 2012-03-07 一种轨到轨使能信号的控制方法、电路及电平转换电路 Active CN103312313B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201210062731.XA CN103312313B (zh) 2012-03-07 2012-03-07 一种轨到轨使能信号的控制方法、电路及电平转换电路
US13/789,550 US9094019B2 (en) 2012-03-07 2013-03-07 Level switching circuit and method for controlling rail-to-rail enabling signal

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201210062731.XA CN103312313B (zh) 2012-03-07 2012-03-07 一种轨到轨使能信号的控制方法、电路及电平转换电路

Publications (2)

Publication Number Publication Date
CN103312313A CN103312313A (zh) 2013-09-18
CN103312313B true CN103312313B (zh) 2016-02-24

Family

ID=49113564

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210062731.XA Active CN103312313B (zh) 2012-03-07 2012-03-07 一种轨到轨使能信号的控制方法、电路及电平转换电路

Country Status (2)

Country Link
US (1) US9094019B2 (zh)
CN (1) CN103312313B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9403545B2 (en) * 2013-10-21 2016-08-02 Railware, Inc. Tools for railway traffic control
CN105099436B (zh) * 2014-05-13 2019-03-26 华邦电子股份有限公司 轨对轨输入缓冲器
CN110545098B (zh) * 2019-10-08 2022-11-29 重庆百瑞互联电子技术有限公司 一种cmos电平转换器、运行方法、装置、设备

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4375663A (en) * 1980-03-31 1983-03-01 Leeds & Northrup Company Power failure early warning circuit for microprocessor with CMOS RAM memory
US4410991A (en) * 1981-06-03 1983-10-18 Gte Laboratories Incorporated Supervisory control apparatus
CN201167229Y (zh) * 2008-03-14 2008-12-17 施耐德电器工业公司 多路高速脉冲输出电路的过载保护及掉电检测
CN101673136A (zh) * 2009-10-27 2010-03-17 中兴通讯股份有限公司 一种电源控制装置及开关机方法
CN102243481A (zh) * 2011-03-28 2011-11-16 上海华为技术有限公司 实现不同电源供电的模块之间互联的装置、方法及电路
CN202602615U (zh) * 2012-03-07 2012-12-12 快捷半导体(苏州)有限公司 一种轨到轨使能信号的控制电路及电平转换电路

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2566147B1 (fr) * 1984-06-14 1989-04-07 Thomson Lgt Dispositif pour arreter le deroulement des programmes en cours d'execution dans un microprocesseur prealablement a la disparition de la tension d'alimentation du microprocesseur
CN102234481B (zh) 2010-04-20 2015-07-01 东莞市佩琦涂料有限公司 真空溅镀紫外光固化面漆

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4375663A (en) * 1980-03-31 1983-03-01 Leeds & Northrup Company Power failure early warning circuit for microprocessor with CMOS RAM memory
US4410991A (en) * 1981-06-03 1983-10-18 Gte Laboratories Incorporated Supervisory control apparatus
CN201167229Y (zh) * 2008-03-14 2008-12-17 施耐德电器工业公司 多路高速脉冲输出电路的过载保护及掉电检测
CN101673136A (zh) * 2009-10-27 2010-03-17 中兴通讯股份有限公司 一种电源控制装置及开关机方法
CN102243481A (zh) * 2011-03-28 2011-11-16 上海华为技术有限公司 实现不同电源供电的模块之间互联的装置、方法及电路
CN202602615U (zh) * 2012-03-07 2012-12-12 快捷半导体(苏州)有限公司 一种轨到轨使能信号的控制电路及电平转换电路

Also Published As

Publication number Publication date
US9094019B2 (en) 2015-07-28
US20130234774A1 (en) 2013-09-12
CN103312313A (zh) 2013-09-18

Similar Documents

Publication Publication Date Title
DE102015017123B4 (de) Integrierte Schaltkreise mit Universal-Serial-Bus-2.0- und Embedded-Universal-Serial-Bus-2-Konnektivität
CN103647545A (zh) 一种延迟单元电路
CN101753129B (zh) 可承受高电压的输出缓冲器
CN103208822A (zh) Usb充电控制电路
CN108604898A (zh) 实施缓冲晶体管的动态栅极偏置的输入/输出（i/o）驱动器
CN102487240B (zh) 电压转换速率控制电路和输出电路
CN101420224A (zh) 输出缓冲电路及其低功率偏压电路,以及输入缓冲电路
CN104052454A (zh) 用于高密度集成电路的电平转换器
CN103312313B (zh) 一种轨到轨使能信号的控制方法、电路及电平转换电路
CN101212147B (zh) 电源电压供电电路
JPWO2004095250A1 (ja) Ｕｓｂアップストリームデバイス、ｕｓｂコネクタ、およびｕｓｂケーブル
CN110289848A (zh) 电压电平转换电路
CN103746681B (zh) 一种cmos器件电源上下电输出三态控制电路
CN100474727C (zh) 过电压保护电路
CN202602615U (zh) 一种轨到轨使能信号的控制电路及电平转换电路
CN103117740B (zh) 低功耗电平位移电路
CN103051325B (zh) 可防止反灌电的上拉电阻电路
CN109104182B (zh) 一种快速低功耗单端接口
US9209808B2 (en) Asymmetrical bus keeper
CN104716938B (zh) 一种栅跟随输入输出电路
CN101207277A (zh) 电子保险丝电路
CN102187577A (zh) 对电源不敏感的电压电平转换器
CN109449915A (zh) 适用于tr组件无次序加电的内置小型化保护电路
CN104467799B (zh) 输入输出电路装置
CN209267548U (zh) 一种快速低功耗单端接口

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant