DE102015017123B4 - Integrierte Schaltkreise mit Universal-Serial-Bus-2.0- und Embedded-Universal-Serial-Bus-2-Konnektivität - Google Patents

Integrierte Schaltkreise mit Universal-Serial-Bus-2.0- und Embedded-Universal-Serial-Bus-2-Konnektivität Download PDF

Info

Publication number
DE102015017123B4
DE102015017123B4 DE102015017123.2A DE102015017123A DE102015017123B4 DE 102015017123 B4 DE102015017123 B4 DE 102015017123B4 DE 102015017123 A DE102015017123 A DE 102015017123A DE 102015017123 B4 DE102015017123 B4 DE 102015017123B4
Authority
DE
Germany
Prior art keywords
usb
communication mode
circuit
eusb2
data line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102015017123.2A
Other languages
English (en)
Other versions
DE102015017123A1 (de
Inventor
Desheng MA
Derek Tam
Chia-Jen Hsu
Preeti MULAGE
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Avago Technologies International Sales Pte Ltd
Original Assignee
Avago Technologies International Sales Pte Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Avago Technologies International Sales Pte Ltd filed Critical Avago Technologies International Sales Pte Ltd
Publication of DE102015017123A1 publication Critical patent/DE102015017123A1/de
Application granted granted Critical
Publication of DE102015017123B4 publication Critical patent/DE102015017123B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/382—Information transfer, e.g. on bus using universal interface adapter
    • G06F13/385—Information transfer, e.g. on bus using universal interface adapter for adaptation of a particular data processing system to different peripheral devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4004—Coupling between buses
    • G06F13/4027—Coupling between buses using bus bridges
    • G06F13/405—Coupling between buses using bus bridges where the bridge performs a synchronising function
    • G06F13/4059—Coupling between buses using bus bridges where the bridge performs a synchronising function where the synchronisation uses buffers, e.g. for speed matching between buses
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4063—Device-to-bus coupling
    • G06F13/4068—Electrical coupling
    • G06F13/4072—Drivers or receivers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • G06F13/4295—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus using an embedded synchronisation
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/3287—Power saving characterised by the action undertaken by switching off individual functional units in the computer system
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/0042—Universal serial bus [USB]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/38—Universal adapter
    • G06F2213/3852—Converter between protocols
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Information Transfer Systems (AREA)
  • Computing Systems (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

Es wird ein integrierter Schaltkreis bereitgestellt. Der integrierte Schaltkreis weist eine Kommunikationsmodus-Ermittlungsschaltung auf, die dafür konfiguriert ist, einen Signalpegel an einer oder beiden von einer ersten Datenleitung und einer zweiten Datenleitung zu erfassen und zu ermitteln, ob ein Kommunikationsmodus der ersten Datenleitung und der zweiten Datenleitung ein erster USB-(Universal Serial Bus)-Kommunikationsmodus oder ein zweiter USB-Kommunikationsmodus ist. Der integrierte Schaltkreis weist auch eine erste Transceiver-Schaltung auf, die dafür konfiguriert ist, auf der Grundlage des ermittelten Kommunikationsmodus in einem von mehreren Modi zu arbeiten. Der integrierte Schaltkreis weist auch eine zweite Transceiver-Schaltung auf, die dafür konfiguriert ist, auf der Grundlage des ermittelten Kommunikationsmodus in einem von mehreren Modi zu arbeiten. Ein maximaler Signalpegel des ersten USB-Kommunikationsmodus ist größer als ein maximaler Signalpegel des zweiten USB-Kommunikationsmodus.

Description

  • TECHNISCHES GEBIET
  • Die vorliegende Beschreibung bezieht sich allgemein auf Kommunikationen und die Konnektivität und insbesondere zum Beispiel, ohne darauf beschränkt zu sein, auf die Universal-Serial-Bus-(USB; universeller serieller Bus)-Konnektivität, was integrierte Schaltkreise mit USB-2.0-Konnektivität und Embedded-USB2-(eUSB2; eingebetteter USB2)-Konnektivität einschließt.
  • HINTERGRUND
  • USB ist ein Standard für das Definieren von Kabeln, Steckverbindern und Kommunikationsprotokollen für die Verbindung, die Kommunikation und die Versorgung mit Strom zwischen Geräten. USB hat zum Beispiel einen Standard für die Verbindung eines Computers mit Peripheriegeräten, wie etwa Tastaturen, Druckern, externen Festplattenlaufwerken, etc., bereitgestellt.
  • Jede Verbindung zwischen dem Computer und einen Peripheriegerät kann durch ein USB-Kabel hergestellt werden, das in einen USB-Port des Computers und in einen USB-Port des Peripheriegeräts eingesteckt wird. Außerdem kann USB dazu verwendet werden, zwei Computergeräte zu verbinden.
  • Die Beschreibung, die in dem Hintergrundabschnitt bereitgestellt ist, einschließlich - ohne darauf beschränkt zu sein - jeglicher Probleme, Merkmale, Lösungen oder Informationen, sollen allein bedingt durch die Tatsache, dass sie in dem Hintergrundabschnitt erwähnt werden oder damit in Bezug gebracht werden, nicht als Stand der Technik angenommen werden. Der Hintergrundabschnitt kann Informationen enthalten, die einen oder mehrere Aspekte der gegenständlichen Technologie beschreiben.
  • US 2014 / 0 003 306 A1 und US 2015 / 0 242 358 A1 beschreiben Verfahren zum Kommunizieren von Daten zwischen zwei Geräten, welche ein elektrisches Signal eines ersten Protokolls von einem ersten Gerät in einem Repeater erkennen, wobei das erste Protokoll eine unsymmetrische Signalisierung umfasst. Die Verfahren bestimmen auch die Geschwindigkeit des elektrischen Signals und wandeln das elektrische Signal des ersten Protokolls basierend auf der Geschwindigkeit des elektrischen Signals in ein elektrisches Signal eines zweiten Protokolls um.
  • US 2014 / 0 006 664 A1 beschreibt ein System und Verfahren zum Betreiben eines universellen seriellen Busses mit niedrigem Stromverbrauch. Ein universeller serieller Busanschluss umfasst eine Verbindungsschicht und eine Protokollschicht, die mit einem Standard-USB2-Protokoll kompatibel sind. Die Verbindungsschicht und die Protokollschicht steuern eine physikalische Schicht zum Senden und Empfangen von Daten auf einem Paar von Signalleitungen.
  • KURZER ÜBERBLICK ÜBER DIE ERFINDUNG
  • Es ist eine Aufgabe der vorliegenden Erfindung, einen neuartigen integrierten Schaltkreis für die Unterstützung von USB-Kommunikationen bereitzustellen, insbesondere einen integrierten Schaltkreis, mit welchem eine Reduktion der insgesamt in einem Gerät verbrauchten Schaltkreis-Fläche erreicht werden kann.
  • Diese Aufgabe wird erfindungsgemäß durch einen integrierten Schaltkreis mit den Merkmalen des Anspruchs 1 gelöst.
  • Vorteilhafte Weiterbildungen der Erfindung sind in den Unteransprüchen angegeben.
  • In Übereinstimmung mit einem Ausführungsbeispiel weist ein integrierter Schaltkreis Folgendes auf:
    • eine Kommunikationsmodus-Ermittlungsschaltung, die dafür konfiguriert ist, einen Signalpegel an einer oder beiden von einer ersten Datenleitung und einer zweiten Datenleitung zu erfassen, wobei die Kommunikationsmodus-Ermittlungsschaltung dafür konfiguriert ist, dass sie ermittelt, ob ein Kommunikationsmodus der ersten Datenleitung und der zweiten Datenleitung ein erster USB-(Universal Serial Bus)-Kommunikationsmodus oder ein zweiter USB-Kommunikationsmodus ist;
    • eine erste Transceiver-(Sende-/Empfangseinrichtungs)-Schaltung, die dafür konfiguriert ist, in einem von einer ersten Vielzahl von Modi auf der Grundlage des ermittelten Kommunikationsmodus zu arbeiten; und
    • eine zweite Transceiver-Schaltung, die dafür konfiguriert ist, in einem von einer zweiten Vielzahl von Modi auf der Grundlage des ermittelten Kommunikationsmodus zu arbeiten, wobei wenigstens einer von der zweiten Vielzahl von Modi mit einem höheren maximalen Signalpegel als jeder Modus der ersten Vielzahl von Modi assoziiert ist,
    • wobei ein maximaler Signalpegel des ersten USB-Kommunikationsmodus größer als ein maximaler Signalpegel des zweiten USB-Kommunikationsmodus ist.
  • Vorteilhafterweise
    umfasst die erste Vielzahl von Modi einen ersten Geschwindigkeitsmodus des ersten USB-Kommunikationsmodus und einen ersten Geschwindigkeitsmodus des zweiten USB-Kommunikationsmodus und
    umfasst die zweite Vielzahl von Modi einen zweiten Geschwindigkeitsmodus des ersten USB-Kommunikationsmodus und einen dritten Geschwindigkeitsmodus des ersten USB-Kommunikationsmodus.
  • Vorteilhafterweise umfasst die erste Vielzahl von Modi des Weiteren einen zweiten Geschwindigkeitsmodus des zweiten USB-Kommunikationsmodus und einen dritten Geschwindigkeitsmodus des zweiten USB-Kommunikationsmodus.
  • Vorteilhafterweise
    ist eine erste vorbestimmte Schwellenspannung kleiner als der maximale Signalpegel des ersten USB-Kommunikationsmodus,
    ist die erste vorbestimmte Schwellenspannung größer als der maximale Signalpegel des zweiten USB-Kommunikationsmodus,
    wobei dann, wenn der erfasste Signalpegel größer als die erste vorbestimmte Schwellenspannung ist, die Kommunikationsmodus-Ermittlungsschaltung so konfiguriert ist, dass sie ermittelt, dass der Kommunikationsmodus der ersten Datenleitung und der zweiten Datenleitung der erste USB-Kommunikationsmodus ist, und
    wobei dann, wenn der erfasste Signalpegel kleiner als die erste vorbestimmte Schwellenspannung ist, die Kommunikationsmodus-Ermittlungsschaltung so konfiguriert ist, dass sie ermittelt, dass der Kommunikationsmodus der ersten Datenleitung und der zweiten Datenleitung der zweite USB-Kommunikationsmodus ist.
  • Vorteilhafterweise weist die erste Transceiver-Schaltung eine Spannungsschutzschaltung auf, die dafür konfiguriert ist, Schaltungen in der ersten Transceiver-Schaltung vor einem Spannungspegel zu schützen, der mit der zweiten Transceiver-Schaltung assoziiert ist.
  • Vorteilhafterweise ist die Spannungsschutzschaltung mit der ersten Datenleitung und der zweiten Datenleitung gekoppelt.
  • Vorteilhafterweise weist die erste Transceiver-Schaltung Folgendes auf:
    • eine erste Treiberschaltung, die mit einem ersten Geschwindigkeitsmodus des ersten USB-Kommunikationsmodus und einem ersten Geschwindigkeitsmodus des zweiten USB-Kommunikationsmodus assoziiert ist, und
    • eine zweite Treiberschaltung, die mit einem zweiten Geschwindigkeitsmodus des zweiten USB-Kommunikationsmodus und einem dritten Geschwindigkeitsmodus des zweiten USB-Kommunikationsmodus assoziiert ist,
    • wobei die Spannungsschutzschaltung mit der ersten Treiberschaltung und der zweiten Treiberschaltung gekoppelt ist.
  • Vorteilhafterweise ist die erste Treiberschaltung dafür konfiguriert, wenigstens zwei Signale zu senden, wobei die erste Transceiver-Schaltung des Weiteren Folgendes aufweist:
    • einen ersten Transistor, der dafür konfiguriert ist, eines von den wenigstens zwei Signalen zu empfangen, und
    • einen zweiten Transistor, der dafür konfiguriert ist, eines von den wenigstens zwei Signalen zu empfangen,
    • wobei der erste Transistor und der zweite Transistor mit der Spannungsschutzschaltung gekoppelt sind.
  • Vorteilhafterweise weist die Spannungsschutzschaltung wenigstens einen lateral diffundierten Metalloxid-Halbleiter-Transistor auf.
  • Vorteilhafterweise ist der erste USB-Kommunikationsmodus ein USB-2.0-Kommunikationsmodus und ist der zweite USB-Kommunikationsmodus ein Embedded-USB2-Kommunikationsmodus.
  • Vorteilhafterweise ist der integrierte Schaltkreis dafür konfiguriert, eine Verbindung mit einem Verbindungselement herzustellen, wobei der integrierte Schaltkreis dafür konfiguriert ist, einen Geschwindigkeitsmodus, der mit dem Verbindungselement assoziiert ist, auf der Grundlage wenigstens der Verbindung zu ermitteln.
  • In Übereinstimmung mit einem Aspekt weist ein integrierter Schaltkreis Folgendes auf:
    • eine Kommunikationsmodus-Ermittlungsschaltung, die dafür konfiguriert ist, einen Signalpegel an einer oder beiden von einer ersten Signalleitung und einer zweiten Signalleitung zu erfassen, wobei die Kommunikationsmodus-Ermittlungsschaltung dafür konfiguriert ist, einen Kommunikationsmodus der ersten Datenleitung und der zweiten Datenleitung zu ermitteln, wobei der Kommunikationsmodus einer von einem ersten USB-(Universal Serial Bus)-Kommunikationsmodus oder einem zweiten USB-Kommunikationsmodus ist;
    • eine erste, gemeinsam benutzte Transceiver-Schaltung, die dafür konfiguriert ist, in einem von einer ersten Vielzahl von Modi des ersten USB-Kommunikationsmodus oder des zweiten USB-Kommunikationsmodus auf der Grundlage des ermittelten Kommunikationsmodus zu arbeiten;
    • eine zweite, gemeinsam benutzte Transceiver-Schaltung, die dafür konfiguriert ist, in einem von einer zweiten Vielzahl von Modi des ersten USB-Kommunikationsmodus auf der Grundlage des ermittelten Kommunikationsmodus zu arbeiten; und
    • eine Spannungsschutzschaltung, die dafür konfiguriert ist, Schaltungen in der ersten, gemeinsam benutzten Transceiver-Schaltung vor einem Spannungspegel zu schützen, der mit der zweiten, gemeinsam benutzten Transceiver-Schaltung assoziiert ist,
    • wobei ein maximaler Signalpegel des ersten USB-Kommunikationsmodus größer als ein maximaler Signalpegel des zweiten USB-Kommunikationsmodus ist.
  • Vorteilhafterweise
    umfasst die erste Vielzahl von Modi einen ersten Geschwindigkeitsmodus des ersten USB-Kommunikationsmodus, einen ersten Geschwindigkeitsmodus des zweiten USB-Kommunikationsmodus, einen zweiten Geschwindigkeitsmodus des zweiten USB-Kommunikationsmodus und einen dritten Geschwindigkeitsmodus des zweiten USB-Kommunikationsmodus und
    umfasst die zweite Vielzahl von Modi einen zweiten Geschwindigkeitsmodus des ersten USB-Kommunikationsmodus und einen dritten Geschwindigkeitsmodus des ersten USB-Kommunikationsmodus.
  • Vorteilhafterweise
    ist eine erste vorbestimmte Schwellenspannung kleiner als der maximale Signalpegel des ersten USB-Kommunikationsmodus,
    ist die erste vorbestimmte Schwellenspannung größer als der maximale Signalpegel des zweiten USB-Kommunikationsmodus,
    wobei dann, wenn der erfasste Signalpegel größer als die erste vorbestimmte Schwellenspannung ist, die Kommunikationsmodus-Ermittlungsschaltung so konfiguriert ist, dass sie ermittelt, dass der Kommunikationsmodus der ersten Datenleitung und der zweiten Datenleitung der erste USB-Kommunikationsmodus ist, und
    wobei dann, wenn der erfasste Signalpegel kleiner als die erste vorbestimmte Schwellenspannung ist, die Kommunikationsmodus-Ermittlungsschaltung so konfiguriert ist, dass sie ermittelt, dass der Kommunikationsmodus der ersten Datenleitung und der zweiten Datenleitung der zweite USB-Kommunikationsmodus ist.
  • Vorteilhafterweise weist die erste, gemeinsam benutzte Transceiver-Schaltung einen variablen Widerstandsabschluss auf, wobei ein Widerstand des variablen Widerstandsabschlusses darauf basiert, ob der Kommunikationsmodus der erste USB-Kommunikationsmodus oder der zweite USB-Kommunikationsmodus ist und ob ein Geschwindigkeitsmodus ein erster Geschwindigkeitsmodus, ein zweiter Geschwindigkeitsmodus oder ein dritter Geschwindigkeitsmodus ist.
  • Vorteilhafterweise weist die erste, gemeinsam benutzte Transceiver-Schaltung Folgendes auf:
    • eine erste Treiberschaltung, die mit einem ersten Geschwindigkeitsmodus des ersten USB-Kommunikationsmodus und einem ersten Geschwindigkeitsmodus des zweiten USB-Kommunikationsmodus assoziiert ist, und
    • eine zweite Treiberschaltung, die mit einem zweiten Geschwindigkeitsmodus des zweiten USB-Kommunikationsmodus und einem dritten Geschwindigkeitsmodus des zweiten USB-Kommunikationsmodus assoziiert ist,
    • wobei die Spannungsschutzschaltung mit der ersten Treiberschaltung, der zweiten Treiberschaltung, der ersten Datenleitung und der zweiten Datenleitung gekoppelt ist.
  • In Übereinstimmung mit einem Aspekt weist ein integrierter Schaltkreis Folgendes auf:
    • eine erste Datenleitung;
    • eine zweite Datenleitung;
    • eine Kommunikationsmodus-Ermittlungsschaltung, die dafür konfiguriert ist, einen Signalpegel an einer oder beiden von der ersten Datenleitung und der zweiten Datenleitung zu erfassen, wobei die Kommunikationsmodus-Ermittlungsschaltung dafür konfiguriert ist, zu ermitteln, ob ein Kommunikationsmodus der ersten Datenleitung und der zweiten Datenleitung ein erster USB-(Universal Serial Bus)-Kommunikationsmodus oder ein zweiter USB-Kommunikationsmodus ist;
    • eine erste, gemeinsam benutzte Transceiver-Schaltung, die dafür konfiguriert ist, in einem von einem ersten Geschwindigkeitsmodus des ersten USB-Kommunikationsmodus oder einem ersten Geschwindigkeitsmodus des zweiten USB-Kommunikationsmodus auf der Grundlage des ermittelten Kommunikationsmodus zu arbeiten;
    • eine zweite, gemeinsam benutzte Transceiver-Schaltung, die dafür konfiguriert ist, in einem von einem zweiten Geschwindigkeitsmodus des ersten USB-Kommunikationsmodus oder einem dritten Geschwindigkeitsmodus des ersten USB-Kommunikationsmodus auf der Grundlage des ermittelten Kommunikationsmodus zu arbeiten; und
    • eine dritte, gemeinsam benutzte Transceiver-Schaltung, die dafür konfiguriert ist, in einem von einem zweiten Geschwindigkeitsmodus des zweiten USB-Kommunikationsmodus oder einem dritten Geschwindigkeitsmodus des zweiten USB-Kommunikationsmodus auf der Grundlage des ermittelten Kommunikationsmodus zu arbeiten,
    • wobei ein maximaler Signalpegel des ersten USB-Kommunikationsmodus größer als ein maximaler Signalpegel des zweiten USB-Kommunikationsmodus ist.
  • Vorteilhafterweise
    ist eine erste vorbestimmte Schwellenspannung kleiner als der maximale Signalpegel des ersten USB-Kommunikationsmodus,
    ist die erste vorbestimmte Schwellenspannung größer als der maximale Signalpegel des zweiten USB-Kommunikationsmodus,
    wobei dann, wenn der erfasste Signalpegel größer als die erste vorbestimmte Schwellenspannung ist, die Kommunikationsmodus-Ermittlungsschaltung so konfiguriert ist, dass sie ermittelt, dass der Kommunikationsmodus der ersten Datenleitung und der zweiten Datenleitung der erste USB-Kommunikationsmodus ist, und
    wobei dann, wenn der erfasste Signalpegel kleiner als die erste vorbestimmte Schwellenspannung ist, die Kommunikationsmodus-Ermittlungsschaltung so konfiguriert ist, dass sie ermittelt, dass der Kommunikationsmodus der ersten Datenleitung und der zweiten Datenleitung der zweite USB-Kommunikationsmodus ist.
  • Vorteilhafterweise weist der integrierte Schaltkreis des Weiteren Folgendes auf:
    • eine Spannungsversorgungs-Steuerschaltung, die dafür konfiguriert ist, eine erste Versorgungsspannung und eine zweite Versorgungsspannung bereitzustellen,
    • wobei ein Spannungspegel der ersten Versorgungsspannung größer als ein Spannungspegel der zweiten Versorgungsspannung ist,
    • wobei die zweite, gemeinsam benutzte Transceiver-Schaltung dafür konfiguriert ist, die erste Versorgungsspannung zu empfangen, und
    • wobei die dritte, gemeinsam benutzte Transceiver-Schaltung dafür konfiguriert ist, die zweite Versorgungsspannung zu empfangen.
  • Vorteilhafterweise:
    • weist die erste, gemeinsam benutzte Transceiver-Schaltung die dritte, gemeinsam benutzte Transceiver-Schaltung auf und
    • weist die erste, gemeinsam benutzte Transceiver-Schaltung eine Spannungsschutzschaltung auf, die dafür konfiguriert ist, Schaltungen in der ersten, gemeinsam benutzten Transceiver-Schaltung vor einem Spannungspegel zu schützen, der mit der zweiten, gemeinsam benutzten Transceiver-Schaltung assoziiert ist.
  • Figurenliste
  • Bestimmte Merkmale der gegenständlichen Technologie sind in den angehängten Ansprüchen dargelegt. Aber zum Zwecke der Erläuterung werden mehrere Ausführungsformen der gegenständlichen Technologie in den folgenden Figuren dargelegt.
    • 1 veranschaulicht ein Beispiel eines integrierten Chips oder eines Teils davon, der eine Kommunikation über USB 2.0 und eUSB2 ermöglicht, in Übereinstimmung mit einer oder mehreren Implementierungen des Offenbarungsgegenstands.
    • 2 veranschaulicht ein Beispiel eines integrierten Chips oder eines Teils davon, der eine Kommunikation über USB 2.0 und eUSB2 ermöglicht, in Übereinstimmung mit einer oder mehreren Implementierungen des Offenbarungsgegenstands.
    • 3A veranschaulicht ein Verbindungselement, das versuchen kann, eine USB-2.0-Low-Speed-Modus-Verbindung herzustellen. 3B veranschaulicht ein Verbindungselement, das versuchen kann, eine High-Speed-Modus- oder eine USB-2.0-Full-Speed-Modus-Verbindung herzustellen.
    • 4 veranschaulicht ein Beispiel eines Sendertreibers für das Treiben von Signalen auf die erste Datenleitung und die zweite Datenleitung von 2 in Übereinstimmung mit einer oder mehreren Implementierungen des Offenbarungsgegenstands.
    • 5 veranschaulicht ein Beispiel des rekonfigurierbaren Widerstandsabschlusses von 4 in Übereinstimmung mit einer oder mehreren Implementierungen des Offenbarungsgegenstands.
    • 6 zeigt ein Beispiel einer Kombinations-Empfängerschaltung in Übereinstimmung mit einer oder mehreren Implementierungen des Offenbarungsgegenstands.
    • 7 veranschaulicht ein Blockdiagramm einer physikalischen Schicht von eUSB2/USB2.0, die mit einem USB-2.0-Controller kommunizieren kann, in Übereinstimmung mit einer oder mehreren Implementierungen des Offenbarungsgegenstands.
    • 8A veranschaulicht ein Beispiel eines integrierten Chips oder eines Teils davon, der eine Kommunikation über USB 2.0 und eUSB2 ermöglicht, in Übereinstimmung mit einer oder mehreren Implementierungen des Offenbarungsgegenstands.
    • 8B veranschaulicht ein Beispiel eines Sendertreibers zum Treiben von Signalen auf die erste Datenleitung und die zweite Datenleitung von 8A in Übereinstimmung mit einer oder mehreren Implementierungen des Offenbarungsgegenstands.
    • 9 veranschaulicht ein Beispiel eines integrierten Chips oder eines Teils davon, der eine Kommunikation über USB 2.0 und eUSB2 ermöglicht, in Übereinstimmung mit einer oder mehreren Implementierungen des Offenbarungsgegenstands.
    • 10A veranschaulicht beispielhafte Verbindungen zwischen Ports eines integrierten Chips und einem Verbindungselement in Übereinstimmung mit einer oder mehreren Implementierungen des Offenbarungsgegenstands. 10B bis 10F veranschaulichen Beispiele einer Verbindung mit einem der Ports des integrierten Chips von 10A in Übereinstimmung mit einer oder mehreren Implementierungen des Offenbarungsgegenstands.
    • 11A und 11B veranschaulichen Beispiele eines integrierten Chips oder eines Teils davon, der mehrere Ports einschließt, wobei jeder Port eine Kommunikation über USB 2.0 und eUSB2 ermöglicht, in Übereinstimmung mit einer oder mehreren Implementierungen des Offenbarungsgegenstands.
  • AUSFÜHRLICHE BESCHREIBUNG
  • Die unten dargelegte ausführliche Beschreibung ist als eine Beschreibung von verschiedenen Konfigurationen der gegenständlichen Technologie gedacht und ist nicht dafür gedacht, die einzigen Konfigurationen zu repräsentieren, in denen die gegenständliche Technologie praktiziert werden kann. Die angehängten Zeichnungen sind hier aufgenommen und bilden einen Teil der ausführlichen Beschreibung. Die ausführliche Beschreibung enthält spezifische Einzelheiten zu dem Zweck des Bereitstellens eines umfassenden Verständnisses der gegenständlichen Technologie. Aber die gegenständliche Technologie ist nicht auf die hier dargelegten spezifischen Einzelheiten beschränkt und kann unter Verwendung von einer oder mehreren Implementierungen praktiziert werden. In einem Fall oder in mehreren Fällen sind Strukturen und Komponenten bzw. Bauteile in einer Blockdiagrammform gezeigt, um zu verhindern, dass die Konzepte der gegenständlichen Technologie unklar gemacht werden. Eine oder mehrere Implementierungen des Offenbarungsgegenstands sind durch eine oder mehrere Figuren veranschaulicht und/oder sind in Verbindung mit diesen beschrieben und sind in den Ansprüchen dargelegt.
  • Der USB-2.0-Standard unterstützt eine Kurzkabelkommunikation zwischen einem Gerät und einem anderen Gerät, das USB-2.0-konform bzw. USB-2.0-kompatibel ist. Eine Kurzkabelkommunikation kann auch als eine „Out-of-Box“-Kommunikation bzw. eine direkt einsatzfähige Kommunikation bezeichnet werden. Der eUSB2-Standard unterstützt eine Inter-Chip-Kommunikation innerhalb eines Geräts und unterstützt eine Kurzkabelkommunikation zwischen dem Gerät und einem anderen USB-2.0-konformen Gerät, wenn damit ein oder mehrere Repeater verwendet werden. Ein Repeater kann verwendet werden, um zwischen einer eUSB2-Signalübertragung und einer USB-2.0-Signalübertragung zu übersetzen bzw. umzuwandeln oder umgekehrt. Verbindungen, die durch USB 2.0 und eUSB2 hergestellt wurden, können unterschiedliche Datenübertragungsmodi gestatten, die Low Speed (langsame Geschwindigkeit) (1,5 Mbit/s), Full Speed (volle Geschwindigkeit) (12 Mbit/s) und High Speed (hohe Geschwindigkeit) (480 Mbit/s) einschließen.
  • Der Offenbarungsgegenstand stellt einen einzelnen integrierten Chip bereit, der eine Kommunikation über USB 2.0 und eUSB2 ermöglicht. Ein solcher einzelner integrierter Chip kann als ein Kombinations-Chip bezeichnet werden. Durch die Ermöglichung einer Kommunikation über USB 2.0 und eUSB2 kann der einzelne integrierte Chip in einer oder mehreren Implementierungen die Unterstützung von sowohl Kurzkabel- als auch Inter-Chip-Anwendungen ohne irgendeine externe Komponente gestatten. Eine Implementierung von USB 2.0 und eUSB2 auf dem einzelnen bzw. einzigen integrierten Chip kann im Vergleich zu separaten integrierten Chips für USB 2.0 und eUSB2 eine Reduktion der Flächenkosten und des Energie-Overheads erlauben. In dem einzelnen integrierten Chip kann zum Beispiel im Verhältnis zu der Verwendung von einem integrierten Chip für die Unterstützung der USB-2.0-Kommunikation und einem weiteren integrierten Chip für die Unterstützung der eUSB2-Kommunikation eine kleinere Fläche für das Unterstützen der USB-2.0- und eUSB2-Standards verwendet werden. Der einzelne integrierte Chip kann ein Umschalten zwischen den USB-2.0- und den eUSB2-Kommunikationen auf der Grundlage eines Verbindungselements (z.B. eines Verbindungs-Chips oder einer Verbindungsvorrichtung), das an dem einzelnen integrierten Chip angeschlossen werden kann, gestatten. Ein Betriebsmodus des einzelnen integrierten Chips kann durch einen Kommunikationsmodus (z.B. USB 2.0, eUSB2) und einen Geschwindigkeitsmodus bzw. Speed-Modus (z.B. Low Speed, Full Speed, High Speed) identifiziert werden. Obwohl hier USB-2.0-Kommunikationen erörtert werden, kann der einzelne integrierte Chip auch mit USB-1.x-Kommunikationen, wie etwa für einen Full-Speed-Modus und einen Low-Speed-Modus, verwendet werden.
  • 1 veranschaulicht ein Beispiel eines Geräts 10, das einen integrierten Chip oder einen Teil davon enthält, der im Folgenden als ein integrierter Chip 100 bezeichnet wird und der eine Kommunikation über USB 2.0 und eUSB2 ermöglicht, in Übereinstimmung mit einer oder mehreren Implementierungen des Offenbarungsgegenstands. Das Gerät 10 kann als ein nicht einschränkendes Beispiel einen Schreibtisch-Computer, einen Laptop-Computer, einen Tablet-Computer, einen Handheld-Computer, einen persönlichen digitalen Assistenten (PDA), ein Funktelefon, eine Netzwerk-Appliance, eine Kamera, ein Smartphone, ein EGPRS-(Enhanced General Packet Radio Service; erweiterter allgemeiner paketorientierter Funkdienst)-Mobiltelefon, einen Media Player, ein Navigationsgerät, ein E-Mail-Gerät, einen Spielcomputer bzw. eine Spielkonsole oder eine Kombination aus irgendwelchen von diesen Datenverarbeitungsgeräten oder anderen Datenverarbeitungsgeräten aufweisen. Ein Betriebsmodus des Geräts 10 kann durch einen Kommunikationsmodus (z.B. USB 2.0, eUSB2) und einen Geschwindigkeitsmodus (z.B. Low Speed, Full Speed, High Speed) identifiziert werden.
  • Der integrierte Chip 100 weist eine erste Datenleitung 110, eine zweite Datenleitung 112, eine Transceiver-Kombinationsschaltung 115, eine Kommunikationsmodus-Ermittlungsschaltung 140, eine Stromversorgungs-Steuerschaltung 150 und eine Referenztaktschaltung 160 auf. Die Stromversorgungs-Steuerschaltung 150 kann positive Versorgungsspannungen, die eine digitale Kern-Versorgungsspannung VDDC, eine analoge Versorgungsspannung VDDL und eine Hochspannungsversorgung VDDH einschließen, zu den verschiedenen Komponenten bzw. Bauteilen des integrierten Chips 100 zuführen. In einer oder mehreren Implementierungen kann die Stromversorgungs-Steuerschaltung 150 VSSC, VSSL und VSSH zuführen, welches jeweils die negativen Versorgungsspannungen oder Bezugsmassen (z.B. 0 V) für VDDC, VDDL und VDDH sind. Die Referenztaktschaltung 160 kann eine Zeitsynchronisation zwischen den verschiedenen Komponenten bzw. Bauteilen des integrierten Chips 100 ermöglichen. Ein Betriebsmodus der Transceiver-Kombinationsschaltung 115 kann durch einen Kommunikationsmodus (z.B. USB 2.0, eUSB2) und einen Geschwindigkeitsmodus (z.B. Low Speed, Full Speed, High Speed) identifiziert werden. Als ein nicht einschränkendes Beispiel können VDDC, VDDL und VDDH jeweils auf Werte von 0,9 V, 1,8 V und 3,3 V gesetzt werden.
  • In einer oder mehreren Implementierungen kann der integrierte Chip 100 auf intelligente Weise zwischen den eUSB2- und den USB-2.0-Standards durch das Erfassen eines Standards umgeschaltet werden, der von einer Komponente bzw. einem Bauteil (nicht gezeigt) verwendet wird, die bzw. das mit der ersten Datenleitung 110 und/oder der zweiten Datenleitung 112 verbunden ist. Ein solches Erfassen kann durch die Kommunikationsmodus-Ermittlungsschaltung 140 durchgeführt werden. Die Kommunikationsmodus-Ermittlungsschaltung 140 kann einen Spannungspegel an der ersten Datenleitung 110 und/oder einen Spannungspegel an der zweiten Datenleitung 112 erfassen, da ein solcher bzw. solche Spannungspegel durch das Verbindungselement bereitgestellt werden. Auf der Grundlage des erfassten Spannungspegels kann die Kommunikationsmodus-Ermittlungsschaltung 140 ermitteln, dass ein Verbindungselement gerade versucht, eine USB-2.0-Verbindung mit dem integrierten Chip 100 herzustellen, oder gerade versucht, eine eUSB2-Verbindung mit dem integrierten Chip 100 herzustellen. Auf der Grundlage der Ermittlung kann die Kommunikationsmodus-Ermittlungsschaltung 140 einen ersten Kommunikationsmodus (z.B. eine USB-2.0-Verbindung) oder einen zweiten Kommunikationsmodus (z.B. eine eUSB2-Verbindung) angeben und kann ein jeweiliges Steuersignal für den ersten Kommunikationsmodus oder den zweiten Kommunikationsmodus erzeugen.
  • In einer oder mehreren Implementierungen kann die Transceiver-Kombinationsschaltung 115 Komponenten bzw. Bauteile beinhalten, die von verschiedenen Kombinationen der eUSB2- und USB-2.0-Standards (oder -Verbindungen) und der Geschwindigkeitsmodi gemeinsam benutzt werden. Die Ähnlichkeit in den elektrischen Spezifikationen (z.B. Signalübertragungsschema, Spannungspegel) des High-Speed-Modus zwischen den USB-2.0- und eUSB2-Kommunikationsmodi kann es den USB-2.0- und eUSB2-Kommunikationsmodi gestatten, gemeinsam die gleiche Versorgungsspannung (z.B. die analoge Versorgungsspannung VDDL) zu benutzen.
  • In einer oder mehreren Implementierungen kann der integrierte Chip 100 ein analoges Front-End (AFE) eines USB-2.0-konformen und eUSB2-konformen Geräts sein oder ein solches aufweisen. Das AFE kann in Kommunikation mit einem digitalen Front-End (DFE) 170 stehen. In einer oder mehreren Implementierungen können sich das AFE und das DFE 170 auf demselben integrierten Chip befinden. Alternativ dazu können sich das AFE und das DFE 170 auf verschiedenen integrierten Chips befinden.
  • 2 veranschaulicht ein Beispiel eines integrierten Chips oder eines Teils davon, der im Folgenden als ein integrierter Chip 200 bezeichnet wird und der eine Kommunikation über USB 2.0 und eUSB2 ermöglicht, in Übereinstimmung mit einer oder mehreren Implementierungen des Offenbarungsgegenstands. In einer oder mehreren Implementierungen kann der integrierte Chip 200 der integrierte Chip 100 von 1 sein.
  • Der integrierte Chip 200 weist eine erste Datenleitung 210, eine zweite Datenleitung 212, eine Kombinationsschaltung 220, eine USB-2.0-Full-Speed- und -Low-Speed-(FS/LS)-Schaltung 230, eine Kommunikationsmodus-Ermittlungsschaltung 240, eine Stromversorgungs-Steuerschaltung 250 und eine Referenztaktschaltung 260 auf. Die Stromversorgungs-Steuerschaltung 250 kann die digitale Kern-Versorgungsspannung VDDC, die analoge Versorgungsspannung VDDL und die Hochspannungsversorgung VDDH sowie deren jeweilige negativen Versorgungsspannungen oder Bezugsmassen VSSC, VSSL und VSSH den verschiedenen Komponenten bzw. Bauteilen des integrierten Chips 200 zuführen. Die Referenztaktschaltung 260 kann eine Zeitsynchronisation zwischen den verschiedenen Komponenten bzw. Bauteilen des integrierten Chips 200 gestatten. Ein Betriebsmodus des integrierten Chips 200 oder des Teils davon (z.B. der Kombinationsschaltung 220, der USB-2.0-FS/LS-Schaltung 230) kann durch einen Kommunikationsmodus (z.B. USB 2.0, eUSB2) und einen Geschwindigkeitsmodus (z.B. Low Speed, Full Speed, High Speed) identifiziert werden.
  • In einer oder mehreren Implementierungen kann der integrierte Chip 200 auf intelligente Weise zwischen den eUSB2- und USB-2.0-Standards durch das Erfassen eines Standards umgeschaltet werden, der von einem Verbindungselement verwendet wird. Ein solches Erfassen kann durch die Kommunikationsmodus-Ermittlungsschaltung 240 durchgeführt werden. Die Kommunikationsmodus-Ermittlungsschaltung 240 kann einen Spannungspegel an der ersten Datenleitung 210 und/oder einen Spannungspegel an der zweiten Datenleitung 212 erfassen. Auf der Grundlage des erfassten Spannungspegels kann die Kommunikationsmodus-Ermittlungsschaltung 240 ermitteln, dass ein Verbindungselement gerade versucht, eine USB-2.0-Verbindung mit dem integrierten Chip 200 herzustellen, oder gerade versucht, eine eUSB2-Verbindung mit dem integrierten Chip 200 herzustellen. Auf der Grundlage der Ermittlung kann die Kommunikationsmodus-Ermittlungsschaltung 240 einen ersten Kommunikationsmodus (z.B. eine USB-2.0-Verbindung) oder einen zweiten Kommunikationsmodus (z.B. eine eUSB2-Verbindung) angeben und ein entsprechendes Steuersignal bereitstellen.
  • In einer oder mehreren Implementierungen kann ein Steuerbit für die Kommunikationsmodus-Ermittlungsschaltung 240 bereitgestellt werden, das der Kommunikationsmodus-Ermittlungsschaltung 240 anzeigt, ob das Verbindungselement gerade versucht, eine USB-2.0-Verbindung oder eine eUSB2-Verbindung herzustellen. In solchen Implementierungen kann die Kommunikationsmodus-Ermittlungsschaltung 240 darauf verzichten, die Spannungspegel an der ersten Datenleitung 210 und der zweiten Datenleitung 212 zu erfassen. In einem solchen Fall kann die Kommunikationsmodus-Ermittlungsschaltung 240 die Kommunikationsmodusermittlung auf der Grundlage des Steuerbits anstatt auf der Grundlage der Spannungspegel an der ersten Datenleitung 210 und der zweiten Datenleitung 212 durchführen (und kann das entsprechende Steuersignal auf der Grundlage des Steuerbits erzeugen).
  • Die Kombinationsschaltung 220 kann eine erste Kombinations-Senderschaltung 222 zum Senden von analogen USB-2.0-Signalen und analogen eUSB2-Signalen in einem High-Speed-Modus und zum Senden von analogen eUSB2-Signalen in einem Full-Speed- und Low-Speed-(FS/LS)-Modus aufweisen. Die erste Kombinationsschaltung 220 kann eine erste Kombinations-Empfängerschaltung 224 zum Empfangen von analogen USB-2.0-Signalen und analogen eUSB2-Signalen im HS-Modus und zum Empfangen von analogen eUSB2-Signalen im FS/LS-Modus aufweisen. Die USB-2.0-FS/LS-Schaltung 230 kann eine Senderschaltung und eine Empfängerschaltung jeweils zum Senden und zum Empfangen von analogen USB-2.0-Signalen in einem Full-Speed- und Low-Speed-Modus aufweisen.
  • Für den High-Speed-Modus kann USB 2.0 eine differentielle Signalübertragung mit einer Nennspannung von 400 mV verwenden und kann eUSB2 eine differentielle Signalübertragung mit einer Nennspannung von 200 mV oder 400 mV verwenden. Für einen Full- und Low-Speed-Modus kann USB 2.0 sowohl eine differentielle als auch eine unsymmetrische bzw. Single-Ended-Signalübertragung bei 3,3 V verwenden, wohingegen eUSB2 eine unsymmetrische bzw. Single-Ended-Signalübertragung (z.B. eine unsymmetrische bzw. Single-Ended-CMOS-Signalübertragung) bei weniger als 1 V verwenden kann.
  • Die Ähnlichkeit in den elektrischen Spezifikationen (z.B. Signalübertragungsschema, Spannungspegel) des High-Speed-Modus zwischen den USB-2.0- und eUSB2-Kommunikationsmodi kann es den USB-2.0- und eUSB2-Kommunikationsmodi gestatten, gemeinsam die gleiche Versorgungsspannung (z.B. die analoge Versorgungsspannung VDDL) zu benutzen. In einer oder mehreren Implementierungen kann der Betrieb der Kombinationsschaltung 220 in dem eUSB2-Full-Speed- oder -Low-Speed-Modus die gleiche Versorgungsspannung (z.B. die analoge Versorgungsspannung VDDL) wie der Betrieb der Kombinationsschaltung 220 in dem High-Speed-Modus von USB 2.0 und eUSB2 verwenden.
  • In einer oder mehreren Implementierungen kann die erste Kombinations-Senderschaltung 222 für Übertragungsanwendungen unterschiedliche Spannungspegel für die verschiedenen Modi (z.B. verschiedene Kommunikationsmodi und/oder Geschwindigkeitsmodi) durch das Einstellen von rekonfigurierbaren Schaltungen erzeugen. Rekonfigurierbare Schaltungen können als ein nicht einschränkendes Beispiel eine rekonfigurierbare Stromquelle (z.B. die rekonfigurierbare Stromquelle 430 in 4) und/oder einen rekonfigurierbaren Widerstandsabschluss (z.B. den rekonfigurierbaren Widerstandsabschluss 435 in 4) einschließen, was in der vorliegenden Offenbarung an späterer Stelle erörtert werden wird.
  • In einer oder mehreren Implementierungen kann der integrierte Chip 200 ein AFE eines USB-2.0- und eUSB2-konformen Geräts sein oder ein solches enthalten. Das AFE kann in Kommunikation mit einem DFE 270 stehen. In einer oder mehreren Implementierungen können sich das AFE und das DFE 270 auf demselben integrierten Chip befinden. Alternativ dazu können sich das AFE und das DFE 270 auf verschiedenen integrierten Chips befinden. Das DFE 270 weist eine eUSB-Bridge (eUSB-Brücke) 275, eine Sender-USB-Transceiver-Makrozellen-Schnittstelle bzw. Sender-UTMI (UTMI = USB Transceiver Macrocell Interface) 280 und eine Empfänger-UTMI 285 auf. Die eUSB-Bridge 275 kann eine Kommunikation zwischen dem AFE und einem von der Sender-UTMI 280 und der Empfänger-UTMI 285 auf der Grundlage dessen ermöglichen, ob eUSB2- oder USB-2.0-Signale von dem AFE gesendet werden oder durch dieses empfangen werden. Die Sender-UTMI 280 und die Empfänger-UTMI 285 sind kommunikationsfähig mit einem Controller (nicht gezeigt), wie etwa einem USB-2.0-Controller, verbunden.
  • 3A veranschaulicht ein Verbindungselement 315, das versuchen kann, eine USB-2.0-Low-Speed-Modus-Verbindung herzustellen. 3B veranschaulicht ein Verbindungselement 315, das versuchen kann, eine USB-2.0-Full-Speed-Modus- oder eine USB-2.0-High-Speed-Modus-Verbindung herzustellen.
  • Unter Bezugnahme auf 2 ist in einer oder mehreren Implementierungen die erste Datenleitung 210 eine Datenleitung DP und ist die zweite Datenleitung 212 eine Datenleitung DM. Der integrierte Chip 200 kann eine dritte Leitung und eine vierte Leitung einschließen, die aber nicht gezeigt sind. Die dritte Leitung kann eine Masseleitung (GND-Leitung) sein, mit der die erste Datenleitung 210 und die zweite Datenleitung 212 in Bezug stehen. Die vierte Leitung kann eine VBUS-Leitung sein, die eine Nennspannung (z.B. eine Nennspannung von 5 V) führt. Das Verbindungselement 315 kann eine entsprechende DP-Datenleitung 310 und eine entsprechende DM-Datenleitung 312 haben, die jeweils mit der ersten Datenleitung 210 und der zweiten Datenleitung 212 des integrierten Chips 200 gekoppelt sind, wenn das Verbindungselement 315 gerade versucht, eine Verbindung mit dem integrierten Chip 200 aufzubauen.
  • Da Signalpegel von FS und LS für eUSB2- und USB-2.0-Standards verschieden sind und ein HS-Verbindungselement (z.B. ein HS-Gerät) sich selbst am Anfang als ein FS-Verbindungselement (z.B. ein FS-Gerät) präsentiert, kann die Kommunikationsmodus-Ermittlungsschaltung 240 in einer oder mehreren Implementierungen Spannungspegel an der ersten Datenleitung 210 und/ oder an der zweiten Datenleitung 212 erfassen, wenn ein Verbindungselement elektrisch angeschlossen wird, und dann automatisch den integrierten Schaltkreis 200 für den Betrieb in dem gewünschten Kommunikationsmodus (z.B. eUSB2 oder USB 2.0) schalten. Somit kann die Kommunikationsmodus-Ermittlungsschaltung 240 zwischen eUSB2 und USB 2.0 auf der Grundlage der unterschiedlichen Spannungspegel der Kommunikationsmodi unterscheiden.
  • Für das Verbindungselement 315, das versucht, eine USB-2.0-Verbindung aufzubauen, kann der Spannungspegel an einer von der DP-Datenleitung 310 und der DM-Datenleitung 312 der Verbindungsvorrichtung 315 auf eine vorbestimmte Spannungsversorgung hochgezogen werden, wie etwa auf eine 3,3 V-Versorgung, die von einer VBUS-Leitung in dem Verbindungselement 315 abgeleitet worden ist. Für ein Verbindungselement, das versucht, eine eUSB2-Verbindung aufzubauen, sind die Spannungspegel an der ersten Datenleitung 210 und der zweiten Datenleitung 212 des integrierten Chips 200 im Allgemeinen kleiner als 1 V. Für einen Fall ohne ein Verbindungselement (z.B. ohne ein elektrisch angeschlossenes Gerät) sind die erste Datenleitung 210 und die zweite Datenleitung 212 des integrierten Chips im Allgemeinen kleiner als eine vorbestimmte Spannung (z.B. 0,4 V).
  • Auf der Grundlage wenigstens der unterschiedlichen Spannungspegel, die mit den USB-2.0- und eUSB2-Kommunikationsmodi assoziiert sind, und unter Berücksichtigung des Falls ohne Verbindungselement kann die Kommunikationsmodus-Ermittlungsschaltung 240 in einer oder mehreren Implementierungen Schwellenspannungen für das Unterscheiden zwischen USB 2.0 und eUSB2 und dem Fall ohne Verbindungselement festsetzen. Die Kommunikationsmodus-Ermittlungsschaltung 240 kann zum Beispiel, wobei ein gewisser Spielraum gelassen wird, eine Schwellenspannung für das Unterscheiden zwischen USB 2.0 und eUSB2 bei einem gewissen Spannungswert zwischen 1,1 V und 2,7 V festsetzen. In diesem Beispiel kann die Kommunikationsmodus-Ermittlungsschaltung 240 dann, wenn 1,5 V als die Schwellenspannung festgelegt ist, ermitteln, dass ein Verbindungselement (z.B. ein USB-2.0-Gerät) gerade versucht, eine USB-2.0-Verbindung herzustellen, wenn eine der Leitungsspannungen (z.B. der Datenleitung DP oder der Datenleitung DM) höher als 1,5 V ist.
  • Unter weiterer Bezugnahme auf das obige Beispiel kann die Kommunikationsmodus-Ermittlungsschaltung 240 eine weitere Schwellenspannung für das Unterscheiden zwischen eUSB2 und dem Fall ohne Verbindungselement festsetzen. Diese Schwellenspannung kann zum Beispiel auf 0,4 V festgesetzt sein. Die Kommunikationsmodus-Ermittlungsschaltung 240 kann ermitteln, dass ein Verbindungselement (z.B. ein anderes SOC auf der gleichen Hauptplatine (Motherboard) wie der integrierte Schaltkreis 200) gerade versucht, eine eUSB2-Verbindung herzustellen, wenn eine der Leitungsspannungen niedriger als 1,5 V und höher als 0,4 V ist. Die Kommunikationsmodus-Ermittlungsschaltung 240 kann ermitteln, dass kein Verbindungselement elektrisch an dem integrierten Chip 200 angeschlossen ist, wenn die Leitungsspannungen der ersten Datenleitung 210 und der zweiten Datenleitung 212 des integrierten Chips 200 kleiner als 0,4 V sind.
  • In einer oder mehreren Implementierungen können Operationen des DFE und anderer Komponenten bzw. Bauteile des AFE (z.B. Komponenten bzw. Bauteile außer der Kommunikationsmodus-Ermittlungsschaltung 240) zeitlich verschoben bzw. in der Warteschleife gehalten werden, bis die Kommunikationsmodus-Ermittlungsschaltung 240 den gewünschten Kommunikationsmodus ermittelt hat. Auf der Grundlage des durch die Kommunikationsmodus-Ermittlungsschaltung 240 ermittelten Kommunikationsmodus kann die Kommunikationsmodus-Ermittlungsschaltung 240 ein Steuersignal bereitstellen, das den integrierten Chip 200 für das Senden oder Empfangen von Daten über USB 2.0 oder eUSB2 konfiguriert.
  • Der integrierte Schaltkreis 200 kann identifizieren, dass sich das Verbindungselement 315 in dem Low-Speed-Modus befindet, wenn ein Widerstand 320 (z.B. ein 1,5-kΩ-Pull-Up-Widerstand) in der DM-Datenleitung 312 in dem Verbindungselement 315 auf die vorbestimmte Spannungsversorgung hochgezogen wird, wie dies in 3A veranschaulicht ist. Der integrierte Schaltkreis 200 kann identifizieren, dass sich das Verbindungselement 315 in dem High-Speed- oder Full-Speed-Modus befindet, wenn der Widerstand 320 in der DP-Datenleitung 310 in dem Verbindungselement 315 auf die vorbestimmte Spannungsversorgung hochgezogen wird, wie dies in 3B veranschaulicht ist. Wenn das Verbindungselement 310 gerade versucht, eine High-Speed-Modus-Verbindung herzustellen, kann das Verbindungselement beginnen, indem es sich als ein Full-Speed-Verbindungselement anschließt. Wenn die Verbindung dann hergestellt ist, kann das Verbindungselement einen High-Speed-Chirp durchführen, um eine High-Speed-Verbindung herzustellen, wenn ein Host (z.B. der integrierte Chip 200) einen High-Speed-Modus unterstützt. In einer oder mehreren Implementierungen kann eine FS/LS-Schaltung (z.B. eine FS/LS-Empfängerschaltung) des integrierten Schaltkreises 200 den Geschwindigkeitsmodus ermitteln, der mit jedem Kommunikationsmodus assoziiert ist. So kann die USB-2.0-FS/LS-Schaltung 230 zum Beispiel den Geschwindigkeitsmodus für die USB-2.0-Kommunikation ermitteln und kann die zweite Kombinationsschaltung 224 den Geschwindigkeitsmodus für eUSB2 ermitteln.
  • 4 veranschaulicht ein Beispiel eines Sendertreibers 400 für das Treiben von Signalen auf die erste Datenleitung 210 und die zweite Datenleitung 212 von 2 in Übereinstimmung mit einer oder mehreren Implementierungen des Offenbarungsgegenstands. In einer oder mehreren Implementierungen kann der Sendertreiber 400 die erste Kombinations-Senderschaltung 222 von 2 sein oder er kann ein Teil davon sein. In solchen Implementierungen kann der Sendertreiber 400 in Kommunikation mit dem DFE 270 von 2 stehen.
  • Der Sendertreiber 400 weist eine eUSB2/USB2.0-HS-Treiberschaltung 405, eine erste eUSB2-FS/LS-Treiberschaltung 410, eine zweite eUSB2-FL/LS-Treiberschaltung 415, eine rekonfigurierbare Stromquelle 430, einen rekonfigurierbaren Widerstandsabschluss 435, einen ersten Schalter 440, einen zweiten Schalter 445, eine erste Schutzschaltung 450 und eine zweite Schutzschaltung 455 auf. In einer oder mehreren Implementierungen können der erste Schalter 440 und/oder der zweite Schalter 445 Schalttransistoren sein. Die analoge Versorgungsspannung VDDL wird für die eUSB2/USB2.0-HS- und eUSB2-FS/LS-Anwendungen gemeinsam benutzt.
  • In einer oder mehreren Implementierungen wird der rekonfigurierbare Widerstandsabschluss 435 von den verschiedenen Modi (z.B. Kommunikationsmodi, Geschwindigkeitsmodi) gemeinsam benutzt und kann einen unterschiedlichen Abschluss auf der Grundlage des Modus bereitstellen, der gegenwärtig arbeitet (z.B. eingeschaltet ist). Der USB-2.0-Standard spezifiziert zum Beispiel, dass USB 2.0 einen unsymmetrischen 45-Ω-Widerstandsabschluss bzw. Single-Ended-45-Ω-Widerstandsabschluss zur Masse verwenden wird, und der eUSB2-Standard spezifiziert, dass eUSB2-HS-TX eine unsymmetrische 40-Q-Quellenimpedanz bzw. Single-Ended-40-S2-Quellenimpedanz verwenden wird und dass eUSB2.0-HS-RX einen differentiellen 80-Ω-Widerstandsabschluss mit einem Kondensator mit Mittenabgriff verwenden wird. Diese Modi, die einen Abschluss verwenden, werden nicht gleichzeitig eingeschaltet, was die gemeinsame Nutzung des rekonfigurierbaren Widerstandsabschlusses 435 gestattet. Infolgedessen kann der rekonfigurierbare Widerstandsabschluss 435 in Abhängigkeit von dem Modus auf einen gewünschten Abschluss entsprechend dem gewünschten Modus eingestellt werden. Die gemeinsame Nutzung des rekonfigurierbaren Widerstandsabschlusses 435 durch die verschiedenen Modi kann eine Flächenreduktion auf dem integrierten Chip 200 im Vergleich zu dem Bereitstellen von getrennten Abschlüssen für die verschiedenen Modi gestatten.
  • Die eUSB2/USB2.0-HS-Treiberschaltung 405 verwendet eine differentielle Signalübertragung. Jede von der ersten eUSB2-FS/LS-Treiberschaltung 410 und der zweiten eUSB2.0-FL/LS-Treiberschaltung 415 verwendet eine unsymmetrische bzw. Single-Ended-Signalübertragung. Die eUSB2/ USB2.0-HS-Treiberschaltung 405, die erste eUSB2-FS/LS-Treiberschaltung 410 und die zweite eUSB2-FL/LS-Treiberschaltung 415 können als Vor-Treiber (Pre-Drivers) bezeichnet werden.
  • In einer oder mehreren Implementierungen kann der Sendertreiber 400 für eUSB2/ USB2.0-HS-TX-Anwendungen verwendet werden. In den eUSB2/USB2.0-HS-TX-Anwendungen wird der eUSB2-FS/LS-TX, der die erste eUSB2.0-FS/LS-Treiberschaltung 410 und die zweite eUSB2-FL/LS-Treiberschaltung 415 aufweist, abgeschaltet (z.B. hat er effektiv eine hohe Impedanz), so dass der Betrieb der eUSB2/USB2.0-HS-TX-Anwendung im Allgemeinen durch Schaltungen, die mit eUSB2-FS/LS-TX verbunden sind, nicht beeinflusst wird. Die rekonfigurierbare Stromquelle 430 kann automatisch einen Strom einstellen, der in den ersten Schalter 440 und in den zweiten Schalter 445 eingespeist wird. Der Strom, der eingespeist wird, ist aufgrund der unterschiedlichen elektrischen Spezifikationen für die USB-2.0- und eUSB2-Standards davon abhängig, ob USB2.0-HS oder eUSB2-HS verwendet wird.
  • In einer oder mehreren Implementierungen kann der Sendertreiber 400 für eUSB2-FS/LS-TX-Anwendungen verwendet werden. In diesen Anwendungen können der erste Schalter 440, der zweite Schalter 445, die rekonfigurierbare Stromquelle 430 und der rekonfigurierbare Widerstandsabschluss 435 ausgeschaltet werden. Die INP- und INM-Signale können auf Spannungen gesetzt werden, die den ersten Schalter 440 und den zweiten Schalter 445 abschalten. Um den ersten Schalter 440 und den zweiten Schalter 445 abzuschalten, können die Spannungen hochgezogen werden, wenn der erste Schalter 440 und der zweite Schalter 445 zum Beispiel p-Kanal-Metalloxid-Halbleiter-(PMOS)-Transistoren sind.
  • Die erste Schutzschaltung 450 und die zweite Schutzschaltung 455 können verwendet werden, um eine Überspannung zu verhindern. In 4 sind die eUSB2/USB2.0-HS-TX-Anwendung und die eUSB2-FS/LS-TX-Anwendung zusammen in dem Sendertreiber 400 implementiert, um die erste Schutzschaltung 450 und die zweite Schutzschaltung 455 gemeinsam zu benutzen. In einer oder mehreren Implementierungen ermöglichen die erste Schutzschaltung 450 und die zweite Schutzschaltung 455 die Koexistenz von eUSB2 und USB 2.0 auf einem einzigen integrierten Schaltkreis (z.B. dem integrierten Chip 200 von 2). Die erste Schutzschaltung 450 und die zweite Schutzschaltung 455 ermöglichen zum Beispiel die Koexistenz von unterschiedlichen elektrischen Spezifikationen. In einer oder mehreren Implementierungen kann der gleiche oder ein ähnlicher Schutzmechanismus für eUSB2- und USB-2.0-RX-Anwendungen verwendet werden.
  • Eine Überspannung kann auftreten, wenn eine Spannung in einer Schaltung bzw. einem Schaltkreis oder in einem Teil einer Schaltung bzw. eines Schaltkreis, die bzw. der dieses enthält, auf einen Spannungspegel erhöht wird, der höher als eine Betriebsspannungsgrenze von einer oder mehreren Komponenten bzw. Bauteilen der Schaltung bzw. des Schaltkreises ist. In einer oder mehreren Implementierungen kann die Überspannung auf einer Betriebsspannungsgrenze eines Transistors basieren. In einem 28-nm-CMOS-(complementary MOS; Komplementär-Metalloxid-Halbleiter)-Prozess kann die Betriebsspannungsgrenze zum Beispiel bei etwa 1 V + 10% für Kerntransistoren und bei etwa 1,8 V + 10% für Eingangs/Ausgangs-(E/A)-Transistoren liegen. Eine Überspannung kann zu einem Durchbruch eines Transistors führen und kann Zuverlässigkeitsprobleme verursachen.
  • In einer oder mehreren Implementierungen können die erste Schutzschaltung 450 und/oder die zweite Schutzschaltung 455 LDMOS-(laterally diffused MOS; lateral diffundierte MOS)-Transistoren sein. Die höhere Drain-Source-Durchbruchspannung, die allgemein mit LDMOS-Transistoren assoziiert ist, kann es gestatten, dass LDMOS-Transistoren einen Schutz bereitstellen. Wenn eine hohe Spannung an eine von der ersten Datenleitung 210 oder der zweiten Datenleitung 212 angelegt wird, kann eine Vorspannung (Bias) (z.B. eine Gate-Vorspannung), die an die erste Schutzschaltung 450 oder die zweite Schutzschaltung 455 angelegt wird, dabei helfen zu bewirken, dass Spannungen, die die verschiedenen Schaltungen in dem Sendertreiber 400 zu sehen bekommen, niedriger sind als eine jeweilige Spannungsgrenze der verschiedenen Schaltungen.
  • Ein Durchlasswiderstand der ersten Schutzschaltung 450 und der zweiten Schutzschaltung 455 kann als ein Teil einer Quellenimpedanz der ersten eUSB2-FS/LS-Treiberschaltung 410 und der zweiten eUSB2-FL/LS-Treiberschaltung 415 einbezogen werden. Eine Gesamtausgangsimpedanz ist eine Summe des Durchlasswiderstands der ersten Schutzschaltung 450 und der zweiten Schutzschaltung 455 und einer Ausgangsimpedanz der ersten eUSB2.0-FS/LS-Treiberschaltung 410 und der zweiten eUSB2.0-FL/LS-Treiberschaltung 415.
  • In einer oder mehreren Implementierungen können Steuersignale innerhalb der Kombinationsschaltung 220 von 2 erzeugt werden und der rekonfigurierbaren Stromquelle 430 (z.B. zum Einstellen des Stroms, der in den ersten Schalter 440 und in den zweiten Schalter 445 eingespeist wird) und/oder dem rekonfigurierbaren Widerstandsabschluss 435 (z.B. zum Einstellen des bereitgestellten Abschlusses) bereitgestellt werden. Alternativ oder zusätzlich dazu kann das DFE Steuersignale zu der rekonfigurierbaren Stromquelle 430 und/oder dem rekonfigurierbaren Widerstandsabschluss 435 zuführen.
  • Wenn eUSB2-HS-TX oder USB-2.0-HS-TX aktiv ist, kann die eUSB2/USB2.0-HS-Treiberschaltung 405 Signale von dem DFE (z.B. dem DFE 270 von 2) empfangen und logische Operationen bei den empfangenen Signalen durchführen, um die analogen Signale INM und INP zu erzeugen. Die analogen Signale INM und INP können verwendet werden, um die eUSB2- oder USB-2.0-Signale auf die Datenleitungen DP 210 und DM 212 zu treiben. Die digitale Kern-Versorgungsspannung VDDC stellt der eUSB2/USB2.0-HS-Treiberschaltung 405 eine Spannung bereit.
  • Wenn eUSB2-FS- oder -LS-TX aktiv ist, kann eine von der ersten eUSB2-FS/LS-Treiberschaltung 410 oder der zweiten eUSB2-FL/LS-Treiberschaltung 415 Signale von dem DFE empfangen und logische Operationen bei den empfangenen Signalen durchführen, um das analoge Signal VS1 oder VS2 zu erzeugen. Das analoge Signal VS1 oder VS2 kann verwendet werden, um das eUSB2-FS- oder -LS-Signal auf die erste Datenleitung 210 oder die zweite Datenleitung 212 zu treiben. Die digitale Kern-Versorgungsspannung VDDC stellt der ersten eUSB2-FS/LS-Treiberschaltung 410 und der zweiten eUSB2-FL/LS-Treiberschaltung 415 eine Spannung bereit.
  • 5 veranschaulicht ein Beispiel des rekonfigurierbaren Widerstandsabschlusses 435 von 4 in Übereinstimmung mit einer oder mehreren Implementierungen des Offenbarungsgegenstands. Der rekonfigurierbare Widerstandsabschluss 435 wird von den verschiedenen Modi (z.B. USB 2.0, eUSB2 HS TX, eUSB2 HS RX) gemeinsam benutzt und kann auf der Grundlage des Modus, der gegenwärtig arbeitet, einen unterschiedlichen Abschluss bereitstellen. Diese Modi, die einen Abschluss verwenden, werden nicht gleichzeitig eingeschaltet, was es gestattet, dass der rekonfigurierbare Widerstandsabschluss 435 von den verschiedenen Modi gemeinsam benutzt werden kann.
  • In einer oder mehreren Implementierungen weist der rekonfigurierbare Widerstandsabschluss 435 einen ersten Widerstandszweig 510, der mit der ersten Datenleitung 210 gekoppelt ist, und einen zweiten Widerstandszweig 520 auf, der mit der zweiten Datenleitung 212 gekoppelt ist. Der erste Widerstandszweig 510 und der zweite Widerstandszweig 520 weisen senkrechte Reihen auf, wobei jede senkrechte Reihe einen Widerstand (z.B. einen Widerstand Rpn 512) in Reihe geschaltet mit einem Schalter (z.B. einem Schalter Mcpn 514) aufweist. Der Widerstand, der durch den rekonfigurierbaren Widerstandsabschluss 435 bereitgestellt wird, kann durch das Einschalten oder Ausschalten der Schalter eingestellt werden, die in Reihe mit ihren jeweiligen Widerständen geschaltet sind. Widerstandswerte der Widerstände können so festgesetzt werden, dass die Widerstandswerte binär gewichtet, stückweise linear und so weiter sind. Der rekonfigurierbare Widerstandsabschluss 435 weist auch Kondensatoren (z.B. einen Kondensator 550 mit Mittenabgriff) auf.
  • Obwohl drei Widerstände in jedem von dem ersten Widerstandszweig 510 und dem zweiten Widerstandszweig 520 gezeigt sind, können auch weniger oder mehr Widerstände in dem rekonfigurierbaren Widerstandsabschluss 435 verwendet werden. Andere Implementierungen des rekonfigurierbaren Widerstandsabschlusses 435 in Übereinstimmung mit einer oder mehreren Implementierungen können verwendet werden, so dass der Abschluss, der durch den rekonfigurierbaren Widerstandsabschluss 435 bereitgestellt wird, variiert werden kann. Der rekonfigurierbare Widerstandsabschluss 435 kann zum Beispiel einen Widerstand in Reihe mit parallelen Widerstandsbänken aufweisen.
  • In einer oder mehreren Implementierungen können Steuerbits (z.B. DIFF_EN, DIFF_EN_B) innerhalb der Kombinationsschaltung 220 von 2 erzeugt werden und an die Schalter Md1 530, Ms1 540 und Ms2 545 angelegt werden, um einen differentiellen oder unsymmetrischen bzw. Single-Ended-Abschluss auf der Grundlage des Kommunikationsmodus und des Geschwindigkeitsmodus, die in Betrieb sind, auszuwählen. Alternativ oder zusätzlich dazu kann das DFE (z.B. das DFE 270 von 2) Steuerbits für die Schalter Md1 530, Ms1 540 und Ms2 545 bereitstellen.
  • In einer oder mehreren Implementierungen können die Schalter (z.B. der Schalter Mcpn 514) in dem ersten Widerstandszweig 510 und dem zweiten Widerstandszweig 520 LDMOS-Transistoren sein, um das Standhalten gegenüber Hochspannungen zu ermöglichen, die an die Datenleitungen DP 210 und/oder DM 212 angelegt werden können. Mit dem Schutz von den LDMOS-Transistoren können die Schalter Md1 530, Ms1 540 und Ms2 545 reguläre Dickoxid-n-Kanal-MOS-(NMOS)-Transistoren sein (um z.B. die Fläche zu reduzieren). In einigen Aspekten können DIFF_EN und DIFF_EN_B logische Steuerbits in dem Bereich der analogen Versorgungsspannung VDDL sein. Wenn DIFF_EN eine logische ,0' ist, dann ist DIFF_EN_B eine logische ,1', und der Abschluss kann für einen unsymmetrischen bzw. Single-Ended-Abschluss verwendet werden. Wenn DIFF_EN eine logische ,1' ist, dann ist DIFF_EN_B eine logische ,0', und die Schalter Ms1 540 und Ms2 545 werden abgeschaltet. Der Abschluss ist in einem solchen Fall ein differentieller Abschluss mit Kondensatoren mit Mittenabgriff (z.B. der Kondensator 550 mit Mittenabgriff).
  • In einer oder mehreren Implementierungen kann eine Widerstandskalibrierungsschaltung 560 verwendet werden, um einen Widerstand in dem ersten Widerstandszweig 510 und dem zweiten Widerstandszweig 520 zu kalibrieren. Die Widerstandskalibrierungsschaltung 560 kann zum Beispiel einen Widerstand in dem ersten Widerstandszweig 510 und dem zweiten Widerstandszweig 520 auf 45 Ω für USB 2.0 und auf 40 Ω für eUSB2 kalibrieren. Die Widerstandskalibrierungsschaltung 560 kann auch den Durchlasswiderstand der Schalter (z.B. des Schalters Mcpn 514) in dem ersten Widerstandszweig 510 und dem zweiten Widerstandszweig 520 einbeziehen, wenn sie den Widerstand kalibriert. In einer oder mehreren Implementierungen können Steuersignale innerhalb der Kombinationsschaltung 220 und/oder des DFE 270 von 2 erzeugt werden und der Widerstandskalibrierungsschaltung 560 bereitgestellt werden.
  • 6 zeigt ein Beispiel einer Kombinations-Empfängerschaltung 600 in Übereinstimmung mit einer oder mehreren Implementierungen des Offenbarungsgegenstands. Die erste Kombinations-Empfängerschaltung 224 von 2 kann die Kombinations-Empfängerschaltung 600 sein oder diese einschließen. Die erste Kombinations-Empfängerschaltung 600 weist eine erste Schutzschaltung 605, eine zweite Schutzschaltung 610, eine Kombinations-eUSB2/USB-2.0-HS-RX-Schaltung 615 und eine eUSB2-FS/LS-RX-Schaltung 640 auf. Die Kombinations-Empfängerschaltung 600 ist mit den Datenleitungen DP 210 und DM 212 gekoppelt.
  • Die kleinste differentielle Spannung, die in den Datenleitungen DP 210 und DM 212 durch einen USB-2.0-RX erfasst werden kann, ist 200 mV, wohingegen die für einen eUSB2-RX bei 120 mV liegt. Die erste Kombinations-Empfängerschaltung 224 kann Kerntransistoren (nicht gezeigt) aufweisen, die allgemein bessere Sensitivitäts- und Mismatch-Charakteristiken haben, um das Erzielen einer Sensitivität für das Auflösen eines kleineren Eingangssignalhubs und von Matching-Charakteristiken zu ermöglichen. Die erste Schutzschaltung 605 und die zweite Schutzschaltung 610 können verwendet werden, um die Kerntransistoren vor überspannungsbezogenen Belastungen zu schützen. Der USB-2.0-Standard bedingt zum Beispiel Eingangsspannungshübe von etwa 2 V von Spitze zu Spitze, was allgemein höher sein würde als die Überspannungsgrenze von Kerntransistoren.
  • In einer oder mehreren Implementierungen können die erste Schutzschaltung 605 und/oder die zweite Schutzschaltung 610 LDMOS-Transistoren sein oder solche aufweisen. Verschiedene Knoten können bei Zwischenspannungen vorgespannt sein, um Kerntransistoren zu schützen, wie etwa während Stromhochfahrzuständen. Das Platzieren der ersten Schutzschaltung 605 und der zweiten Schutzschaltung 610 vor der Kombinations-eUSB2/USB2.0-HS-RX-Schaltung 615 kann es ermöglichen, dass der USB-2.0-RX den USB-2.0-Wechselstrom-Belastungstest besteht, in dem ein Hub von bis zu 5 V quer über die Datenleitungen DP und DM angelegt werden kann.
  • In einer oder mehreren Implementierungen kann die Kombinations-eUSB2/USB2.0-HS-RX-Schaltung 615 eine Gleichtakt-(CM; Common Mode)-Unterdrückung einbeziehen. So kann zum Beispiel der HS-RX ein Gleichtaktsignal von bis zu 60 mV von Spitze zu Spitze zwischen den Frequenzen von 50 MHz und 480 MHz haben. Die Kombinations-eUSB2/USB2.0-HS-RX-Schaltung 615 weist einen voll differentiellen Operationsverstärker 620 mit einer Gleichtakt-Rückkopplung auf. Der voll differentielle Operationsverstärker 620 mit Gleichtakt-Rückkopplung kann eine Unterdrückung von Gleichtaktrauschen bzw. einer Gleichtaktstörung bis zu einer Bandbreite von 480 MHz ermöglichen. Der voll differentielle Operationsverstärker 620 ist mit der ersten Datenleitung 210 und der zweiten Datenleitung 212 jeweils durch die erste Schutzschaltung 605 und die zweite Schutzschaltung 610 gekoppelt.
  • Wenn ein eUSB2-HS-RX oder USB-2.0-HS-RX aktiv ist, kann die KombinationseUSB2/USB2.0-HS-RX-Schaltung 615 analoge Signale von der ersten Datenleitung 210 und der zweiten Datenleitung 212 empfangen und analoge Signale auf die Datenleitungen DOP 625 und DOM 630 liefern. Die Datenleitungen DOP 625 und DOM 630 können mit anderen Komponenten bzw. Bauteilen (nicht gezeigt) der Kombinations-eUSB2/USB2.0-HS-RX-Schaltung 615 gekoppelt sein, und eine Ausgabe der Kombinations-eUSB2/USB2.0-HS-RX-Schaltung 615 kann einem DFE (z.B. dem DFE 270 von 2) zur Verarbeitung zugeführt werden.
  • In einer oder mehreren Implementierungen weist die eUSB2-FS/LS-RX-Schaltung 640 einen ersten Komparator 645 und einen zweiten Komparator 650 auf. Der erste Komparator 645 ist mit der Datenleitung DP 210 durch die erste Schutzschaltung 605 gekoppelt. Der zweite Komparator 650 ist mit der Datenleitung DP 212 durch die zweite Schutzschaltung 610 gekoppelt.
  • Wenn ein eUSB2-FS- oder -LS-RX aktiv ist, kann der erste Komparator 645 ein analoges Signal auf der Datenleitung DP 210 empfangen und ein analoges Signal auf eine Datenleitung DOP2 655 auf der Grundlage des analogen Signals in der Datenleitung DP 210 und einer Referenzspannung (nicht gezeigt) liefern. Der zweite Komparator 650 kann ein analoges Signal auf der Datenleitung DP 212 empfangen und ein analoges Signal auf eine Datenleitung DOM2 660 auf der Grundlage des analogen Signals in der Datenleitung DP 210 und der Referenzspannung (nicht gezeigt) liefern. Die Datenleitungen DOP2 655 und DOM2 660 können auch mit anderen Komponenten bzw. Bauteilen (nicht gezeigt) der Kombinations-eUSB2-FS/LS-RX-Schaltung 640 gekoppelt sein, und eine Ausgabe der eUSB2-FS/LS-RX-Schaltung 640 kann dem DFE zur Verarbeitung zugeführt werden.
  • 7 veranschaulicht ein Blockdiagramm einer physikalischen Schicht (PHY) von eUSB2/USB2.0 bzw. einer eUSB2/USB2.0-PHY 705, die mit einem USB-2.0-Controller 710 kommunizieren kann, in Übereinstimmung mit einer oder mehreren Implementierungen des Offenbarungsgegenstands. In einer oder mehreren Implementierungen kann die eUSB2/USB2.0-PHY 705 mit dem USB-2.0-Controller 710 über eine UTMI 715 kommunizieren. Der USB-2.0-Controller 710 kann Verkehr leiten, der mit einer USB-2.0-Kommunikation assoziiert ist. Der USB-2.0-Controller 710 kann ein Host-, ein Geräte- oder ein DRD-(Dual-Role Device; Doppelrollengeräte)-Controller sein.
  • Die eUSB2/USB2.0-PHY 705 weist eine eUSB2/USB2.0-AFE-PHY 720 und eine eUSB2/USB2.0-DFE-PHY 725 auf. Die eUSB2/USB2.0-DFE-PHY 725 weist eine USB-2.0-DFE-PHY 730 und eine eUSB-Bridge 735 auf. In einer oder mehreren Implementierungen kann die eUSB2/USB2.0-AFE-PHY 720 Komponenten bzw. Bauteile des integrierten Chips 200, der in 2 gezeigt ist, sein oder sie kann Komponenten bzw. Bauteile davon aufweisen. In einer oder mehreren Implementierungen kann die eUSB2[USB2.0-DFE-PHY 725 Komponenten bzw. Bauteile des DFE 270, das in 2 gezeigt ist, sein oder sie kann Komponenten bzw. Bauteile davon aufweisen. In einer oder mehreren Implementierungen kann die eUSB2/USB2.0-AFE-PHY 720 der integrierte Chip 200 von 2 sein oder diesen einschließen. In einer oder mehreren Implementierungen kann die eUSB2/USB2.0-DFE-PHY 725 die eUSB-Bridge 275 von 2 einschließen. In einer oder mehreren Implementierungen kann die eUSB2/USB-2.0-DFE-PHY 725 die Sender-UTMI 280 und die Empfänger-UTMI 285 einschließen.
  • Die eUSB-Bridge 735 weist eine eUSB FSM (FSM = Finite State Machine; endliche Zustandsmaschine), einen Steuernachrichten-Codierer/Decodierer (CM E/D; Control Message Encoder/Decoder), einen Registerzugriffsprotokoll-Codierer/Decodierer (RAP E/D; Register Access Protocol Encoder/Decoder), einen Extended-Single-Ended-One-Codierer/Decodierer (ESE1 E/D; Extended Single Ended One Encoder/Decoder), ein eUSB EOP (EOP = End of Paket; Ende eines Pakets), einen Ping-Codierer und einen eUSB/USB-Leitungszustandswandler (Line State Converter) auf. Die eUSB FSM kann eUSB-Operationen während des Hochfahrens, des Verbindens und des Fortsetzens durchführen. Der CM E/D kann eUSB-Steuernachrichten wie etwa Reset (Zurücksetzen), Suspend (vorübergehend aussetzen), RAP-Start oder Disconnect Detect Enable codieren und decodieren. Der RAP E/D kann Register in einem zugehörigen Repeater oder eUSB-Peripherieport steuern und konfigurieren. Der ESE1 E/D kann ESEL-Signale für einen Port codieren und decodieren, um ein Ereignis entweder des Trennens oder des Wiederverbindens anzukündigen. Der eUSB EOP kann ein eUSB EOP aus einem älteren eUSB EOP codieren. Der Ping-Codierer kann Pin-Signale zusammen mit dem Erfassen eines eUSB EOP codieren. Der eUSB/USB-Leitungsstartwandler kann einen eUSB-Leitungszustand in einen älteren USB-Leitungszustand umwandeln. Ein Leitungszustand kann unter anderem solche Zustände wie etwa „Differential ,1‛“ (differentielle ,1‘), „Differential ,0‘“ (differentielle ,0'), „Single Ended Zero“ (SE0), „Start of Packet“ (SOP) (Start eines Pakets), „End of Packet“ (EOP) (Ende eines Pakets) umfassen, wobei Zustände auf Werten in den DP- und DM-Datenleitungen, auf Übergängen in den Werten in den DP- und DM-Datenleitungen und so weiter basieren können.
  • In einer oder mehreren Implementierungen kann eine Logikimplementierung, die bei der Ermöglichung der Verwendung von eUSB2 und USB 2.0 beteiligt ist, optimiert werden, ohne eine USB-2.0-UTMI-Schnittstellenlogik zu ändern, einschließlich einer Logik, die von der USB-2.0-DFE-PHY 730 bereitgestellt wird. Die eUSB2-Bridge 735 kann eine Schnittstelle zwischen der eUSB2/USB2.0-AFE-PHY 720 und der USB-2.0-DFE-PHY 730 bereitstellen. Eine Logikgröße der eUSB2-Bridge 735 kann kleiner als 10% einer Logikgröße der USB-2.0-DFE-PHY 730 sein. In solchen Fällen kann ein Gerät, das eUSB2 und USB 2.0 verwendet, einen einzigen integrierten Chip mit einer Kompatibilität zu eUSB2 und USB 2.0 aufweisen, ohne die Logikgröße von einem Gerät mit einem eigenständigen eUSB2-Chip und/oder einem eigenständigen USB-2.0-Chip beträchtlich zu vergrößern.
  • 8A veranschaulicht ein Beispiel eines integrierten Chips oder eines Teils davon, der im Folgenden als ein integrierter Chip 800 bezeichnet wird und der eine Kommunikation über USB 2.0 und eUSB2 ermöglicht, in Übereinstimmung mit einer oder mehreren Implementierungen des Offenbarungsgegenstands. In einer oder mehreren Implementierungen kann der integrierte Chip 800 der integrierte Chip 100 von 1 sein.
  • Der integrierte Chip 800 weist eine erste Datenleitung 810, eine zweite Datenleitung 812, eine HS-Schaltung 820, eine FS/LS-Schaltung 830, eine Kommunikationsmodus-Ermittlungsschaltung 840, eine Stromversorgungs-Steuerschaltung 850 und eine Referenztaktschaltung 860 auf. In einer oder mehreren Implementierungen können die verschiedenen Komponenten bzw. Bauteile in dem integrierten Chip 800 ähnliche Funktionen wie die entsprechenden Komponenten bzw. Bauteile in dem integrierten Chip 200 von 2 durchführen. Ein Betriebsmodus des integrierten Chips 800 oder eines Teils davon (z.B. der HS-Schaltung 820, der FS/LS-Schaltung 830) kann durch einen Kommunikationsmodus (z.B. USB 2.0, eUSB2) und einen Geschwindigkeitsmodus (z.B. Low Speed, Full Speed, High Speed) identifiziert werden.
  • Die HS-Schaltung 820 kann eine HS-Senderschaltung 822 zum Senden von USB-2.0-Signalen und eUSB2-Signalen in einem High-Speed-Modus und eine HS-Empfängerschaltung 824 zum Empfangen von USB-2.0-Signalen und eUSB2-Signalen in einem High-Speed-Modus aufweisen. In einer oder mehreren Implementierungen kann die HS-Senderschaltung 822 für Übertragungsanwendungen unterschiedliche Spannungspegel für die verschiedenen Kommunikationsmodi (z.B. eUSB2, USB 2.0) durch das Einstellen von rekonfigurierbaren Schaltungen, wie etwa der rekonfigurierbaren Stromquelle 420 und/oder des rekonfigurierbaren Widerstandsabschlusses 435 von 4, erzeugen.
  • Die FS/LS-Schaltung 830 kann verwendet werden, um eUSB2- und USB-2.0-Signale in einem Full-Speed- oder Low-Speed-Modus zu senden oder zu empfangen. Die FS/LS-Schaltung 830 kann zwischen dem Verwenden der analogen Versorgungsspannung VDDL oder der Hochspannungsversorgung VDDH auf der Grundlage des Kommunikationsmodus (z.B. eUSB2, USB 2.0) umgeschaltet werden. Für eUSB2 kann die Stromversorgungssteuerung 850 die analoge Versorgungsspannung VDDL an die FS/LS-Schaltung 830 liefern. Für USB 2.0 kann die Stromversorgungssteuerung 850 die Hochspannungsversorgung VDDH an die FS/LS-Schaltung 830 liefern. Die Hochspannungsversorgung VDDH kann eingestellt oder mit der analogen Versorgung VDDL verbunden werden, um Strom zu sparen, wenn die FS/LS-Schaltung 830 in eUSB2 arbeitet. In einer oder mehreren Implementierungen kann die FS/LS-Schaltung 830 Spannungsschutzschaltungen aufweisen, um einen Schutz vor höheren Spannungen bereitzustellen, die mit der USB-2.0-FS/LS assoziiert sind.
  • Für das Regeln der Spannung, die zu der HS-Schaltung 820 und der FS/LS-Schaltung 830 zugeführt wird, ermittelt die Kommunikationsmodus-Ermittlungsschaltung 840 in einer oder mehreren Implementierungen den Kommunikationsmodus und stellt den ermittelten Kommunikationsmodus einem DFE 870 bereit. Das DFE 870 kann dann den ermittelten Kommunikationsmodus der Stromversorgungssteuerung 850 anzeigen, aus dem die Stromversorgungssteuerung 850 ermitteln kann, welche Spannungsversorgung (z.B. VDDH, VDDL) verwendet werden soll und welche Spannung zugeführt werden soll. Alternativ oder zusätzlich dazu kann die Kommunikationsmodus-Ermittlungsschaltung 840 den ermittelten Kommunikationsmodus direkt der Stromversorgungssteuerung 850 zuführen. In einer oder mehreren Implementierungen können das DFE 870 und/oder die Kommunikationsmodus-Ermittlungsschaltung 840 Anweisungen für die Stromversorgungssteuerung 850 im Hinblick darauf, welche Spannungsversorgung verwendet werden soll und welche Spannung zugeführt werden soll, bereitstellen.
  • In einer oder mehreren Implementierungen kann der integrierte Chip 800 ein AFE eines USB-2.0- und eUSB2-konformen Geräts sein oder ein solches einschließen. Das AFE kann in Kommunikation mit dem DFE 870 stehen. In einer oder mehreren Implementierungen können sich das AFE und das DFE 870 auf demselben integrierten Chip befinden. Alternativ dazu können sich das AFE und das DFE 870 auf verschiedenen integrierten Chips befinden. Das DFE 870 weist eine eUSB-Bridge 875, eine Sender-UTMI 880 und eine Empfänger-UTMI 885 auf. Die eUSB-Bridge 875 kann eine Kommunikation zwischen dem AFE und einem von der Sender-UTMI 880 und der Empfänger-UTMI 885 auf der Grundlage dessen ermöglichen, ob eUSB2- oder USB-2.0-Signale durch das AFE gesendet oder empfangen werden. Die Sender-UTMI 880 und die Empfänger-UTMI 885 sind kommunikationsfähig mit einem Controller (nicht gezeigt), wie etwa einem USB-2.0-Controller, verbunden.
  • 8B veranschaulicht ein Beispiel eines Sendertreibers 880 für das Treiben von Signalen auf die erste Datenleitung 810 und die zweite Datenleitung 812 von 8A in Übereinstimmung mit einer oder mehreren Implementierungen des Offenbarungsgegenstands. In einer oder mehreren Implementierungen kann der Sendertreiber 880 die HS-Senderschaltung 822 von 8A sein oder er kann ein Teil davon sein. In solchen Implementierungen kann der Sendertreiber 880 in Kommunikation mit dem DFE 870 von 8A stehen. Der Sendertreiber 880 weist die eUSB2/USB2.0-HS-Treiberschaltung 405, die rekonfigurierbare Stromquelle 430, den rekonfigurierbaren Widerstandsabschluss 435, den ersten Schalter 440, den Schalter 445, die erste Schutzschaltung 450 und die zweite Schutzschaltung 455 auf. Der Sendertreiber 880 kann ähnlich wie der Sendertreiber 400 von 4 arbeiten, mit der Ausnahme, dass der Sendertreiber 880 keine Treiberschaltungen aufweist, die mit eUSB2-FS/LS assoziiert sind (z.B. die erste eUSB2-FS/LS-Treiberschaltung 410 und die zweite eUSB2-FL/LS-Treiberschaltung 415 von 4).
  • 9 veranschaulicht ein Beispiel eines integrierten Chips oder eines Teils davon, der im Folgenden als ein integrierter Chip 900 bezeichnet wird und der eine Kommunikation über USB 2.0 und eUSB2 ermöglicht, in Übereinstimmung mit einer oder mehreren Implementierungen des Offenbarungsgegenstands. In einer oder mehreren Implementierungen kann der integrierte Chip 900 der integrierte Chip 100 von 1 sein.
  • Der integrierte Chip 900 weist eine erste Datenleitung 910, eine zweite Datenleitung 912, eine HS-Schaltung 920, eine FS/LS-Schaltung 930, eine Kommunikationsmodus-Ermittlungsschaltung 940, eine Stromversorgungs-Steuerschaltung 950 und eine Referenztaktschaltung 960 auf. In einer oder mehreren Implementierungen können die verschiedenen Komponenten bzw. Bauteile in dem integrierten Chip 900 ähnliche Funktionen wie die entsprechenden Komponenten bzw. Bauteile in dem integrierten Chip 200 von 2 durchführen. Ein Betriebsmodus des integrierten Chips 900 oder eines Teils davon (z.B. der HS-Schaltung 920, der FS/LS-Schaltung 930) kann durch einen Kommunikationsmodus (z.B. USB 2.0, eUSB2) und einen Geschwindigkeitsmodus (z.B. Low Speed, Full Speed, High Speed) identifiziert werden.
  • Die HS-Schaltung 920 kann eine HS-Senderschaltung 922 zum Senden von USB-2.0-Signalen und eUSB2-Signalen in einem High-Speed-Modus und eine HS-Empfängerschaltung 924 zum Empfangen von USB-2.0-Signalen und eUSB2-Signalen in einem High-Speed-Modus aufweisen. Die FS/LS-Schaltung 930 kann eine eUSB2-FS/LS-Schaltung 932 und eine USB-2.0-FS/LS-Schaltung 934 aufweisen, die verwendet wird, um eUSB2- und USB-2.0-Signale jeweils in einem Full-Speed- oder Low-Speed-Modus zu empfangen oder zu senden.
  • In einer oder mehreren Implementierungen kann die FS/LS-Schaltung 930 eine Spannungsschutzschaltung (nicht gezeigt) aufweisen, die die eUSB2-FS/LS-Schaltung 932, die mit kleineren Spannungshüben assoziiert ist, vor höheren Spannungshüben schützt, die mit der USB-2.0-FS/LS-Schaltung 934 assoziiert sind. In einer oder mehreren Implementierungen können die USB-2.0-FS/LS-Schaltung 934 und die Hochspannungsversorgung VDDH eingestellt (oder deaktiviert) werden, um Strom zu sparen, wenn der integrierte Schaltkreis 900 für das Empfangen oder Senden von Daten über eUSB2 verwendet wird.
  • In einer oder mehreren Implementierungen kann der integrierte Chip 900 ein AFE eines USB-2.0- und eUSB2-konformen Geräts sein oder ein solches einschließen. Das AFE kann in Kommunikation mit einem DFE 970 stehen. In einer oder mehreren Implementierungen können sich das AFE und das DFE 970 auf demselben integrierten Chip befinden. Alternativ dazu können sich das AFE und das DFE 970 auf verschiedenen integrierten Chips befinden. Das DFE 970 weist eine eUSB-Bridge 975, eine Sender-UTMI 980 und eine Empfänger-UTMI 985 auf. Die eUSB-Bridge 975 kann eine Kommunikation zwischen dem AFE und einer von der Sender-UTMI 980 und der Empfänger-UTMI 985 auf der Grundlage dessen ermöglichen, ob durch das AFE eUSB2- oder USB-2.0-Signale gesendet oder empfangen werden. Die Sender-UTMI 980 und die Empfänger-UTMI 985 sind kommunikationsfähig mit einem Controller (nicht gezeigt), wie etwa einem USB-2.0-Controller, verbunden.
  • 10A veranschaulicht beispielhafte Verbindungen zwischen Ports eines integrierten Chips 1000 und einem Verbindungselement in Übereinstimmung mit einer oder mehreren Implementierungen des Offenbarungsgegenstands. 10B bis 10F veranschaulichen Beispiele einer Verbindung mit einem von den Ports des integrierten Chips 1000 von 10A in Übereinstimmung mit einer oder mehreren Implementierungen des Offenbarungsgegenstands. Für Erörterungszwecke kann der integrierte Chip 1000 in dem Gerät 10 von 1 enthalten sein. Der integrierte Chip 1000 kann der integrierte Chip 100 von 1 sein. Der integrierte Chip 1000 kann ein System auf einem Chip bzw. System-on-Chip (SOC) sein. Obwohl fünf separate Ports veranschaulicht sind, können weniger, andere oder mehr separate Ports verwendet werden. Während zum Beispiel 10A fünf separate Ports 1005, 1010, 1015, 1020 und 1025 veranschaulicht, kann ein einziger Port (anstelle von fünf physischen bzw. physikalischen Ports) für jede der für diese fünf Ports veranschaulichten Funktionen verwendet werden. In einer oder mehreren Implementierungen kann jeder der fünf separaten Ports für die Verwendung als ein eUSB2-Port oder ein USB-2.0-Port umgeschaltet werden. In 10A gibt D+/D- die USB-2.0-Signalübertragung an und gibt eD+/eD- die eUSB2-Signalübertragung an.
  • In 10A und 10B kann ein eUSB2-Port 1005 des Geräts 10 für eine Inter-Chip-Verbindung mit einem anderen eUSB2-Port des Geräts verwendet werden. Das Gerät 10 (z.B. ein Computergerät) kann zum Beispiel ein Motherboard mit dem integrierten Chip 1000 und einem anderen Chip (oder SOC) 1005a mit jeweiligen eUSB2-Ports aufweisen, die durch eine eUSB2-Inter-Chip-Verbindung miteinander verbunden sind. Die Inter-Chip-Verbindung kann zum Beispiel eine Leiterbahn sein.
  • In 10A und 10C kann ein eUSB2-Port 1010 des Geräts 10 für die Kommunikation mit einem Peripheriegerät 1010n (z.B. einer Maus, einem Flash-Speicher) verwendet werden, das mit dem Gerät 10 durch einen USB-2.0-Port und ein USB-Kabel verbunden ist. Ein Repeater 1010a kann verwendet werden, um zwischen der eUSB2- und der USB-2.0-Signalübertragung zu übersetzen.
  • In 10A und 10D kann ein eUSB2-Port 1015 des Geräts 10 für die Kommunikation mit einem eUSB2-Port eines zweiten Geräts 1015x (z.B. eines Tablet-Geräts) benutzt werden. Das zweite Gerät 1015x kann ein SOC 1015n mit dem eUSB2-Port aufweisen. Die Kommunikation zwischen dem eUSB2-Port 1015 und dem eUSB2-Port des zweiten Geräts 1015x kann durch die Verwendung eines ersten Repeaters 1015a in dem Gerät 10 und eines zweiten Repeaters 1015m in dem zweiten Gerät 1015x erfolgen. Der erste Repeater 1015a und der zweite Repeater 1015m können mit einem USB-2.0-Port der jeweiligen Geräte verbunden sein. Ein USB-Kabel kann verwendet werden, um den USB-2.0-Port der beiden Geräte zu verbinden.
  • In 10A und 10E kann ein USB-2.0-Port 1020 des Geräts 10 für die Kommunikation mit einem zweiten Gerät 1020n (z.B. einem Peripheriegerät) durch ein USB-Kabel verwendet werden. In 10A und 10F kann ein USB-2.0-Port 1025 des Geräts 10 für die Kommunikation mit einem eUSB2-konformen SOC-Chip 1025n eines zweiten Geräts 1025x durch einen Repeater 1025m des zweiten Geräts 1025x verwendet werden. Der USB-2.0-Port 1025 kann an einem USB-2.0-Port des zweiten Geräts 1025x durch ein USB-Kabel angeschlossen werden, wobei der Repeater 1025m mit dem USB-2.0-Port des zweiten Geräts 1025x gekoppelt ist und eine USB-2.0-Signalübertragung in eine eUSB2-Signalübertragung für den eUSB2-konformen SOC-Chip 1025n des zweiten Geräts 1025x übersetzen bzw. umwandeln kann.
  • Jedes dieser Geräte 10, 1010n, 1015n, 1020n, 1025n in 10A bis 10F ist ein USB-Gerät. Ein USB-Gerät hat eine USB-Buchse oder einen USB-Stecker. Ein USB-Gerät kann eine Vielzahl von USB-Buchsen und/oder USB-Steckern haben. Eine USB-Buchse bzw. ein USB-Stecker kann z.B. Typ A, Mini-A, Micro-A, Typ B, Mini-B und Micro-B sein.
  • Unter Bezugnahme auf 10A und 10C ist jedes von dem Gerät 10 und dem Peripheriegerät 1010n ein USB-Gerät. Das Gerät 10 hat eine USB-Buchse 1012a an einem äußeren Rand des Geräts 10. Das Gerät 1010n hat eine USB-Buchse 1012b an einem äußeren Rand des Geräts 1010n. Ein USB-Kabel 1011 weist einen USB-Stecker 1011a an einem Ende und einen weiteren USB-Stecker 1011b an dem anderen Ende auf. Der USB-Stecker 1011a wird in die USB-Buchse 1012a eingesteckt. Der USB-Stecker 1012b wird in die USB-Buchse 1012b eingesteckt. Folglich hat in diesem Beispiel jedes von den zwei USB-Geräten 10 und 1010n eine USB-Buchse, und die zwei USB-Geräte 10 und 1010n werden unter Verwendung eines USB-Kabels 1011 verbunden. In einem anderen Beispiel kann ein USB-Gerät einen USB-Stecker haben (z.B. ein Flash-Speicher). Ein solches USB-Gerät kann in ein USB-Gerät mit einer USB-Buchse direkt ohne ein USB-Kabel eingesteckt werden.
  • 11A veranschaulicht ein Beispiel eines integrierten Chips oder eines Teils davon, der im Folgenden als ein integrierter Chip 1100 bezeichnet wird und der mehrere Ports aufweist, wobei jeder Port eine Kommunikation über USB 2.0 und eUSB2 ermöglicht, in Übereinstimmung mit einer oder mehreren Implementierungen des Offenbarungsgegenstands. Mit Multi-Port-Konfigurationen, die parallel arbeiten, kann eine mehrfache eUSB2-Kommunikation, eine mehrfache USB-2.0-Kommunikation und/oder eine Kombination aus eUSB2-Kommunikation und USB-2.0-Kommunikation gleichzeitig auf dem integrierten Chip 1100 arbeiten.
  • In einer oder mehreren Implementierungen kann ein erster Port des integrierten Chips 1100 mit den Komponenten bzw. Bauteilen verknüpft sein, die in dem integrierten Chip 200 von 2 veranschaulicht sind. Ein zweiter Port kann mit Komponenten bzw. Bauteilen verknüpft sein, die denen des ersten Ports des integrierten Chips 1100 entsprechen und die eine erste Datenleitung 210b, eine zweite Datenleitung 212b, eine Kombinationsschaltung 220b, eine USB-2.0-FS/LS-Schaltung 230b, eine Kommunikationsmodus-Ermittlungsschaltung 240b und eine Stromversorgungs-Steuerschaltung 250b einschließen. Die Referenztaktschaltung 260 kann von dem ersten Port und dem zweiten Port gemeinsam benutzt werden.
  • In einer oder mehreren Implementierungen kann jeder von den Ports des integrierten Chips 1100 mit einem jeweiligen AFE eines USB-2.0- und eUSB2-konformen Geräts assoziiert sein. Die AFEs können in Kommunikation mit einem DFE 270 stehen, wobei das DFE 270 von den AFEs gemeinsam benutzt wird. In einer oder mehreren Implementierungen können sich die AFEs und das DFE 270 auf demselben integrierten Chip befinden. Alternativ dazu können sich die AFEs auf einem anderen integrierten Chip als das DFE 270 befinden.
  • Das DFE 270 weist die eUSB-Bridge 275, die Sender-UTMI 280 und die Empfänger-UTMI 285 auf. Die eUSB-Bridge 275 kann eine Kommunikation zwischen den AFEs und einer von der Sender-UTMI 280 und der Empfänger-UTMI 285 auf der Grundlage dessen ermöglichen, ob eUSB2- oder USB-2.0-Signale von den AFEs gesendet werden oder durch die AFEs empfangen werden. Die Sender-UTMI 280 und die Empfänger-UTMI 285 sind kommunikationsfähig mit einem Controller (nicht gezeigt), wie etwa einem USB-2.0-Controller, verbunden.
  • 11B veranschaulicht ein Beispiel eines integrierten Chips oder eines Teils davon, der im Folgenden als ein integrierter Chip 1150 bezeichnet wird und der mehrere Ports aufweist, wobei jeder Port eine Kommunikation über USB 2.0 und eUSB2 ermöglicht, in Übereinstimmung mit einer oder mehreren Implementierungen des Offenbarungsgegenstands. Mit Multi-Port-Konfigurationen, die parallel arbeiten, kann eine mehrfache eUSB2-Kommunikation, eine mehrfache USB-2.0-Kommunikation und/oder eine Kombination aus eUSB2-Kommunikation und USB-2.0-Kommunikation gleichzeitig auf dem integrierten Chip 1150 arbeiten.
  • In einer oder mehreren Implementierungen kann ein erster Port des integrierten Chips 1150 mit den Komponenten bzw. Bauteilen verknüpft sein, die in dem integrierten Chip 800 von 8A veranschaulicht sind. Ein zweiter Port kann mit Komponenten bzw. Bauteilen verknüpft sein, die denen des ersten Ports des integrierten Chips 1150 entsprechen und eine erste Datenleitung 810b, eine zweite Datenleitung 812b, eine HS-Schaltung 820b, eine FS/LS-Schaltung 830b, eine Kommunikationsmodus-Ermittlungsschaltung 840b und eine Stromversorgungs-Steuerschaltung 850b aufweisen. Die Referenztaktschaltung 860 kann von dem ersten Port und dem zweiten Port gemeinsam benutzt werden.
  • In einer oder mehreren Implementierungen kann jeder der Ports des integrierten Chips 1150 mit einem jeweiligen AFE eines USB-2.0- und eUSB2-konformen Geräts assoziiert sein. Die AFEs können in Kommunikation mit einem DFE 870 stehen, wobei das DFE 870 von den AFEs gemeinsam benutzt wird. In einer oder mehreren Implementierungen können sich die AFEs und das DFE 870 auf demselben integrierten Chip befinden. Alternativ dazu können sich die AFEs auf einem anderen Chip als das DFE 870 befinden.
  • Das DFE 870 weist die eUSB-Bridge 875, die Sender-UTMI 880 und die Empfänger-UTMI 885 auf. Die eUSB-Bridge 875 kann eine Kommunikation zwischen den AFEs und einer von der Sender-UTMI 880 und der Empfänger-UTMI 885 auf der Grundlage dessen ermöglichen, ob eUSB2- oder USB-2.0-Signale von den AFEs gesendet oder durch diese empfangen werden. Die Sender-UTMI 880 und die Empfänger-UTMI 885 sind kommunikationsfähig mit einem Controller (nicht gezeigt), wie etwa einem USB-2.0-Controller, verbunden.
  • Der Offenbarungsgegenstand stellt einen einzelnen integrierten Chip bereit, der eine Kommunikation über USB 2.0 und eUSB2 ermöglicht. In einer oder mehreren Implementierungen kann der einzelne integrierte Chip eine Unterstützung von sowohl Kurzkabel- als auch Inter-Chip-Anwendungen ohne irgendeine externe Komponente gestatten. Eine Implementierung von USB 2.0 und eUSB2 auf dem einzelnen integrierten Chip kann eine Reduktion der Flächenkosten und des Energie-Overheads im Vergleich zu separaten integrierten Chips für USB 2.0 und eUSB2 gestatten. Der einzelne integrierte Chip kann ein Umschalten zwischen den USB-2.0- und den eUSB2-Kommunikationen auf der Grundlage eines Verbindungselements (z.B. eines Verbindungschips oder einer Verbindungsvorrichtung) gestatten, das mit dem einzelnen integrierten Chip verbunden werden kann. Obwohl hier USB-2.0-Kommunikationen erörtert werden, kann der einzelne integrierte Chip auch mit USB-1.x-Kommunikationen verwendet werden.
  • Der einzelne integrierte Chip kann in jedem Gerät verwendet werden, um eine Kommunikation über USB 2.0 und eUSB2 zu ermöglichen. Solche Geräte können einen Schreibtisch-Computer, einen Laptop-Computer, einen Tablet-Computer, einen Handheld-Computer, einen PDA, ein Funktelefon, eine Netzwerk-Appliance, eine Kamera, ein Smartphone, ein EGPRS-Mobiltelefon, einen Media Player, ein Navigationsgerät, ein E-Mail-Gerät, einen Spielcomputer bzw. eine Spielkonsole oder eine Kombination von jeglichen dieser Datenverarbeitungsgeräte oder anderen Datenverarbeitungsgeräten aufweisen.
  • In einigen Aspekten kann die E/A-Leistungseffizienz und die Prozessskalierbarkeit verbessert werden. Für Geräte mit Multi-Port-Konfigurationen können sowohl eUSB2- als auch USB-2.0-Standards gleichzeitig auf einem einzigen Chip arbeiten. Das Implementieren von sowohl des eUSB2- als auch des USB-2.0-Standards auf einem einzigen integrierten Chip kann mehr Flexibilität gestatten, um zwischen den zwei Standards auf der Grundlage der Anwendung auszuwählen.
  • Der Offenbarungsgegenstand kann in Verbindung mit „Universal Serial Bus Specification, Revision 2.0“, 27. April 2000 und „Embedded USB2 (eUSB2) Physical Layer Supplement to the USB Revision 2.0 Specification“, 1. August 2014 verwendet werden, die beide hiermit durch Bezugnahme darauf in ihrer Gesamtheit als Bestandteil aufgenommen werden.
  • Im Halbleiterindustrieumfeld von sogenannten Foundries (Unternehmen mit eigener Fertigung) und Fabless-Unternehmen (Unternehmen ohne eigene Fertigung) sind es die Foundries, die die physikalische bzw. physische Struktur entwickeln, spezifizieren und bereitstellen, die die Designer dann zur Implementierung ihrer Designs verwenden. Foundries stellen Herstellungsdienstleistungen für viele Fabless-Halbleiterunternehmen bereit, aber um rentabel arbeiten zu können, werden Herstellungsprozesse optimiert, um hohe Erträge zu erzielen. Solche Optimierungen erfordern typischerweise, dass der Vielfalt von Strukturen, die durch einen bestimmten Herstellungsprozess produziert werden können, Beschränkungen auferlegt werden. Im Einklang mit dem Obigen stellen Foundries typischerweise einen begrenzten Satz von Transistorstrukturen bereit, die einen breiten Bereich von Schaltkreisanwendungen abdecken sollen.
  • Eine oder mehrere Implementierungen werden durch einen oder mehrere integrierte Schaltkreise durchgeführt, wie etwa durch anwendungsspezifische integrierte Schaltkreise (ASICs, Application Specific Integrated Circuits) oder durch beim Kunden programmierbare Gate-Arrays (FPGAs; Field Programmable Gate Arrays). In einer oder mehreren Implementierungen führen solche integrierten Schaltkreise Anweisungen aus, die auf dem Schaltkreis selbst gespeichert sind. Der Begriff „integrierter Schaltkreis“ oder „Halbleitervorrichtung“ kann eine Design-Werkzeug-Ausgabedatei als einen Binärcode, der das gesamte physische bzw. physikalische Design des integrierten Schaltkreises oder der Halbleitervorrichtung umfasst, eine Datendatei, die mit einem Code codiert ist, der das gesamte physische bzw. physikalische Design des integrierten Schaltkreises oder der Halbleitervorrichtung repräsentiert, einen gehäusten integrierten Schaltkreis oder eine gehäuste Halbleitervorrichtung oder einen ungehäusten Die (Chip) einschließen, ohne aber darauf beschränkt zu sein. Die Datendatei kann Elemente des integrierten Schaltkreises oder der Halbleitervorrichtung, Zwischenverbindungen dieser Elemente und Zeitsteuerungscharakteristiken dieser Elemente (einschließlich Störeffekte der Elemente) umfassen.
  • Die verschiedenen veranschaulichenden Blöcke, Elemente, Komponenten bzw. Bauteile und Verfahren, die hier beschrieben worden sind, können als elektronische Hardware implementiert werden. Verschiedene veranschaulichende Blöcke, Elemente, Komponenten bzw. Bauteile und Verfahren sind oben allgemein im Hinblick auf ihre Funktionalität beschrieben worden. Ob eine solche Funktionalität als Hardware implementiert wird, hängt von der speziellen Anwendung und den Designbeschränkungen ab, die dem Gesamtsystem auferlegt sind. Fachleute können die beschriebene Funktionalität auf verschiedene Weisen für jede bestimmte Anwendung implementieren. Verschiedene Komponenten bzw. Bauteile und Blöcke können anders angeordnet werden (z.B. in einer anderen Reihenfolge angeordnet oder auf eine andere Weise unterteilt), und zwar all das, ohne dass von dem Schutzumfang der gegenständlichen Technologie abgewichen wird.
  • Die präzidierenden Wörter „konfiguriert“ oder „betriebsfähig“ implizieren keine bestimmte materielle oder immaterielle Modifikation eines Gegenstands, sondern sind eher dazu gedacht, austauschbar verwendet zu werden. In einer oder mehreren Implementierungen kann ein Empfänger, der dafür konfiguriert ist, eine Operation oder eine Komponente zu empfangen und zu verarbeiten, auch bedeuten, dass der Empfänger betriebsfähig ist, um die Operation zu empfangen und zu verarbeiten.
  • Die Fachleute auf dem Gebiet würden erkennen, dass die verschiedenen veranschaulichenden Blöcke, Module, Elemente, Komponenten bzw. Bauteile, Verfahren und Algorithmen, die hier beschrieben worden sind, als elektronische Hardware, Computersoftware oder als Kombinationen aus beiden implementiert werden können. Zur Veranschaulichung dieser Austauschbarkeit von Hardware und Software sind verschiedene veranschaulichende Blöcke, Module, Elemente, Komponenten bzw. Bauteile, Verfahren und Algorithmen oben allgemein im Hinblick auf ihre Funktionalität beschrieben worden. Ob eine solche Funktionalität als Hardware oder Software implementiert wird, hängt von der speziellen Anwendung und von Designbeschränkungen ab, die dem Gesamtsystem auferlegt sind. Fachleute können die beschriebene Funktionalität auf verschiedene Weisen für jede bestimmte Anwendung implementieren. Verschiedene Komponenten bzw. Bauteile können anders angeordnet werden (z.B. in einer anderen Reihenfolge angeordnet werden oder auf eine andere Weise unterteilt werden), und zwar all dies, ohne dass von dem Schutzumfang der gegenständlichen Technologie abgewichen wird.
  • So wie sie in der vorliegenden Spezifikation und in irgendwelchen Ansprüchen der vorliegenden Anmeldung verwendet werden, beziehen sich die Begriffe „Verstärker“ „Transceiver“, „Sender“, „Empfänger“ und „Schaltungen“ alle auf elektronische oder andere technologische Vorrichtungen. Diese Begriffe schließen Personen oder Personengruppen aus.
  • Die präzidierenden Wörter „konfiguriert“, „betriebsfähig“ und „programmiert“ implizieren keine bestimmte materielle oder immaterielle Modifikation eines Gegenstands, sondern sind eher dazu gedacht, austauschbar verwendet zu werden. In einer oder mehreren Implementierungen kann ein Prozessor, der dafür konfiguriert ist, eine Operation oder eine Komponente bzw. ein Bauteil zu überwachen und zu steuern, auch bedeuten, dass der Prozessor dafür programmiert ist, die Operation zu überwachen und zu steuern, oder dass der Prozessor betriebsfähig ist, um die Operation zu überwachen und zu steuern. In ähnlicher Weise kann ein Prozessor, der dafür konfiguriert ist, einen Code auszuführen, auch als ein Prozessor interpretiert werden, der dafür programmiert ist, einen Code auszuführen, oder der betriebsfähig ist, um einen Code auszuführen.

Claims (10)

  1. Integrierter Schaltkreis mit: einer Kommunikationsmodus-Ermittlungsschaltung, die dafür konfiguriert ist, einen Signalpegel an einer oder beiden von einer ersten Datenleitung und einer zweiten Datenleitung zu erfassen, wobei die Kommunikationsmodus-Ermittlungsschaltung dafür konfiguriert ist, dass sie ermittelt, ob ein Kommunikationsmodus der ersten Datenleitung und der zweiten Datenleitung ein erster USB-(Universal Serial Bus)-Kommunikationsmodus oder ein zweiter USB-Kommunikationsmodus ist; einer ersten Transceiver-(Sende-/Empfangseinrichtungs)-Schaltung, die dafür konfiguriert ist, in einem von einer ersten Vielzahl von Modi auf der Grundlage des ermittelten Kommunikationsmodus zu arbeiten; und einer zweiten Transceiver-Schaltung, die dafür konfiguriert ist, in einem von einer zweiten Vielzahl von Modi auf der Grundlage des ermittelten Kommunikationsmodus zu arbeiten, wobei wenigstens einer von der zweiten Vielzahl von Modi mit einem höheren maximalen Signalpegel als jeder Modus der ersten Vielzahl von Modi assoziiert ist.
  2. Integrierter Schaltkreis nach Anspruch 1, wobei ein maximaler Signalpegel des ersten USB-Kommunikationsmodus größer als ein maximaler Signalpegel des zweiten USB-Kommunikationsmodus ist.
  3. Integrierter Schaltkreis nach Anspruch 1 oder 2, wobei die erste Vielzahl von Modi einen ersten Geschwindigkeitsmodus des ersten USB-Kommunikationsmodus und einen ersten Geschwindigkeitsmodus des zweiten USB-Kommunikationsmodus umfasst und wobei die zweite Vielzahl von Modi einen zweiten Geschwindigkeitsmodus des ersten USB-Kommunikationsmodus und einen dritten Geschwindigkeitsmodus des ersten USB-Kommunikationsmodus umfasst.
  4. Integrierter Schaltkreis nach Anspruch 3, wobei die erste Vielzahl von Modi des Weiteren einen zweiten Geschwindigkeitsmodus des zweiten USB-Kommunikationsmodus und einen dritten Geschwindigkeitsmodus des zweiten USB-Kommunikationsmodus umfasst.
  5. Integrierter Schaltkreis nach einem der Ansprüche 2 bis 4, wobei eine erste vorbestimmte Schwellenspannung kleiner als der maximale Signalpegel des ersten USB-Kommunikationsmodus ist, wobei die erste vorbestimmte Schwellenspannung größer als der maximale Signalpegel des zweiten USB-Kommunikationsmodus ist, wobei dann, wenn der erfasste Signalpegel größer als die erste vorbestimmte Schwellenspannung ist, die Kommunikationsmodus-Ermittlungsschaltung so konfiguriert ist, dass sie ermittelt, dass der Kommunikationsmodus der ersten Datenleitung und der zweiten Datenleitung der erste USB-Kommunikationsmodus ist, und wobei dann, wenn der erfasste Signalpegel kleiner als die erste vorbestimmte Schwellenspannung ist, die Kommunikationsmodus-Ermittlungsschaltung so konfiguriert ist, dass sie ermittelt, dass der Kommunikationsmodus der ersten Datenleitung und der zweiten Datenleitung der zweite USB-Kommunikationsmodus ist.
  6. Integrierter Schaltkreis nach Anspruch 1, wobei die erste Transceiver-Schaltung eine Spannungsschutzschaltung aufweist, die dafür konfiguriert ist, Schaltungen in der ersten Transceiver-Schaltung vor einem Spannungspegel zu schützen, der mit der zweiten Transceiver-Schaltung assoziiert ist.
  7. Integrierter Schaltkreis nach Anspruch 6, wobei die Spannungsschutzschaltung mit der ersten Datenleitung und der zweiten Datenleitung gekoppelt ist.
  8. Integrierter Schaltkreis nach Anspruch 6, wobei die erste Transceiver-Schaltung Folgendes aufweist: eine erste Treiberschaltung, die mit einem ersten Geschwindigkeitsmodus des ersten USB-Kommunikationsmodus und einem ersten Geschwindigkeitsmodus des zweiten USB-Kommunikationsmodus assoziiert ist.
  9. Integrierter Schaltkreis nach Anspruch 8, wobei die erste Transceiver-Schaltung Folgendes aufweist: eine zweite Treiberschaltung, die mit einem zweiten Geschwindigkeitsmodus des zweiten USB-Kommunikationsmodus und einem dritten Geschwindigkeitsmodus des zweiten USB-Kommunikationsmodus assoziiert ist, wobei die Spannungsschutzschaltung mit der ersten Treiberschaltung und der zweiten Treiberschaltung gekoppelt ist.
  10. Integrierter Schaltkreis nach Anspruch 8 oder 9, wobei die erste Treiberschaltung dafür konfiguriert ist, wenigstens zwei Signale zu senden, wobei die erste Transceiver-Schaltung des Weiteren Folgendes aufweist: einen ersten Transistor, der dafür konfiguriert ist, eines von den wenigstens zwei Signalen zu empfangen, und einen zweiten Transistor, der dafür konfiguriert ist, eines von den wenigstens zwei Signalen zu empfangen, wobei der erste Transistor und der zweite Transistor mit der Spannungsschutzschaltung gekoppelt sind.
DE102015017123.2A 2014-12-09 2015-11-23 Integrierte Schaltkreise mit Universal-Serial-Bus-2.0- und Embedded-Universal-Serial-Bus-2-Konnektivität Active DE102015017123B4 (de)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201462089749P 2014-12-09 2014-12-09
US62/089,749 2014-12-09
US14/590,780 2015-01-06
US14/590,780 US9727514B2 (en) 2014-12-09 2015-01-06 Integrated circuits with universal serial bus 2.0 and embedded universal serial bus 2 connectivity

Publications (2)

Publication Number Publication Date
DE102015017123A1 DE102015017123A1 (de) 2016-09-29
DE102015017123B4 true DE102015017123B4 (de) 2023-02-02

Family

ID=55974304

Family Applications (2)

Application Number Title Priority Date Filing Date
DE102015015135.5A Active DE102015015135B4 (de) 2014-12-09 2015-11-23 Integrierte Schaltkreise mit Universal-Serial-Bus-2.0- und Embedded-Universal-Serial-Bus-2-Konnektivität
DE102015017123.2A Active DE102015017123B4 (de) 2014-12-09 2015-11-23 Integrierte Schaltkreise mit Universal-Serial-Bus-2.0- und Embedded-Universal-Serial-Bus-2-Konnektivität

Family Applications Before (1)

Application Number Title Priority Date Filing Date
DE102015015135.5A Active DE102015015135B4 (de) 2014-12-09 2015-11-23 Integrierte Schaltkreise mit Universal-Serial-Bus-2.0- und Embedded-Universal-Serial-Bus-2-Konnektivität

Country Status (4)

Country Link
US (1) US9727514B2 (de)
CN (1) CN105701046B (de)
DE (2) DE102015015135B4 (de)
HK (1) HK1219791A1 (de)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9836420B2 (en) 2014-12-09 2017-12-05 Avago Technologies General Ip (Singapore) Pte. Ltd. Integrated systems with universal serial Bus 2.0 and embedded universal serial Bus 2 connectivity
US10014957B2 (en) * 2015-03-13 2018-07-03 Texas Instruments Incorporation High speed isolated and optical USB
MY191604A (en) * 2015-12-25 2022-07-01 Intel Corp State detection mechanism
US10339093B2 (en) * 2016-03-29 2019-07-02 Intel Corporation USB interface using repeaters with guest protocol support
US10057090B2 (en) * 2016-09-26 2018-08-21 Qualcomm Incorporated Apparatus and method for transmitting data signal based on various transmission modes
KR102652805B1 (ko) * 2018-03-12 2024-04-01 에스케이하이닉스 주식회사 파워 게이팅 회로 및 그 제어 시스템
US10657089B2 (en) 2018-07-30 2020-05-19 Texas Instruments Incorporated Embedded universal serial bus 2 repeater
US11386036B2 (en) 2018-08-06 2022-07-12 Texas Instruments Incorporated Embedded universal serial bus 2 repeater
US10762016B2 (en) 2018-08-30 2020-09-01 Texas Instruments Incorporated Embedded universal serial bus 2 repeater
US11281284B2 (en) * 2019-02-13 2022-03-22 Texas Instruments Incorporated Power consumption reduction in USB 2.0 redriver and in eUSB2 repeater
US11133841B2 (en) 2019-03-29 2021-09-28 Texas Instruments Incorporated Data transmission via power line
US11588517B2 (en) * 2021-01-25 2023-02-21 Diodes Incorporated Signal correction for serial interfaces

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060080490A1 (en) 2004-09-17 2006-04-13 Don Tang USB controller with intelligent transmission mode switching function and the operating method thereof
US20140003306A1 (en) 2012-06-30 2014-01-02 Intel Corporation Clock-less half-duplex repeater
US20140006664A1 (en) 2012-06-30 2014-01-02 Huimin Chen Low power universal serial bus

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2375273B (en) * 2001-04-30 2004-07-07 Nokia Mobile Phones Ltd Communication interface for an electronic device
KR100495657B1 (ko) * 2002-05-03 2005-06-16 삼성전자주식회사 복수의 통신 모드들을 갖는 집적 회로 장치 및 그것의동작 방법
US7734841B2 (en) 2006-06-30 2010-06-08 Palm, Inc. System and method for providing serial bus connectivity
TWI334545B (en) 2007-02-12 2010-12-11 Via Tech Inc A usb device and a mode detecting method thereof
US20090037622A1 (en) 2007-08-02 2009-02-05 Broadcom Corporation Method and system for changing operation modes of an interface device
US9208118B2 (en) * 2008-06-10 2015-12-08 Lg Electronics Inc. Communication device, a method of processing signal in the communication device and a system having the communication device
US8095698B2 (en) 2008-08-19 2012-01-10 Total Phase, Inc. Circuits and methods for reliable automatic USB speed detection
US20100082846A1 (en) 2008-10-01 2010-04-01 Kyung Hwan Kim Usb device and method for connecting the usb device with usb host
US8886849B2 (en) 2012-05-11 2014-11-11 Apple Inc. Multi-mode adapter
US8880752B2 (en) 2011-12-15 2014-11-04 Motorola Mobility Llc Customizing and/or multiplexing universal serial bus pins
US8683097B2 (en) * 2012-06-30 2014-03-25 Intel Corporation Device connect detection
US8683091B2 (en) 2012-06-30 2014-03-25 Intel Corporation Device disconnect detection
US20140149609A1 (en) * 2012-11-29 2014-05-29 Kok Hong Chan Detecting device disconnect in a repeater
US9418033B2 (en) 2013-07-23 2016-08-16 Qualcomm Incorporated Using USB signaling to trigger a device to enter a mode of operation
US9836420B2 (en) 2014-12-09 2017-12-05 Avago Technologies General Ip (Singapore) Pte. Ltd. Integrated systems with universal serial Bus 2.0 and embedded universal serial Bus 2 connectivity
US9625980B2 (en) 2014-12-16 2017-04-18 Nxp Usa, Inc. Low power configuration for USB (Universal Serial Bus) devices

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060080490A1 (en) 2004-09-17 2006-04-13 Don Tang USB controller with intelligent transmission mode switching function and the operating method thereof
US20140003306A1 (en) 2012-06-30 2014-01-02 Intel Corporation Clock-less half-duplex repeater
US20140006664A1 (en) 2012-06-30 2014-01-02 Huimin Chen Low power universal serial bus
US20150242358A1 (en) 2012-06-30 2015-08-27 Intel Corporation Universal serial bus repeater

Also Published As

Publication number Publication date
DE102015015135A1 (de) 2016-06-09
US9727514B2 (en) 2017-08-08
DE102015017123A1 (de) 2016-09-29
CN105701046A (zh) 2016-06-22
HK1219791A1 (zh) 2017-04-13
US20160162430A1 (en) 2016-06-09
CN105701046B (zh) 2018-10-19
DE102015015135B4 (de) 2023-09-07

Similar Documents

Publication Publication Date Title
DE102015017123B4 (de) Integrierte Schaltkreise mit Universal-Serial-Bus-2.0- und Embedded-Universal-Serial-Bus-2-Konnektivität
DE112018007459T5 (de) Überspannungsschutz für universal-serial-bus-typ-c(usb-c)-verbindersysteme
US9836420B2 (en) Integrated systems with universal serial Bus 2.0 and embedded universal serial Bus 2 connectivity
DE102013207407B4 (de) Datenstrukturen zum Erleichtern einer Kommunikation zwischen einer Hostvorrichtung und einem Zubehörteil
DE112019002626T5 (de) Spannungsschutz für universal-serial-bus-typ-c(usb-c)-verbindersysteme
DE112019002151T5 (de) Stromsteuerung und -schutz für universal-serial-bus-typ-c(usb-c)-verbindersysteme
DE602004007402T2 (de) Effiziente verbindung zwischen modulen wechselbarer elektronischer schaltungskarten
DE102011082417B4 (de) Analoger frontend-protokoll-konverter/adapter für slpi-protokoll
DE102005060042B4 (de) Treiber für Niederspannungsdifferenzsignale, der Zweige mit Serienwiderständen enthält
DE112019001910T5 (de) Überstromschutz für universal-serial-bus-typ-c(usb-c)-steckverbindersysteme
DE102013205786B4 (de) Techniken zum Detektieren eines Entfernens eines Verbinders
DE112019001878T5 (de) Usb-typ-c-signalschnittstellenschaltung
DE112019002607T5 (de) Leistungsversorgungsarchitektur für usb-c zur unterstützung von aktiven kabel- und dfp/ufp/drp-anwendungen
DE102011076153B4 (de) Kommunikationssignalerzeugungseinrichtung und Kommunikationsvorrichtung für eine Verwendung in einem Kommunikationssystem
DE102015116802B3 (de) Bussystem
DE112019002202T5 (de) Dynamisches vconn-tauschen in dual bestromten typ-c-kabel-anwendungen
DE102011100785A1 (de) HDMI-Kabelverbindungsvorrichtung und -verfahren
DE112017002968T5 (de) Verwendungsanzeige für eine stromverbindung
DE102013206124A1 (de) Differentielle Schnittstelle für eine Kommunikation zwischen Einrichtungen in einem Batterieverwaltungs- und Batterieschutzsystem
DE112016001258T5 (de) Multi-gigabit drahtloses tunnelsystem
DE112017004177T5 (de) Anpassung einer Versorgungsspannungüber einen Entscheidungsrückkopplungsentzerrer
EP1314095B1 (de) Erkennung eines geräte-anschlusszustands beim usb
DE102004031278B4 (de) Vorrichtung zum Detektieren des Anschlusses von Peripheriegeräten an ein Hostsystem
CN109739801B (zh) 一种mcu芯片与soc芯片之间的串口电平转换电路
CN103312313B (zh) 一种轨到轨使能信号的控制方法、电路及电平转换电路

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R129 Divisional application from

Ref document number: 102015015135

Country of ref document: DE

R081 Change of applicant/patentee

Owner name: AVAGO TECHNOLOGIES INTERNATIONAL SALES PTE. LT, SG

Free format text: FORMER OWNER: BROADCOM CORPORATION, IRVINE, CALIF., US

Owner name: AVAGO TECHNOLOGIES GENERAL IP (SINGAPORE) PTE., SG

Free format text: FORMER OWNER: BROADCOM CORPORATION, IRVINE, CALIF., US

R082 Change of representative

Representative=s name: BOSCH JEHLE PATENTANWALTSGESELLSCHAFT MBH, DE

R081 Change of applicant/patentee

Owner name: AVAGO TECHNOLOGIES INTERNATIONAL SALES PTE. LT, SG

Free format text: FORMER OWNER: AVAGO TECHNOLOGIES GENERAL IP (SINGAPORE) PTE. LTD., SINGAPORE, SG

R082 Change of representative

Representative=s name: BOSCH JEHLE PATENTANWALTSGESELLSCHAFT MBH, DE

R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final