DE112017004177T5

DE112017004177T5 - Anpassung einer Versorgungsspannungüber einen Entscheidungsrückkopplungsentzerrer

Info

Publication number: DE112017004177T5
Application number: DE112017004177.5T
Authority: DE
Inventors: Shenggao Li; Ji Chen
Original assignee: Intel Corp
Current assignee: Intel Corp
Priority date: 2016-09-30
Filing date: 2017-08-31
Publication date: 2019-07-04
Also published as: WO2018063732A1; US20180097665A1; CN110036612B; US10075308B2; US10708093B2; CN110036612A; US20180367349A1

Abstract

Einige Ausführungsformen umfassen Vorrichtungen und Verfahren, die einen ersten Latch in einem Entscheidungsrückkopplungsentzerrer (DFE), einen zweiten Latch im DFE und eine mit dem ersten und dem zweiten Latch verbundene Schaltungsanordnung verwenden. Der zweite Latch enthält einen ersten Eingangsknoten, der mit einem Ausgangsknoten des ersten Latches gekoppelt ist. Die Schaltungsanordnung enthält einen ersten Eingangsknoten, der mit dem ersten Ausgangsknoten gekoppelt ist, einen zweiten Eingangsknoten, der mit einem zweiten Ausgangsknoten des zweiten Latches gekoppelt ist, und einen Ausgangsknoten, um Informationen bereitzustellen, die einen ersten Ausgangswert basierend auf ersten Informationswerten am ersten und zweiten Ausgangsknoten und einen zweiten Ausgangswert basierend auf zweiten Informationswerten am ersten und zweiten Ausgangsknoten aufweisen.

Description

PRIORITÄTSANMELDUNG
Diese Anmeldung beansprucht den Vorteil der Priorität der US-Patentanmeldung mit der Seriennummer 15/282,603 , die am 30. September 2016 eingereicht wurde, welche durch Bezugnahme in ihrer Gesamtheit hierin mitaufgenommen ist.
TECHNISCHES GEBIET
Hierin beschriebene Ausführungsformen betreffen eine Empfängerschaltungsanordnung. Einige Ausführungsformen beziehen sich auf Entzerrer in Empfängern.
HINTERGRUND
Viele elektronische Vorrichtungen oder Systeme, wie Computer, Tablets und Mobiltelefone, umfassen Empfänger, um Signale zu empfangen. Die Signale tragen Informationen (z. B. Daten), die von einer Vorrichtung zu einer anderen Vorrichtung übertragen werden. Entzerrer werden normalerweise verwendet, um die Qualität der am Empfänger empfangenen Signale zu verbessern. Ein Entscheidungsrückkopplungsentzerrer (DFE = Decision Feedback Equalizer) ist eine Art von Entzerrer. Einige DFEs verfügen möglicherweise über strenge Betriebsparameter wie DFE-Zeitablaufspannen. In einigen Fällen kann das Entwerfen solcher DFEs eine Herausforderung darstellen.
Figurenliste

1 zeigt eine Einrichtung, die Vorrichtungen und einen Kanal zwischen den Vorrichtungen enthält, gemäß einigen hierin beschriebenen Ausführungsformen.
2 zeigt ein Blockdiagramm eines Empfängers, der einen DFE und eine Detektionsschaltungsanordnung enthält, gemäß einigen hierin beschriebenen Ausführungsformen.
3 ist ein Flussdiagramm, das ein Verfahren des Betriebs eines Empfängers gemäß einigen hierin beschriebenen Ausführungsformen zeigt.
4 zeigt eine Einrichtung in der Form eines elektronischen Systems gemäß einigen hierin beschriebenen Ausführungsformen.

DETAILLIERTE BESCHREIBUNG
Einige hierin beschriebene Techniken stellen ein direktes Mittel bereit, um den kritischen Zeitsteuerungspfad eines DFE durch Konfigurieren eines Abschnitts (z. B. einer Kernschaltung) des DFE als einen Frequenzteiler zu messen. Durch Beobachten der Funktion (z. B. Geschwindigkeit) des Frequenzteilers kann die Versorgungsspannung (z. B. Vcc) der DFE-Kernlogik so eingestellt werden, dass eine optimale Zeitablaufspanne ohne unnötigen Stromverbrauch ermöglicht wird. Die beschriebenen Techniken ermöglichen eine fliegende Anpassung der Versorgungsspannung und ermöglichen eine Anpassung der Versorgungsspannung, um sich dem Prozessversatz und dem Altern der Vorrichtung anzupassen.
Einige Rückkopplungspfade in einem Loop-Unroll-DFE sind oft so ausgestaltet, dass sie ausreichend schnell sind, um eine ausreichende Zeitablaufspanne zu gewährleisten, damit das Loop-Unrolling ordnungsgemäß funktionieren kann. In einigen DFE-Strukturen kann es schwierig sein, einen Teil des DFE so zu entwerfen, dass eine ausreichend große Zeitablaufspanne ermöglicht wird. Ferner können Schwankungen in Prozess, Spannung und Temperatur es sehr schwierig machen, die zeitlichen Beschränkungen in der DFE-Schaltungslogik zu erfüllen, ohne die Leistungseffizienz zu beeinträchtigen. Die größte Herausforderung für den Zeitablauf ist zum Beispiel normalerweise der langsame Prozessversatz und der niedrige Vcc-Wert, während schnelle Versatzecken normalerweise eine große Zeitablaufspanne bieten, aber der relativ höhere Stromverbrauch bei schnellen Versatzecken kann zu Problemen mit der Eigenerwärmung und der Zuverlässigkeit führen.
Die adaptive Versorgungsanpassung für DFE-Schaltungen in den hierin beschriebenen Techniken kann dazu beitragen, den Zeitablaufs- und Zuverlässigkeitskonflikt zu entspannen. Ferner können die beschriebenen Techniken ermöglichen, dass die Versorgungsspannung für den gesamten Vorwärtspfad des DFE gemäß den DFE-Zeitablaufsanforderungen abgestimmt wird.
1 zeigt eine Einrichtung 100, enthaltend Vorrichtungen 101 und 102 und einen Kanal 103 zwischen den Vorrichtungen 101 und 102, gemäß einigen hierin beschriebenen Ausführungsformen. Die Einrichtung 100 kann eine elektronische Vorrichtung oder ein elektronisches System, wie etwa einen Computer (z. B. Server, Desktop, Laptop oder Notebook), ein Tablet, ein Mobiltelefon oder andere elektronische Vorrichtungen oder Systeme, enthalten oder in einer bzw. einem solchen enthalten sein. Die Vorrichtung 101 kann einen Integrierte-Schaltung(IC)-Die (z. B. einen Halbleiter-Die oder einen IC-Chip) enthalten oder darin enthalten sein (z. B. darin gebildet oder darauf gebildet sein). Die Vorrichtung 102 kann einen IC-Die enthalten oder darin enthalten sein (z. B. darin gebildet oder darauf gebildet sein), der sich von dem IC der Vorrichtung 101 unterscheiden kann oder mit diesem identisch ist. Die Einrichtung 100 kann ein System-on-Chip (SoC) enthalten oder darin enthalten sein, so dass die Vorrichtung 101, 102 oder beide im SoC enthalten (z. B. integriert) sein können. Die Vorrichtungen 101 und 102 können eine Kombination aus einer Steuerung (z. B. Prozessoren (z. B. Zentralverarbeitungseinheit (CPU)), Eingabe/Ausgangs-Steuerungen oder Speichersteuerungen), einer Speichervorrichtung oder anderen elektronischen Vorrichtungen enthalten.
Die Vorrichtungen 101 und 102 können einen Sender 110 bzw. einen Empfänger 120 enthalten. Der Kanal 103 kann eine Kommunikation (z. B. in Form einer Signalübertragung) zwischen den Vorrichtungen 101 und 102 bereitstellen. Der Kanal 103 kann Spuren (z. B. Verbindungen) 103₀ bis 103_X enthalten, um Signale zwischen den Vorrichtungen 101 und 102 zu leiten. Jede der Spuren 103₀ bis 103_X kann verwendet werden, um ein Eintaktsignal oder alternativ ein differentielles Paarsignal zu übertragen. Jede der Spuren 103₀ bis 103_X kann eine einzelne Leiterbahn (oder alternativ mehrere Leiterbahnen) enthalten, wie beispielsweise Spuren auf Metallbasis eines Busses auf einer Leiterplatte (z. B. einer Leiterplatte eines elektronischen Systems), wo sich die Vorrichtungen 101 und 102 befinden. Bei einer alternativen Anordnung muss der Kanal 103 keine Leiterbahnen auf einer Leiterplatte enthalten. Zum Beispiel kann der Kanal 103 ein Medium (z. B. Luft) für die drahtlose Kommunikation zwischen den Vorrichtungen 101 und 102 enthalten. Die Vorrichtungen 101 und 102 können unter Verwendung von Signalen bei einer relativ hohen Frequenz (bis zu 32 GHz (Gigahertz) oder höher pro Spur) miteinander kommunizieren.
Wie in 1 gezeigt ist, kann der Sender 110 die Signale V_DIN0 bis V_DINX an den Empfänger 120 jeweils auf den Spuren 103₀ bis 103_X senden. Jedes der Signale V_DIN0 bis V_DINX kann ein Eintaktsignal oder ein Differenzsignal enthalten. Der Empfänger 120 kann die Signale D_OUT0 bis D_OUTX erzeugen. Eine Funktionseinheit 140 der Vorrichtung 102 kann die Signale D_OUT0 bis D_OUTX zur weiteren Verarbeitung empfangen. Beispiele der Funktionseinheit 140 umfassen einen Teil eines Verarbeitungskerns (z. B. CPU), einen Teil einer Speichereinheit oder andere Arten von Funktionseinheiten.
Wie in 1 gezeigt ist, kann der Empfänger 120 Empfängerspuren 121₀ bis 121_X enthalten. Jede der Empfängerspuren 121₀ bis 121_X kann eine Entzerrungsoperation an einem jeweiligen analogen Eingangssignal durchführen, um ein entsprechendes digitales Ausgangssignal (z. B. Informationsbits) zu erzeugen. Beispielsweise kann die Empfängerspur 121₀ ein Signal (z. B. Ausgangssignal) D_OUT0 basierend auf einem Signal (z. B. Eingangssignal) V_DIN0 erzeugen. Die Empfängerspur 121_X kann ein Signal (z. B. Ausgangssignal) D_OUTX basierend auf einem Signal (z. B. Eingangssignal) V_DINX erzeugen. Jedes der Signale D_OUT0 und D_OUTX kann ein digitales Signal sein, das Bits (z. B. Datenbits) überträgt. 1 zeigt ein Beispiel, bei dem der Empfänger 120 zwei Empfängerspuren aufweist. Die Anzahl der Empfängerspuren im Empfänger 120 kann variieren.
Wie in 1 gezeigt ist, kann die Empfängerspur 121₀ eine Eingangsschaltung 122₀ (die einen zeitkontinuierlichen Linearentzerrer (CTLE = continuous time linear equalizer) enthalten kann) und einen DFE 130₀ enthalten. Die Eingangsschaltung 122₀ kann eine Entzerrungsoperation (z. B. eine CTLE-Operation) durchführen, um ein Signal V_DIN0 zu entzerren (z. B. ein Rauschen darin zu reduzieren) und ein Signal (z. B. entzerrtes Signal) D_IN0 zu erzeugen. Der DFE 130₀ kann eine Entzerrungsoperation (z. B. eine DFE-Operation) am Signal D_IN0 durchführen und das Signal D_OUT0 erzeugen. In einer ähnlichen Anordnung kann die Empfängerspur 121_X eine Eingangsschaltung 122_X und einen DFE 130_X enthalten. Die Empfängerspur 121_X kann ähnlich wie die Empfängerspur 121₀ arbeiten, um ein Signal V_DINX zu empfangen und ein Signal D_INX und ein Signal D_OUTX zu erzeugen.
Wie in 1 gezeigt ist, kann der Empfänger 120 eine Detektionsschaltungsanordnung 150, eine Steuereinheit 160 und einen Spannungsgenerator 170 enthalten. Der Spannungsgenerator 170 kann eine Spannung VCC_RX erzeugen und diese an den Empfänger 120 liefern. Der Empfänger 120 kann die Spannung VCC_RX als Versorgungsspannung verwenden. Beispielsweise kann der DFE 130₀ und der DFE 130_X jeweils einen Versorgungsknoten 131 enthalten, um die Spannung VCC_RX zu empfangen. Der DFE 130₀ und der DFE 130_X können jeweils die Spannung VCC_RX als Versorgungsspannung für ihre Komponenten verwenden (z. B. Datenabtaster, Multiplexer und Latches, die in 1 nicht gezeigt sind). Der Wert der Spannung VCC_RX kann auf einem Informationswert ADJ_VCCRX basieren, der von der Steuereinheit 160 erzeugt wird. Beispielsweise kann die Spannung VCC_RX einen Wert basierend auf einem Informationswert ADJ_VCCRX und einen anderen Wert basierend auf einem anderen Informationswert ADJ_VCCRX aufweisen.
Die Detektionsschaltungsanordnung 150 kann arbeiten, um einige Signale in dem DFE 130₀ zu empfangen (z. B. zu überwachen) und Informationen (z. B. Steuerinformationen) CTL_INFO zu erzeugen. Die Informationen CTL_INFO können digitale Informationen enthalten. Der Wert der Information CTL_INFO hängt von dem Zustand der Signale ab, die von der Detektionsschaltungsanordnung 150 überwacht werden. Beispielsweise können die Informationen CTL_INFO einen Wert haben, wenn der DFE 130₀ innerhalb erwarteter Betriebsparameter arbeitet, und einen anderen Wert, wenn der DFE 130₀ außerhalb der erwarteten Betriebsparameter arbeitet. Die Betriebsparameter können eine Zeitablaufspanne, einen Wert einer Versorgungsspannung (z. B. die Spannung VCC_RX ) und andere Betriebsparameter des DFE 130₀ enthalten.
Die Steuereinheit 160 kann arbeiten, um Informationen ADJ_VCCRX basierend auf dem Wert der Informationen CTL_INFO zu erzeugen. Die Informationen ADJ_VCCRX können digitale Informationen enthalten. In einigen Situationen (z. B. in einer bestimmten Betriebsart) können der DFE 130₀ , der DFE 130_X oder beide außerhalb erwarteter Betriebsparameter arbeiten, die möglicherweise dazu führen, dass der Empfänger 120 ausfällt. Die Steuereinheit 160 kann den Wert der Informationen ADJ_VCCRX einstellen, um zu veranlassen, dass der Spannungsgenerator 170 den Wert der Spannung VCC_RX ändert (z. B. verringert oder erhöht). Das Ändern (Einstellen) des Werts der Spannung VCC_RX kann den Komponenten des Empfängers 120 (z. B. Komponenten des DFE 130₀ , DFE 130_X oder von beiden) gestatten, ordnungsgemäß (z. B. innerhalb einer Zeitablaufspanne) zu arbeiten.
Wie oben beschrieben, können somit die Detektionsschaltung 150, die Steuereinheit 160 und der Spannungsgenerator 170 eine Steuerschleife bilden, um die Spannung VCC_RX im DFE 130₀ und DFE 130_X einzustellen. Als Beispiel kann die Vorrichtung 102 den Wert der Spannung VCC_RX einstellen, um den DFE 130₀ und den DFE 130_X innerhalb ihrer Zeitablaufspannen zu halten (wie unter Bezugnahme auf 2 und 3 ausführlicher beschrieben).
2 zeigt ein Blockdiagramm eines Empfängers 220, der einen DFE 230 und eine Detektionsschaltungsanordnung 250 enthält, gemäß einigen hierin beschriebenen Ausführungsformen. Der Empfänger 220 kann dem Empfänger 120 von 1 entsprechen. Wie in 2 gezeigt ist, kann der Empfänger 220 ein Signal (z. B. Eingangssignal) DIN empfangen und Signale (z. B. Ausgangssignale) _{DOUT_EVEN} und D_{OUT_ODD} basierend auf dem Signal D_IN erzeugen. Das Signal D_IN kann dem Signal D_IN0 von 1 entsprechen, und die Kombination von D_{OUT_EVEN} und D_{OUT_ODD} kann dem Signal D_OUT0 von 1 entsprechen. In 2 kann der DFE 230 das Signal D_{OUT_EVEN} und D_{OUT_ODD} an eine andere Einheit (z. B. die Funktionseinheit 140 von 1) zur weiteren Verarbeitung liefern.
Wie in 2 gezeigt ist, kann der Empfänger 220 Datenabtaster (z. B. Slicer oder Komparatoren) 211, 212, 213 und 214, Multiplexer 241 und 242, Latches (z. B. Datenlatches) L1 bis L10, eine Schaltung 281 (z. B. einen Abgriffsgewichtungs- und Referenzeingangsgenerator), Summierer 234 und 235 und Summierer 221, 222, 223 und 224 enthalten. Der DFE 230 kann Knoten (z. B. Versorgungsknoten) 231 enthalten, um die Spannung VCC_RX zu empfangen, welche als Versorgungsspannung für einige der Komponenten (wie in 2 gezeigt) des DFE 230 verwendet werden kann. Die Spannung VCC_RX kann durch einen Spannungsgenerator, wie etwa den Spannungsgenerator 170 von 1, erzeugt werden.
Die Summierer 234 und 235 können Teil von geraden bzw. ungeraden Datenpfaden des DFE 230 sein. Die Komponenten des DFE 230 können unter Verwendung von Taktsignalen CLK und CLK* (komplementären Taktsignalen) arbeiten, wie in 2 gezeigt ist. Jedes der Taktsignale CLK und CLK* kann eine Frequenz haben, die der Hälfte der Frequenz des Signals D_IN entspricht. Die Summierer 234 und 235 können jeweils Referenzeingänge c2-c8 empfangen, die durch die Schaltung 281 basierend auf Ausgängen (z. B. der Signale D2 bis D7 und D3x bis D6x) jeweils des Multiplexers 241, des Multiplexers 242 und der Latches L1 bis L10 erzeugt werden können. Die Datenabtaster 211, 212, 213 und 214 können Signale von den Ausgängen der Summierer 221, 222, 223 bzw. 224 empfangen. Die Summierer 221, 222, 223 und 224 können zugehörige Referenzeingänge c1 empfangen. 2 zeigt die Summierer 221, 222, 223 und 224 als von den jeweiligen Datenabtastern 211, 212, 213 und 214 separate Elemente, um sich auf einige hier beschriebene Merkmale zu konzentrieren. Mit den Summierern 221, 222, 223 und 224 verknüpfte Summieraktionen können jedoch als Abtastverschiebungsoffsets der Datenabtaster 211, 212, 213 bzw. 214 implementiert werden. Mit der in 2 gezeigten Auslegung ist der DFE 230 als ein 1-Tap-Loop-Unroll-DFE mit einer Zeitbeschränkung von 2UI (zwei Einheitsintervallen) für den größten Teil seines kritischen Pfads ausgelegt.
Der DFE 230 kann in verschiedenen Betriebsmodi arbeiten, welche einen normalen Betriebsmodus und einen Einstellungsmodus umfassen können (z. B. einen Modus zum Einstellen der Versorgungsspannung (z. B. VCC_RX des DFE 230)). Der DFE 230 kann in den Normalmodus oder in den Einstellungsmodus durch eine Steuereinheit (nicht in 2 gezeigt, aber z. B. ähnlich der Steuereinheit 160 von 1) platziert werden (kann zwischen den Modi umgeschaltet werden). Eine derartige Steuereinheit kann Teil des Empfängers 220 oder Teil einer Vorrichtung (z. B. Vorrichtung 102 in 1), die den Empfänger 220 umfasst, sein.
Einige der Signale des DFE 230 können mit unterschiedlichen Werten bereitgestellt werden, abhängig davon, ob sich der DFE 230 im normalen Betriebsmodus oder im Einstellungsmodus befindet. Beispielsweise können Referenzeingänge c1 an jeweiligen Eingängen der Summierer 221, 222, 223 und 224 mit einem Satz von Werten im Normalmodus und einem anderen Satz von Werten im Einstellungsmodus bereitgestellt werden. In 2 ist ein Satz von Werten MIN (Minimalwert für c1) und MAX (Maximalwert für c1) an den jeweiligen Referenzeingängen c1 der Satz der Werte, die während des Einstellungsmodus des DFE 230 verwendet werden können. Nach dem Einstellungsmodus können die Referenzeingänge c1 mit Normalwerten (die sich von den Minimal- und Maximalwerten unterscheiden) für die normalen Operationen des DFE 230 bereitgestellt werden. Die Normalwerte können auf den Eigenschaften des Kanals (z. B. Kanal 103) basieren, auf dem der DFE 230 zum Arbeiten ausgestaltet ist.
Die folgende Beschreibung gibt eine Erläuterung zum Bereitstellen von Werten MIN und MAX an jeweilige Referenzeingänge c1 während des Einstellungsmodus. Wie in 2 gezeigt ist, können der Multiplexer 241, der Latch L1, der Multiplexer 242 und der Latch L2 (DFE-Loop-Unroll-Pfad) als Frequenzteiler (durch 2 geteilter Frequenzteiler) 236 ausgelegt werden. Dies kann durch Vorsehen entsprechender Referenzeingänge c1 mit MIN- und MAX-Werten erreicht werden (wie in 2 gezeigt), um die Datenabtaster 211, 212, 213 und 214 dazu zu veranlassen (z. B. zu zwingen), statische Ausgänge zu erzeugen, so dass der Wert der Ausgänge A0, B0, A1 und B1 der Datenabtaster 211, 212, 213 bzw. 214 A0 = 0, B0 = 1, A1 = 1 und B1 = 0 (binäre 0 und binäre 1) sind. 2 zeigt ein Beispiel, bei dem Referenzeingänge c1 jeweilige wie in 2 gezeigte MIN- und MAX-Werte haben. Die Werte MIN und MAX können jedoch umgekehrt werden. Beispielsweise kann der Wert MIN an die Summierer 221 und 224 geliefert werden, und der Wert MAX kann an die Summierer 222 und 223 geliefert werden.
Bei der in 2 gezeigten Auslegung (statisches Muster 0101) ist der Multiplexer 241 einem Inverter äquivalent, der Multiplexer 242 ist einem Puffer äquivalent und der Frequenzteiler 236 kann ordnungsgemäß arbeiten, wenn die Betriebsparameter des DFE 230 unverändert bleiben (z. B. wenn der Loop-Unroll-Pfad eine ausreichende Zeitablaufspanne aufweist). Der Frequenzteiler 236 kann jedoch eine Fehlfunktion haben, wenn sich die Werte derartiger Parameter signifikant ändern (z. B. wenn der Loop-Unroll-Pfad eine unzureichende Zeitablaufspanne aufweist) oder wenn die Werte solcher Parameter nicht richtig ausgewählt werden (z. B. während der Anfangseinstellungen oder während der Kalibrierung des DFE 230 falsch ausgewählt wurden). Da der Frequenzteiler 236 aus Komponenten (z. B. Multiplexer 241, Latch L1, Multiplexer 242 und Latch L2) des DFE 230 ausgelegt ist, bedeutet die Fehlfunktion des Frequenzteilers 236 auch eine Fehlfunktion des DFE 230. Somit können Informationen (z. B. die Informationen CTL_INFO) basierend auf der Funktion des Frequenzteilers 236 erhalten werden, indem der DFE 230 in den Einstellungsmodus gebracht und dann die Funktion des Frequenzteilers 236 überwacht wird. Die Informationen können verwendet werden, um Werte für Parameter des DFE 230 festzulegen (oder alternativ einzustellen), um den ordnungsgemäßen Betrieb des DFE 230 aufrechtzuerhalten.
Wenn beispielsweise im Einstellungsmodus bestimmt wird, dass der Frequenzteiler 236 ordnungsgemäß funktioniert, dann kann der Wert der Spannung VCC_RX gleich bleiben oder auf einen Wert verringert werden (z. B. um Energie zu sparen), der verursacht, dass keine Fehlfunktion des Frequenzteilers 236 auftritt. Wenn in diesem Beispiel der Frequenzteiler 236 fehlerhaft arbeitet, kann der Wert der Spannung VCC_RX eingestellt werden, bis der Frequenzteiler 236 ordnungsgemäß funktioniert. Wie oben beschrieben, kann der Wert der Informationen CTL_INFO verwendet werden, um zu bestimmen, ob der Frequenzteiler 236 ordnungsgemäß funktioniert. Die Informationen CTL_INFO können durch die Detektionsschaltungsanordnung 250 erzeugt werden.
Wie in 2 gezeigt ist, kann die Detektionsschaltungsanordnung 250 Eingangsknoten, die mit Ausgangsknoten von zwei jeweiligen Latches (z. B. L5 und L9) gekoppelt sind, eine Logikschaltung (z. B. ein Exklusiv-NOR(XNOR)-Gatter) 251 und ein Flipflop (z. B. ein D-Typ-Flipflop) (DFF)) 252 enthalten, das durch ein Rücksetzsignal RESET zurückgesetzt werden kann und Eingangsdaten 253 mit einem auf „1“ verbleibenden Wert empfangen kann. Die Detektionsschaltungsanordnung 250 kann einen Ausgangsknoten 254 enthalten, um Informationen (z. B. Steuerinformationen) CTL_INFO bereitzustellen. Die Informationen CTL_INFO können ein einzelnes Bit (oder alternativ mehrere Bits) sein. 2 zeigt ein Beispiel, bei dem die Detektionsschaltungsanordnung 250 mit Ausgangsknoten der Latches L5 und L9 gekoppelt ist. Es kann jedoch ein anderes Paar von Latches zwischen den Latches L1 bis L10 verwendet werden. Zum Beispiel kann die Detektionsschaltungsanordnung 250 mit Ausgangsknoten der Latches L1 und L5 oder L3 und L7 gekoppelt sein. In einem anderen Beispiel kann die Detektionsschaltungsanordnung 250 mit Ausgangsknoten der Latches L2 und L6, L4 und L8 oder L6 und L10 gekoppelt sein.
In dem Einstellungsmodus kann die Logikschaltung 251 der Detektionsschaltungsanordnung 250 arbeiten, um zu detektieren, ob der Frequenzteiler 236 als ein Durch-2-Teiler arbeitet. Wenn der Frequenzteiler 236 als ein Durch-2-Teiler arbeitet, haben die Informationen X1 und X2 an den Eingangsknoten der Logikschaltung (XNOR-Gatter) 251 entgegengesetzte Werte (z. B. „0“ und „1“). Somit haben die Informationen X3 am Ausgangsknoten der Logikschaltung 251 einen statischen Wert von „0“ (Ausgangswert). Der Wert der Informationen X3 bleibt auf „0“ und der Wert der Informationen CTL_INFO bleibt auch auf „0“, solange der Frequenzteiler 236 ordnungsgemäß als ein Durch-2-Teiler arbeitet. Somit kann bestimmt werden, dass der Frequenzteiler 236 ordnungsgemäß funktioniert, solange die mit der Detektionsschaltungsanordnung 250 gekoppelten Ausgangsknoten des Paars von Latches (z. B. Latches L5 und L9) ein Muster von „0101“ (oder alternativ das Muster „1010“) bereitstellen. Wie oben erwähnt, ist der DFE 230 als ein 1-Tap-Loop-Unroll-DFE mit einer Zeitablaufsbeschränkung von 2UI ausgelegt. Wenn also die Verzögerung (Zeitverzögerung) des Pfads, der den Multiplexer 241, den Latch L1, den Multiplexer 242 und den Latch L2 enthält, größer als 2UI ist, kann der Frequenzteiler 236 eine Fehlfunktion haben. Wenn dies auftritt, können die Werte der Informationen X1 und X2 gleich sein (z. B. X1 = X2 = „0“ oder X1 = X2 = „1“). Dies bewirkt, dass der Wert der Informationen X3 von „0“ auf „1“ wechselt. Somit kann der Wert der Informationen CTL_INFO (normalerweise auf „0“) auch von „0“ auf „1“ wechseln (z. B. von einem Ausgangswert (z. B. „0“ zu einem anderen Ausgangswert (z. B. „1“)). Die Änderung des Werts (Ausgangswerts) der Informationen CTL_INFO (z. B. von „0“ auf „1“) kann verwendet werden, um anzuzeigen, dass der Frequenzteiler 236 nicht als Durch-2-Teiler arbeiten konnte. Somit kann der Frequenzteiler 236 möglicherweise nicht als ein Durch-2-Teiler arbeiten, wenn die Ausgangsknoten des Paars von Latches (z. B. Latches L5 und L9), die mit der Detektionsschaltungsanordnung 250 gekoppelt sind, kein Muster „0101“ bereitstellen (oder alternativ kein Muster „1010“ bereitstellen) können.
Wie oben beschrieben, kann somit die Detektionsschaltungsanordnung 250 arbeiten, um zu detektieren, ob ein Muster von „0101“ (oder alternativ „1010“) an Ausgangsknoten eines Paars von Latches des DFE 230 bereitgestellt wird. Das Muster („0101“ oder alternativ das Muster „1010“) kann als eine Anzeige dafür verwendet werden, ob der Frequenzteiler 236 ordnunsgemäß funktioniert. Wie oben beschrieben, können die Werte einiger Parameter des DFE 230 (z. B. die Spannung VCC_RX ) eingestellt werden, bis der Frequenzteiler 236 ordnungsgemäß funktioniert. 2 zeigt eine Detektionsschaltungsanordnung 250 mit spezifischen Elementen, die als Beispiel das Logikgatter 251, das Flipflop 252 und den Dateneingang 253 enthalten. Die Detektionsschaltungsanordnung 250 kann jedoch verschiedene Elemente aufweisen, solange solche Elemente detektieren können, ob ein Muster entgegengesetzter Werte (z. B. „0101“ oder „1010“) von einem Paar von Latches des DFE 230 vorhanden ist (dies bedeutet, dass der Frequenzteiler 236 ordnungsgemäß funktioniert) oder nicht (dies bedeutet, dass der Frequenzteiler 236 ausgefallen ist).
Wie oben beschrieben, kann der Empfänger 220 oder eine Vorrichtung, die den Empfänger 220 enthält, eine Steuereinheit enthalten, die der Steuereinheit 160 von 1 ähnlich ist. Die Steuereinheit kann bewirken, dass ein Spannungsgenerator (welcher die Spannung VCC_RX an die Knoten 231 des Empfängers 220 liefert) den Wert der Spannung VCC_RX ändert (z. B. verringert oder erhöht). Das Ändern (Einstellen) des Werts der Spannung VCC_RX kann es dem Frequenzteiler 236 ermöglichen, richtig zu funktionieren. Der DFE 230 kann den Einstellungsmodus verlassen und in den Normalmodus wechseln, nachdem der Frequenzteiler 236 ordnungsgemäß funktioniert.
3 ist ein Flussdiagramm, das ein Verfahren 300 zum Betreiben eines DFE eines Empfängers gemäß einigen hierin beschriebenen Ausführungsformen zeigt. Der DFE und der Empfänger, die in dem Verfahren 300 verwendet werden, können beliebige der DFEs und Empfänger umfassen, die oben mit Bezug auf 1 und 2 beschrieben wurden. Einige der Aktivitäten beim Verfahren 300 können von Hardware, Software, Firmware oder einer beliebigen Kombination von Hardware, Software und Firmware ausgeführt werden. Solche Hardware, Software und Firmware können im Empfänger oder in der Vorrichtung oder dem System, die bzw. das den Empfänger enthält, enthalten sein.
Wie nachstehend detaillierter beschrieben wird, kann das Verfahren 300 Aktivitäten zum Einstellen und Festlegen eines Werts einer Spannung (z. B. Versorgungsspannung) Vcc basierend auf dem Betrieb eines Frequenzteilers des DFE umfassen. Das Verfahren 300 kann mit einer Spannung Vcc_norm beginnen, die ungefähr ein Mittelpunkt zwischen den Werten der Spannungen Vcc_min und Vcc_max ist. Die Spannungen Vcc_min und Vcc_max können die minimalen bzw. maximalen Betriebsspannungen des DFE sein. Basierend auf der Funktion des Frequenzteilers kann das Verfahren 300 den Wert der Spannung Vcc(n) erhöhen oder verringern, bis ein endgültiger (z. B. optimaler) Wert von Vcc(n) erreicht ist. Die Spannung Vcc(n) ist die Spannung von Vcc während einer bestimmten n. Iteration des Verfahrens 300. Nachdem ein Endwert von Vcc(n) erreicht ist, kann das Verfahren 300 den Endwert als den Wert für die Versorgungsspannung für das DFE festlegen.
Wie in 3 gezeigt ist, kann die Aktivität 310 das Auslegen des DFE umfassen, um in einem Einstellungsmodus (z. B. einem Frequenzteilermodus) zu arbeiten. Beispielsweise können den Referenzeingängen c1 an jeweiligen Eingängen von Summierern (z. B. der Summierer 221, 222, 223 und 224) Werte MIN (Minimalwert für c1) und MAX (Maximalwert für c1) bereitgestellt werden. Die Aktivität 312 kann das Einstellen (z. B. Initialisieren) eines Zählwerts n auf Eins (n = 1), der Spannung Vcc(n) als Spannung Vcc_norm und einer Taktfrequenz (z. B. Frequenz der Taktsignale CLK und CLK* in 2) auf eine Zielfrequenz enthalten. Wie oben erwähnt, kann die Spannung Vcc_norm einen Wert von ungefähr einem Mittelpunkt zwischen den Werten der Spannungen Vcc_min und Vcc_max (einem Bereich für die Versorgungsspannung des DFE) aufweisen. Die Aktivität 314 kann das Festlegen einer Variablen SpeedOk = 0 umfassen. Die Aktivität 316 kann das Festlegen eines Zeitgebers auf einen vorbestimmten Wert umfassen.
Das Verfahren 300 kann mit der Aktivität 318 fortfahren, die Überwachungswerte in Datenregistern enthalten kann. Diese Werte können aus dem Ausgang des Frequenzteilers des DFE bereitgestellt werden (z. B. aus vier aufeinanderfolgenden Bits am Ausgangsknoten des Latches L2 in 2). Die Aktivität 320 des Verfahrens 300 kann das Bestimmen umfassen, ob die Bits in den Datenregistern einem 0101-Muster folgen. Wenn das Muster gültig bleibt (das 0101-Muster wird bestätigt), kann das Verfahren 300 mit der Aktivität 322 fortfahren, um zu bestimmen, ob der Zeitgeber (in der Aktivität 316 eingestellt) abgelaufen ist. Wenn der Zeitgeber nicht abgelaufen ist, kann das Verfahren 300 zur Aktivität 320 zurückkehren, um weiterhin zu bestimmen, ob die Bits in den Datenregistern dem 0101-Muster folgen. Wenn der Zeitgeber abgelaufen ist, kann das Verfahren 300 mit der Aktivität 324 fortfahren, welche das Aktualisieren des Werts von SpeedOk auf „1“ beinhaltet, und zu der Aktivität 326 übergehen. Die Aktivität 326 kann das Verringern des Werts von Vcc(n) um einen Betrag Delta V (ΔV) und des Erhöhen des Wertes von n um eins (n = n + 1) enthalten. Das Verfahren 300 kann dann die Aktivitäten 316, 318 und 320 wiederholen. Wenn das 0101-Muster bestätigt ist (wahr ist), kann das Verfahren 300 bei der Aktivität 320 die oben beschriebenen Aktivitäten wiederholen. Wenn das 0101-Muster nicht bestätigt ist (nicht wahr), kann das Verfahren 300 mit der Aktivität 328 fortfahren, die das Bestimmen umfasst, ob Vcc(n) + Guardband > Vcc_max ist. Das Guardband ist ein Spannungsbetrag, um zu ermöglichen, dass der Frequenzteiler (z. B. der Frequenzteiler 236 von 2) eine ausreichende Zeitablaufspanne aufweist. Wenn in der Aktivität 328 Vcc(n) + Guardband > Vcc_max wahr ist, kann das Verfahren 300 mit der Aktivität 330 fortfahren, welche das Verringern der Zieldatenrate enthalten kann, wenn keine weitere Verringerung der Spannung Vcc verfügbar ist. Das Verfahren 300 kann zu Aktivität 312 zurückkehren und einige oder alle der oben beschriebenen Aktivitäten wiederholen.
Wenn in der Aktivität 328 Vcc(n) + Guardband > Vcc_max nicht wahr ist, kann das Verfahren 300 mit der Aktivität 332 fortfahren. Die Aktivität 322 kann das Bestimmen enthalten, ob SpeedOk = 0 ist. Wenn SpeedOk = 0 wahr ist, dann kann das Verfahren 300 mit der Aktivität 325 fortfahren, welche das Erhöhen des Werts von Vcc(n) um einen Betrag Delta V und das Erhöhen des Werts von n um eins (n = n + 1) umfassen kann. Dann kann das Verfahren 300 mit der Aktivität 316 und anderen oben beschriebenen Aktivitäten fortfahren. Wenn bei der Aktivität 332 SpeedOK = 0 nicht wahr ist, dann kann das Verfahren 300 mit der Aktivität 334 fortfahren, welche das Bestimmen enthalten kann, ob Vcc(n) + Guardband < Vcc_min ist. Wenn Vcc (n) + Guardband < Vcc_min nicht wahr ist, kann das Verfahren 300 mit der Aktivität 336 fortfahren, welche das Festlegen des Werts von Vcc (z. B. der Versorgungsspannung des DFE) auf den Wert von Vcc(n) + guardband enthalten kann. Das Verfahren 300 kann nach der Aktivität 336 enden (z. B. den Einstellungsmodus verlassen). Wenn bei der Aktivität 334 Vcc(n) + guardband < Vcc_min wahr ist, kann das Verfahren 300 mit der Aktivität 338 fortfahren, welche das Festlegen des Werts von Vcc auf den Wert von Vcc_min enthalten kann. Das Verfahren 300 kann nach der Aktivität 338 enden (z. B. den Einstellungsmodus verlassen).
Das Verfahren 300 kann bezüglich der in 3 gezeigten Aktivitäten weniger oder mehr Aktivitäten umfassen. Zum Beispiel kann das Verfahren 300 Aktivitäten und Operationen von Empfängern einschließlich DFEs umfassen, die oben mit Bezug auf 1 und 2 beschrieben wurden.
4 zeigt eine Einrichtung in Form eines Systems (z. B. eines elektronischen Systems) 400 gemäß einigen hierin beschriebenen Ausführungsformen. Das System 400 kann einen Computer, ein Tablet oder andere elektronische Systeme enthalten oder darin enthalten sein. Wie in 4 gezeigt ist, kann das System 400 Komponenten umfassen, wie etwa einen Prozessor 405, eine Speichervorrichtung 420, eine Speichersteuerung 430, eine Grafiksteuerung 440, eine Eingabe- und Ausgangs(E/A)-Steuerung 450, eine Anzeige 452, eine Tastatur 454, eine Zeigevorrichtung 456, mindestens eine Antenne 458, einen Verbinder 415 und einen Bus 460. Der Bus 460 kann Leiterbahnen enthalten (z. B. Spuren auf Metallbasis auf einer Leiterplatte, auf der sich die Komponenten des Systems 400 befinden).
In einigen Anordnungen muss das System 400 keine Anzeige enthalten. Somit kann die Anzeige 452 aus dem System 400 weggelassen werden. In einigen Anordnungen muss das System 400 keine Antenne 458 enthalten. Somit kann die Antenne 458 aus dem System 400 weggelassen werden.
Der Prozessor 405 kann einen Universalprozessor oder eine anwendungsspezifische integrierte Schaltung (ASIC) enthalten. Der Prozessor 405 kann eine CPU enthalten.
Die Speichervorrichtung 420 kann eine dynamische Direktzugriffsspeicher(DRAM)-Vorrichtung, eine statische Direktzugriffsspeicher(SRAM)-Vorrichtung, eine Flash-Speichervorrichtung, einen Phasenänderungsspeicher, eine Kombination dieser Speichervorrichtungen oder andere Arten von Speicher umfassen. 4 zeigt ein Beispiel, bei dem die Speichervorrichtung 420 eine eigenständige Speichervorrichtung ist, die vom Prozessor 405 getrennt ist. Bei einer alternativen Anordnung können die Speichervorrichtung 420 und der Prozessor 405 auf demselben Die angeordnet sein. Bei einer solchen alternativen Anordnung ist die Speichervorrichtung 420 ein eingebetteter Speicher in dem Prozessor 405, wie etwa ein eingebetteter DRAM (eDRAM), ein eingebetteter SRAM (eSRAM), ein eingebetteter Flash-Speicher oder eine andere Art eingebetteter Speicher.
Die Anzeige 452 kann eine Flüssigkristallanzeige (LCD), einen Touchscreen (z. B. einen kapazitiven oder resistiven Touchscreen) oder eine andere Art von Anzeige enthalten. Die Zeigevorrichtung 456 kann eine Maus, einen Stift oder eine andere Art von Zeigevorrichtung umfassen.
Die E/A-Steuerung 450 kann ein Kommunikationsmodul für eine drahtgebundene oder drahtlose Kommunikation (z. B. Kommunikation über eine oder mehrere Antennen 458) enthalten. Eine solche drahtlose Kommunikation kann eine Kommunikation gemäß der WiFi-Kommunikationstechnik, der Long Term Evolution Advanced(LTE-A)-Kommunikationstechnik oder anderen Kommunikationstechniken umfassen.
Die E/A-Steuerung 450 kann auch ein Modul enthalten, um zu gestatten, dass das System 400 mit anderen Vorrichtungen oder Systemen gemäß einem/einer oder mehreren Standards oder Spezifikationen (z. B. E/A-Standards oder -Spezifikationen), einschließlich Universal Serial Bus (USB), DisplayPort (DP), High-Definition Multimedia Interface (HDMI), Thunderbolt, Peripheral Component Interconnect Express (PCIe) und anderer Spezifikationen, kommuniziert.
Der Verbinder 415 kann angeordnet sein (z. B. Anschlüsse wie etwa Stifte enthalten), um zu gestatten, dass das System 400 mit einer externen Vorrichtung (oder einem externen System) gekoppelt wird. Dies kann es dem System 400 ermöglichen, mit einer solchen Vorrichtung (oder einem solchen System) über den Verbinder 415 zu kommunizieren (z. B. Informationen auszutauschen).
Der Verbinder 415 und mindestens ein Abschnitt des Busses 460 können Leiterbahnen enthalten, die mit mindestens einem von USB, DP, HDMI, Thunderbolt, PCIe und anderen Spezifikationen übereinstimmen.
Wie in 4 gezeigt ist, kann der Prozessor 405 einen Sendeempfänger (Tx/Rx) 470a mit einem Sender (Tx) 411 und einem Empfänger (Rx) 412 enthalten. Der Sender 411 kann arbeiten, um Informationen vom Prozessor 405 zu einem anderen Teil des Systems 400 oder zu einer externen Vorrichtung (oder einem externen System), der bzw. die (bzw. das) mit dem Verbinder 415 gekoppelt ist, zu senden. Der Empfänger 412 des Prozessors 405 kann arbeiten, um Informationen von einem anderen Teil des Systems 400 oder von einer externen Vorrichtung (oder einem externen System), der bzw. die (bzw. das) mit dem Verbinder 415 gekoppelt ist, zu empfangen. Zum Beispiel kann der Empfänger 412 Informationen (z. B. Daten und Taktsignale) von einer oder mehreren der Speichervorrichtung 420, der Speichersteuerung 430, der Grafiksteuerung 440 und der E/A-Steuerung 450 empfangen. Der Empfänger 412 kann Komponenten enthalten und Operationen von beliebigen der Empfänger und beliebigen der DFEs durchführen, die oben mit Bezug auf 1 bis 3 beschrieben wurden.
Wie in 4 gezeigt ist, können die Speichervorrichtung 420, die Speichersteuerung 430, die Grafiksteuerung 440 und die E/A-Steuerung 450 jeweils Sendeempfänger 470b, 470c, 470d und 470e enthalten, um jeder dieser Komponenten zu gestatten, Informationen über ihren jeweiligen Sendeempfänger zu senden und zu empfangen. Mindestens einer der Sendeempfänger 470b, 470c, 470d und 470e kann dem Sendeempfänger 470a ähnlich oder mit diesem identisch sein. Somit kann mindestens einer der Sendeempfänger 470b, 470c, 470d und 470e einen Empfänger enthalten, der dem Empfänger 412 ähnlich oder mit diesem identisch ist. Zum Beispiel kann mindestens einer der Sendeempfänger 470b, 470c, 470d und 470e einen Empfänger enthalten, der angeordnet sein kann, um zu gestatten, dass mindestens eine der Speichervorrichtung 420, der Speichersteuerung 430, der Grafiksteuerung 440 und der E/A-Steuerung 450 Informationen (z. B. Daten und Taktsignale) von einem anderen Teil des Systems 400 oder von einer externen Vorrichtung (oder einem externen System), der bzw. die (bzw. das) mit dem Verbinder 415 gekoppelt ist, empfängt.
4 zeigt beispielsweise die Komponenten des Systems 400, die getrennt voneinander angeordnet sind. Zum Beispiel können sich der Prozessor 405, die Speichervorrichtung 420, die Speichersteuerung 430, die Grafiksteuerung 440 und die E/A-Steuerung 450 auf einer separaten IC (z. B. einem Halbleiter-Die oder IC-Chip) befinden. In einigen Anordnungen können sich zwei oder mehr Komponenten (z. B. der Prozessor 405, die Speichervorrichtung 420, die Grafiksteuerung 440 und die E/A-Steuerung 450) des Systems 400 auf demselben Die (z. B. demselben IC-Chip) befinden, der ein System-on-Chip (SoC) bildet.
Die Darstellungen der Einrichtungen (z. B. die Einrichtung 100 einschließlich des Empfängers 120 und des Empfängers 220 mit dem DFE 230 und dem System 400) und die Verfahren (z. B. das Verfahren 300 und die Operationen des Empfängers 120, des Empfängers 220 und des DFE 230 und des Systems 400), die oben beschrieben sind, sollen ein allgemeines Verständnis der Struktur verschiedener Ausführungsformen liefern und sollen keine vollständige Beschreibung aller Elemente und Merkmale einer Einrichtung bereitstellen, die von den hierin beschriebenen Strukturen Gebrauch machen könnte.
Die oben beschriebenen Einrichtungen und Verfahren können Hochgeschwindigkeitscomputer, Kommunikations- und Signalverarbeitungsschaltungsanordnungen, Einzelprozessormodule oder Multiprozessormodule, einzelne eingebettete Prozessoren oder mehrere eingebettete Prozessoren, Multikern-Prozessoren, Meldungsinformationsschalter und anwendungsspezifische Module, einschließlich Multilayer- oder Multi-Chip-Module, enthalten oder in solchen enthalten sein. Derartige Einrichtungen können ferner als Teilkomponenten in einer Vielzahl anderer Einrichtungen (z. B. elektronischer Systeme), wie etwa Fernsehgeräten, Mobiltelefonen, Personal Computer (z. B. Laptop-Computer, Desktop-Computer, Handheld-Computer usw.), Tablets (z. B. Tablet-Computer), Workstations, Funkgeräten, Videoplayer, Audioplayer (z. B. MP3(Motion Picture Experts Group, Audio Layer 3)-Player), Fahrzeugen, medizinischen Vorrichtungen (z. B. Herzmonitore, Blutdruckmonitore usw.), Set-Top-Boxen und anderen, enthalten sein.
Zusätzliche Bemerkungen und Beispiele
Beispiel 1 umfasst einen Gegenstand (wie beispielsweise eine Vorrichtung, eine elektronische Einrichtung (z. B. eine Schaltung, ein elektronisches System oder beides) oder eine Maschine), enthaltend einen ersten Latch in einem Entscheidungsrückkopplungsentzerrer (DFE) und einen zweiten Latch in dem DFE, wobei der zweite Latch einen Eingangsknoten enthält, der mit einem ersten Ausgangsknoten des ersten Latches gekoppelt ist; und eine Schaltungsanordnung, die einen ersten Eingangsknoten, der mit dem ersten Ausgangsknoten gekoppelt ist, einen zweiten Eingangsknoten, der mit einem zweiten Ausgangsknoten des zweiten Latches gekoppelt ist, und einen Ausgangsknoten enthält, um Informationen bereitzustellen, die einen ersten Ausgangswert basierend auf ersten Werten von Informationen am ersten und zweiten Ausgangsknoten und einen zweiten Ausgangswert basierend auf zweiten Werten von Informationen am ersten und zweiten Ausgangsknoten aufweisen.
In Beispiel 2 kann der Gegenstand von Beispiel 1 optional enthalten, wobei der Ausgangsknoten der Schaltungsanordnung Informationen bereitstellen soll, die den ersten Ausgangswert aufweisen, wenn Informationen am ersten Ausgangsknoten und Informationen am zweiten Ausgangsknoten einen gleichen Wert aufweisen, und den zweiten Ausgangswert, wenn Informationen am ersten Ausgangsknoten und Informationen am zweiten Ausgangsknoten unterschiedliche Werte aufweisen.
In Beispiel 3 kann der Gegenstand von Beispiel 1 oder 2 optional enthalten, wobei der DFE einen ersten Datenabtaster und einen zweiten Datenabtaster, einen ersten Multiplexer, der mit einem Ausgangsknoten jeweils des ersten und des zweiten Datenabtasters gekoppelt ist, wobei der erste Multiplexer einen Ausgangsknoten enthält, der über einen ersten Signalpfad mit dem ersten Latch gekoppelt ist, einen dritten Datenabtaster und einen vierten Datenabtaster, und einen zweiten Multiplexer enthält, der mit einem Ausgangsknoten des dritten und des vierten Datenabtasters gekoppelt ist, wobei der zweite Multiplexer einen Ausgangsknoten enthält, der über einen zweiten Signalpfad mit dem zweiten Latch gekoppelt ist.
In Beispiel 4 kann der Gegenstand von Beispiel 1 oder 2 optional enthalten, wobei der erste Ausgangswert eine binäre 0 ist und der zweite Ausgangswert eine binäre 1 ist.
In Beispiel 5 kann der Gegenstand von Beispiel 1 optional enthalten, wobei die Schaltungsanordnung ein Logikgatter umfasst, wobei das Logikgatter einen ersten Eingangsknoten enthält, der mit dem Ausgangsknoten des ersten Latches gekoppelt ist, und einen zweiten Eingangsknoten, der mit einem Ausgangsknoten des zweiten Latches gekoppelt ist.
In Beispiel 6 kann der Gegenstand von Beispiel 5 optional enthalten, wobei das Logikgatter ein Exklusiv-NOR-Gatter enthält.
Beispiel 7 umfasst einen Gegenstand (wie etwa eine Vorrichtung, eine elektronische Einrichtung (z. B. eine Schaltung, ein elektronisches System oder beides) oder eine Maschine), enthaltend einen Versorgungsknoten und einen mit dem Versorgungsknoten gekoppelten Entscheidungsrückkopplungsentzerrer (DFE), wobei der DFE Datenabtaster, einen ersten Multiplexer und einen zweiten Multiplexer, die mit den Datenabtastern gekoppelt sind, und einen ersten Latch und einen zweiten Latch, die mit dem ersten und dem zweiten Multiplexer gekoppelt sind, enthält, wobei die Datenabtaster Ausgänge erzeugen sollen, die Werte aufweisen, die gestatten, dass der erste und der zweite Multiplexer und der erste und der zweite Latch einen Frequenzteiler bilden.
In Beispiel 8 kann der Gegenstand von Beispiel 7 optional enthalten, ferner umfassend einen dritten Latch in dem DFE, einen vierten Latch in dem DFE, wobei der vierte Latch einen Eingangsknoten enthält, der mit einem Ausgangsknoten des dritten Latches gekoppelt ist, und eine Logikschaltung, die einen ersten Eingangsknoten, der mit einem Ausgangsknoten des dritten Latches gekoppelt ist, und einen zweiten Eingangsknoten, der mit einem Ausgangsknoten des vierten Latches gekoppelt ist, enthält.
In Beispiel 9 kann der Gegenstand von Beispiel 8 optional enthalten, wobei die Logikschaltung die Informationen erzeugen soll, um eine Einstellung einer Versorgungsspannung an dem Versorgungsknoten basierend auf einer Operation des Frequenzteilers zu gestatten.
In Beispiel 10 kann der Gegenstand von Beispiel 9 optional enthalten, wobei die Logikschaltung die Informationen, die ein einzelnes Bit aufweisen, erzeugen soll.
Beispiel 11 umfasst einen Gegenstand (wie etwa eine Vorrichtung, eine elektronische Einrichtung (z. B. eine Schaltung, ein elektronisches System oder beides) oder eine Maschine), enthaltend einen Entscheidungsrückkopplungsentzerrer (DFE), der einen Versorgungsknoten, um eine Versorgungsspannung zu empfangen, eine Detektionsschaltungsanordnung, um Informationen basierend auf mindestens einem Signal in dem DFE zu erzeugen, und eine Steuereinheit enthält, um zu veranlassen, dass sich ein Wert der Versorgungsspannung basierend auf einem Wert der Informationen ändert.
In Beispiel 12 kann der Gegenstand von Beispiel 11 optional enthalten, wobei der DFE einen Abschnitt umfasst, der ausgelegt ist, um als Frequenzteiler zu arbeiten, und das mindestens eine Signal in dem DFE einen Wert basierend auf einer Operation des Frequenzteilers aufweist.
In Beispiel 13 kann der Gegenstand von Beispiel 11 optional enthalten, wobei der DFE einen Abschnitt umfasst, der ausgelegt ist, um als ein Frequenzteiler zu arbeiten, wobei der Wert der durch die Detektionsschaltungsanordnung erzeugten Informationen auf einer Operation des Frequenzteilers basiert.
In Beispiel 14 kann der Gegenstand von Beispiel 12 optional enthalten, wobei der Abschnitt des DFE, der ausgelegt ist, um als der Frequenzteiler zu arbeiten, einen ersten Multiplexer, einen ersten Latch, der mit dem ersten Multiplexer gekoppelt ist, einen zweiten Multiplexer, der mit dem ersten Latch gekoppelt ist, und einen zweiten Latch, der mit dem zweiten Multiplexer und dem ersten Multiplexer gekoppelt ist, enthält.
In Beispiel 15 kann der Gegenstand eines der Beispiele 11-14 optional enthalten, wobei der DFE einen ersten Latch und einen zweiten Latch, der mit dem ersten Latch in Reihe geschaltet ist, enthält und die Detektionsschaltungsanordnung mit einem Ausgangsknoten jeweils des ersten und des zweiten Latches gekoppelt ist.
In Beispiel 16 kann der Gegenstand eines der Beispiele 11-14 optional enthalten, wobei der DFE ein 1-Tap-Loop-Unroll-DFE ist.
Beispiel 17 umfasst einen Gegenstand wie etwa eine Vorrichtung, eine elektronische Einrichtung (z. B. eine Schaltung, ein elektronisches System oder beides) oder eine Maschine), umfassend Leiterbahnen auf einer Leiterplatte, eine erste Vorrichtung, die mit den Leiterbahnen gekoppelt ist, eine zweite Vorrichtung, die mit den Leiterbahnen gekoppelt ist, wobei die zweite Vorrichtung einen mit einem Versorgungsknoten gekoppelten Entscheidungsrückkopplungsentzerrer (DFE) enthält, wobei der DFE Datenabtaster, einen ersten Multiplexer und einen zweiten Multiplexer, die mit den Datenabtastern gekoppelt sind, und einen ersten Latch und einen zweiten Latch, die mit dem ersten und dem zweiten Multiplexer gekoppelt sind, enthält, wobei die Datenabtaster Ausgänge erzeugen sollen, die Werte aufweisen, um zu gestatten, dass der erste und der zweite Multiplexer und der erste und der zweite Latch einen Frequenzteiler und einen Verbinder bilden, der mit der zweiten Vorrichtung gekoppelt ist.
In Beispiel 18 kann der Gegenstand von Beispiel 17 optional enthalten, wobei die zweite Vorrichtung einen Prozessor enthält.
In Beispiel 19 kann der Gegenstand von Beispiel 17 optional enthalten, wobei der Verbinder mit einer der Spezifikationen Universal Serial Bus (USB), High-Definition Multimedia Interface (HDMI), Thunderbolt und Peripheral Component Interconnect Express (PCIe) übereinstimmt.
In Beispiel 20 kann der Gegenstand von Beispiel 17 optional enthalten, ferner umfassend eine Antenne, die mit der zweiten Vorrichtung gekoppelt ist.
Beispiel 21 umfasst einen Gegenstand (wie etwa ein Verfahren zum Betreiben einer Vorrichtung, einer elektronischen Einrichtung (z. B. einer Schaltung, eines elektronischen Systems oder beider) oder einer Maschine), einschließlich des Veranlassens eines Abschnitts eines Entscheidungsrückkoppelungsentzerrers (DFE), als Frequenzteiler zu arbeiten, des Überwachens von Informationen am Ausgang der Latches des DFE und des Einstellens eines Werts einer Versorgungsspannung des DFE basierend auf den Informationen.
In Beispiel 22 kann der Gegenstand des Beispiels 21 optional enthalten, wobei das Veranlassen eines Abschnitts des DFE, als Frequenzteiler zu arbeiten, das Erzwingen von Ausgängen des Datenabtasters des DFE beinhaltet, um ein Muster von unveränderten Werten aufzuweisen.
In Beispiel 23 kann der Gegenstand von Beispiel 21 oder 22 optional enthalten, wobei der Frequenzteiler aus Multiplexern und Latches des DFE gebildet wird.
In Beispiel 24 kann der Gegenstand von Beispiel 21 optional enthalten, wobei das Einstellen des Werts der Versorgungsspannung des DFE das Erhöhen des Wertes der Versorgungsspannung beinhaltet.
In Beispiel 25 kann der Gegenstand von Beispiel 21 optional enthalten, wobei das Einstellen des Werts der Versorgungsspannung des DFE das Verringern des Wertes der Versorgungsspannung beinhaltet.
Beispiel 26 umfasst einen Gegenstand (wie beispielsweise eine Vorrichtung, eine elektronische Einrichtung (z. B. eine Schaltung, ein elektronisches System oder beides) oder eine Maschine), der Mittel zum Durchführen eines der Verfahren der Ansprüche 21-25 umfasst.
Der Gegenstand von Beispiel 1 bis Beispiel 25 kann in beliebiger Kombination kombiniert werden.
Die obige Beschreibung und die Zeichnungen stellen einige Ausführungsformen dar, um es dem Fachmann zu ermöglichen, die Ausführungsformen der Erfindung auszuführen. Andere Ausführungsformen können strukturelle, logische, elektrische, Prozess- und andere Änderungen enthalten. Die Beispiele zeigen lediglich mögliche Abweichungen. Teile und Merkmale einiger Ausführungsformen können in anderen Ausführungsformen enthalten sein oder diese ersetzen. Viele andere Ausführungsformen werden Fachleuten beim Lesen und Verstehen der obigen Beschreibung offensichtlich sein. Daher ist der Schutzumfang verschiedener Ausführungsformen durch die beigefügten Ansprüche zusammen mit dem gesamten Bereich von Äquivalenten, auf welche solche Ansprüche berechtigt sind, bestimmt.
Die Zusammenfassung wird zur Verfügung gestellt, um mit 37 C.F.R. Abschnitt 1.72 (b) übereinzustimmen, der eine Zusammenfassung erfordert, die es dem Leser ermöglicht, die Art und den Inhalt der technischen Offenlegung festzustellen. Sie wird mit dem Verständnis eingereicht, dass sie nicht dazu verwendet wird, den Schutzumfang oder die Bedeutung der Ansprüche zu begrenzen oder auszulegen. Die folgenden Ansprüche werden hiermit in die detaillierte Beschreibung aufgenommen, wobei jeder Anspruch als separate Ausführungsform für sich steht.
ZITATE ENTHALTEN IN DER BESCHREIBUNG
Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
Zitierte Patentliteratur

US 15/282603 [0001]

Claims

Beansprucht wird:
Elektronische Einrichtung, umfassend: einen ersten Latch in einem Entscheidungsrückkopplungsentzerrer (DFE = Decision Feedback Equalizer); einen zweiten Latch in dem DFE, wobei der zweite Latch einen Eingangsknoten enthält, der mit einem ersten Ausgangsknoten des ersten Latches gekoppelt ist; und eine Schaltungsanordnung mit einem ersten Eingangsknoten, der mit dem ersten Ausgangsknoten gekoppelt ist, einem zweiten Eingangsknoten, der mit einem zweiten Ausgangsknoten des zweiten Latches gekoppelt ist, und einem Ausgangsknoten, um Informationen bereitzustellen, die einen ersten Ausgangswert basierend auf ersten Werten von Informationen am ersten und zweiten Ausgangsknoten und einen zweiten Ausgangswert basierend auf zweiten Werten von Informationen am, ersten und zweiten Ausgangsknoten aufweisen.
Einrichtung nach Anspruch 1, wobei der Ausgangsknoten der Schaltungsanordnung Informationen bereitstellen soll, die den ersten Ausgangswert aufweisen, wenn Informationen am ersten Ausgangsknoten und Informationen am zweiten Ausgangsknoten den gleichen Wert haben, und den zweiten Ausgangswert, wenn Informationen am ersten Ausgangsknoten und Informationen am zweiten Ausgangsknoten unterschiedliche Werte aufweisen.
Einrichtung nach Anspruch 1 oder 2, wobei der DFE Folgendes umfasst: einen ersten Datenabtaster und einen zweiten Datenabtaster; einen ersten Multiplexer, der mit einem Ausgangsknoten jeweils des ersten und des zweiten Datenabtasters gekoppelt ist, wobei der erste Multiplexer einen Ausgangsknoten enthält, der über einen ersten Signalpfad mit dem ersten Latch gekoppelt ist; einen dritten Datenabtaster und einen vierten Datenabtaster; und einen zweiten Multiplexer, der mit einem Ausgangsknoten jeweils des dritten und des vierten Datenabtasters gekoppelt ist, wobei der zweite Multiplexer einen Ausgangsknoten enthält, der über einen zweiten Signalpfad mit dem zweiten Latch gekoppelt ist.
Einrichtung nach Anspruch 1 oder 2, wobei der erste Ausgangswert eine binäre 0 ist und der zweite Ausgangswert eine binäre 1 ist.
Einrichtung nach Anspruch 1, wobei die Schaltungsanordnung ein Logikgatter enthält, wobei das Logikgatter einen ersten Eingangsknoten enthält, der mit dem Ausgangsknoten des ersten Latches gekoppelt ist, und einen zweiten Eingangsknoten, der mit einem Ausgangsknoten des zweiten Latches gekoppelt ist.
Elektronische Einrichtung, umfassend: einen Versorgungsknoten; und einen Entscheidungsrückkopplungsentzerrer (DFE), der an den Versorgungsknoten gekoppelt ist, wobei der DFE Folgendes umfasst: Datenabtaster; einen ersten Multiplexer und einen zweiten Multiplexer, die mit den Datenabtastern gekoppelt sind; und einen ersten Latch und einen zweiten Latch, die mit dem ersten und dem zweiten Multiplexer gekoppelt sind, wobei die Datenabtaster Ausgänge erzeugen sollen, die Werte aufweisen, um dem ersten und dem zweiten Multiplexer und dem ersten und dem zweiten Latch zu ermöglichen, einen Frequenzteiler zu bilden.
Einrichtung nach Anspruch 6, ferner umfassend: einen dritten Latch im DFE; einen vierten Latch in dem DFE, wobei der vierte Latch einen Eingangsknoten enthält, der mit einem Ausgangsknoten des dritten Latches gekoppelt ist; und eine Logikschaltung, die einen ersten Eingangsknoten, der mit einem Ausgangsknoten des dritten Latches gekoppelt ist, und einen zweiten Eingangsknoten enthält, der mit einem Ausgangsknoten des vierten Latches gekoppelt ist.
Einrichtung nach Anspruch 7, wobei die Logikschaltung Informationen erzeugen soll, um eine Einstellung einer Versorgungsspannung an dem Versorgungsknoten basierend auf einem Betrieb des Frequenzteilers zu ermöglichen.
Einrichtung nach Anspruch 8, wobei die Logikschaltung die Informationen, die ein einzelnes Bit aufweisen, erzeugen soll.
Elektronische Einrichtung, umfassend: einen Entscheidungsrückkopplungsentzerrer (DFE), der einen Versorgungsknoten zum Empfangen einer Versorgungsspannung enthält; eine Detektionsschaltungsanordnung zum Erzeugen von Informationen basierend auf mindestens einem Signal in dem DFE; und eine Steuereinheit, um zu bewirken, dass sich ein Wert der Versorgungsspannung basierend auf einem Wert der Informationen ändert.
Einrichtung nach Anspruch 9, wobei der DFE einen Abschnitt enthält, der konfiguriert ist, um als Frequenzteiler zu arbeiten, und das mindestens eine Signal in dem DFE einen Wert aufweist, der auf einem Betrieb des Frequenzteilers basiert.
Einrichtung nach Anspruch 10, wobei der DFE einen Abschnitt umfasst, der konfiguriert ist, um als Frequenzteiler zu arbeiten, wobei der Wert der durch die Detektionsschaltungsanordnung erzeugten Informationen auf einem Betrieb des Frequenzteilers basiert.
Einrichtung nach Anspruch 11, wobei der Abschnitt des DFE, der konfiguriert ist, um als der Frequenzteiler zu arbeiten, einen ersten Multiplexer, einen ersten Latch, der mit dem ersten Multiplexer gekoppelt ist, einen zweiten Multiplexer, der mit dem ersten Latch gekoppelt ist, und einen zweiten Latch, der mit dem zweiten Multiplexer und dem ersten Multiplexer gekoppelt ist, umfasst.
Einrichtung nach einem der Ansprüche 10-13, wobei der DFE einen ersten Latch und einen zweiten Latch, der mit dem ersten Latch in Reihe geschaltet ist, enthält und die Detektionsschaltungsanordnung mit einem Ausgangsknoten jeweils des ersten und des zweiten Latches gekoppelt ist.
Einrichtung nach einem der Ansprüche 10-13, wobei der DFE ein 1-Tap-Loop-Unroll-DFE ist.
Elektronische Einrichtung, umfassend: Leiterbahnen auf einer Leiterplatte; eine erste Vorrichtung, die mit den Leiterbahnen gekoppelt ist; eine zweite Vorrichtung, die mit den Leiterbahnen gekoppelt ist, wobei die zweite Vorrichtung Folgendes enthält: einen Entscheidungsrückkopplungsentzerrer (DFE), der mit einem Versorgungsknoten gekoppelt ist, wobei der DFE Datenabtaster, einen ersten Multiplexer und einen zweiten Multiplexer, die mit den Datenabtastern gekoppelt sind, und einen ersten Latch und einen zweiten Latch, die mit dem ersten und dem zweiten Multiplexer gekoppelt sind, enthält, wobei die Datenabtaster Ausgänge erzeugen sollen, die Werte aufweisen, um dem ersten und dem zweiten Multiplexer und dem ersten und dem zweiten Latch zu ermöglichen, einen Frequenzteiler zu bilden; und einen Verbinder, der mit der zweiten Vorrichtung gekoppelt ist.
Einrichtung nach Anspruch 16, wobei die zweite Vorrichtung einen Prozessor enthält.
Einrichtung nach Anspruch 16, wobei der Verbinder mit einer der Spezifikationen von Universal Serial Bus (USB), High-Definition Multimedia Interface (HDMI), Thunderbolt und Peripheral Component Interconnect Express (PCIe) übereinstimmt.
Einrichtung nach Anspruch 16, ferner umfassend eine Antenne, die mit der zweiten Vorrichtung gekoppelt ist.
Verfahren zum Betreiben einer elektronischen Einrichtung, das Verfahren umfassend: Veranlassen, dass ein Abschnitt eines Entscheidungsrückkopplungsentzerrers (DFE) als Frequenzteiler arbeitet; Überwachen von Informationen am Ausgang der Latches des DFE; und Anpassen eines Werts einer Versorgungsspannung des DFE basierend auf den Informationen.
Verfahren nach Anspruch 20, wobei das Veranlassen, dass ein Abschnitt des DFE als Frequenzteiler arbeitet, das Erzwingen von Ausgängen eines Datenabtasters des DFE enthält, um ein Muster von unveränderten Werten aufzuweisen.
Verfahren nach Anspruch 20 oder 21, wobei der Frequenzteiler aus Multiplexern und Latches des DFE gebildet wird.
Verfahren nach Anspruch 20, wobei das Anpassen des Werts der Versorgungsspannung des DFE das Erhöhen des Werts der Versorgungsspannung beinhaltet.
Verfahren nach Anspruch 20, wobei das Anpassen des Werts der Versorgungsspannung des DFE das Verringern des Werts der Versorgungsspannung beinhaltet.
Elektronisches System, umfassend Mittel zum Durchführen eines der Verfahren der Ansprüche 21-24.