DE102006003262A1

DE102006003262A1 - Differenz-Ausgabetreiber, Halbleiter-Speicherbauelement und Verfahren zum Treiben einer Mehrzahl von Differenz-Ausgabesignalen

Info

Publication number: DE102006003262A1
Application number: DE102006003262A
Authority: DE
Inventors: Gyung-Su Byun; Il-Man Suwon Bae
Original assignee: Samsung Electronics Co Ltd
Current assignee: Samsung Electronics Co Ltd
Priority date: 2005-01-19
Filing date: 2006-01-19
Publication date: 2006-09-21
Also published as: KR100678470B1; US20060214689A1; JP2006203901A; US7288967B2; KR20060084323A

Abstract

Die vorliegende Erfindung betrifft einen Differenz-Ausgabetreiber, ein Halbleiter-Speicherbauelement und ein Verfahren zum Treiben einer Mehrzahl von Differenz-Ausgabesignalen. DOLLAR A Der Differenz-Ausgabetreiber gemäß der Erfindung umfasst einen Treiber (10) zum Erzeugen eines invertierten Ausgabesignals (DQB) in Abhängigkeit von einem Eingabesignal (DIN) und einem ersten Steuersignal (con2) und zum weiteren Erzeugen eines Ausgabesignals (DQ) in Abhängigkeit von einem invertierten Eingabesignal (DINB) und einem zweiten Steuersignal (con1) und eine Steuereinheit (20, 30) zum Erzeugen des ersten Steuersignals (con2) und des zweiten Steuersignals (con1) in Abhängigkeit von einem Detektieren einer Spannungsdifferenz zwischen einer ersten detektierten Spannungsdifferenz zwischen einer Referenzspannung (VREF) und dem Ausgabesignal (DQ) und einer zweiten detektierten Spannungsdifferenz zwischen der Referenzspannung (VREF) und dem invertierten Ausgabesignal (DQB). DOLLAR A Verwendung beispielsweise in der Halbleitertechnologie.

Description

Die Erfindung betrifft einen Differenz-Ausgabetreiber, ein Halbleiter-Speicherbauelement und ein Verfahren zum Treiben einer Mehrzahl von Differenz-Ausgabesignalen.

Ein Differenz-Ausgabetreiber bzw. ein differentieller Ausgabetreiber eines herkömmlichen Halbleiterbauelements empfängt ein Differenz-Eingabesignal bzw. ein differentielles Eingabesignal und erzeugt ein Ausgabesignal und ein invertiertes Ausgabesignal, die eine Spannungsdifferenz innerhalb eines konstanten Bereichs besitzen. Jedoch können Werte von Elementen, die den Differenz-Ausgabetreiber bilden, aufgrund von Prozessänderungen, Spannungsänderungen oder Temperaturänderungen variieren, was dazu führt, dass das Ausgabesignal und das invertierte Ausgabesignal eine Spannungsdifferenz außerhalb eines gewünschten Bereichs besitzen.

1 zeigt ein Schaltungsdiagramm eines Beispiels für den herkömmlichen Differenz-Ausgabetreiber, der PMOS-Transistoren P1 und P2, Terminierungswiderstände RT1 und RT2, NMOS-Transistoren N1 und N2 und eine Vorspann-Stromquelle Ibias aufweist.

Der in 1 gezeigte Schaltkreis arbeitet folgendermaßen: Wenn ein On-Die-Termination-Steuersignal ODTEN mit Low-Pegel angelegt ist, sind die PMOS-Transistoren P1 und P2 angeschaltet, so dass die Terminierungswiderstände RT1 und RT2 zwischen eine Versorgungsspannung VDD und Differenz-Ausgabeknoten n1 und n2 geschaltet sind. Wenn in diesem Fall Differenz-Eingabesignale bzw. differentielle Eingabesignale DIN und DINB mit High-Pegel und Low-Pegel angelegt sind, ist der NMOS-Transistor N1 angeschaltet und der NMOS-Transistor N2 ausgeschaltet. Dementsprechend wird ein invertiertes Ausgabesignal DQB mit Low-Pegel und ein Ausgabesignal DQ mit High-Pegel erzeugt. Im Gegensatz hierzu ist dann, wenn Differenzeingabe-Signale DIN und DINB mit Low-Pegel beziehungsweise High-Pegel angelegt sind, der NMOS-Transistor N1 ausgeschaltet und der NMOS-Transistor N2 angeschaltet. Entsprechend wird ein invertiertes Aus gabesignal DQB mit High-Pegel und ein Ausgabesignal DQ mit Low-Pegel erzeugt. Die Terminierungswiderstände RT1 und RT2 dienen dazu zu verhindern, dass die Differenz-Ausgabesignale DQ und DQB reflektiert werden, wenn der Differenz-Ausgabetreiber die Differenz-Ausgabesignale DQ und DQB ausgibt.

Wenn das On-Die-Termination-Steuersignal ODTEN mit High-Pegel angelegt ist, sind alle PMOS-Transistoren P1 und P2 ausgeschaltet, sodass die Terminierungswiderstände RT1 und RT2 nicht mit der Versorgungsspannung verbunden sind und der Differenz-Ausgabetreiber außer Betrieb gesetzt ist.

Jedoch variieren in dem in 1 gezeigten Differenz-Ausgabetreiber Werte der Terminierungswiderstände RT1 und RT2 und anderer Elemente aufgrund von Prozessänderungen, Spannungsänderungen oder Temperaturänderungen, oder eine Schwingweite des Ausgabesignals DQ kann sich aufgrund einer Last-Fehlanpassung auf einer das Paar von Differenz-Ausgabesignalen DQ und DQB übertragenden Signalleitung von einer Schwingweite des invertierten Ausgabesignals DQB unterscheiden. Folglich wird die Signalbreite des Paares von Differenz-Ausgabesignalen DQ und DQB enger, was die Signaleigenschaften verschlechtert.

Der Erfindung liegt das technische Problem zugrunde, einen Differenz-Ausgabetreiber, ein Halbleiterbauelement und ein Verfahren zum Treiben einer Mehrzahl von Differenz-Ausgabesignalen anzugeben, welche die Signaleigenschaften verbessern.

Die Erfindung löst dieses Problem, indem sie einen Differenz-Ausgabetreiber mit den Merkmalen des Patentanspruchs 1 oder 12, ein Halbleiterbauelement mit den Merkmalen des Patentanspruchs 11 und ein Verfahren zum Treiben einer Mehrzahl von Differenz-Ausgabesignalen mit den Merkmalen des Patentanspruchs 23 zur Verfügung stellt.

Vorteilhafte Ausgestaltungen der Erfindung sind Gegenstand der Unteransprüche, deren Wortlaut hiermit durch Bezugnahme zum Gegenstand der Beschreibung gemacht wird, um unnötige Textwiederholungen zu vermeiden.

Eine Ausgestaltung der Erfindung schafft einen Differenz-Ausgabetreiber, der in der Lage ist, Signaleigenschaften eines Paares von Differenz-Ausgabesignalen zu verbessern, indem er eine Schwingbreiten-Differenz zwischen einem Ausgabesignal und einem invertierten Ausgabesignal verringert, selbst wenn Werte von Elementen aufgrund einer Prozessänderung, Spannungsänderung oder Temperaturänderung verändert sind.

Vorteilhafte Ausgestaltungen der Erfindung, wie nachfolgend detailliert beschrieben, sowie die weiter oben zum Erleichtern des Verständnisses der Erfindung erörterten Ausgestaltungen des Standes der Technik sind in den Zeichnungen dargestellt. Es zeigt/zeigen:
1 ein Schaltungsdiagramm eines Beispiels für einen herkömmlichen Differenz-Ausgabetreiber;
2 ein Diagramm zur Darstellung der Struktur eines Differenz-Ausgabetreibers gemäß einer Ausgestaltung der vorliegenden Erfindung;
3A bis 3C Diagramme zur Darstellung eines Paares von Differenz-Ausgabesignalen, die von einem Differenz-Ausgabetreiber gemäß einer Ausgestaltung der vorliegenden Erfindung ausgegeben werden;
4 ein Blockdiagramm eines in 2 gezeigten Durchschnittsfehlerwert-Berechners;
5 ein Blockdiagramm eines in 2 gezeigten Steuerteils bzw. einer Steuerstufe;
6A und 6B Betriebs-Zeitablaufdiagramme zur Darstellung eines Betriebs des in 5 gezeigten Steuerteils.
2 ist ein Diagramm zur Darstellung der Struktur eines Differenz-Ausgabetreibers gemäß einer Ausgestaltung der vorliegenden Erfindung. Die in 2 dargestellte Ausführungsform beinhaltet einen Treiber 10, einen Durchschnittsfehlerwert-Berechner 20 und einen Steuerteil bzw. eine Steuerstufe 30. Der Treiber 10 hat einen Differenzausgabe-Teil bzw. eine Differenzausgabe-Stufe 12, einen veränderbaren Treiberteil bzw. eine veränderbare Treiber-Stufe 14 für ein invertiertes Ausgabesignal und einen veränderbaren Treiberteil bzw. eine veränderbare Treiberstufe 16 für ein Ausgabesignal. Der Differenzausgabe-Teil 12 beinhaltet PMOS-Transistoren P1 und P2, Terminierungswiderstände RT1 und RT2 und NMOS-Transistoren N1 und N2. Der veränderbare Treiberteil 14 für das invertierte Ausgabesignal ist aus NMOS-Transistoren N3-1 bis N3-n gebildet. Der veränderbare Treiberteil 16 für das Ausgabesignal ist aus NMOS-Transistoren N4-1 bis N4-n gebildet.
Die Funktion des in 2 gezeigten Differenz-Ausgabetreibers wird nachfolgend beschrieben.
Die Funktion des Differenzausgabe-Teils 12 lässt sich unter Bezugnahme auf die Beschreibung in Zusammenhang mit der Funktion des herkömmlichen Differenz-Ausgabetreibers in 1 verstehen. Der veränderbare Treiberteil 14 für das invertierte Ausgabesignal variiert die Treiberfähigkeit der NMOS-Transistoren N3-1 bis N3-n in Abhängigkeit von einem Steuersignal con2 zum Verändern einer Schwingbreite eines invertierten Ausgabesignals DQB. Der veränderbare Treiberteil 16 für das Ausgabesignal variiert die Treiberfähigkeit der NMOS-Transistoren N4-1 bis N4-n in Abhängigkeit von einem Steuersignal con1 zum Verändern einer Schwingbreite eines Ausgabesignals DQ.
Der Durchschnittsfehlerwert-Berechner 20 detektiert eine Spannungsdifferenz, die Schwingbreiten entspricht, zwischen einer Referenzspannung VREF und dem invertierten Differenz-Ausgabesignal bzw. differentiellen Ausgabesignal DQB und zwischen der Referenzspannung und dem Differenz-Ausgabesignal bzw. differentiellen Ausgabesignal DQ. Der Durchschnittsfehlerwert-Berechner 20 berechnet dann einen Durchschnittswert dieser Spannungsdifferenzen zum Erzeugen eines Ausgabesignals Vavg. Der Steuerteil 30 konvertiert das Ausgabesignal Vavg von einem analogen Signal in ein digitales Signal und erzeugt die Steuersignale con1 und con2 in Abhängigkeit von Vavg. Wenn beispielsweise die Schwingbreite des invertierten Ausgabesignals DQB kleiner ist als die des Ausgabesignals DQ, wird die Anzahl von Bits mit einem High-Pegel in dem Steuersignal con2 vergrößert, um auf diese Weise diejenige Anzahl von NMOS-Transistoren N3-1 bis N3-n zu erhöhen, die in Abhängigkeit von dem Steuersignal con2 angeschaltet sind. Des Weiteren wird die Anzahl von Bits mit einem High-Pegel in dem Steuersignal con1 verringert, um so diejenige Anzahl von NMOS-Transistoren N4-1 bis N4-n zu verringern, die in Abhängigkeit von dem Steuersignal con1 angeschaltet sind. Im Gegensatz hierzu wird dann, wenn die Schwingbreite des Ausgabesignals DQ kleiner ist als die des invertierten Ausgabesignals DQB, die Anzahl von Bits mit einem High-Pegel in dem Steuersignal con1 erhöht, um auf diese Weise diejenige Anzahl von NMOS-Transistoren N4-1 bis N4-n zu erhöhen, die in Abhängigkeit von dem Steuersignal con1 eingeschaltet sind. Außerdem wird diejenige Anzahl von Bits mit einem High-Pegel in dem Steuersignal con2 verringert, um auf diese Weise diejenige Anzahl von NMOS-Transistoren N3-1 bis N3-n zu verringern, die in Abhängigkeit von dem Steuersignal con2 angeschaltet sind. Wenn die Schwingbreite des invertierten Ausgabesignals DQB im Wesentlichen gleich der Schwingbreite des Ausgabesignals DQ ist, wird der Vorgang des Veränderns der Steuersignale con1 und con2 gestoppt.
3A bis 3C sind Diagramme zur Darstellung des Paares der Differenz- bzw. der differentiellen Ausgabesignale DQB und DQ, die von einem Differenz-Ausgabetreiber gemäß einer Ausgestaltung der vorliegenden Erfindung ausgegeben werden. Die Funktion des Differenzausgabe-Treibers der vorliegenden Erfindung wird nachfolgend unter Bezugnahme auf 3A bis 3C beschrieben.
3A zeigt ein Paar normaler Differenz-Ausgabesignale DQB und DQ, bei denen die Referenzspannung VREF eine konstante Spannungsdifferenz α gegenüber dem invertierten Ausgabesignal DQB und auch gegenüber dem Ausgabesignal DQ hat. In diesem Fall sind die Signalbreiten des Paares der Differenz-Ausgabesignale DQB und DQ gleich W1.
3B zeigt ein Paar fehlerhafter Differenz-Ausgabesignale DQB und DQ. Hierbei ist die Spannungsdifferenz zwischen dem invertierten Ausgabesignal DQB und der Referenzspannung VREF gleich β, wobei die Spannungsdifferenz zwischen dem Ausgabesignal DQ und der Referenzspannung VREF gleich α ist, welches größer ist als β. In diesem Fall wird eine Signalbreite des Paares von Differenz-Ausgabesignalen DQB und DQ zu W2, welches kleiner ist als W1. Je größer die Signalbreite wird, desto besser werden die Signaleigenschaften. Daher sind die Signaleigenschaften in 3A besser als in 3B.
Wenn das Paar von Differenz-Ausgabesignalen DQB und DQ gegenüber einer gewünschten Position verschoben ist, wie in 3B gezeigt, wird die Anzahl von Bits mit einem High-Pegel in dem Steuersignal con2 vergrößert, um so diejenige Anzahl von NMOS-Transistoren N3-1 bis N3-n zu vergrößern, die in Abhängigkeit von dem Steuersignal con2 angeschaltet sind, wohingegen die Anzahl von Bits mit einem High-Pegel in dem Steuersignal con1 verringert wird, um so diejenige Anzahl von NMOS-Transistoren N4-1 bis N4-n zu verringern, die in Abhängigkeit von dem Steuersignal con1 angeschaltet sind. Dementsprechend wird die der Spannungsdifferenz zwischen dem invertierten Ausgabesignal DQB und der Referenzspannung VREF entsprechende Schwingbreite auf diejenige Schwingbreite abgestimmt, die einer Spannungsdifferenz zwischen dem Ausgabesignal DQ und der Referenzspannung VREF entspricht. Folglich werden die Signalbreiten des Paares von Differenz-Ausgabesignalen DQB und DQ größer, zum Beispiel von W2 zu W1, was die Signaleigenschaften verbessert.
3C zeigt ein Paar von fehlerhaften Differenz-Ausgabesignalen DQB und DQ. Hier ist die Spannungsdifferenz zwischen dem Ausgabesignal DQ und der Referenzspannung VREF gleich β, und eine Spannungsdifferenz zwischen dem invertierten Ausgabesignal DQB und der Referenzspannung VREF ist α, was größer ist als β. Ähnlich zu 3B werden die Signalbreiten des Paares von Differenz-Ausgabesignalen DQB und DQ zu W2, was kleiner ist als W1. Dementsprechend sind die Signaleigenschaften in 3A besser als in 3C.
Wenn das Paar von Differenz-Ausgabesignalen DQB und DQ gegenüber einer gewünschten Position verschoben ist, wie in 3C gezeigt, wird die Anzahl von Bits des Steuersignals con1 mit einem High-Pegel erhöht, um so diejenige Anzahl von NMOS-Transistoren N4-1 bis N4-n zu vergrößern, die in Abhängigkeit von dem Steuersignal con1 angeschaltet sind, wohingegen die Anzahl von Bits mit einem High-Pegel des Steuersignals con2 verringert wird, um so diejenige Anzahl von NMOS-Transistoren N3-1 bis N3-n zu verringern, die in Abhängigkeit von dem Steuersignal con2 angeschaltet sind. Dementsprechend wird die der Spannungsdifferenz zwischen dem invertierten Ausgabesignal DQB und der Referenzspannung VREF entsprechende Schwingbreite auf diejenige Schwingbreite abgestimmt, welche einer Spannungsdifferenz zwischen den Ausgabesignalen DQ und der Referenzspannung VREF entspricht. Folglich werden die Signalbreiten bzw. Schwingbreiten des Paares von Differenz-Ausgabesignalen DQB und DQ größer, zum Beispiel von W2 zu W1, was die Signaleigenschaften verbessert.
Erneute Bezugnahme auf 3B und 3C zeigt, dass die Signalbreiten des Paares fehlerhafter Differenz-Ausgabesignale DQB und DQ gleich W2 sind, was enger ist als die Signalbreite W1 in 3A. Jedoch kann, wie weiter oben erläutert, das Anpassen der Anzahl eingeschalteter NMOS-Transistoren N3-1 bis N3-n oder NMOS-Transistoren N4-1 bis N4-n den Unterschied zwischen der Spannungsdifferenz zwischen der Referenzspannung VREF und dem invertierten Ausgabesignal DQB und der Spannungsdifferenz zwischen der Referenzspannung VREF und dem Ausgabesignal DQ verringern, was wiederum die Signalbreite erhöht und die Signaleigenschaften verbessert.
4 zeigt ein Blockdiagramm eines Beispiels für den in 2 dargestellten Durchschnittsfehlerwert-Berechnen, der aus einem ersten Durchschnittsfehlerwert-Berechner 30 und einem zweiten Durchschnittsfehlerwert-Berechner 40 gebildet ist. Der erste Durchschnittsfehlerwert-Berechner 30 umfasst Differenzverstärker 32, 34 und 36 und Kondensatoren C1, C2 und C3, und der zweite Durchschnittsfehlerwert-Berechner 40 umfasst Differenzverstärker 42, 44 und 46 und Kondensatoren C4, C5 und C6.
Die Funktion der in 4 gezeigten Blöcke wird nachfolgend beschrieben.
Jeder Differenzverstärker 32 und 34 detektiert eine Spannungsdifferenz (α-VREF) zwischen dem Ausgabesignal DQ und der Referenzspannung VREF und verstärkt die Differenz zum Erzeugen von Signalen A beziehungsweise D. Jeder der Differenzverstärker 34 und 42 detektiert eine Spannungsdifferenz (VREF-β) zwischen dem invertierten Ausgabesignal DQB und der Referenzspannung VREF und verstärkt die Differenz zum Erzeugen von Signalen B beziehungsweise C. Der Differenzverstärker 36 detektiert eine Spannungsdifferenz ((α-β)/2) zwischen Signal A und B verstärkt die Differenz zum Erzeugen eines Ausgabesignals Vavg+. Der Differenzverstärker 46 detektiert eine Spannungsdifferenz ((β-α)/2) zwischen dem Signal C und dem Signal D und verstärkt die Differenz zum Erzeugen eines Ausgabesignals Vavg-. Die Kondensatoren C1 bis C6 sammeln jeweils Ladungen, die Pegeln der entsprechenden Signale A, B, Vavg+, C, D und Vavg- entsprechen. Hierbei ist das Ausgabesignal Vavg+ ein analoges Signal, das einen Durchschnittswert des Signals A und des Signals B darstellt, und das Ausgabesignal Vavg- wird als ein analoges Signal erzeugt, das einen Durchschnittswert des Signals C und des Signals D darstellt und eine entgegengesetzte Phase bezüglich des Ausgabesignals Vavg+ besitzt.
5 zeigt ein Blockdiagramm des in 2 gezeigten Steuerteils, der einen Komparator 50, einen Abstimmungsschaltkreis 51, einen Zähler 52, UND-Schaltkreise 54 und 56 und einen Frequenzteiler 58 beinhaltet.
Die Funktion der in 5 gezeigten Blöcke wird nun nachfolgend beschrieben.
Der Frequenzteiler 58 teilt ein Taktsignal CLK hoher Frequenz zum Erzeugen eines Taktsignals clk niedriger Frequenz. Wenn das Taktsignal CLK kein hochfrequentes Taktsignal ist, kann der Frequenzteiler 58 unbenutzt bleiben, und das Taktsignal CLK kann an den Abstimmungsschaltkreis 51 angelegt sein. Der Abstimmungsschaltkreis 51 beinhaltet einen NMOS-Transistor, der in Abhängigkeit von dem Taktsignal clk angeschaltet ist, wenn dieses einen High-Pegel besitzt, so dass er die Ausgabesignale Vavg+ und Vavg- im Wesentlichen einander angleicht. Der Abstimmungsschaltkreis 51 kann unbenutzt bleiben, wenn er nicht erforderlich ist. Der Komparator 50 vergleicht die Spannungen der Ausgabesignale Vavg+ und Vavg- und erzeugt ein Vergleichs-Ausgabesignal cout, das einen High-Pegel hat, wenn der Pegel des Ausgabesignals Vavg+ höher ist als derjenige des Ausgabesignals Vavg-, sowie ein Vergleichs-Ausgabesignal cout mit einem Low-Pegel, wenn der Pegel des Ausgabesignals Vavg- höher ist als derjenige des Ausgabesignals Vavg+. Der Zähler 52 ist anfänglich so eingestellt, dass er einen Code besitzt, der einer mittleren Anzahl von High-Pegel-Bits entspricht, und vergrößert die Anzahl von Bits mit einem High-Pegel in dem Steuersignal ctr1, wenn das Vergleichs-Ausgabesignal cout mit einem High-Pegel erzeugt wird, und verringert die Anzahl von Bits mit einem High-Pegel in dem Steuersignal ctr1, wenn das Vergleichs-Ausgabesignal cout mit einem Low-Pegel erzeugt wird. Die Anzahl von Bits mit einem High-Pegel des invertierten Steuersignals ctr1B verringert sich, wenn die Anzahl von Bits mit einem High-Pegel in dem Steuer signal ctr1 zunimmt, und die Anzahl von Bits mit einem High-Pegel des invertierten Steuersignals ctr1B erhöht sich, wenn die Anzahl von Bits mit einem High-Pegel des Steuersignals ctr1 abnimmt. Der UND-Schaltkreis 54 führt eine UND-Operation an einem invertierten Eingabesignal DINB und an einem invertiertem Steuersignal ctr1B durch, um ein erstes Steuersignal con1 zu erzeugen, und der UND-Schaltkreis 56 führt eine UND-Operation an einem Eingabesignal DIN und an einem Steuersignal ctr1 durch, um ein zweites Steuersignal con2 zu erzeugen.
6A und 6B sind Betriebs-Zeitablaufdiagramme zur Darstellung eines Betriebs des in 5 gezeigten Steuerteils. 6A entspricht dem Fall, in dem ein Paar von Differenz-Ausgabesignalen DQB und DQ sich so verhält, wie in 3B dargestellt. 6B entspricht dem Fall, in dem das Paar von Differenz-Ausgabesignalen DQB und DQ sich so verhält, wie in 3C dargestellt. In dieser Ausgestaltung ist der Zähler 52 ein 6-Bit-Zähler, und sein Anfangswert ist auf „000111" eingestellt. Allerdings kann der Zähler mit mehr oder weniger Bits arbeiten, ohne von der vorliegenden Erfindung abzuweichen.
Der Frequenzteiler 58 teilt das Taktsignal CLK zum Erzeugen des Taktsignals clk. Wenn das Paar von Differenz-Ausgabesignalen DQB und DQ erzeugt wird, wie in 3B dargestellt, wird das Ausgabesignal Vavg+ mit High-Pegel und das Ausgabesignal Vavg- mit Low-Pegel erzeugt, wie in 6A dargestellt.
Die Pegel der Ausgabesignale Vavg+ und Vavg- werden im Wesentlichen einander angeglichen, wenn der NMOS-Transistor des in 5 gezeigten Abstimmungsschaltkreises in Abhängigkeit von einem High-Pegel des Taktsignals clk angeschaltet ist, und die Ausgabesignale Vavg+ und Vavg- werden an den Komparator 50 angelegt, wenn der NMOS-Transistor nach Maßgabe eines Low-Pegels des Taktsignals clk ausgeschaltet ist. Der Komparator 50 erzeugt das Vergleichs-Ausgabesignal cout mit einem High-Pegel, da der Pegel des Ausgabesignals Vavg+ höher ist als derjenige des Ausgabesignals Vavg-. Der Zähler 52 zählt das Steuersignal ctr1 mit einem auf „000111" gesetzten Anfangswert in Abhängigkeit von einem High-Pegel des Vergleichs-Ausgabesignals und erzeugt das Steuersignal ctr1 mit dem Wert „0001111" und das invertierte Steuersignal ctr1B mit dem Wert „110000". Wenn das invertierte Eingabesignal DINB einen High-Pegel hat, erzeugt der UND-Schaltkreis 54 das Steuersignal con1 mit dem Wert „110000", und der UND-Schaltkreis 56 erzeugt das Steuersignal con2 mit dem Wert „000000". Dementsprechend verringert sich die in 2 eingeschaltete Anzahl von NMOS-Transistoren N4-1 bis N4-6, so dass die Schwingbreite des Ausgabesignals DQ abnimmt. Im Gegensatz hierzu erzeugt der UND-Schaltkreis 56 dann, wenn das Eingabesignal DIN einen High-Pegel hat, ein Steuersignal con2 mit dem Wert „001111", und der UND-Schaltkreis 54 erzeugt das Steuersignal con1 mit dem Wert „000000". Dementsprechend erhöht sich die in 2 eingeschaltete Anzahl von NMOS-Transistoren N3-1 bis N3-6, so dass die Schwingbreite des Ausgabesignals DQB zunimmt.
Durch wiederholtes Ausführen des vorstehend beschriebenen Vorgangs nimmt eine Spannungsdifferenz zwischen den Ausgabesignalen Vavg+ und Vavg- beim Low-Pegel des Taktsignals clk langsam ab, so dass die Spannungsdifferenz zwischen den Ausgabesignalen Vavg+ und Vavg- im Wesentlichen Null wird.
Im Gegensatz hierzu werden dann, wenn ein Paar der Differenz-Ausgabesignale DQB und DQ erzeugt wird, wie in 3B gezeigt, das Ausgabesignal Vavg mit High-Pegel und das Ausgabesignal Vavg+ mit Low-Pegel erzeugt, wie in 6B gezeigt.
Wenn der NMOS-Transistor des in 5 gezeigten Abstimmungsschaltkreises in Abhängigkeit von einem High-Pegel des Taktsignals clk angeschaltet ist, werden die Pegel der Ausgabesignale Vavg+ und Vavg- im Wesentlichen einander angeglichen, und wenn der NMOS-Transistor N in Abhängigkeit von einem Low-Pegel des Taktsignals clk ausgeschaltet ist, werden die Ausgabesignale Vavg+ und Vavg- an den Komparator 50 angelegt. Der Komparator 50 erzeugt das Vergleichs-Ausgabesignal cout mit einem Low-Pegel, da der Pegel des Ausgabesignals Vavg- höher ist als derjenige des Ausgabesignals Vavg+. Der Zähler 52 zählt das Steuersignal ctr1 mit einem auf „000111" gesetzten Anfangswert in Abhängigkeit von einem Low-Pegel des Vergleichs-Ausgabesignals cout und erzeugt das Steuersignal ctr1 mit dem Wert „110000" und das invertierte Steuersignal ctr1B mit dem Wert „0001111". Wenn das invertierte Eingabesignal DINB einen High-Pegel aufweist, erzeugt der UND-Schaltkreis 54 das Steuersignal con1 mit dem Wert „111100", und der UND-Schaltkreis 56 erzeugt das Steuersignal con2 mit dem Wert „000000". Demgemäß erhöht sich die in 2 angeschaltete Anzahl von NMOS-Transistoren N4-1 bis N4-6, so dass die Schwingbreite des Ausgabesignals DQ zunimmt. Im Gegensatz hierzu erzeugt der UND-Schaltkreis 56 dann, wenn das Eingabesignal DIN einen High- Pegel aufweist, das Steuersignal con2 mit dem Wert „000011", und der UND-Schaltkreis 54 erzeugt das Steuersignal con1 mit dem Wert „000000". Dementsprechend verringert sich die in 2 angeschaltete Anzahl von NMOS-Transistoren N3-1 bis N3-6, so dass die Schwingbreite des Ausgabesignals DQB abnimmt.
Durch wiederholtes Ausführen des oben beschriebenen Vorgangs, nimmt eine Spannungsdifferenz zwischen den Ausgabesignalen Vavg+ und Vavg- beim Low-Pegel des Taktsignals clk langsam ab, so dass eine Spannungsdifferenz zwischen den Ausgabesignalen Vavg+ und Vavg- im Wesentlichen Null wird.
Der Differenz-Ausgabetreiber der vorliegenden Erfindung kann in einem Halbleiterbauelement eingesetzt werden, so dass ein Paar von Differenz-Ausgabesignalen mit einer Schwingbreite innerhalb eines gewünschten Bereichs erzeugt werden kann.
Dementsprechend können der Differenz-Ausgabetreiber und das Halbleiterbauelement, das einen Treiber gemäß der vorliegenden Erfindung aufweist, Schwingbreiten zwischen dem invertierten Ausgabesignal und dem Ausgabesignal sogar dann im Wesentlichen einander angleichen, wenn Werte der Elemente aufgrund einer Prozessänderung, einer Spannungsänderung oder einer Temperaturänderung verändert sind, wodurch die Signaleigenschaften verbessert werden.

Claims

Differenz-Ausgabetreiber, aufweisend: – einen Treiber (10) mit: – einem Differenzausgabe-Teil (12), aufweisend – einen ersten On-Die-Terminierungswiderstand (RT1), der mit einem Erzeugungsanschluss für ein invertiertes Ausgabesignal verbunden ist, und einen zweiten On-Die-Terminierungswiderstand (RT2), der mit einem Erzeugungsanschluss für ein Ausgabesignal verbunden ist, um das invertierte Ausgabesignal (DQB) und das Ausgabesignal (DQ) zu terminieren, – einen ersten Treiber, der mit dem Erzeugungsanschluss für das invertierte Ausgabesignal verbunden ist, um das invertierte Ausgabesignal (DQB) in Abhängigkeit von einem Eingabesignal (DIN) zu erzeugen, und – einen zweiten Treiber, der mit dem Erzeugungsanschluss für das Ausgabesignal verbunden ist, um das Ausgabesignal (DQ) in Abhängigkeit von einem invertierten Eingabesignal (DINB) zu erzeugen, – einem veränderbaren Treiberteil (14) für das invertierte Ausgabesignal, der parallel zu dem ersten Treiber geschaltet ist, um eine Treiberfähigkeit des ersten Treibers in Abhängigkeit von einem ersten Steuersignal (con2) zu verändern, und – einem veränderbaren Treiberteil (16) für das Ausgabesignal, der parallel zu dem zweiten Treiber geschaltet ist, um eine Treiberfähigkeit des zweiten Treibers in Abhängigkeit von einem zweiten Steuersignal (con1) zu verändern; und – eine Steuereinheit (20, 30) zum Detektieren von Spannungsdifferenzen zwischen einer Referenzspannung (VREF) und sowohl dem invertierten Ausgabesignal (DQB) als auch dem Ausgabesignal (DQ), zum Detektieren einer Spannungsdifferenz zwischen den Spannungsdifferenzen, um einen Durchschnittsfehlerwert zu erzeugen, und zum Erzeugen der ersten und zweiten Steuersignale (con1, con2) in Abhängigkeit von dem Durchschnittsfehlerwert.
Differenz-Ausgabetreiber nach Anspruch 1, dadurch gekennzeichnet, dass die Steuereinheit aufweist: einen Erzeugungsteil (20) für den Durchschnittsfehlerwert zum Detektieren von Spannungsdifferenzen zwischen der Referenzspannung und sowohl dem invertierten Ausgabesignal als auch dem Ausgabesignal und zum Detektieren einer Spannungsdifferenz zwischen den Spannungsdifferenzen, um den Durchschnittsfehlerwert zu erzeugen, der erste und zweite durchschnittliche Fehlerwerte besitzt, und einen Steuerteil (30), der die ersten und zweiten Durchschnittsfehlerwerte empfängt, um die ersten und zweiten Steuersignale zu erzeugen.
Differenz-Ausgabetreiber nach Anspruch 2, dadurch gekennzeichnet, dass der Erzeugungsteil für den Durchschnittsfehlerwert aufweist: einen ersten Durchschnittsfehlerwert-Berechnen zum Detektieren von Spannungsdifferenzen zwischen der Referenzspannung und sowohl dem invertierten Ausgabesignal als auch dem Ausgabesignal und zum Bestimmen einer Spannungsdifferenz zwischen den Spannungsdifferenzen, um den ersten Durchschnittsfehlerwert zu erzeugen; und einen zweiten Durchschnittsfehlerwert-Berechner zum Detektieren von Spannungsdifferenzen zwischen der Referenzspannung und sowohl dem invertierten Ausgabesignal als auch dem Ausgabesignal und zum Detektieren einer Spannungsdifferenz zwischen den Spannungsdifferenzen, um den zweiten Durchschnittsfehlerwert zu erzeugen, der gegenüber dem ersten Fehlerwert eine entgegengesetzte Phase aufweist.
Differenz-Ausgabetreiber nach Anspruch 3, dadurch gekennzeichnet, dass der erste Durchschnittsfehlerwert-Berechner aufweist: einen ersten Differenzverstärker zum Detektieren einer Spannungsdifferenz zwischen der Referenzspannung und dem Ausgabesignal und zum Erzeugen eines ersten Signals; einen zweiten Differenzverstärker zum Detektieren einer Spannungsdifferenz zwischen der Referenzspannung und dem invertierten Ausgabesignal und zum Erzeugen eines zweiten Signals; und einen dritten Differenzverstärker zum Detektieren einer Spannungsdifferenz zwischen dem ersten Signal und dem zweiten Signal und zum Erzeugen des ersten Durchschnittsfehlerwerts.
Differenz-Ausgabetreiber nach Anspruch 3 oder 4, dadurch gekennzeichnet, dass der zweite Durchschnittsfehlerwert-Berechnen aufweist: einen vierten Differenzverstärker zum Detektieren einer Spannungsdifferenz zwischen der Referenzspannung und dem invertierten Ausgabesignal und zum Erzeugen eines dritten Signals; einen fünften Differenzverstärker zum Detektieren einer Spannungsdifferenz zwischen der Referenzspannung und dem Ausgabesignal und zum Erzeugen eines vierten Signals; und einen sechsten Differenzverstärker zum Detektieren einer Spannungsdifferenz zwischen dem dritten Signal und dem vierten Signal und zum Erzeugen des zweiten Durchschnittsfehlerwerts.
Differenz-Ausgabetreiber nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, dass das erste Steuersignal erste vorbestimmte Datenbits enthält und dass der veränderbare Treiberteil für das invertierte Ausgabesignal eine Mehrzahl erster NMOS-Transistoren aufweist, die zueinander parallel geschaltet sind, und dass jedes Datenbit der ersten vorbestimmten Datenbits an jeden der ersten NMOS-Transistoren angelegt ist.
Differenz-Ausgabetreiber nach Anspruch 6, dadurch gekennzeichnet, dass das zweite Steuersignal zweite vorbestimmte Datenbits enthält und dass der veränderbare Treiberteil für das Ausgabesignal eine Mehrzahl von zweiten NMOS-Transistoren aufweist, die zueinander parallel geschaltet sind, und dass jedes Datenbit der zweiten vorbestimmten Datenbits an jeden der zweiten NMOS-Transistoren angelegt ist.
Differenz-Ausgabetreiber nach einem der Ansprüche 3 bis 7, dadurch gekennzeichnet, dass der Steuerteil aufweist: einen Komparator zum Vergleichen des ersten Durchschnittsfehlerwerts und des zweiten Durchschnittsfehlerwerts und zum Erzeugen eines Vergleichs-Ausgabesignal; einen Zähler zum Erzeugen fünfter und sechster Signale in Abhängigkeit von dem Vergleichs-Ausgabesignal, der die Anzahl von Bits mit einem High-Pegel des fünften Signals in Abhängigkeit von einem ersten Zustand des Vergleichs-Ausgabesignal erhöht und der die Anzahl von Bits mit einem High-Pegel des sechsten Signals in Abhängigkeit von einem zweiten Zustand des Vergleichs-Ausgabesignals erniedrigt, wobei das sechste Signal ein invertiertes Signal des fünften Signals ist; und einen Steuersignal-Erzeugungsteil zum Erzeugen des ersten Steuersignals in Abhängigkeit von dem fünften Signal und dem Eingabesignal und zum Erzeugen des zweiten Steuersignals in Abhängigkeit von dem sechsten Signal und dem invertierten Eingabesignal.
Differenz-Ausgabetreiber nach einem der Ansprüche 3 bis 8, dadurch gekennzeichnet, dass der Steuerteil weiterhin aufweist: einen Frequenzteiler zum Teilen eines Taktsignals mit hoher Frequenz, um ein Taktsignal niedriger Frequenz zu erzeugen; und einen Abstimmschaltkreis, der dazu ausgebildet ist, den ersten Durchschnittsfehlerwert in Abhängigkeit von dem Taktsignal niedriger Frequenz im Wesentlichen an den zweiten Durchschnittsfehlerwert anzugleichen.
Differenz-Ausgabetreiber nach Anspruch 8 oder 9, dadurch gekennzeichnet, dass der Steuersignal-Erzeugungsteil aufweist: einen ersten UND-Schaltkreis zum Durchführen einer UND-Operation an dem fünften Signal und an dem Eingabesignal zum Erzeugen des ersten Steuersignals; und einen zweiten UND-Schaltkreis zum Durchführen einer UND-Operation an dem sechsten Signal und an dem invertierten Eingabesignal zum Erzeugen des zweiten Steuersignals.
Halbleiterbauelement mit einer Mehrzahl von Differenz-Ausgabetreibern nach einem der Ansprüche 1 bis 10.
Differenz-Ausgabetreiber, ausweisend: einen Treiber (10) zum Erzeugen eines invertierten Ausgabesignals (DQB) in Abhängigkeit von einem Eingabesignal (DIN) und einem ersten Steuersignal (con2) und zum weiteren Erzeugen eines Ausgabesignals (DQ) in Abhängigkeit von einem invertierten Eingabesignal (DINB) und einem zweiten Steuersignal (con1); und eine Steuereinheit (20, 30) zum Erzeugen des ersten Steuersignals (con2) und des zweiten Steuersignals (con1) in Abhängigkeit von einem Detektieren einer Spannungsdifferenz zwischen einer ersten detektierten Spannungsdifferenz zwischen einer Referenzspannung (VREF) und dem Ausgabesignal (DQ) und einer zweiten detektierten Spannungsdifferenz zwischen der Referenzspannung (VREF) und dem invertierten Ausgabesignal (DQB).
Differenz-Ausgabetreiber nach Anspruch 12, dadurch gekennzeichnet, dass der Treiber weiterhin aufweist: einen ersten veränderbaren Treiber zum Treiben des invertierten Ausgabesignals in Abhängigkeit von dem Eingabesignal und dem ersten Steuersignal; und einen zweiten veränderbaren Treiber zum Treiben des Ausgabesignals in Abhängigkeit von dem invertierten Eingabesignal und dem zweiten Steuersignal.
Differenz-Ausgabetreiber nach Anspruch 12 oder 13, dadurch gekennzeichnet, dass die Steuereinheit aufweist: eine Durchschnittsfehlerwert-Erzeugungseinheit zum Erzeugen eines ersten und eines zweiten Durchschnittsfehlerwerts in Abhängigkeit von der detektierten Spannungsdifferenz zwischen den jeweiligen Spannungsdifferenzen zwischen der Referenzspannung und sowohl dem invertierten Ausgabesignal als auch dem Ausgabesignal; und eine Steuereinheit zum Erzeugen des ersten Steuersignals in Abhängigkeit von dem ersten Durchschnittsfehlerwert und zum Erzeugen des zweiten Steuersignals in Abhängigkeit von dem zweiten Durchschnittsfehlerwert.
Differenz-Ausgabetreiber nach Anspruch 14, dadurch gekennzeichnet, dass die Durchschnittsfehlerwert-Erzeugungseinheit aufweist: einen ersten Durchschnittsfehlerwert-Berechner zum Erzeugen des ersten Durchschnittsfehlerwerts in Abhängigkeit von der detektierten Spannungsdifferenz zwischen den jeweiligen Spannungsdifferenzen zwischen der Referenzspannung und sowohl dem invertierten Ausgabesignal als auch dem Ausgabesignal; und einen zweiten Durchschnittsfehlerwert-Berechner zum Erzeugen des zweiten Durchschnittsfehlerwerts in Abhängigkeit von der detektierten Spannungsdifferenz zwischen den jeweiligen Spannungsdifferenzen zwischen der Referenzspannung und sowohl dem invertierten Ausgabesignal als auch dem Ausgabesignal.
Differenz-Ausgabetreiber nach Anspruch 15, dadurch gekennzeichnet, dass der erste Durchschnittsfehlerwert-Berechner aufweist: einen ersten Differenzverstärker zum Detektieren einer Spannungsdifferenz zwischen der Referenzspannung und dem Ausgabesignal und zum Erzeugen eines ersten Signals; einen zweiten Differenzverstärker zum Detektieren einer Spannungsdifferenz zwischen der Referenzspannung und dem invertierten Ausgabesignal und zum Erzeugen eines zweiten Signals; und einen dritten Differenzverstärker zum Detektieren einer Spannungsdifferenz zwischen dem ersten Signal und dem zweiten Signal und zum Erzeugen des ersten Durchschnittsfehlerwerts.
Differenz-Ausgabetreiber nach Anspruch 15 oder 16, dadurch gekennzeichnet, dass der zweite Durchschnittsfehlerwert-Berechner aufweist: einen vierten Differenzverstärker zum Detektieren einer Spannungsdifferenz zwischen der Referenzspannung und dem invertierten Ausgabesignal und zum Erzeugen eines dritten Signals; einen fünften Differenzverstärker zum Detektieren einer Spannungsdifferenz zwischen der Referenzspannung und dem Ausgabesignal und zum Erzeugen eines vierten Signals; und einen sechsten Differenzverstärker zum Detektieren einer Spannungsdifferenz zwischen dem dritten Signal und dem vierten Signal und zum Erzeugen des zweiten Durchschnittsfehlerwerts.
Differenz-Ausgabetreiber nach einem der Ansprüche 13 bis 17, dadurch gekennzeichnet, dass der erste veränderbare Signaltreiber eine Mehrzahl von ersten NMOS-Transistoren aufweist, die zueinander parallel geschaltet sind, und dass der zweite veränderbare Signaltreiber eine Mehrzahl von zweiten NMOS-Transistoren aufweist, die zueinander parallel geschaltet sind.
Differenz-Ausgabetreiber nach Anspruch 18, dadurch gekennzeichnet, dass das erste Steuersignal eine Mehrzahl von logischen Bits enthält, die an die Mehrzahl von ersten NMOS-Transistoren angelegt sind, wobei ein jeweiliges logisches Bit an einen jeweils zugehörigen der ersten NMOS-Transistoren angelegt ist, und dass das zweite Steuersignal eine Mehrzahl von logischen Bits enthält, die an die Mehrzahl von zweiten NMOS-Transistoren angelegt sind, wobei ein jeweiliges logisches Bit an einen jeweils zugehörigen der zweiten NMOS-Transistoren angelegt ist.
Differenz-Ausgabetreiber nach Anspruch 19, dadurch gekennzeichnet, dass die Steuereinheit aufweist: einen Komparator zum Vergleichen des ersten Durchschnittsfehlerwerts und des zweiten Durchschnittsfehlerwerts und zum Erzeugen eines Vergleichs-Ausgabesignal; einen Zähler zum Erzeugen fünfter und sechster Signale in Abhängigkeit von dem Vergleichs-Ausgabesignal, der die Anzahl von logischen Bits mit einem High-Pegel des fünften Signals in Abhängigkeit von einem ersten Zustand des Vergleichs-Ausgabesignal erhöht und der die Anzahl von logischen Bits mit einem High-Pegel des sechsten Signals in Abhängigkeit von einem zweiten Zustand des Vergleichs-Ausgabesignals erniedrigt, wobei das sechste Signal ein invertiertes Signal des fünften Signals ist; und einen Steuersignal-Erzeuger zum Erzeugen des ersten Steuersignals in Abhängigkeit von dem fünften Signal und dem Eingabesignal und zum Erzeugen des zweiten Steuersignals in Abhängigkeit von dem sechsten Signal und dem invertierten Eingabesignal.
Differenz-Ausgabetreiber nach einem der Ansprüche 14 bis 20, dadurch gekennzeichnet, dass die Steuereinheit weiterhin aufweist: einen Frequenzteiler zum Teilen eines Taktsignals mit hoher Frequenz, um ein Taktsignal niedriger Frequenz zu erzeugen; und einen Abstimmschaltkreis, der dazu ausgebildet ist, den ersten Durchschnittsfehlerwert in Abhängigkeit von dem Taktsignal niedriger Frequenz im Wesentlichen an den zweiten Durchschnittsfehlerwert anzugleichen.
Differenz-Ausgabetreiber nach Anspruch 20 oder 21, dadurch gekennzeichnet, dass der Steuersignal-Erzeuger aufweist: einen ersten UND-Schaltkreis zum Durchführen einer UND-Operation an dem fünften Signal und an dem Eingabesignal zum Erzeugen des ersten Steuersignals; und einen zweiten UND-Schaltkreis zum Durchführen einer UND-Operation an dem sechsten Signal und an dem invertierten Eingabesignal zum Erzeugen des zweiten Steuersignals.
Verfahren zum Treiben einer Mehrzahl von Differenz-Ausgabesignalen (DQ, DQB) mit den Schritten: Erzeugen eines ersten Ausgabesignals (DQB) in Abhängigkeit von einem ersten Eingabesignal (DIN) und einem ersten Steuersignal (con2); Erzeugen eines zweiten Ausgabesignals (DQ) in Abhängigkeit von einem zweiten Eingabesignal (DINB) und einem zweiten Steuersignal (con1); Detektieren einer ersten Spannungsdifferenz zwischen einer Referenzspannung (VREF) und dem ersten Ausgabesignal (DQB); Detektieren einer zweiten Spannungsdifferenz zwischen der Referenzspannung (VREF) und dem zweiten Ausgabesignal (DQ); Detektieren einer dritten Spannungsdifferenz (Vavg) zwischen der ersten Spannungsdifferenz und der zweiten Spannungsdifferenz; und Erzeugen des ersten Steuersignals (con2) und des zweiten Steuersignals (con1) in Abhängigkeit von der dritten detektierten Spannungsdifferenz (Vavg).
Verfahren nach Anspruch 23, dadurch gekennzeichnet, dass das erste Steuersignal eine Mehrzahl von logischen Bits enthält und dass das zweite Steuersignal eine Mehrzahl von logischen Bits enthält.
Verfahren nach Anspruch 23 oder 24, gekennzeichnet durch die Schritte: Erzeugen eines ersten und eines zweiten Durchschnittsfehlerwerts in Abhängigkeit von der dritten detektierten Spannungsdifferenz; und Erzeugen des ersten Steuersignals in Abhängigkeit von dem ersten Durchschnittsfehlerwert und Erzeugen des zweiten Steuersignals in Abhängigkeit von dem zweiten Durchschnittsfehlerwert.
Verfahren nach Anspruch 25, gekennzeichnet durch die Schritte: Teilen eines Taktsignals mit hoher Frequenz zum Erzeugen eines Taktsignals mit niedriger Frequenz; und im Wesentlichen Angleichen des ersten Durchschnittsfehlerwerts und des zweiten Durchschnittsfehlerwerts in Abhängigkeit von dem Taktsignal mit niedriger Frequenz.
Verfahren nach Anspruch 25 oder 26, gekennzeichnet durch die Schritte: Vergleichen des ersten Durchschnittsfehlerwerts mit dem zweiten Durchschnittsfehlerwert; Erzeugen eines Vergleichs-Ausgabesignals in Abhängigkeit von dem Durchschnittsfehlerwert-Vergleich; Erzeugen eines ersten und eines zweiten Signals in Abhängigkeit von dem Vergleichs-Ausgabesignal, wobei die Anzahl von logischen Bits im ersten Signal mit einem High-Pegel in Abhängigkeit von einem ersten Zustand des Vergleichs-Ausgabesignal erhöht wird und wobei die Anzahl von logischen Bits in dem zweiten Signal mit einem High-Pegel in Abhängigkeit von einem zweiten Zustand des Vergleichs-Ausgabesignals verringert wird; und Erzeugen eines ersten Steuersignals in Abhängigkeit von dem ersten Signal und dem ersten Eingabesignal und Erzeugen des zweiten Steuersignals in Abhängigkeit von dem zweiten Signal und dem zweiten Eingabesignal.