-
HINTERGRUND DER ERFINDUNG
-
Gebiet der Erfindung
-
Die vorliegende Erfindung betrifft eine Speichersteuerung, ein Speichersystem und ein Verfahren zum Einstellen einer Zeitposition bei einer Übertragung von Daten von einer Speichersteuerung zu einer Speicherschaltung.
-
Beschreibung des Stands der Technik
-
In Speichersystemen werden Daten von einer Speichersteuerung an eine Speicherschaltung übertragen. Um eine hohe Frequenz bei der Übertragung von Daten an die Speicherschaltung zu erreichen, ist es notwendig, die Phase der übermittelten Daten genau an den internen Empfangstakt der Speicherschaltung anzupassen. Wenn der interne Takt der Speicherschaltung und die Daten an einem Abtastpunkt der Speicherschaltung keine bestimmte Phasenbeziehung aufweisen, kann eine fehlerfreie Datenübertragung nicht gewährleistet werden. Verringerte Zeitfenster bei gleichzeitig höheren Datengeschwindigkeiten machen diese Anforderung an die Phasenanpassung noch härter.
-
Ein automatischer Einstellungsmechanismus kann in herkömmlichen Verfahren die statischen Unausgeglichenheiten zwischen den Verbreitungspfaden des internen Takts der Speicherschaltung und jedem Datensignal individuell verringern. Sogar spannungs- und temperaturabhängige Verschiebungen können bis zu einem gewissen Grad durch kontinuierliche oder regelmäßige Wiederanpassung verringert werden. Damit ein solcher automatischer Arbeitsmechanismus funktioniert, ist die Kenntnis der tatsächlichen Phasenbeziehung des internen Takts und der Daten im DRAM erforderlich. Derzeitige DRAM-Standards stellen keinen Mechanismus zur Verfügung, um diese Information an die Speichersteuerung zurück zu leiten.
-
Herkömmliche Speichersteuerungen lösen dieses Problem durch Durchführung einer Reihe funktionaler Tests im Hinblick auf die Speicherschaltung. Nach dem Einschreiben eines spezifischen Datenmusters mit unterschiedlich verdrehten Phasen in das Speicherarray der Speicherschaltung und dem Wiederauslesen wird das Datenphasenfenster mit einem fehlerfreien Übergang identifiziert und eine optimale Schreibphase wird ausgewählt. Um bei der Nachverfolgung von Abweichungen ein bestimmtes Niveau zu erreichen, muss diese Phasenausrichtung regelmäßig wiederholt werden.
-
Die
US 6,088,829 A beschreibt ein System zur synchronen Datenübertragung mit einem Taktgenerator und einer Mehrzahl von Taktempfängern. Jeder der Taktempfänger gibt ein Phasenreferenzsignal aus, das eine Phase des empfangenen Taktsignals angibt. Ein Sender aus der Mehrzahl der Taktempfänger schickt Daten an einen Empfänger aus der Mehrzahl der Taktempfänger mit einer Verzögerung, die dem durch den Sender ausgegebenen Phasenreferenzsignal entspricht. Der Empfänger wandelt das vom Sender ausgegebene Phasenreferenzsignal in eine Phaseninformation, anhand derer er ein Taktsignal auswählt, das dann zum Empfangen der Daten genutzt wird.
-
ZUSAMMENFASSUNG DER ERFINDUNG
-
Ein Aspekt der Erfindung betrifft die Berücksichtigung nur eines Teils von Daten für eine Fehlerberechnung und die Verwendung des Ergebnisses der Fehlerberechnung zur Anpassung der Zeitposition bei einer Übertragung von Daten von einer ersten zu einer zweiten elektronischen Vorrichtung.
-
Eine erste Ausführungsform der Erfindung betrifft eine Speichersteuerung mit einer Datenschnittstelle zum Übertragen von Daten an eine Speicherschaltung und zum Empfangen von Daten von der Speicherschaltung, sowie mit einer mit der Datenschnittstelle und mit einer Maskierungsschaltung verbundenen Schaltung zum Bereitstellen von Daten. Die Schaltung zum Bereitstellen von Daten überträgt dieselben Daten an die Datenschnittstelle und an die Maskierungsschaltung; die Datenschnittstelle gibt die Daten mit einer vorgegebenen Zeitposition bezüglich einer Zeitbasis aus. Die Maskierungsschaltung ist mit einer Fehlererfassungsschaltung verbunden, die mit einer Analyse-Vergleichs-Schaltung verbunden ist. Die Maskierungsschaltung maskiert Teile der Daten und überträgt mindestens einen nicht maskierten Teil der Daten an die Fehlererfassungsschaltung, die dann mit den empfangenen nicht maskierten Daten ein erstes Fehlerergebnis berechnet und das erste Fehlerergebnis an die Analyse-Vergleichs-Schaltung überträgt. Die Analyse-Vergleichs-Schaltung ist mit der Schnittstelle verbunden und empfängt ein zweites Fehlerergebnis der Speicherschaltung von der Schnittstelle. Die Analyse-Vergleichs-Schaltung analysiert dann das erste und das zweite Fehlerergebnis und überträgt Korrelationsinformationen über das erste und das zweite Fehlerergebnis an eine Steuerschaltung. Die Steuerschaltung steuert die Zeitposition der über die Datenschnittstelle ausgegebenen Daten bezüglich der Zeitbasis in Abhängigkeit von der Korrelationsinformation.
-
Ein Ausführungsbeispiel betrifft eine Speicherschaltung mit Speicherelementen zum Speichern von Daten, die eine Datenschnittstelle zum Übertragen von Daten und zum Empfangen von Daten von einer Speichersteuerung aufweisen, wobei die Datenschnittstelle mit einer Maskierungsschaltung verbunden ist. Die Schnittstelle empfängt die Daten, puffert die Daten, tastet die gepufferten Daten gemäß einer Zeitbasis ab und überträgt die abgetasteten Daten an die Maskierungsschaltung. Die Maskierungsschaltung maskiert einen Teil der Daten und überträgt mindestens einen Teil der nicht maskierten Daten an eine weitere Fehlererfassungsschaltung. Die Fehlererfassungsschaltung ist mit der Datenschnittstelle verbunden und überträgt ein zweites Fehlerergebnis an die Datenschnittstelle. Die Datenschnittstelle überträgt das zweite Fehlerergebnis an die Speichersteuerung.
-
Eine weitere Ausführungsform der Erfindung betrifft ein Speichersystem mit einer Speichersteuerung und einer Speicherschaltung mit Speicherelementen, wobei die Speichersteuerung eine Datenschnittstelle zum Übertragen von Daten zu einer Speicherschaltung und zum Empfangen von Daten von der Speicherschaltung aufweist. Eine Schaltung zum Bereitstellen von Daten ist mit der Datenschnittstelle und mit einer Maskierungsschaltung verbunden und gibt dieselben Daten mit einer vorgegebenen Zeitposition zu einer Zeitbasis an die Datenschnittstelle und an die Maskierungsschaltung aus. Die Maskierungsschaltung ist mit einer Fehlererfassungsschaltung verbunden, die mit einer Analyse-Vergleichs-Schaltung verbunden ist. Die Maskierungsschaltung maskiert Teile der Daten und überträgt mindestens einen Teil der nicht maskierten Daten an die Fehlererfassungsschaltung; die Fehlererfassungsschaltung berechnet mit den empfangenen, mindestens nicht maskierten Daten ein erstes Fehlerergebnis und überträgt das Fehlerergebnis an die Analyse-Vergleichs-Schaltung, die mit der Schnittstelle verbunden ist und ein zweites Fehlerergebnis von der Schnittstelle empfängt. Die Analyse-Vergleichs-Schaltung analysiert das erste und das zweite Fehlerergebnis und überträgt Korrelationsinformationen über das erste und das zweite Fehlerergebnis an eine Steuerschaltung. Auf Grundlage der Korrelationsinformation steuert die Steuerschaltung die Zeitposition der Daten, die von der ersten Schnittstelle bezüglich der Zeitbasis übertragen werden. Eine weitere Datenschnittstelle der Speicherschaltung ist zum Übertragen von Daten und zum Empfangen von Daten ausgebildet, und mit einer weiteren Maskierungsschaltung verbunden. Die weitere Schnittstelle empfängt die Daten, puffert die Daten, tastet die gepufferten Daten entsprechend einer Zeitbasis ab und überträgt die abgetasteten Daten an die weitere Maskierungsschaltung. Die weitere Maskierungsschaltung maskiert einen Teil der Daten und überträgt mindestens einen Teil der nicht maskierten Daten an eine weitere Fehlererfassungsschaltung, wobei die Fehlererfassungsschaltung mit der weiteren Schnittstelle verbunden ist und ein zweites Fehlerergebnis an die weitere Datenschnittstelle überträgt. Die weitere Datenschnittstelle überträgt dann das zweite Fehlerergebnis an die Speichersteuerung.
-
Eine weitere Ausführungsform der Erfindung betrifft ein Verfahren zum Anpassen einer Zeitposition einer Datenübertragung von einer Speichersteuerung an eine Speicherschaltung, wobei zwei identische erste und zweite Daten zur Verfügung gestellt werden, wobei die ersten Daten zumindest teilweise maskiert sind. Die zweiten Daten werden mit einer vorgegebenen Zeitposition bezüglich einer Zeitbasis an die Speicherschaltung übertragen. Mindestens ein Teil der nicht maskierten ersten Daten wird zum Durchführen einer Fehlererfassungsberechnung in der Speichersteuerung, die ein erstes Fehlerergebnis erzeugt, verwendet. Ein zweites Fehlerergebnis wird von der Speicherschaltung empfangen, das auf Grundlage der zweiten Daten berechnet wurde. Das erste und das zweite Fehlerergebnis werden verglichen und in Abhängigkeit von dem Ergebnis des Vergleichs wird die Zeitposition der Übertragung der zweiten Daten verändert, um ein erstes und ein zweites Fehlerergebnis mit einer vorgegebenen Korrelation zu empfangen.
-
KURZE BESCHREIBUNG DER FIGUREN
-
Um ein detailliertes Verständnis der oben erwähnten Merkmale der vorliegenden Erfindung zu ermöglichen, wird nachfolgend eine genauere Beschreibung der oben kurz zusammengefassten Erfindung unter Bezugnahme auf Ausführungsformen angegeben, von denen manche in den beigefügten Zeichnungen dargestellt sind. Es wird jedoch darauf hingewiesen, dass die beigefügten Zeichnungen lediglich typische Ausführungsformen der Erfindung darstellen und daher ihren Umfang nicht einschränken, da die Erfindung weitere, ebenso wirksame Ausführungsformen zulassen kann.
-
1 zeigt ein Speichersystem mit einer Speichersteuerung und einer Speicherschaltung.
-
2 zeigt eine Detailansicht von Teilen der Speichersteuerung und von Teilen der Speicherschaltung.
-
3 zeigt einen Programmablauf zum Anpassen einer Phase der Speichersteuerung an eine Phase eines internen Takts der Speicherschaltung.
-
4 zeigt eine Aktionstabelle.
-
GENAUE BESCHREIBUNG DER BEVORZUGTEN AUSFÜHRUNGSFORM
-
Eine oder mehrere Ausgestaltungen der vorliegenden Erfindung werden nun unter Bezugnahme auf die beigefügten Zeichnungen erläutert, wobei sich gleiche Bezugszeichen durchgehend auf gleiche Elemente beziehen, und wobei die dargestellten Strukturen nicht unbedingt maßstabsgetreu abgebildet sind.
-
Die vorliegende Erfindung kann im Hinblick auf verschiedene funktionale Bauelemente beschrieben werden. Dabei wird darauf hingewiesen, dass solche funktionalen Bauelemente durch eine beliebige Anzahl von Hardware- und Softwarebauelementen umgesetzt werden können, die zum Durchführen der spezifischen Funktionen dienen. Die vorliegende Erfindung kann beispielsweise verschiedene integrierte Bauelemente einsetzen, die verschiedene elektrische Vorrichtung aufweisen, wie z. B. Widerstände, Transistoren, Kondensatoren, Dioden und dergleichen, deren Funktionsweise sich für verschiedene vorgesehene Zwecke eignen kann. Darüber hinaus kann die vorliegende Erfindung in jeder beliebigen integrierten Schaltungsanwendung eingesetzt werden, in der eine wirkungsvolle umkehrbare Polarität erwünscht ist. Solche allgemeinen Anwendungen sind für den Fachmann im Lichte der vorliegenden Offenbarung ersichtlich und werden nicht detailliert beschrieben. Außerdem wird darauf hingewiesen, dass verschiedene Bauelemente in geeigneter Weise mit anderen Bauelementen innerhalb beispielhafter Schaltungen gekoppelt oder verbunden sein können, und dass solche Verbindungen und Kopplungen durch direktes Verbinden zwischen Bauelementen und durch Verbinden mittels anderer dazwischen angebrachter Bauelemente und Vorrichtungen realisiert werden können.
-
1 zeigt ein Speichersystem 1 mit einer Speichersteuerung 2 und einer Speicherschaltung 3. Die Speichersteuerung 2 ist über Datenleitungen 4 mit der Speicherschaltung 3 verbunden. In der dargestellten Ausführungsform befinden sich neun parallele Datenleitungen zwischen der Speichersteuerung 2 und der Speicherschaltung 3. Darüber hinaus ist eine Fehlerleitung 5 zwischen der Speicherschaltung 3 und der Speichersteuerung 2 angeordnet, die Fehlerinformationen an die Speichersteuerung 2 überträgt. Außerdem können andere Signalleitungen 6 zwischen der Speichersteuerung 2 und der Speicherschaltung 3 vorgesehen sein. Obwohl sie hier der Einfachheit halber als Datenleitungen 4 bezeichnet werden, können die Datenleitungen 4 zur Übertragung von Daten, Adressen von Speicherzellen und Steuerbefehlen zum Steuern eines Vorgangs der Speicherschaltung 3 verwendet werden. Der Vorgang der Speicherschaltung 3 kann das Auslesen von Daten aus einem Speicherelement, das Einschreiben von Daten in ein Speicherelement und/oder das Löschen von Daten in einem Speicherelement der Speicherschaltung 3 sein. Die Speicherschaltung 3 umfasst Speicherelemente 7, die in Arrays angeordnet sein können und auf die individuell durch eine Lese- und Schreibschaltung 8 zugegriffen werden kann. Die Lese-/Schreibschaltung 8 ist mit den Speicherelementen 7 verbunden. Die Speichersteuerung 2 umfasst eine Eingangs-/Ausgangsschaltung 9 und die Speicherschaltung 3 umfasst eine zweite Eingangs-/Ausgangsschaltung 10 zum Austausch von Daten und Signalen. Die weitere Eingangs-/Ausgangsschaltung 10 ist mit der Lese-/Schreibschaltung 8 verbunden. Die Speicherschaltung 3 kann als DRAM-Speicher aufgebaut sein.
-
Die Speicherschaltung 3 umfasst eine Fehlererfassungsschaltung 11, welche den Betrieb der Speicherschaltung 3 überprüft und die Ergebnisdaten der Fehlererfassungsschaltung über die Fehlerleitung 5 an die Speichersteuerung 2 überträgt. Die Fehlererfassungsschaltung 11 kann zyklische Redundanzprüfungen (CRC – cyclic redundancy checks) einsetzen, die häufig zur Fehlerermittlung durchgeführt werden, was während der Datenübertragung stattfinden kann. In diesem Fall werden Datensignale in Blöcken übertragen, und ein redundanter Code wird aus den Daten jedes Blocks erzeugt und zu dem Block zur Fehlerermittlung und -korrektur hinzugefügt. In einer Ausführungsform wird mit Hilfe eines vorgegebenen Algorithmus ein sogenannter CRC-Code aus den Nutzdaten in einem Block als zyklischer Redundanzcode abgeleitet. Die CRC-Codes werden durch Multiplikation einer Nutzdatensignalsequenz mit einem sogenannten Generatorpolynom erzeugt. Nach Empfang des Codewortes wird es durch das Generatorpolynom geteilt. Wenn das empfangene Codewort korrekt übertragen wurde, ergibt sich aus dem Teilungsprozess kein Rest. Ergibt sich aus der Teilung jedoch ein Rest, so bestätigt dies, dass die Datenübertragung nicht korrekt war. Zyklische Codes wie z. B. CRC-Codes sind vorwiegend deshalb von großem Interesse, weil die Multiplikation und/oder Division von Polynomen auf relativ einfache Weise durch sogenannte lineare Rückkopplungs-Schieberegister durchgeführt werden kann. Eine Multiplikation mit dem Generatorpolynom ermöglicht es somit, Codeworte zu erzeugen, bei denen das ursprüngliche Informationswort durch Division dieser Codeworte erhalten werden kann, und ein Ergebnis gleichzeitig auf Fehler überprüft wird.
-
Ein Aspekt der vorliegenden Erfindung besteht darin, eine Lernschreibphase auszuführen, ohne auf die Speicherelemente zuzugreifen. Die von der Fehlererfassungsschaltung zurückgeleitete Information von der Speicherschaltung wird dazu verwendet, eine Zeitposition einer Datenübertragung von der Speichersteuerung an die Speicherschaltung an eine Zeitbasis der Speicherschaltung anzupassen, die zum Ermitteln des Werts des Datensignals verwendet wird. Die von der Speichersteuerung empfangenen Daten werden entsprechend einem internen Zeittakt abgetastet. Daher ist es notwendig, dass die Daten in einer vorgegebenen Zeitphase, die sich auf den internen Zeittakt der Speicherschaltung bezieht, übertragen werden.
-
In der Regel können die von der Speicherschaltung an die Speichersteuerung zurückgeleiteten Fehlererfassungsdaten ausreichend Informationen enthalten, um Schätzungen über die Phasenbeziehung zwischen dem Datentakt der Speichersteuerung und dem Abtastungstakt der Speicherschaltung zu ermöglichen. Auf diese Weise ist es nicht mehr erforderlich, Schreibvorgänge in den Speicherelementen der Speicherschaltung durchzuführen, sondern es reicht aus, während der Durchführung von Dummy-Schreibbefehlen die von der Fehlererfassungsschaltung der Speicherschaltung zurückgeleitete Information zu überwachen. Die Dummy-Schreibbefehle können entweder durch die Adressierung geschlossener Bänke, durch Verwendung eines Maskierungssignals zur Maskierung aller Bits oder durch die ausdrückliche Verwendung von Dummy-Schreibbefehlen, die in der Speicherschaltung ausgeführt werden müssten, umgesetzt werden.
-
Abgesehen von dem Nicht-Zugreifen auf das Speicherelemente-Array verringert diese Lösung stark die für eine neue Lernphase erforderliche Zeit. Der Zustand der Speicherschaltung wird während des gesamten Betriebs nicht verändert und muss daher nicht wiederhergestellt werden. Bei der gesamten neuen Lernphase werden lediglich Schreibvorgänge eingesetzt, wodurch langwierige Zeitspannen beim Wechsel von einem Schreib- auf einen Lesebus vermieden werden. Die durch diese Lösung gewonnene Zeit kann entweder für bessere Nachverfolgungsfunktionen mit höheren Frequenz der neuen Lernphasen oder für größere Systemspeicherbandbreiten verwendet werden.
-
Das Fehlererfassungssystem in der Speicherschaltung kann durch Berechnung einer CRC-Prüfsumme bezüglich einer bestimmten Anzahl von Datenleitungen und bezüglich aller Bits eines Schreibbursts funktionieren. Die Prüfsumme wird an die Speichersteuerung zurückgeleitet, die dann entscheiden kann, ob die Datenübertragung fehlerfrei war oder nicht. Im Falle eines Fehlers kann die Speichersteuerung entscheiden, ob die Übertragung wiederholt werden soll, oder ob sogar eine Neuabstimmung erfolgen soll. Dies gilt auch für Lese- und Schreibvorgänge. Bei einem Schreibvorgang leitet die Speicherschaltung die Prüfsumme der empfangenen Daten zurück und die Speichersteuerung gleicht sie mit der selbstberechneten Prüfsumme der zuvor übertragenen Daten ab. Bei einem Lesevorgang überträgt die Speicherschaltung die Daten gemeinsam mit ihrer Prüfsumme und die Speichersteuerung vergleicht die Prüfsumme der empfangenen Daten mit der ebenfalls empfangenen Prüfsumme.
-
Die Prüfsumme kann über neun Datenleitungen mal acht Bit pro Burst, d. h. 72 Datenbits für einen Datenburst berechnet werden. Die resultierenden acht Bit der Prüfsumme werden auf der Fehlerleitung an die Speichersteuerung 2 zurückgesandt, die wiederum mit einem 8-Bit-Burst zurückgeleitet werden.
-
In der vorliegenden Erfindung wird eine Maskierungsschaltung zum Maskieren zumindest eines Teils der Daten innerhalb der Speicherschaltung und innerhalb der Speichersteuerung verwendet, die zur Durchführung der CRC-Berechnung der Prüfsumme verwendet werden. Dies führt zu einem Verfahren, das zur Auswahl mindestens eines Datenbits oder einer vorgegebenen Anzahl von Datenbits zur Verwendung in einer Fehlererfassungsberechnung eingesetzt werden kann. Je nach Ausführungsform kann eine einzelne Datenleitung ausgewählt werden und die anderen Datenleitungen können maskiert werden. Auf diese Weise ist es möglich, acht Datenbits einer vorgegebenen Datenleitung auszuwählen, die über die Datenleitung von der Speichersteuerung zur Speicherschaltung übertragen werden, und andere Daten anderer Datenleitungen werden bei der Fehlererfassungsberechnung nicht berücksichtigt.
-
Außerdem maskiert in einer weiteren Ausführungsform die Maskierungsschaltung Daten durch Ersetzen des Werts der Daten durch einen vorgegebenen Wert. Beispielsweise werden in einer Ausführungsform die maskierten Daten durch einen hohen Wert ersetzt. Das heißt, dass vorgegebene Daten und/oder vorgegebene Datenleitungen während der Datenübertragung vorgegebene Datenwerte erhalten können. Auf diese Weise kann es möglich sein, die Daten von acht Datenleitungen während des Datenbursts auf einen hohen Wert zu legen und nur eine Datenleitung für eine Datenübertragung gemäß einem vorgegebenen Datenmuster zu verwenden. Das Datenmuster kann in der Speichersteuerung gespeichert oder von einem Datenmustergenerator, der Teil der Speichersteuerung und/oder der Speicherschaltung ist, erzeugt werden.
-
2 zeigt eine schematische Darstellung einer Ausführungsform der Erfindung mit einem Speichersystem 1, das eine Speichersteuerung 2 und eine Speicherschaltung 3 aufweist. Die Speicherschaltung 3 kann als DRAM-Speicher ausgeführt sein, wobei in 2 nur die Teile der Speicherschaltung 3 gezeigt sind, die für das Verständnis der Erfindung von Interesse sind. Für die Speichersteuerung 2 sind nur die Teile der Speichersteuerung 2 dargestellt, die für das Verständnis der Erfindung von Interesse sind. Andere Teile sind nicht gezeigt und nicht ausführlich erläutert.
-
Die Speichersteuerung 2 umfasst eine Schaltung zum Bereitstellen 12, die über 72 erste Datenleitungen mit einem Parallel-Seriell-Umsetzer (P2S) 14 verbunden ist. Der Parallel-Seriell-Umsetzer 14 empfängt 72 Datenbits parallel, speichert 72 Datenbits und überträgt die 72 Datenbits als zweite Daten über neun zweite Datenleitungen parallel zu einem Datenburst aus 8 Datenbits über eine zweite Datenleitung 15 an einen Seriell-Parallel-Umsetzer (S2P) 16 der Speicherschaltung 3. Der Parallel-Seriell-Umsetzer 14 stellt eine erste Datenschnittstelle dar. Der Parallel-Seriell-Umsetzer 14 wird durch einen Datentakt mit einem Taktsignal 17 getaktet. Bei jedem Takt des Taktsignals 17 werden neun Datenbits parallel vom Parallel-Seriell-Umsetzer 14 über die neun zweiten Datenleitungen 15 übertragen, wobei acht Datenbits als ein Datenburst in Reihe auf einer Datenleitung übertragen werden.
-
Im Seriell-Parallel-Umsetzer 16 werden die eingehenden zweiten Daten an einer steigenden Flanke eines zweiten Taktsignals 18, das an den Seriell-Parallel-Umsetzer 16 übertragen wird, gepuffert und abgetastet. Der Seriell-Parallel-Umsetzer stellt eine weitere zweite Datenschnittstelle dar. Die abgetasteten Daten eines Datenbursts bedeuten, dass 72 Datenbits vom Seriell-Parallel-Umsetzer 16 über 72 dritte Datenleitungen 19 parallel zu einer weiteren Maskierungsschaltung 20 übertragen werden. Die dritten Datenleitungen 19 stellen eine weitere dritte Datenschnittstelle dar.
-
Die weitere Maskierungsschaltung 20 maskiert mindestens ein Datenbit der empfangenden zweiten Daten eines Datenbursts und überträgt mindestens ein nicht maskiertes Datenbit über eine weitere vierte Datenschnittstelle an eine weitere Fehlererfassungsschaltung 11. Die weitere Fehlererfassungsschaltung 11 kann mit Hilfe mindestens eines nicht maskierten Datenbits der zweiten Daten Fehlererfassungsinformationen berechnen. Die Fehlererfassungsinformation wird als ein zweites Fehlerergebnis durch acht vierte Datenleitungen 21 an eine Vergleichseinheit 22 der Speichersteuerung 2 übertragen. Die vierte Datenleitung 21 stellt eine zweite Datenschnittstelle auf der Seite der Speichersteuerung und eine weitere zweite Datenschnittstelle auf der Seite der Speicherschaltung dar.
-
Die Schaltung zum Bereitstellen 12 überträgt erste Daten mit denselben 72 Datenwerten an eine Maskierungsschaltung 24, die auch den zweiten Daten des Datenbursts entsprechen, die durch den Parallel-Seriell-Umsetzer 14 über fünfte Datenleitungen 23 an die Speicherschaltung 3 als eine dritte Datenschnittstelle an die Maskierungsschaltung 24 übertragen werden. Für die Datenübertragung von der Schaltung zum Bereitstellen 12 zur Maskierungsschaltung 24 stehen 72 fünfte Datenleitungen 23 zur Verfügung. Die Maskierungsschaltung 24 maskiert mindestens ein Datum der ersten Daten, die von den fünften Datenleitungen 23 empfangen werden und überträgt mindestens ein nicht maskiertes Datum über 72 sechste Datenleitungen 25 als eine vierte Datenschnittstelle an eine Fehlererfassungsschaltung 26. Die Fehlererfassungsschaltung 26 berechnet ein Fehlerergebnis mit Hilfe des empfangenen mindestens einen nicht maskierten ersten Datums. Das Fehlerergebnis wird von acht siebten Datenleitungen 27 an die Vergleichsschaltung 22 übertragen.
-
Die Maskierungsschaltung 24 und die weitere Maskierungsschaltung 20 kann dasselbe Maskierungsverfahren zum Maskieren mindestens eines Datenbits einsetzen. Das Maskierungsverfahren kann für die Maskierungsschaltung 24 in der Speichersteuerung 2 und für die weitere Maskierungsschaltung 20 in der Speicherschaltung 3 gespeichert werden. In einer weiteren Ausführungsform stehen, wie in 2 gezeigt ist, die Maskierungsschaltung 24 und die weitere Maskierungsschaltung 20 mit einer Befehlsschaltung 28 in Verbindung, welche für mindestens dieselben ersten und zweiten Daten denselben Maskierungsbefehl an die Maskierungsschaltung 24 und die weitere Maskierungsschaltung 20 überträgt. Die Befehlsschaltung 28 ist über neun achte Datenleitungen 29 mit der Maskierungsschaltung 24 und über neun achte Datenleitungen 30 mit der weiteren Maskierungsschaltung 20 verbunden.
-
Der Maskierungsbefehl bestimmt, welche der ersten Daten, die von der Maskierungsschaltung 24 empfangen werden, und welche der zweiten Daten, die von der weiteren Maskierungsschaltung 20 empfangen werden, maskiert werden und welche nicht. Die ersten und die zweiten Daten sind identisch und werden von der Schaltung zum Bereitstellen 12 zur Verfügung gestellt.
-
In einer weiteren Ausführungsform kann der Maskierungsbefehl die Teile der ersten Daten bestimmen, die von der Maskierungsschaltung 24 maskiert werden, sowie die Teile der zweiten Daten, die von der weiteren Maskierungsschaltung 20 maskiert werden, indem ein Wert eines maskierten Datenbits mit einem vorgegebenen Datenwert ersetzt wird. Beispielsweise können die Maskierungsschaltung 24 und die weitere Maskierungsschaltung 20 die Datenbits ersetzen, die mit einem vorgegeben hohen Wert, d. h. einer logischen „1” maskiert werden sollen. In einer weiteren Ausführungsform können die maskierten ersten und zweiten Daten von der Maskierungsschaltung 24 und der weiteren Maskierungsschaltung 20 durch einen niedrigen Wert, d. h. einer logischen „0” ersetzt werden.
-
Die Vergleichsschaltung 22 vergleicht das erste und zweite Fehlerergebnis, das jeweils von der Fehlererfassungsschaltung 26 und von der weiteren Fehlererfassungsschaltung 11 empfangen wird. Wenn die empfangenen Fehlerergebnisse in einer vorgegebenen Korrelation zueinander stehen, überträgt die Vergleichsschaltung 22 ein Richtig-Signal an eine Steuerschaltung 31. In einer Ausführungsform kann die Korrelation darin bestehen, dass das erste und das zweite Fehlerergebnis gleich sind. Wenn die Ergebnisdaten der Fehlererfassungsschaltung 26 und der weiteren Fehlererfassungsschaltung 11 nicht in einer vorgegebenen Korrelation zueinander stehen, überträgt die Vergleichsschaltung 22 ein Fehlersignal an die Steuerschaltung 33.
-
In der gezeigten Ausführungsform ist ein Taktgenerator 32 vorgesehen, der ein zweites Taktsignal 18 an den Seriell-Parallel-Umsetzer 16 und an eine Zeitsteuerungseinheit 33 überträgt. Der Taktgenerator kann in der Speichersteuerung oder in der Speicherschaltung angeordnet sein. Die Zeitsteuerungseinheit 33 empfängt zwei Eingänge von der Speicherschaltung 31. Ein erstes Eingangssignal 40 steuert eine Zeitverzögerung des Taktsignals 17, das von dem zweiten Taktsignal 18 abgeleitet wird, mit Hilfe der Zeitsteuerungseinheit 33 in kleine Zeitintervalle; z. B. in 1 / 64 einer Intervalleinheit. Das zweite Eingangssignal 41 steuert eine zeitliche Verschiebung des Taktsignals 17 bezüglich des zweiten Taktsignals 18 um eine halbe Intervalleinheit nach vorne oder nach hinten. Die Zeitsteuerungseinheit 33 kann zum Verschieben des Taktsignals 17 bezüglich des zweiten Taktsignals 18 verwendet werden. Das zweite Taktsignal 18 stellt eine Zeitbasis zur Verfügung, die von der Speicherschaltung verwendet werden kann. Das Taktsignal 17 stellt eine zweite Zeitbasis zur Verfügung, die zum Übertragen der zweiten Daten über die erste Datenschnittstelle zu der Speicherschaltung eingesetzt wird.
-
Die zweiten Daten werden als ein Datensignal mit wechselndem Pegel übertragen, die im Vergleich zum zweiten Taktsignal 18 eine Phasenverschiebung aufweisen können. Die Phasenverschiebung zwischen dem Datensignal und dem zweiten Taktsignal 18 wird von der Verschiebung des Taktsignals 17 gesteuert. Das Taktsignal 17 bestimmt die Zeitposition (Timing) der Übertragung der zweiten Daten und daher die Phasenverschiebung zwischen dem Datensignal der übertragenen zweiten Daten und dem zweiten Taktsignal 18.
-
Die Zeitsteuerungseinheit 33 überträgt das Taktsignal 17 an den Parallel-Seriell-Umsetzer 14. Das Taktsignal 17 kann ein wechselndes rechteckiges Frequenzsignal sein, welches mit einer Position einer steigenden Flanke die Zeitposition steuert, mit der die zweiten Daten an die Speicherschaltung übertragen werden. Der Taktgenerator 32 kann das zweite Taktsignal 18 an den Seriell-Parallel-Umsetzer 16 der Speicherschaltung 3 übertragen. Das zweite Taktsignal 18 kann ein wechselndes. rechteckiges Frequenzsignal sein, wobei die steigende Flanke des zweiten Taktsignals die Zeitpunkte bestimmt, zu denen die empfangenen und gepufferten Daten im Seriell-Parallel-Umsetzer 18 abgetastet werden.
-
In einer Ausführungsform können die Maskierung und die Fehlererfassungsberechnungen (d. h. eine CRC-Prüfsummen-Kalkulation) in der Speichersteuerung 2 und der Speicherschaltung 3 identisch sein. Das bedeutet, dass, wenn die zweiten Daten auf korrekte Weise von der Speichersteuerung 2 an die Speicherschaltung 3 mit der korrekten Phase, die sich auf das zweite Taktsignal 18 der Speicherschaltung 3 bezieht, übertragen werden, dann können die weitere Fehlererfassungsschaltung 11 und die Fehlererfassungsschaltung 26 dasselbe Fehlerergebnis (CRC-Prüfsumme) an die Vergleichsschaltung 22 übertragen. Dies bedeutet, dass die Vergleichsschaltung 22 nur ermitteln muss, ob das Fehlerergebnis der Fehlererfassungsschaltung 26 und das Fehlerergebnis der Fehlererfassungsschaltung 11 gleich sind. Ist dies der Fall, so überträgt die Vergleichsschaltung 22 ein Richtig-Signal an die Steuerschaltung 31. Wenn die beiden empfangenen Fehlerergebnisse nicht gleich sind, ermittelt die Vergleichsschaltung 22 einen Fehler für die Übertragung der zweiten Daten von der Speichersteuerung 2 an die Speicherschaltung 3 und überträgt daher ein Fehlersignal an die Steuerschaltung 31.
-
In einer weiteren Ausführungsform ist nur eine Datenschnittstelle an der Speichersteuerung und an der Speicherschaltung zum Austausch von Daten und Fehlerergebnissen oder Befehlssignalen vorgesehen.
-
In einer weiteren Ausführungsform kann die Vergleichsschaltung als eine Analyseschaltung ausgebildet sein, die das erste und/oder das zweite Fehlerergebnis analysiert. In einer Ausführungsform kann die Analyseschaltung eine umgekehrte Berechnung der Fehlererfassungsberechnung in der Speicherschaltung durchführen, um die nicht maskierten Daten zu erzeugen, die zur Berechnung des zweiten Fehlerergebnisses verwendet wurden. In dieser Ausführungsform ist die Analyseschaltung direkt mit der Schaltung zum Bereitstellen verbunden und vergleicht die Daten, die mit den neu berechneten Daten zur Speicherschaltung übertragen wurden.
-
In einer weiteren Ausführungsform kann die Maskierungsschaltung 24 mit einem ersten Datenregister 50 verbunden sein und die weitere Maskierungsschaltung 20 kann mit einem zweiten Datenregister 51 verbunden sein. In dem ersten und zweiten Datenregister 50, 51 sind Maskierungsmuster gespeichert, die zur Maskierung der Daten in der Maskierungsschaltung 24 und in der weiteren Maskierungsschaltung 20 verwendet werden. Das Maskierungsdatenmuster kann der Maskierungsschaltung 24 und der weiteren Maskierungsschaltung 20 auch von der Befehlsschaltung 28 zur Verfügung gestellt und während des Betriebs der Speichersteuerung und der Speicherschaltung verändert werden. Die Befehlsschaltung kann bestimmen, welche Daten eines Datenbursts maskiert werden und welche nicht. Diese Information kann durch die Position der Datenbits im Burst, die maskiert werden sollen, angegeben werden. Zum Beispiel: die ersten drei Datenbits und das letzte Datenbit des Datenbursts müssen maskiert werden. Diese Information wird von der Maskierungsschaltung und der weiteren Maskierungsschaltung verwendet, um zu bestimmen, welche Datenbits maskiert werden.
-
In einer Ausführungsform übertragen die Maskierungsschaltung und die weitere Maskierungsschaltung die maskierten Daten und die nicht maskierten Daten an die Fehlererfassungsschaltung und die weitere Fehlererfassungsschaltung. Die Werte der maskierten Daten können mit vorgegebenen Werten bestimmt werden.
-
In einer weiteren Ausführungsform ist es möglich, die Phase des zweiten Taktsignals 18 zu verändern, um die Zeitposition der Datenübertragung bezüglich der Zeitbasis, d. h. das zweite Taktsignal 18, einzustellen.
-
3 zeigt einen Verfahrensablauf zum Synchronisieren der Zeitbasis der Übertragung der zweiten Daten vom Parallel-Seriell-Umsetzer 14 zum Seriell-Parallel-Umsetzer 16. An einem ersten Programmschritt 100 werden zweite Daten von der Schaltung zum Bereitstellen 12 an den Parallel-Seriell-Umsetzer 14 und an die Maskierungsschaltung 24 übertragen. Die zweiten Daten werden im Parallel-Seriell-Umsetzer 14 gespeichert und mit steigenden Flanken des Taktsignals 17 an den Seriell-Parallel-Umsetzer 16 der Speicherschaltung 3 übertragen. Die Zeitsteuerungseinheit 33 ist in diesem Zustand in einer theoretischen Mittelphase, die optimal für die Übertragung der zweiten Daten ist.
-
In einem weiteren Programmschritt 110 schaltet die Steuerschaltung 31 die Zeitsteuerungseinheit 33 mit dem zweiten Eingangssignal im Vergleich zum zweiten Taktsignal 18 um eine halbe Intervalleinheit nach vorne. Dies bedeutet, dass das Taktsignal 17 bezüglich des Taktsignals 18 um eine halbe Intervalleinheit nach vorne verschoben ist. In einem nachfolgenden Programmschritt 120 wird ein Burst mit zweiten Daten mit 72 Datenbits vom Parallel-Seriell-Umsetzer 14 mit steigenden Flanken des Taktsignals 17 übertragen. Der Seriell-Parallel-Umsetzer 16 empfängt und ermittelt die empfangenen Daten mit steigenden Flanken des zweiten Taktsignals 18 und gibt die ermittelten Daten in einem Programmschritt 130 an die weitere Maskierungsschaltung 20 aus.
-
Die ersten Daten, die identisch mit den zweiten Daten sind, werden in einem nachfolgenden Programmschritt 140 von der Schaltung zum Bereitstellen 17 an die Maskierungsschaltung 24 übertragen. Die Maskierungsschaltung 24 und die weitere Maskierungsschaltung 20 maskieren die empfangenen ersten und zweiten Daten in einem Programmschritt 150 mit dem gleichen Maskierungsverfahren. Das Maskierungsverfahren kann von der Befehlsschaltung 28 mit Hilfe eines Maskierungsbefehls, der von der Befehlsschaltung zu der Maskierungsschaltung 24 und zu der weiteren Maskierungsschaltung 20 übertragen wird, bestimmt werden.
-
Die maskierten ersten Daten werden in einen Programmschritt 160 von der Maskierungsschaltung 24 an die Fehlererfassungsschaltung 26 übertragen. In einem Programmschritt 170 werden zusätzlich die maskierten zweiten Daten der weiteren Maskierungsschaltung 20 an die weitere Fehlererfassungsschaltung 11 übertragen. Die weitere Fehlererfassungsschaltung 11 berechnet mit Hilfe zumindest der nicht maskierten zweiten Daten ein zweites Fehlerergebnis, das an die Vergleichsschaltung 22 übertragen wird. Zur selben Zeit berechnet die Fehlererfassungsschaltung 26 ein erstes Fehlerergebnis mit Hilfe zumindest der nicht maskierten ersten Daten von der Maskierungsschaltung 24 und überträgt in einem Programmschritt 180 das berechnete Fehlerergebnis an die Vergleichsschaltung 22.
-
Die Vergleichsschaltung 22 vergleicht die beiden Fehlerergebnisse und überträgt in Programmschritt 190 ein Fehler- oder Richtig-Signal an die Steuerschaltung 31 in Abhängigkeit von dem Vergleich der beiden Fehlerergebnisse. Wenn die beiden Fehlerergebnisse gleich sind, wird ein Richtig-Signal übertragen. Wenn die beiden Fehlerergebnisse unterschiedlich sind, wird ein Fehler-Signal übertragen.
-
Die Steuerschaltung 31 empfängt das Richtig- oder Fehler-Signal in einem Programmschritt 200. Bei Empfang des Fehlersignals verschiebt die Steuerschaltung 31 in Programmschritt 210 die Zeitsteuerungseinheit 33 mit dem ersten Eingangssignal 40 um eine Zeiteinheit, d. h. 1/64 einer Intervalleinheit zu einer späteren Zeitposition bezüglich des zweiten Taktsignals 18.
-
In einem nachfolgenden Programmschritt 220 werden wieder neue zweite Daten zur Verfügung gestellt und vom Parallel-Seriell-Umsetzer 14 mit der neu abgestimmten Taktzeit übertragen. Zur selben Zeit stellt die Schaltung zum Bereitstellen in einem Programmschritt 230 die neuen ersten Daten der Maskierungsschaltung 24 zur Verfügung. Die neuen ersten und zweiten Daten sind identisch. Die neuen ersten und zweiten Daten werden wie oben erläutert in der Speichersteuerung und in der Speicherschaltung verarbeitet und ein erstes und zweites Fehlerergebnis werden in einem Programmschritt 240 an die Vergleichsschaltung 22 übertragen. Die Vergleichsschaltung 22 überträgt ein Richtig- oder Fehler-Signal an die Steuerschaltung 31. Die Steuerschaltung 31 fährt damit fort, die Zeitsteuerungseinheit 33 durch eine Zeiteinheit schrittweise auf eine spätere Zeit abzustimmen, und die neuen ersten und zweiten Daten werden übertragen, und Fehlerergebnisse werden in der Speicherschaltung und der Speichersteuerung berechnet, bis die Vergleichsschaltung ein Richtig-Signal an die Steuerschaltung 31 überträgt.
-
Nach Empfang eines Richtig-Signals im Programmschritt 250 verschiebt die Steuerschaltung 31 in einem nachfolgenden Programmschritt 260 das Taktsignal 17 um eine halbe Intervalleinheit bezüglich des zweiten Taktsignals 18 durch das zweite Eingangssignal, das die Zeitsteuerungseinheit 33 steuert, nach hinten.
-
Anschließend überträgt die Schaltung zum Bereitstellen 12 8 eindeutige Werte als Burstgruppe, wobei zwei Bits des Bursts einen zeitlichen Abstand aufweisen, der einer Intervalleinheit entspricht. Die acht Bits können beispielsweise ein deBruijn-Code sein. Die acht Bits können einen hohen Wert und sieben niedrige Werte aufweisen. Bei einem ersten Burst befindet sich das Bit mit dem hohen Wert an der ersten Bitposition des Bursts. Bei einem zweiten Burst befindet sich das Bit mit dem hohen Wert an der zweiten Bitposition des Datenbursts. Bei dem dritten Datenburst befindet sich das Bit mit dem hohen Wert an der Position des dritten Bits des Datenbursts, und so weiter. Bei dem achten Datenburst befindet sich der hohe Wert an der letzten Bitposition des Datenbursts. Jeder Datenburst wird, wie oben erläutert, parallel an die Maskierungsschaltung 24 übertragen. Zusätzlich berechnen die Maskierungsschaltung 24 und die weitere Maskierungsschaltung 20 für jeden Burst ein erstes und zweites Fehlerergebnis. Für jeden Datenburst überträgt die Vergleichsschaltung 22 ein Fehler- oder Richtig-Signal an die Steuerschaltung 31. Die Steuerschaltung 31 ermittelt die Anzahl von Bursts und daher die Bitposition des Bits des hohen Werts, für das ein Richtig-Signal empfangen wird. Die Steuerschaltung 31 setzt für diese Position des Bits mit dem hohen Wert einen Ausgangszeitverweis, der einen Zeitpunkt zum Übertragen eines korrekten Datenbursts darstellt. Der Ausgangszeitverweis bestimmt die Position des Bits mit dem hohen Wert im Burst, für das ein Richtig-Signal empfangen wurde, und zu welchem Zeitpunkt mit der Übertragung eines Datenbursts vom Parallel-Seriell-Umsetzer 14 zur Speicherschaltung 3 begonnen werden sollte.
-
Nach diesem Programmschritt 270 verschiebt die Steuerschaltung 31 in einem Programmschritt 280 das Taktsignal 17 um eine halbe Intervalleinheit bezüglich des zweiten Taktsignals 18 mit Hilfe des zweiten Eingangssignals 41 nach vorne. Dann werden dem Seriell-Parallel-Umsetzer 14 und der Maskierungsschaltung 24 von der Schaltung zum Bereitstellen 12 ein oder mehrere zufällige Datenmuster in den Datenbursts zur Verfügung gestellt.
-
Die zufälligen Datenmuster werden dem Parallel-Seriell-Umsetzer 14 von der Schaltung zum Bereitstellen 17 zur Verfügung gestellt und an den Seriell-Parallel-Umsetzer 16 der Speicherschaltung übertragen. Die zufälligen Daten werden in einem Datenburst übertragen, jedoch kann während des Datenbursts mindestens ein Übergang von einem hohen und einem niedrigen Datenwert stattfinden. Dasselbe zufällige Datenmuster wird von der Schaltung zum Bereitstellen 12 an die Maskierungsschaltung 24 übertragen. Zusätzlich wird das empfangene Datenmuster im Parallel-Seriell-Umsetzer 16 auf der Zeitbasis des zweiten Taktsignals 18 gespeichert und durchgemustert. Die durchgemusterten Zufallsdaten werden an die weitere Maskierungsschaltung 20 übertragen. Die weitere Maskierungsschaltung 20 maskiert die übertragenen Zufallsdatenmuster gemäß dem vorgegebenen Maskierungsverfahren und überträgt die maskierten Daten an die weitere Fehlererfassungsschaltung 11. Die weitere Fehlererfassungsschaltung 11 berechnet ein zweites Fehlerergebnis und überträgt das zweite Fehlerergebnis an die Vergleichsschaltung 22.
-
Zur selben Zeit maskiert die Maskierungsschaltung 24 die übertragenen Zufallsdatenmuster gemäß dem vorgegebenen Maskierungsverfahren und überträgt die maskierten Zufallsdaten an die Fehlererfassungsschaltung 26. Die Fehlererfassungsschaltung 26 berechnet ein erstes Fehlerergebnis und überträgt das erste Fehlerergebnis in einem Programmschritt 290 an die Vergleichsschaltung 22.
-
Die Vergleichsschaltung 22 erzeugt ein Richtig-Signal, wenn die beiden empfangenen Fehlerergebnisse identisch sind und überträgt das Richtig-Signal an die Steuerschaltung 31. Die Vergleichsschaltung 22 erzeugt ein Fehlersignal und überträgt das Fehlersignal an die Steuerschaltung 31, wenn die Fehlerergebnisse unterschiedlich sind.
-
Die Steuerschaltung 31 beobachtet das Richtig- oder Fehlersignal und stimmt die Verzögerung der Zeitsteuerungseinheit 33 in einem Programmschritt 300 gemäß der Phasenermittlungstabelle, wie in 4 gezeigt, ab. Die Phasenermittlungstabelle umfasst drei Spalten, die sich erstens auf eine Zeitposition des Taktsignals 17 gegenüber dem zweiten Taktsignals 18, zweitens auf den Wert des Vergleichs der Vergleichsschaltung 22 und drittens auf die aus der Situation abgestimmte Aktion beziehen.
-
In der relativen zeitlichen Situation, in der sich der Datentakt (d. h. das Taktsignal 17) in Bezug auf das zweite Taktsignal 18 in einer nach vorne verschobenen Position befindet, spricht man von „frühen” Daten. Tritt in dieser relativen zeitlichen Situation ein Richtig-Signal auf, verändert die Steuerschaltung 31 die zeitliche Verzögerung nicht. Empfängt jedoch die Steuerschaltung 31 in dieser relativen zeitlichen Situation ein Fehlersignal, stimmt die Steuerschaltung 31 die Zeitsteuereinheit 33 durch den ersten Signaleingang Schritt für Schritt mit einer Zeiteinheit auf eine spätere Zeitposition bezüglich des zweiten Taktsignals 18 ab. Nach jeder Veränderung der Zeitposition des Taktsignals 17 wird ein Datenburst an den Speicher übertragen und der Datenburst wird in der Speicherschaltung und in der Speichersteuerung wie oben erläutert verarbeitet und zwei Fehlerergebnisse werden berechnet und an die Vergleichsschaltung 22 übertragen. Dieser Vorgang wird wiederholt, bis von der Vergleichsschaltung 22 ein Richtig-Signal ausgegeben und in einem Programmschritt 310 an die Steuerschaltung 31 übertragen wird.
-
Nach dem Programmschritt 310 schaltet die Steuerschaltung 33 die Zeitsteuerungseinheit 33 im Programmschritt 320 für einen Normalbetrieb um eine halbe Intervalleinheit zu einer theoretischen Mitte des zweiten Taktsignals 18 zurück. Nun befindet sich die Zeitposition in einer verbesserten Position und die Zeitsteuerungseinheit 33 ist gesperrt. Die weiteren Daten werden von der Speichersteuerung an die Speicherschaltung übertragen, ohne die Zeitposition des Taktsignal 17 zu verändern.
-
In einer weiteren Ausführungsform kann jedes Mal, wenn die zweiten Daten von der Speichersteuerung an die Speicherschaltung 3 übertragen werden, eine Maskierungsinformation von der Befehlsschaltung 28 an die weitere Maskierungsschaltung 20 der Speicherschaltung 30 übertragen werden. Dieselbe Maskierungsinformation wird von der Befehlsschaltung 28 an die Maskierungsschaltung 24 übertragen.
-
Wenn die zweiten Daten im Vergleich zum dem zweiten Taktsignal 18 verzögert sind, spricht man von „späten” Daten. In dieser Situation verschiebt die Steuerschaltung 31 die Zeitposition der zweiten Daten nur dann auf einen früheren Zeitpunkt bezüglich des zweiten Taktsignals, wenn von der Vergleichsschaltung 22 ein Richtig-Signal empfangen wird.
-
Befinden sich die Daten in einer Mittenposition, verändert die Steuerschaltung 31 die Abstimmung der Zeitsteuerungseinheit 33 nicht, ungeachtet dessen, ob das Signal von der Vergleichsschaltung ein Fehlersignal oder ein Richtig-Signal ist.
-
Wenn sich die zweiten Daten im Vergleich zum zweiten Taktsignal 18 in einer frühen Position befinden, verschiebt die Steuerschaltung 31 die zweiten Daten im Vergleich zum zweiten Taktsignal 18 zu einer späteren Zeitposition, wenn von der Vergleichsschaltung ein Fehlersignal empfangen wird.
-
Ein Prinzip dieser Steuerungsstrategien besteht darin, dass, wenn die Taktzwischenspeicherung oder das Puffern der Daten an der Speicherschaltung um eine halbe Intervalleinheit (d. h.
-
um die Hälfte des Zeitunterschieds zwischen zwei Datenbits) vom gedachten Mittelpunkt nach vorne verschoben wird, und wenn die zweiten Daten korrekt abgetastet werden (was bedeutet, dass ein Richtig-Signal von der Vergleichsschaltung 22 an die Steuerschaltung 31 übertragen wird), dann muss sich das Taktsignal bereits an einer früheren Zeitposition befunden haben. Dies bedeutet, dass die Daten relativ spät sind und zu einer früheren Zeitposition verschoben werden sollten. Das Gegenteil ist der Fall, wenn das Signal der Vergleichsschaltung ein Fehlersignal ist.
-
Auf diese Weise fungiert der Vergleich der Fehlererfassungsschaltungen als Phasendetektor, der einen Binärwert zur Verfügung stellt, welcher eine frühe oder späte Phaseninformation darstellt. Diese Information wird letztendlich dazu verwendet, die Zeit in der Art eines geschlossenen Regelkreises einzustellen, bis eine gleichwertige Anzahl an frühen/späten Daten zu dem stabilen Zeitpunkt wird, zu dem das System geschlossen wird. Sobald das System geschlossen wird, kann der Zwischenspeicherungstakt nach hinten zu einer Mittelposition für eine verbesserte Datenzwischenspeicherung verschoben werden.
-
Bezugszeichenliste
-
- 1
- Speichersystem
- 2
- Speichersteuerung
- 3
- Speicherschaltung
- 4
- Datenleitung
- 5
- Fehlerleitung
- 6
- Signalleitung
- 7
- Speicherelemente
- 8
- Lese-/Schreibschaltung
- 9
- Eingangs-/Ausgangsschaltung
- 10
- zweite Eingangs-/Ausgangsschaltung
- 11
- weitere Fehlererfassungsschaltung
- 12
- Bereitstellungsschaltung
- 13
- erste Datenleitungen
- 14
- Parallel-Seriell-Umsetzer
- 15
- zweite Datenleitungen
- 16
- Seriell-Parallel-Umsetzer
- 17
- Taktgebungssignal
- 18
- zweites Taktsignal
- 19
- dritte Datenleitungen
- 20
- weitere Maskierungsschaltung
- 21
- vierte Datenleitungen
- 22
- Vergleichsschaltung
- 23
- fünfte Datenleitungen
- 24
- Maskierungsschaltung
- 25
- sechste Datenleitungen
- 26
- Fehlererfassungsschaltung
- 27
- siebte Datenleitungen
- 28
- Befehlsschaltung
- 29
- achte Datenleitung
- 30
- neunte Datenleitung
- 31
- Steuerschaltung
- 32
- Taktgenerator
- 33
- Zeitsteuerungseinheit
- 40
- erstes Eingangssignal
- 41
- zweites Eingangssignal
