DE10315527B3 - Eingangsschaltung zum Empfangen eines Signals an einem Eingang einer integrierten Schaltung - Google Patents

Eingangsschaltung zum Empfangen eines Signals an einem Eingang einer integrierten Schaltung Download PDF

Info

Publication number
DE10315527B3
DE10315527B3 DE10315527A DE10315527A DE10315527B3 DE 10315527 B3 DE10315527 B3 DE 10315527B3 DE 10315527 A DE10315527 A DE 10315527A DE 10315527 A DE10315527 A DE 10315527A DE 10315527 B3 DE10315527 B3 DE 10315527B3
Authority
DE
Germany
Prior art keywords
voltage
termination
circuit
control
input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE10315527A
Other languages
English (en)
Inventor
Andre SCHÄFER
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Polaris Innovations Ltd
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE10315527A priority Critical patent/DE10315527B3/de
Priority to US10/815,541 priority patent/US7009420B2/en
Application granted granted Critical
Publication of DE10315527B3 publication Critical patent/DE10315527B3/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C7/00Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • G11C7/225Clock input buffers
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C7/00Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C7/00Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G11C7/1084Data input buffers, e.g. comprising level conversion circuits, circuits for adapting load
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00Baseband systems
    • H04L25/02Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264Arrangements for coupling to transmission lines
    • H04L25/0298Arrangement for terminating transmission lines

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Logic Circuits (AREA)

Abstract

Die Erfindung betrifft eine Eingangsschaltung zum Empfangen eines Signals an einem Eingang einer integrierten Schaltung, insbeosndere einer DRAM-Schaltung, und zum Bewerten des Signals bezüglich einer Referenzspannung mit einer Terminierungsschaltung zum Einstellen einer Terminierungsspannung, wobei die Terminierungsschaltung einen zwischen einem hohen Spannungspotential und einem niedrigen Spannungspotential in Reihe geschalteten ersten Widerstand und einen zweiten Widerstand aufweist, wobei zwischen dem ersten und dem zweiten Widerstand die Terminierungsspannung abgreifbar ist, wobei parallel zu dem ersten Widerstand ein erstes spannungsabhängiges Widerstandselement mit einem ersten Widerstandsgradienten und parallel zum zweiten Widerstand ein zweites spannungsabhängiges Widerstandselement mit einem zweiten Widerstandsgradienten geschaltet ist, wobei die Widerstandswerte des ersten und des zweiten Widerstandselementes durch eine Steuerspannung steuerbar sind, um über die Steuerspannung die Widerstandswerte des ersten und des zweiten Widerstandselementes und dadurch die Terminierungsspannung einzustellen.

Description

  • Die Erfindung betrifft eine Eingangsschaltung zum Empfangen von Signalen an einem Eingang einer integrierten Schaltung, insbesondere an einem Eingang einer DRAM-Schaltung, und zum Bewerten des empfangenen Signals bezüglich einer Referenzspannung.
  • Bei schnellen Datenverbindungen zwischen integrierten Schaltungen werden terminierte Datenleitungen eingesetzt, um Signalreflektionen in einer Eingangsschaltung der integrierten Schaltung zu vermeiden. Darüber hinaus stellen die Eingangsschaltungen auf den Datenleitungen eine Terminierungsspannung zur Verfügung, um die die auf der Datenleitung gesendeten Signale im Idealfall mit gleichem Hub schwanken. Die Terminierungsspannung wird von der Eingangsschaltung vorgegeben und gibt eine Mittenspannung an, um die sich die zu übertragenen Signale bewegen.
  • Die üblicherweise bei den aktuellen DRAM-Standards implementierte Terminierung in den Eingangsschaltungen ist unmittelbar in der integrierten Schaltung integriert und kann nicht von außen manipuliert werden. Üblicherweise wird die Terminierungsspannung durch einen aus zwei Widerständen aufgebauten Spannungsteiler generiert. Aufgrund von prozessbedingten Schwankungen bzw. aufgrund von Temperaturschwankungen ist die Terminierungsspannung nicht konstant, so dass sich die über die Eingangsschaltung empfangenen Signale um eine nicht exakt festlegbare Mittenspannung bewegen, die durch die Terminierungsschaltung vorgegeben ist.
  • Zum Bewerten des empfangenen Signals wird der jeweilige Potentialpegel des empfangenen Signals mit einer Referenzspannung verglichen, die von außen vorgegeben werden kann oder in der integrierten Schaltung einstellbar ist. Die Referenzspannung ist jedoch nicht für verschiedene Eingangsschaltungen anpassbar, sondern wird in der Regel für alle Eingangsschaltungen allgemein zur Verfügung gestellt. So kann es vorkommen, dass die Terminierungsspannung und die Referenzspannung voneinander abweichen, so dass die Spannungshübe zwischen dem High-Pegel und der Referenzspannung und dem Low-Pegel und der Referenzspannung unterschiedlich groß sind. Dies kann zur Folge haben, dass einer der High- bzw. Low-Pegel nicht unter allen Umständen zuverlässig erkannt werden kann. Ein weiterer Nachteil besteht darin, dass bei periodischen Signalen mit vorbestimmten Tastverhältnis eine Abweichung zwischen Terminierungsspannung und Referenzspannung zu einer Änderung des Tastverhältnisses des empfangenen Signals führen kann. Dies ist insbesondere bei hochfrequenten Signalen der Fall, bei denen die Flankensteilheit gering ist.
  • Aus der Druckschrift DE 101 46 509 C2 ist eine Eingangsschaltung zum Empfangen eines Signals beschrieben, wobei das Eingangssignal mit einer Referenzspannung verglichen und bewertet wird. Es ist darin eine Terminierungsschaltung vorgesehen, um die Terminierungsspannung mit zwei in Reihe geschalteten Widerständen, die zwischen zwei Spannungspotentialen angeordnet sind, einzustellen. Es ist möglich parallel zu den Widerständen Transistoren zu schalten, um den Abschlusswiderstand einzustellen. Die Terminierungsspannung wird durch die Steuerspannung an den Transistoren eingestellt.
  • Aus der Druckschrift US 5 982 218 A ist eine Eingangsschaltung an einem Eingang einer integrierten Schaltung beschrieben, die ein Empfangssignal bzgl, einer Referenzspannung bewertet und verändert.
  • Aus der Druckschrift US 6 362 644 B1 ist bekannt, dass zur Vermeidung von Reflexionen an Eingängen von integrierten Schaltkreisen Terminierungsschaltungen verwendet werden, die durch Widerstände und Spannungspotentiale realisiert werden.
  • In der Druckschrift US 6 281 702 B1 ist eine Terminierungsschaltung offenbart, die aus zwei Widerständen gebildet ist, zwischen denen die Terminierungsspannung abgegriffen werden kann.
  • Es ist daher Aufgabe der vorliegenden Erfindung, eine Eingangsschaltung einer integrierten Schaltung vorzusehen, um Signale zu empfangen und bezüglich einer Referenzspannung zuverlässig zu bewerten. Weiterhin ist es Aufgabe der vorliegenden Erfindung, ein Verfahren zum Einstellen einer Terminierungsspannung zur Verfügung zu stellen.
  • Diese Aufgabe wird durch die Eingangsschaltung nach Anspruch 1 bzw. durch das Verfahren nach Anspruch 10 gelöst.
  • Weitere vorteilhafte Ausgestaltungen der Erfindung sind in den abhängigen Ansprüchen angegeben.
  • Gemäß einem ersten Aspekt der vorliegenden Erfindung ist eine Eingangsschaltung zum Empfangen eines Signals an einem Eingang einer integrierten Schaltung vorgesehen. Die Eingangsschaltung bewertet das Signal bezüglich einer Referenzspannung. Die Eingangsschaltung weist eine Terminierungsschaltung zum Einstellen einer Terminierungsspannung auf. Die Terminierungsschaltung umfasst einen zwischen einem hohen Spannungs potential und einen niedrigen Spannungspotential in Reihe geschalteten ersten Widerstand und einen zweiten Widerstand, wobei zwischen dem ersten und zweiten Widerstand die Terminierungsspannung abgreifbar ist. Parallel zu dem ersten Widerstand ist ein erstes spannungsabhängiges Widerstandselement mit einem ersten Widerstandsgradienten und parallel zum zweiten Widerstand ein zweites spannungsabhängiges Widerstandselement mit einem zweiten Widerstandsgradienten geschaltet. Die Widerstandswerte des ersten und des zweiten Widerstandselementes sind durch eine Steuerschaltung steuerbar, um über die Steuerspannung die Widerstandswerte des ersten und des zweiten Widerstandselementes und dadurch die Terminierungsspannung einzustellen.
  • Auf diese Weise lässt sich durch eine geeignete Wahl der Steuerspannung die Terminierungsspannung so einstellen, dass das Bewerten des empfangenen Signals zuverlässiger erfolgt. Prozessbedingte Abweichungen der Widerstandswerte des ersten und des zweiten Widerstandes lassen sich so kompensieren. Die Steuerspannung steuert die spannungsabhängigen Widerstandselemente aufgrund der unterschiedlichen Widerstandsgradienten auf unterschiedliche Weise, so dass das Widerstandsverhältnis der Widerstandswerte der beiden Zweige des Spannungsteilers und somit die dadurch erzeugte Spannung verändert wird. Vorzugsweise weisen der erste und der zweite Widerstandgradient unterschiedliche Vorzeichen auf, um einen möglichst großen Einstellbereich der Terminierungsspannung zu erhalten.
  • In integrierten Schaltungen werden das erste und/oder das zweite spannungsgesteuerte Widerstandselement mit Hilfe eines Transistors ausgebildet. Insbesondere eigenen sich aufgrund der Widerstandsgradienten mit unterschiedlichen Vorzeichen p-Kanal-Feldeffekttransistoren für das erste spannungsgesteuerte Widerstandselement und ein n-Kanal-Feldeffekttransistor für das zweite spannungsgesteuerte Widerstandselement.
  • Zum Einstellen der Steuerspannung ist eine Steuerschaltung vorgesehen, die eine Spannungsgeneratorschaltung zum Erzeugen einer Vergleichsspannung und einen Differenzverstärker aufweist. Die Spannungsgeneratorschaltung ist baugleich zu der Terminierungsschaltung ausgeführt, wobei die Vergleichsspannung und die Referenzspannung an Eingängen des Differenzverstärkers angelegt sind. Die Steuerspannung ist an einem Ausgang eines Differenzverstärkers abgreifbar und an den Steuereingängen des ersten und zweiten Widerstandselementes der Spannungsgeneratorschaltung und der Terminierungsschaltung angelegt.
  • Auf diese Weise kann die Terminierungsspannung exakt an die Referenzspannung angepasst werden, da die Spannungsgeneratorschaltung im Wesentlichen denselben prozessbedingten und temperaturbedingten Schwankungen unterliegt, wie die Terminierungsschaltungen. Mit Hilfe des Differenzverstärkers wird die Steuerspannung generiert abhängig davon, in welchem Maße sich Referenzspannung und Vergleichsspannung voneinander unterscheiden. Durch die Rückkopplung des Ausgangs des Differenzverstärkers auf die Eingänge der Spannungsgeneratorschaltung wird die Steuerspannung so angepasst, dass die Spannungsgeneratorschaltung und die baugleiche Terminierungsschaltung jeweils eine Spannung generieren, die im Wesentlichen mit der vorgegebenen Referenzspannung übereinstimmt. Auf diese Weise können die Terminierungsspannung und die Referenzspannung auf gleiche Potentiale gelegt werden, so dass empfangene Signale, deren High- und Low-Pegel sich um die Terminierungsspannung bewegen in bestmöglicher Weise bewertet werden können.
  • Vorzugsweise wird die Vergleichsspannung an den nichtinvertierenden Eingang und die Referenzspannung an den invertierenden Eingang des Differenzverstärkers angelegt.
  • Der Ausgang des Differenzverstärkers kann auch an mehrere Terminierungsschaltungen angelegt sein, so dass die Terminierungsschaltungen von mehreren Eingangsschaltungen über die von der Steuerschaltung generierte Steuerspannung angesteuert sind.
  • Vorzugsweise wird als Spannungspegel für die Referenzspannung ein Wert gewählt, der etwa in der Mitte zwischen dem High-Pegel und dem Low-Pegel des empfangenen Signals liegt.
  • Zum Empfangen und Bewerten des Signals kann eine Signalauswerteschaltung vorgesehen sein, um das empfange Signal mit der Referenzspannung zu vergleichen und abhängig von dem Ergebnis des Vergleichens einen Signalwert zuzuweisen.
  • Gemäß einem weiteren Aspekt der vorliegenden Erfindung ist ein Verfahren zum Einstellen einer Terminierungsspannung an einer Terminierungsschaltung vorgesehen. Die Terminierungsspannung wird gemäß einer Steuerschaltung eingestellt, wobei die Steuerspannung so gewählt wird, dass die Terminierungsspannung im Wesentlichen einer vorgegebenen Referenzspannung entspricht, gegen die das empfangene Signal detektiert wird. Die Steuerspannung wird dabei abhängig von der Referenzspannung ermittelt, indem die Terminierungsspannung und die Referenzspannung miteinander verglichen werden. Das erfindungsgemäße Verfahren hat den Vorteil, dass bei einer voneinander unabhängigen Erzeugung zur Bereitstellung von Referenzspannung und Terminierungsspannung die Terminierungsspannung an die vorgegebene Referenzspannung angepasst werden kann.
  • Eine bevorzugte Ausführungsform der Erfindung wird im Folgenden anhand der beigefügten Zeichnungen näher erläutert. Es zeigen:
  • 1 eine Eingangsschaltung, gemäß dem Stand der Technik;
  • 2 einen möglichen Signalverlauf bezüglich einer Terminierungsspannung und einer Referenzspannung; und
  • 3 eine Terminierungseinheit zum Einsatz in einer erfindungsgemäßen Eingangsschaltung.
  • In 1 ist eine herkömmliche Eingangsschaltung 1 dargestellt, die üblicherweise in einer (nicht gezeigten) integrierten Schaltung mehrfach Verwendung findet. Die Eingangsschaltung weist eine Terminierungseinheit 2 und eine Auswerteeinheit 3 auf. Sowohl Terminierungseinheit 2 als auch Auswerteeinheit 3 sind mit einer Anschlussfläche 4 der integrierten Schaltung verbunden. An der Anschlussfläche 4 können über eine Datenleitung 5 externe Signale empfangen werden, die von einer externen Treiberschaltung 6 gemäß einem zu sendenden Signal S auf die Datenleitung 5 getrieben wird.
  • Die Terminierungseinheit 2 stellt eine Terminierungsspannung VTT zur Verfügung, die sich aus dem Widerstandsverhältnis eines Spannungsteilers 7 mit einem ersten Widerstand 8 und einem zweiten Widerstand 9 ergibt. Erster und zweiter Widerstand 8, 9 sind in Reihe zwischen einem hohen Versorgungsspannungspotential VDD und einem niedrigen Spannungspotential GND geschaltet, wobei die Terminierungsspannung VTT zwischen dem ersten und dem zweiten Widerstand 8, 9 abgegriffen wird. Die Terminierungsspannung VTT ist mit der Anschlussfläche 4 verbunden. Beim Senden von Signalen arbeitet die Treiberschaltung 6 gegen die Widerstände 8, 9 der Terminierungseinheit 2.
  • Die Auswerteeinheit 3 vergleicht die Signalpegel des empfangenen Signals mit einer Referenzspannung VRef, die von extern vorgegeben sein kann oder einstellbar intern in der integrierten Schaltung generierbar ist. Die Auswerteeinheit 3 weist einen Vergleicher 10 auf, der das empfangene Signal mit der Referenzspannung VRef vergleicht und anhand des Vorzeichens der Abweichung das Signal bewertet. Die Referenzspannung VRef wird üblicherweise so gelegt, dass es sich im Wesentlichen auf einen Mittenpotential, d. h. in der Mitte zwischen dem High-Potential und dem Low-Potential der gewünsch ten Signalpegel befindet. Da die Signalpegel jedoch von der Terminierungsspannung bestimmt sind, kann die Referenzspannung VRef von dem idealen Mittenpotential abweichen.
  • Weicht die Referenzspannung VRef von dem Mittenpotential ab, so werden entweder High-Pegel oder Low-Pegel unzuverlässiger erkannt. Ist das empfangene Signal ein Taktsignal, so kann aufgrund von zu flachen Flankensteilheiten bei einer Verschiebung der Referenzspannung VRef gegenüber der Mittenspannung ein von dem ursprünglichen Signal verschiedenes Tastverhältnis am Ausgang des Vergleichers 10 ausgelesen werden. Insbesondere bei DRAM-Speicherschaltungen ist jedoch das Tastverhältnis von vorgegebenen Taktsignalen für die Funktionsweise wichtig und unterliegt strengen Spezifikationen.
  • Da die Terminierungsspannung VTT durch den Spannungsteiler 7 im Wesentlichen festgelegt ist, so dass sich durch äußere Einflüsse die Terminierungsspannung VTT nicht ändern lässt, ist ein Abgleich zwischen der Referenzspannung VRef und der Terminierungsspannung VTT nur schwer möglich.
  • In 2 ist nochmals der Verlauf eines möglichen empfangen Signals bezüglich der Referenzspannung VRef und der Terminierungsspannung VTT dargestellt. Man erkennt, dass bei einer Abweichung der Referenzspannung VRef gegenüber VTT hin zum niedrigeren Potential die Spannungshübe zwischen dem Low-Potential und VRef verringert und den Spannungshub zwischen der Referenzspannung VRef und dem High-Potential erhöht. Zudem erkennt man, dass die Zeitdauer der High-Periode TH gegenüber der Zeitdauer einer High-Periode bei identischen Terminierungs- und Referenzspannungen verlängert ist. Ebenso erkennt man, dass die Zeitdauer, in der von der Auswerteeinheit 3 ein Low-Pegel erkannt wird, gegenüber der Zeitdauer, bei der bei identischen Terminierungs- und Referenzspannungen ein Low-Pegel erkannt wird, geringer ist. Daraus kann sich eine Verschiebung des Tastverhältnisses ergeben.
  • Insbesondere bei DRAM-Schaltungen werden durch das Timing das Taktsignals interne Abläufe gesteuert, wobei die Flanken des Taktsignals gemäß einem vorbestimmten Tastverhältnisses vorbestimmt sein müssen. Die Abweichung zwischen Referenzspannung VRef und Terminierungsspannung VTT hat also zur Folge, dass das Tastverhältnis bei dem empfangenen periodischen Signal verändert ist, insbesondere, wenn die Flankensteilheit des Signals, z. B. aufgrund einer hochfrequenten Übertragung gering ist. Je geringer die Flankensteilheit und je größer die Abweichung zwischen Referenzspannung VRef und Terminierungsspannung VTT, desto größer ist auch die Abweichung des Tastverhältnisses vom Tastverhältnis des an die Eingangsschaltung gesendeten Signals.
  • In 3 ist eine Terminierungseinheit dargestellt, die in einer erfindungsgemäßen Eingangsschaltung eingesetzt ist. Sie weist eine Terminierungsschaltung 20 auf, um abhängig von einem Steuersignal TS die Terminierungsspannung VTT zu erzeugen und an der Anschlussfläche der Eingangsschaltung zur Verfügung zu stellen.
  • Die Terminierungsschaltung 20 weist einen dritten Widerstand 21 und einen vierten Widerstand 22 auf, die in Reihe zwischen dem hohen Versorgungsspannungspotential VDD und dem niedrigen Versorgungsspannungspotential GND geschaltet sind. Parallel zu dem dritten Widerstand 21 ist ein erster p-Kanal-Feldeffekttransistor 23 und parallel zu dem vierten Widerstand 22 ein erster n-Kanal-Feldeffekttransistor 24 geschaltet. Die Steuereingänge des ersten p-Kanal-Feldeffekttransistors 23 und des ersten n-Kanal-Feldeffekttransistors 24 sind mit dem Steuersignal TS verbunden. Die beiden Feldeffekttransistoren 23, 24 weisen entgegengesetzte Widerstandsgradienten auf, so dass bei einer ansteigenden Spannung des Steuersignals TS der Widerstand des ersten p-Kanal-Feldeffekttransistors 23 zunimmt und der Widerstand des ersten n-Kanal-Feldeffekttransistors 24 abnimmt und umgekehrt.
  • Das Steuersignal TS wird von einer Steuereinheit 25 generiert. Die Steuereinheit 25 weist eine Spannungsgeneratorschaltung 26 und einen Differenzverstärker 27 auf. Die Spannungsgeneratorschaltung generiert eine Vergleichsspannung VVGL, die an einen nicht-invertierenden Eingang des Differenzverstärkers 27 angelegt ist. An einen invertierenden Eingang des Differenzverstärkers 27 ist die Referenzspannung VRef angelegt.
  • Die Spannungsgeneratorschaltung 26 ist ebenso, wie die Terminierungsschaltung 20 in der integrierten Schaltung integriert und baugleich ausgeführt, so dass sie den gleichen Prozesseinflüssen und Temperatureinflüssen unterliegt. So weist die Spannungsgeneratorschaltung 26 einen fünften Widerstand 28 und einen sechsten Widerstand 29 auf. Der fünfte und sechste Widerstand 28, 29 sind in Reihe, zwischen dem hohen Versorgungsspannungspotential VDD und dem niedrigen Versorgungsspannungspotential GND geschaltet. Zwischen dem fünften Widerstand und dem sechsten Widerstand 28, 29 wird die Vergleichsspannung VVGL abgegriffen. Parallel zu dem fünften Widerstand 28 ist ein zweiter p-Kanal-Feldeffekttransistor 30 und parallel zu dem sechsten Widerstand 29 ein zweiter n-Kanal-Feldeffekttransistor 31 geschaltet. Die Steuereingänge des zweiten p-Kanal- und des zweiten n-Kanal-Feldeffekttransistors sind mit dem Steuersignal TS, dass an einem Ausgang des Differenzverstärkers 27 abgegriffen wird, verbunden.
  • Da die Terminierungsschaltung 20 und die Spannungsgeneratorschaltung 26 baugleich ausgeführt sind, mit den gleichen Spannungspotentialen VDD, GND verbunden sind und mit dem gleichen Steuersignal TS angesteuert werden, entspricht die Terminierungsspannung VTT, die an der Anschlussfläche der integrierten Schaltung zur Verfügung gestellt wird, der Vergleichsspannung VVGL. Der Differenzverstärker 27 hat die Aufgabe, die Vergleichsspannung VVGL auf die Referenzspannung VRef, die der integrierten Schaltung bereit gestellt wird, anzugleichen.
  • Das an dem Ausgang des Differenzverstärkers 27 abzugreifende Steuersignal TS weist demnach einen Wert auf, bei dem die Vergleichsspannung VVGL und die Referenzspannung VRef im Wesentlichen den gleichen Spannungswert aufweisen. Da die Terminierungsschaltung 20 und die Spannungsgeneratorschaltung 26 baugleich ausgeführt sind, weisen somit auch die Referenzspannung VRef und die Terminierungsspannung VTT am Ausgang der Terminierungsschaltung 20 den gleichen Spannungswert auf. Somit kann die Terminierungsspannung VTT in einer Eingangsschaltung einer integrierten Schaltung an eine von außen vorgegebene Referenzspannung VRef angepasst werden, so dass im Wesentlichen eine Abweichung zwischen Terminierungsspannung VTT und Referenzspannung VRef vermieden werden kann.
  • Der Regelungsvorgang für das Steuersignal TS erfolgt folgendermaßen: Ist die Vergleichsspannung VVGL größer als die Referenzspannung VRef so verstärkt der Differenzverstärker 27 die Differenzspannung erheblich (entsprechend seiner Steilheit) und legt das verstärkte Spannungssignal an die Steuereingänge des zweiten p-Kanal- und des zweiten n-Kanal-Feldeffekttransistors 30, 31 an. Durch die daran anliegende hohe positive Spannung wird der Widerstand des zweiten p-Kanal-Feldeffekttransistors 30 erhöht und der Widerstand des zweiten n-Kanal-Feldeffekttransistors 31 erniedrigt. Dadurch wird die Vergleichsspannung VVGL erniedrigt.
  • Auf analoge Weise liegt im Wesentlichen ein niedriges Potential (in der Nähe eines niedrigen Versorgungsspannungspotentials des Differenzverstärkers 27) als Steuersignal an den Steuereingängen der zweiten Feldeffekttransistoren 30, 31 an. Dies führt dazu, dass der Widerstand des zweiten p-Kanal-Feldeffekttransistors 30 klein ist und der Widerstand des zweiten n-Kanal-Feldeffekttransistors 31 hoch ist. In diesem Fall ist die Vergleichsspannung VVGL erhöht, so dass mit Hilfe der Rückkopplungsschleife die Referenzspannung VRef und die Vergleichsspannung VVGL aufeinander eingeregelt werden. Sind die Vergleichsspannung VVGL und die Referenzspannung VRef im Wesentlichen identisch, so liegt am Ausgang des Differenzverstärkers 27 ein Spannungspotential an, dass die entsprechenden Arbeitspunkte der ersten und zweiten Feldeffekttransistoren 23, 24, 30, 31 vorgibt, um die gewünschte Terminierungsspannung VTT bzw. Vergleichsspannung VVGL zu erhalten.
  • Bei der Realisierung von mehreren Eingangsschaltungen in einer integrierten Schaltung ist es möglich, dass das durch die Steuereinheit 25 generierte Steuersignal TS mehreren Terminierungsschaltungen 20 zur Verfügung gestellt wird, die jeweils in Eingangsschaltungen einer integrierten Schaltung vorgesehen sind. Auf diese Weise lässt sich die Anpassung der Terminierungsspannung VTT in einer platzsparenden Weise realisieren, da nur eine Steuereinheit 25 für die gesamte integrierte Schaltung vorgesehen sein muss. Da das Steuersignal TS im Wesentlichen ein konstantes Spannungssignal ist und die Steuereingänge der Feldeffekttransistoren 23, 24, 30, 31 für ein konstantes Spannungssignal keine Last darstellen, spielen die Zuleitungslängen zwischen Steuereinheit 25 und den Terminierungsschaltungen 20 im Wesentlichen keine Rolle, so dass dadurch nicht mit Verschiebungen zwischen den Terminierungsspannungen VTT der einzelnen Terminierungsschaltungen 20 zu rechnen ist.
  • 1
    Eingangsschaltung
    2
    Terminierungseinheit
    3
    Auswerteeinheit
    4
    Anschlussfläche
    5
    Datenleitung
    6
    Treiberschaltung
    7
    Spannungsteiler
    8
    erster Widerstand
    9
    zweiter Widerstand
    10
    Vergleicher
    20
    Terminierungsschaltung
    21
    dritter Widerstand
    22
    vierter Widerstand
    23
    erster p-Kanal-Feldeffekttransistor
    24
    erster n-Kanal-Feldeffekttransistor
    25
    Steuereinheit
    26
    Spannungsgeneratorschaltung
    27
    Differenzverstärker
    28
    fünfter Widerstand
    29
    sechster Widerstand
    30
    zweiter p-Kanal-Feldeffekttransistor
    31
    zweiter n-Kanal-Feldeffekttransistor
    VDD
    hohes Versorgungsspannungspotential
    GND
    niedriges Versorgungsspannungspotential
    VTT
    Terminierungsspannung
    VVGL
    Vergleichsspannung
    VRef
    Referenzspannung
    TS
    Steuersignal

Claims (9)

  1. Eingangsschaltung zum Empfangen eines Signals an einem Eingang einer integrierten Schaltung, und zum Bewerten des Signals bezüglich einer Referenzspannung (VRef) mit einer Terminierungsschaltung (20) zum Einstellen einer Terminierungsspannung (VTT), wobei die Terminierungsschaltung (20) einen zwischen einem hohen Spannungspotential und einem niedrigen Spannungspotential in Reihe geschalteten ersten Widerstand und einen zweiten Widerstand (22) aufweist, wobei zwischen dem ersten und zweiten Widerstand (21, 22) die Terminierungsspannung (VTT) abgreifbar ist, wobei parallel zu dem ersten Widerstand (21) ein erstes spannungsabhängiges Widerstandselement (23) mit einem ersten Widerstandsgradienten und parallel zum zweiten Widerstand (22) ein zweites spannungsabhängiges Widerstandselement (24) mit einem zweiten Widerstandsgradienten geschaltet ist, wobei die Widerstandswerte des ersten und des zweiten Widerstandselementes (23, 24) durch eine Steuerspannung (TS) steuerbar sind, um über die Steuerspannung die Widerstandswerte des ersten und des zweiten Widerstandselementes (23, 24) und dadurch die Terminierungsspannung (VTT) einzustellen, dadurch gekennzeichnet, dass eine Steuerschaltung (25) vorgesehen ist, um die Steuerspannung (TS) zu erzeugen, wobei die Steuerschaltung (25) eine Spannungsgeneratorschaltung (26) zum Erzeugen einer Vergleichsspannung und einen Differenzverstärker (27) aufweist, wobei die Spannungsgeneratorschaltung (26) baugleich zu der Terminierungsschaltung (20) ausgeführt ist, wobei die Vergleichsspannung (VVGL) und die Referenzspannung (VRef) an Eingängen des Differenzverstärkers angelegt sind, wobei die Steuerspannung (TS) an einem Ausgang eines Differenzverstärkers (27) abgreifbar ist und an den Steuereingängen des ersten und zweiten Widerstandselementes (23, 24) der Spannungsgeneratorschaltung (26) und der Terminierungsschaltung (20) angelegt ist.
  2. Eingansschaltung nach Anspruch 1, dadurch gekennzeichnet, dass der erste und der zweite Widerstandsgradient unterschiedliche Vorzeichen aufweisen.
  3. Eingangsschaltung nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass das erste und/oder das zweite spannungsgesteuerte Widerstandselement (23, 24) einen Transistor aufweist.
  4. Eingangsschaltung nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, dass das erste spannungsgesteuerte Widerstandselement (23) einen p-Kanal-Feldeffekttransistor und/oder das zweite spannungsgesteuerte Widerstandselement (24) einen n-Kanal-Feldeffekttransistor aufweist.
  5. Eingangsschaltung nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, dass die Vergleichsspannung (VVGL) den nicht-invertierenden Eingang und die Referenzspannung an den invertierenden Eingang des Differenzverstärkers (27) angelegt sind.
  6. Eingangsschaltung nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, dass mehrere Terminierungsschaltungen (20) vorgesehen sind, die von der von der Steuerschaltung (25) generierten Steuerspannung (TS) angesteuert sind.
  7. Eingangsschaltung nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, dass die Referenzspannung (VRef) einen Spannungspegel aufweist, der etwa in der Mitte zwischen dem High-Pegel und dem Low-Pegel des empfangenen Signals liegt.
  8. Eingangsschaltung nach einem der Ansprüche 1 bis 7, dadurch gekennzeichnet, dass eine Signalauswerteschaltung vorgesehen ist, um das empfangene Signal mit der Referenzspan nung (VRef) zu vergleichen und um abhängig von dem Ergebnis des Vergleiches einen Signalwert zuzuweisen.
  9. Verfahren zum Einstellen einer Terminierungsspannung (VTT) an einer Terminierungsschaltung (20), wobei die Terminierungsspannung (VTT) gemäß einer Steuerspannung (TS) eingestellt wird, wobei die Steuerspannung (TS) so gewählt wird, dass die Terminierungsspannung (VTT) im wesentlichen einer vorgegebenen Referenzspannung (VRef) entspricht, gegen die das empfangene Signal detektiert wird, dadurch gekennzeichnet, dass die Steuerspannung (TS) abhängig von der Referenzspannung (VRef) ermittelt wird, indem die Terminierungsspannung (VTT) und die Referenzspannung (VRef) miteinander verglichen werden.
DE10315527A 2003-04-04 2003-04-04 Eingangsschaltung zum Empfangen eines Signals an einem Eingang einer integrierten Schaltung Expired - Fee Related DE10315527B3 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE10315527A DE10315527B3 (de) 2003-04-04 2003-04-04 Eingangsschaltung zum Empfangen eines Signals an einem Eingang einer integrierten Schaltung
US10/815,541 US7009420B2 (en) 2003-04-04 2004-04-01 Input circuit for receiving a signal at an input on an integrated circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE10315527A DE10315527B3 (de) 2003-04-04 2003-04-04 Eingangsschaltung zum Empfangen eines Signals an einem Eingang einer integrierten Schaltung

Publications (1)

Publication Number Publication Date
DE10315527B3 true DE10315527B3 (de) 2004-09-30

Family

ID=32921149

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10315527A Expired - Fee Related DE10315527B3 (de) 2003-04-04 2003-04-04 Eingangsschaltung zum Empfangen eines Signals an einem Eingang einer integrierten Schaltung

Country Status (2)

Country Link
US (1) US7009420B2 (de)
DE (1) DE10315527B3 (de)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100539252B1 (ko) * 2004-03-08 2005-12-27 삼성전자주식회사 데이터 버스 및 커맨드/어드레스 버스를 통해 전송되는신호의 충실도를 향상시킬 수 있는 메모리 모듈 및 이를포함하는 메모리 시스템
DE102004024082A1 (de) * 2004-05-14 2005-12-08 Infineon Technologies Ag Eingangsschaltung zum Empfangen eines Eingangssignals sowie ein Verfahren zum Anpassen eines Arbeitspunktes einer Eingangsschaltung
US7996590B2 (en) * 2004-12-30 2011-08-09 Samsung Electronics Co., Ltd. Semiconductor memory module and semiconductor memory system having termination resistor units
US8649229B2 (en) * 2011-06-29 2014-02-11 Intel Corporation Memory module bus termination voltage (VTT) regulation and management
US9172376B2 (en) * 2013-03-15 2015-10-27 Taiwan Semiconductor Manufacturing Company Limited Controlling voltage at pad

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5982218A (en) * 1996-07-04 1999-11-09 Nec Corporation Input circuit provided in a semiconductor integrated circuit, used in high-speed small-amplitude signal transmission system
US6281702B1 (en) * 2000-05-30 2001-08-28 International Business Machines Corporation CMOS small signal terminated hysteresis receiver
US6362644B1 (en) * 2000-08-01 2002-03-26 Semiconductor Components Industries Llc Programmable termination for integrated circuits
DE10146509C2 (de) * 2001-09-21 2003-07-31 Infineon Technologies Ag Integrierte Schaltung mit einer Eingangsschaltung

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5655113A (en) * 1994-07-05 1997-08-05 Monolithic System Technology, Inc. Resynchronization circuit for a memory system and method of operating same
US5602494A (en) * 1995-03-09 1997-02-11 Honeywell Inc. Bi-directional programmable I/O cell
KR100266902B1 (ko) * 1998-04-22 2000-09-15 윤종용 수신 장치 및 통신 장치의 전송 라인 종단 회로
KR100486301B1 (ko) * 2003-01-27 2005-04-29 삼성전자주식회사 전력 소비를 감소시키는 종단 회로.

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5982218A (en) * 1996-07-04 1999-11-09 Nec Corporation Input circuit provided in a semiconductor integrated circuit, used in high-speed small-amplitude signal transmission system
US6281702B1 (en) * 2000-05-30 2001-08-28 International Business Machines Corporation CMOS small signal terminated hysteresis receiver
US6362644B1 (en) * 2000-08-01 2002-03-26 Semiconductor Components Industries Llc Programmable termination for integrated circuits
DE10146509C2 (de) * 2001-09-21 2003-07-31 Infineon Technologies Ag Integrierte Schaltung mit einer Eingangsschaltung

Also Published As

Publication number Publication date
US7009420B2 (en) 2006-03-07
US20040232941A1 (en) 2004-11-25

Similar Documents

Publication Publication Date Title
DE69814250T2 (de) Spannungsregelung mit Lastpolstabilisation
DE4226047C2 (de) Schaltkreis zur Erzeugung einer internen Spannungsversorgung mit einer Steuerschaltung zur Durchführung eines Belastungstests ("Burn-in-Test")
DE102005039138B4 (de) Mittels eines Widerstandes programmierbare und eine Referenzstromquelle aufweisende Schaltung
DE102017118657A1 (de) Anzeigefeld, Schieberegisterschaltung und Ansteuerverfahren dafür
DE10146825A1 (de) Programmierbare Impedanzsteuerschaltung
DE10141939B4 (de) Flip-Flop-Schaltung zur taktsignalabhängigen Datenpufferung und diese enthaltender Signalhöhenkomparator
DE102004017863B4 (de) Schaltung und Verfahren zum Ermitteln eines Referenzpegels für eine solche Schaltung
DE102006003262A1 (de) Differenz-Ausgabetreiber, Halbleiter-Speicherbauelement und Verfahren zum Treiben einer Mehrzahl von Differenz-Ausgabesignalen
DE102005008151A1 (de) DLL-Schaltkreis zum Bereitstellen einer einstellbaren Phasenbeziehung zu einem periodischen Eingangssignal
DE102006039437A1 (de) Signalspannungshubbegrenzer
DE60115041T2 (de) Puffer mit kompensierender steuerungsstärke
DE10142840B4 (de) Verzögerungsschaltung
DE10223760B4 (de) Integrierte Halbleiterschaltung
DE19849560A1 (de) Ausgangspufferschaltung zum Steuern einer Anstiegsrate
DE10315527B3 (de) Eingangsschaltung zum Empfangen eines Signals an einem Eingang einer integrierten Schaltung
DE10341320B4 (de) Differenzverstärkerschaltung
DE10211596B4 (de) Abstimmschaltung für einen Sensor für eine physikalische Grösse
DE10318603A1 (de) Eingangsempfängerschaltung
EP1494038B1 (de) Verfahren und Vorrichtung zur Ermittlung des Verhältnisses zwischen einer RC-Zeitkonstanten in einer integrierten Schaltung und einem Sollwert
DE10156026A1 (de) Komparator mit veringerter Empfindlichkeit für Offsetspannungs- und Zeitablauffehler
DE102004041335A1 (de) Datentreiberschaltung und zugehöriger Halbleiterbaustein
DE102006004229A1 (de) Integrierte Schaltung zum Empfang von Daten
DE10318523B4 (de) Verfahren zum Einstellen einer Terminierungsspannung und eine Eingangsschaltung
DE19642377A1 (de) Negativspannung-Treiberschaltung
DE10084448B4 (de) Selbstkompensierender Ausgangspuffer

Legal Events

Date Code Title Description
8100 Publication of the examined application without publication of unexamined application
8364 No opposition during term of opposition
8327 Change in the person/name/address of the patent owner

Owner name: QIMONDA AG, 81739 MUENCHEN, DE

R081 Change of applicant/patentee

Owner name: INFINEON TECHNOLOGIES AG, DE

Free format text: FORMER OWNER: QIMONDA AG, 81739 MUENCHEN, DE

Owner name: POLARIS INNOVATIONS LTD., IE

Free format text: FORMER OWNER: QIMONDA AG, 81739 MUENCHEN, DE

R081 Change of applicant/patentee

Owner name: POLARIS INNOVATIONS LTD., IE

Free format text: FORMER OWNER: INFINEON TECHNOLOGIES AG, 85579 NEUBIBERG, DE

R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee