DE19642377A1 - Negativspannung-Treiberschaltung - Google Patents
Negativspannung-TreiberschaltungInfo
- Publication number
- DE19642377A1 DE19642377A1 DE19642377A DE19642377A DE19642377A1 DE 19642377 A1 DE19642377 A1 DE 19642377A1 DE 19642377 A DE19642377 A DE 19642377A DE 19642377 A DE19642377 A DE 19642377A DE 19642377 A1 DE19642377 A1 DE 19642377A1
- Authority
- DE
- Germany
- Prior art keywords
- transistor
- pump
- node
- input terminal
- clock signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of dc power input into dc power output
- H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
- H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
- H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
- H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
- H02M3/073—Charge pumps of the Schenkel-type
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Read Only Memory (AREA)
- Dc-Dc Converters (AREA)
Description
Die Erfindung betrifft eine Negativspannung-Treiberschaltung
und insbesondere eine solche Schaltung, mit der eine
Negativspannung an die Steuerelektrode einer EEPROM
Flashzelle angelegt werden kann.
Im allgemeinen wird eine negative Spannung an die
Steuerelektrode einer EEPROM Flashzelle angelegt, um in der
EEPROM Flashzelle gespeicherte Daten zu löschen. Um eine
derartige negative Spannung zur Verfügung zu stellen, sind
eine Ladungspumpe 1, die eine negative Spannung entsprechend
ersten und zweiten Taktsignalen erzeugt, ein Regler 2 zum
Regeln der negativen Spannung, ein Durchlaß- oder
Paßtransistor T zum Anlegen der negativen Spannung an einer
Steuerelektrode G der EEPROM Flashzelle und eine
Treiberschaltung 3 erforderlich, um den Transistor T
entsprechend den ersten und zweiten Taktsignalen zu steuern,
wie dies in Fig. 1 gezeigt ist.
Die Negativspannung-Treiberschaltung nach Fig. 1 wird anhand
von Fig. 2 und 6 nachfolgend weiter erläutert. Nach Fig. 2
liegt das erste Taktsignal CK1, vgl. Fig. 6, an einem
Pumpkondensator M3 an, während das zweite Taktsignal an einem
Pumpkondensator M4 anliegt. Der Phasenunterschied zwischen
dem ersten Taktsignal CK1 und dem zweiten Taktsignal CK2
beträgt 180°, wie dies in Fig. 6 zu sehen ist.
Die Transistoren M1 und M2 werden abwechselnd in Abhängigkeit
von den ersten und zweiten Taktsignalen CK1 und CK2, die die
Pumpkondensatoren M3 bzw. M4 passiert haben, eingeschaltet,
so daß die an einer Eingangsklemme in angelegte negative
Spannung zu einer Ausgangsklemme out geführt wird, mit der
ein Lastkondensator C2 verbunden ist. Eine Spannung, die
durch die Pumpkondensatoren M3 und M4 angekoppelt ist, ändert
sich, da der Pumpkondensator M4 direkt mit der Ausgangsklemme
out verbunden ist. Ferner wird die Schwellenspannung der PMOS
Transistoren M1 und M2 heraufgesetzt, da die PMOS
Transistoren M1 und M2 durch den Bodyeffekt beeinflußt
werden. Wenn ferner eine derartige Schwellenspannung größer
als die Kopplungsspannung ist, die durch das
Kopplungsverhältnis der Pumpkondensatoren M3 und M4 und des
Lastkondensators C2 bestimmt ist, werden die PMOS
Transistoren M1 und M2 nicht eingeschaltet und wird die
Ausgangsspannung der Ladungspumpe nicht an die Ausgangsklemme
out geleitet, so daß der Ausgang der Negativspannung-
Treiberschaltung in einen Sättigungszustand versetzt wird.
Wenn die Kapazität des Lastkondensators C2 ferner größer als
die der Pumpkondensatoren M3 und M4 ist und der r-Effekt der
Durchlaßtransistoren M1 und M2 groß ist, gelangt der
Ausgang der Negativspannungs-Treiberschaltung ebenfalls in
einen Sättigungszustand, bevor der Ausgang der
Treiberschaltung auf ein gewünschtes Spannungsniveau
abgefallen ist. Infolge davon kann das Problem auftreten,
daß der Ausgang der Treiberschaltung von der Kapazität des
Lastkondensators C2 abhängt. Auch ist es nachteilig, daß der
Ausgang der Negativspannung-Treiberschaltung von der
Versorgungsspannung Vcc abhängt, da die Kopplungsspannung
durch das Taktsignal verändert wird.
Ein Ziel der Erfindung ist daher die Schaffung einer
Negativspannung-Treiberschaltung, die es ermöglicht, eine
hochgradig stabile Negativspannung an die Steuerelektrode
einer EEPROM Flashzelle unabhängig von der Kapazität eines
Lastkondensators und unabhängig von der Versorgungsspannung
anzulegen.
Die Negativspannung-Treiberschaltung nach der Erfindung, mit
der dieses Ziel erreicht wird, zeichnet sich aus durch: ein
zwischen einer Eingangsklemme und einer Ausgangsklemme
angeschlossenes Schaltelement, wobei die Eingangsklemme mit
irgendeinem Knoten einer Ladungspumpe verbunden ist, eine
Crosslatch-Pumpschaltung zur Steuerung des Schaltelementes
entsprechend einem ersten Taktsignal und einem zweiten
Taktsignal und zur Aufrechterhaltung einer Ausgangsspannung,
die niedriger als die der Ladungspumpe ist, und einen
Kondensator zur Bewirkung eines Pumpbetriebes entsprechend
dem ersten Taktsignal, wenn die Ausgangsklemme gegenüber der
Eingangsklemme isoliert ist. Bezüglich weiterer Aspekte der
Erfindung wird auf die Patentansprüche verwiesen.
Die Erfindung wird nachfolgend anhand von Ausführungsformen
und der Zeichnung näher erläutert. Es zeigen:
Fig. 1 ein Blockdiagramm zur Erläuterung des Aufbaues
einer Negativladungspumpe,
Fig. 2 das Blockdiagramm einer herkömmlichen
Negativspannung-Treiberschaltung,
Fig. 3 das Blockdiagramm einer Negativspannung-
Treiberschaltung gemäß einer ersten Ausführungsform der
Erfindung,
Fig. 4 das Blockdiagramm einer Negativspannung-
Treiberschaltung gemäß einer zweiten Ausführungsform der
Erfindung,
Fig. 5 das Blockdiagramm einer Negativspannung-
Treiberschaltung gemäß einer dritten Ausführungsform der
Erfindung,
Fig. 6 ein Schaubild mit Kurvenverläufen zur Erläuterung
der Negativspannung-Treiberschaltungen nach Fig. 2, 3, 4 und
5,
Fig. 7 ein Schaubild mit Kurvenverläufen zur Erläuterung
einer bekannten Negativspannung-Treiberschaltung,
Fig. 8A ein Schaubild mit einem Kurvenverlauf zur
Darstellung des Ausgangs an einem Regler gemäß Fig. 1, und
Fig. 8B ein Schaubild mit einem Kurvenverlauf zur
Darstellung des Ausganges einer Negativspannung-
Treiberschaltung gemäß der Erfindung.
In der Zeichnung tragen gleiche Teile die gleichen
Bezugszeichen.
Fig. 3 zeigt eine Negativspannung-Treiberschaltung gemäß der
ersten Ausführungsform der Erfindung.
Nach Fig. 3 ist ein PMOS Transistor M1 zwischen einer
Eingangsklemme in und einem Knoten N1 angeschlossen. Ein
Pumpkondensator M4 ist zwischen dem Knoten N1 und einer
ersten Takteingangsklemme K1 angeschlossen. Ein PMOS
Transistor M2 ist zwischen der Eingangsklemme in und einem
Knoten N2 angeschlossen. Ein Pumpkondensator M5 ist zwischen
dem Knoten N2 und einer zweiten Takteingangsklemme K2
angeschlossen. Die Steuerelektrode des PMOS Transistors M1
ist mit dem Knoten N2 verbunden, während die Steuerelektrode
des PMOS Transistors M2 mit dem Knoten N1 verbunden ist. Ein
PMOS Transistor M3 ist zwischen der Eingangsklemme in und
einer Ausgangsklemme out angeschlossen, wobei die
Steuerelektrode des PMOS Transistors M3 mit dem Knoten N2
verbunden ist. Ein Pumpkondensator M6 ist zwischen der ersten
Takteingangsklemme K1 und der Ausgangsklemme out
angeschlossen. Die Pumpkondensatoren M4, M5 und M6 bestehen
jeweils aus einem PMOS Transistor. Die PMOS Transistoren M1
und M2 und die Pumpkondensatoren M4 und M5 werden als
Crosslatch-Pumpschaltung betrieben. Insbesondere werden die
PMOS Transistoren M1 und M2 als PMOS Latch- oder
Halteschaltung betrieben.
Der elektrische Betrieb der Anordnung nach Fig. 3 wird
nachfolgend anhand von Fig. 6 erläutert. Ein erstes
Taktsignal CK1 liegt an der ersten Takteingangsklemme K1 an,
während ein zweites Taktsignal CK2 an der zweiten
Takteingangsklemme K2 anliegt. Kommt das erste Taktsignal CK1
von einem niedrigen Niveau auf ein hohes Niveau und das
zweite Taktsignal CK2 von einem hohen Niveau auf ein
niedriges Niveau, wird der Transistor M3 eingeschaltet,
wodurch die Eingangsklemme in mit der Ausgangsklemme out in
Verbindung kommt. Die Ausgangsklemme out wird daher zur
Eingangsklemme in entladen und die Ausgangsspannung
herabgesetzt, da der Phasenunterschied zwischen Eingang und
Ausgang 180° beträgt. Der Transistor M1 wird ebenfalls
eingeschaltet, wodurch der Knoten N1 entladen wird.
Wenn das Niveau des ersten Taktsignales CK1 von hoch auf tief
und das Niveau des zweiten Taktsignales CK2 von tief auf hoch
gelangt, wird der Transistor M2 eingeschaltet, so daß das
Potential der Eingangsklemme in gleich dem der Ausgangsklemme
out wird. Wenn der Transistor M3 ausgestaltet wird, wird die
Ausgangsspannung der Ausgangsklemme out sofort durch den
Pumpkondensator M6 herabgesetzt, so daß die Ausgangsspannung
der Ausgangsklemme out die negative Spannung bleibt, während
dich das erste Taktsignal CK1 bei einem niedrigen Niveau
befindet. Der Pumpkondensator M6 bewirkt insbesondere einen
Pumpbetrieb, wenn die Ausgangsklemme gegenüber der
Eingangsklemme isoliert ist.
Die Ausgangsspannung der Ausgangsklemme out hält einen
niedrigeren Wert als der der Negativladungspumpe bei, wenn
das erste Taktsignal sich auf einem niedrigen Niveau
befindet, so daß der PMOS Transistor T nach Fig. 1
eingeschaltet wird. Eine stabile negative Spannung kann daher
an die Steuerelektrode G der EEPROM Flashzelle angelegt
werden.
Fig. 4 zeigt eine Negativspannung-Treiberschaltung gemäß
einer zweiten Ausführungsform der Erfindung.
Wie Fig. 4 zeigt, liegt ein erstes und zweites Taktsignal CK1
und CK2 an einer ersten bzw. zweiten Takteingangsklemme K1
bzw. K2 an. Wenn das Niveau des ersten Taktsignales CK1 von
tief auf hoch kommt, während das Niveau des zweiten
Taktsignales CK2 von hoch auf tief gelangt, werden die
Transistoren M1 und M2 eingeschaltet, so daß die
Eingangsklemme in mit der Ausgangsklemme out verbunden wird.
Die Ladung der Ausgangsklemme out entlädt sich daher zur
Eingangsklemme in, und die Ausgangsspannung wird
herabgesetzt, da der Phasenunterschied zwischen Eingang und
Ausgang 180° beträgt. Der Transistor M1 schaltet ebenfalls
ein, so daß sich der Knoten N1 entlädt.
Wenn das erste Taktsignal CK1 von Hoch- auf Tiefniveau und
das zweite Taktsignal CK2 von Tief- auf Hochniveau gelangt,
wird der Transistor M1 eingeschaltet, während die
Transistoren M1 und M3 ausschalten. Die Ausgangsspannung der
Ausgangsklemme out wird daher sofort durch den Pumpbetrieb
des Pumpkondensators M6 herabgesetzt, so daß die
Ausgangsklemme out die negative Spannung beibehält, wenn sich
das erste Taktsignal CK1 auf einem niedrigen Niveau befindet.
Durch Wiederholung dieses Vorganges bleibt die
Ausgangsspannung der Ausgangsklemme auf dem niedrigeren Wert
als dem der Ladungspumpe. Die stabile negative Spannung kann
daher an die Steuerelektrode G der EEPROM Flashzelle angelegt
werden.
Fig. 5 zeigt eine Negativspannung-Treiberschaltung gemäß
einer dritten Ausführungsform der Erfindung.
Wie in Fig. 5 dargestellt ist, liegt ein erstes und zweites
Taktsignal CK1 und CK2 an einer ersten bzw. zweiten
Takteingangsklemme K1 bzw. K2 an. Wenn das Niveau des ersten
Taktsignales CK1 von niedrig auf hoch gelangt, während das
Niveau des zweiten Taktsignales CK2 von hoch auf niedrig
kommt, schalten die Transistoren M1, M3 und M4 ein, so daß
die Eingangsklemme in mit der Ausgangsklemme out verbunden
wird. Die Ausgangsklemme out entlädt sich daher zur
Eingangsklemme in, und die Ausgangsspannung wird
herabgesetzt, da der Phasenunterschied zwischen Eingang und
Ausgang 180° beträgt. Die Transistoren M1 und M3 schalten
ebenfalls ein, so daß der Knoten K1 entladen wird.
Wenn das Niveau des ersten Taktsignales CK1 von hoch auf
niedrig und das Niveau des zweiten Taktsignales CK2 von
niedrig auf hoch gelangt, schaltet der Transistor M2 ein,
während die Transistoren M1, M3 und M4 ausschalten. Die
Ausgangsspannung der Ausgangsklemme out wird daher sofort
durch den Pumpbetrieb des Pumpkondensators M7 herabgesetzt,
so daß die Ausgangsklemme out die negative Spannung
beibehält, wenn das erste Taktsignal CK1 auf einem niedrigen
Niveau steht. Durch Wiederholung dieses Betriebes bleibt die
Ausgangsspannung der Ausgangsklemme bei einer niedrigeren
Spannung als diejenige der Ladungspumpe. Daher kann die
stabile negative Spannung an die Steuerelektrode G der EEPROM
Flashzelle angelegt werden.
Fig. 7 zeigt Kurvenverläufe zur Erläuterung einer
herkömmlichen Negativspannung-Treiberschaltung. Da gemäß
Fig. 7 die negative Spannung V1, die am Regler 2 der
Anordnung nach Fig. 1 ausgegeben wird,
-8 Volt beträgt,
während die Ausgangsspannung V3 der Negativspannung-
Treiberschaltung bei etwa -1 Volt ihren Sättigungszustand
erreicht, kann die negative Spannung V1 nicht in konstanter,
stabiler Form an der Steuerelektrode einer EEPROM Flashzelle
angelegt werden.
Fig. 8A zeigt den Verlauf der den Regler durchlaufenen
Negativspannung V1, und Fig. 8B zeigt den Verlauf der
Ausgangsspannung einer Negativspannung-Treiberschaltung
gemäß der vorliegenden Erfindung. Wie in Fig. 8A und 8B
dargestellt ist, kann, da die Ausgangsspannung der
Negativspannung-Treiberschaltung niedriger als die
Negativspannung ist, die durch den Regler gelangt, die
Negativspannung V1 konstant an die Steuerelektrode der EEPROM
Flashzelle angelegt werden.
Wie dargelegt wurde, kann erfindungsgemäß eine höhere
Negativspannung an die Steuerelektrode der EEPROM Flashzelle
angelegt werden.
Obgleich die vorausgehende Beschreibung der Erfindung in
Verbindung mit bevorzugten Ausführungsformen mit einem
gewissen Grad an Spezialisierung erfolgte, versteht es sich,
daß die Erfindung nicht auf die beschriebenen und gezeigten
bevorzugten Ausführungsformen beschränkt ist. Abweichungen,
die von einem Fachmann anhand der gegebenen Lehre vorgenommen
werden können, sind daher als zur Erfindung gehörig zu
betrachten.
Claims (12)
1. Negativspannung-Treiberschaltung, gekennzeichnet durch
ein mit einer Eingangsklemme und einer Ausgangsklemme verbundenes Schaltelement, wobei die Eingangsklemme mit irgendeinem Knoten einer Ladungspumpe (1) verbunden ist;
eine Crosslatch-Pumpschaltung zur Steuerung des Schaltelementes in Abhängigkeit von einem ersten Taktsignal (CK1) und einem zweiten Taktsignal (CK2) und zur Haltung der Ausgangsspannung auf einem Spannungswert der niedriger als der der Ladungspumpe ist; und
einen Kondensator zur Bewirkung eines Pumpbetriebes entsprechend dem ersten Taktsignal, wenn die Ausgangsklemme gegenüber der Eingangsklemme isoliert ist.
ein mit einer Eingangsklemme und einer Ausgangsklemme verbundenes Schaltelement, wobei die Eingangsklemme mit irgendeinem Knoten einer Ladungspumpe (1) verbunden ist;
eine Crosslatch-Pumpschaltung zur Steuerung des Schaltelementes in Abhängigkeit von einem ersten Taktsignal (CK1) und einem zweiten Taktsignal (CK2) und zur Haltung der Ausgangsspannung auf einem Spannungswert der niedriger als der der Ladungspumpe ist; und
einen Kondensator zur Bewirkung eines Pumpbetriebes entsprechend dem ersten Taktsignal, wenn die Ausgangsklemme gegenüber der Eingangsklemme isoliert ist.
2. Schaltung nach Anspruch 1, dadurch gekennzeichnet, daß
die Schalteinrichtung ein PMOS Transistor ist.
3. Schaltung nach Anspruch 1, dadurch gekennzeichnet, daß
die Crosslatch-Pumpschaltung aufweist:
erste und zweite Pumpkondensatoren, an denen das erste bzw. zweite Taktsignal anliegt, und
eine PMOS Latch- oder Malteschaltung, die abwechselnd in Abhängigkeit von dem ersten und zweiten, durch den ersten und zweiten Pumpkondensator hindurchgegangenen Taktsignal betrieben wird.
erste und zweite Pumpkondensatoren, an denen das erste bzw. zweite Taktsignal anliegt, und
eine PMOS Latch- oder Malteschaltung, die abwechselnd in Abhängigkeit von dem ersten und zweiten, durch den ersten und zweiten Pumpkondensator hindurchgegangenen Taktsignal betrieben wird.
4. Schaltung nach Anspruch 1, dadurch gekennzeichnet, daß
der Kondensator aus einem PMOS Transistor gebildet ist.
5. Negativspannung-Treiberschaltung, gekennzeichnet durch
einen Transistor mit einer Steuerelektrode, einer Sourceelektrode und einer Drainelektrode, wobei die Source- und Drainelektroden mit einer Ausgangsklemme und einer mit irgendeinem Knoten einer Ladungspumpe verbundenen Eingangsklemme verbunden sind,
eine Crosslatch-Pumpschaltung zur Steuerung des Transistors entsprechend einem ersten Taktsignal und einem zweiten Taktsignal und zur Beibehaltung der Ausgangsspannung auf einem niedrigeren Wert als der der Ladungspumpe, wobei der Phasenunterschied zwischen dem ersten und zweiten Taktsignal 180° beträgt, und
einen Kondensator, der einen Pumpbetrieb entsprechend dem ersten Taktsignal bewirkt, wenn die Ausgangsklemme von der Eingangsklemme getrennt ist.
einen Transistor mit einer Steuerelektrode, einer Sourceelektrode und einer Drainelektrode, wobei die Source- und Drainelektroden mit einer Ausgangsklemme und einer mit irgendeinem Knoten einer Ladungspumpe verbundenen Eingangsklemme verbunden sind,
eine Crosslatch-Pumpschaltung zur Steuerung des Transistors entsprechend einem ersten Taktsignal und einem zweiten Taktsignal und zur Beibehaltung der Ausgangsspannung auf einem niedrigeren Wert als der der Ladungspumpe, wobei der Phasenunterschied zwischen dem ersten und zweiten Taktsignal 180° beträgt, und
einen Kondensator, der einen Pumpbetrieb entsprechend dem ersten Taktsignal bewirkt, wenn die Ausgangsklemme von der Eingangsklemme getrennt ist.
6. Schaltung nach Anspruch 5, dadurch gekennzeichnet, daß
der Transistor ein PMOS Transistor ist.
7. Schaltung nach Anspruch 5, dadurch gekennzeichnet, daß
die Crosslatch-Pumpschaltung umfaßt:
erste und zweite Pumpkondensatoren, an denen das erste bzw. zweite Taktsignal anliegt, und
eine PMOS Latch- bzw. Halteschaltung, die abwechselnd in Abhängigkeit von den durch den ersten und zweiten Pumpkondensator hindurchgegangenen ersten und zweiten Taktsignalen betrieben wird.
erste und zweite Pumpkondensatoren, an denen das erste bzw. zweite Taktsignal anliegt, und
eine PMOS Latch- bzw. Halteschaltung, die abwechselnd in Abhängigkeit von den durch den ersten und zweiten Pumpkondensator hindurchgegangenen ersten und zweiten Taktsignalen betrieben wird.
8. Schaltung nach Anspruch 5, dadurch gekennzeichnet, daß
der Kondensator aus einem PMOS-Transistor gebildet ist.
9. Negativspannung-Treiberschaltung, gekennzeichnet durch:
einen ersten Transistor, der zwischen einer Ausgangsklemme und einer Eingangsklemme angeschlossen ist, die mit irgendeinem Knoten einer Ladungspumpe verbunden ist; und
einen zweiten Transistor, der zwischen der Eingangsklemme und einem ersten Knoten angeschlossen ist, wobei eine Steuerelektrode des zweiten Transistors mit einer Steuerelektrode des ersten Transistors verbunden ist;
einen dritten Transistor, der zwischen der Ausgangsklemme und einer zweiten mit der Steuerelektrode des zweiten Transistors verknüpften Knoten angeschlossen ist;
einen ersten Pumpkondensator, der zwischen einer ersten Takteingangsklemme, an der ein erstes Taktsignal anliegt, und dem ersten Knoten angeschlossen ist;
einen zweiten Pumpkondensator, der zwischen einer zweiten Takteingangsklemme, an der ein zweites Taktsignal anliegt, und dem zweiten Knoten angeschlossen ist; und
einen dritten Pumpkondensator, der zwischen der Ausgangsklemme und der ersten Takteingangsklemme angeschlossen ist.
einen ersten Transistor, der zwischen einer Ausgangsklemme und einer Eingangsklemme angeschlossen ist, die mit irgendeinem Knoten einer Ladungspumpe verbunden ist; und
einen zweiten Transistor, der zwischen der Eingangsklemme und einem ersten Knoten angeschlossen ist, wobei eine Steuerelektrode des zweiten Transistors mit einer Steuerelektrode des ersten Transistors verbunden ist;
einen dritten Transistor, der zwischen der Ausgangsklemme und einer zweiten mit der Steuerelektrode des zweiten Transistors verknüpften Knoten angeschlossen ist;
einen ersten Pumpkondensator, der zwischen einer ersten Takteingangsklemme, an der ein erstes Taktsignal anliegt, und dem ersten Knoten angeschlossen ist;
einen zweiten Pumpkondensator, der zwischen einer zweiten Takteingangsklemme, an der ein zweites Taktsignal anliegt, und dem zweiten Knoten angeschlossen ist; und
einen dritten Pumpkondensator, der zwischen der Ausgangsklemme und der ersten Takteingangsklemme angeschlossen ist.
10. Schaltung nach Anspruch 9, dadurch gekennzeichnet, daß
der erste, zweite und dritte Pumpkondensator jeweils aus
einem PMOS Transistor gebildet ist.
11. Negativspannung-Treiberschaltung, gekennzeichnet durch
einen ersten Transistor, der zwischen einem ersten Knoten und einer Eingangsklemme angeschlossen ist, die mit irgendeinem Knoten einer Ladungspumpe verbunden ist,
einen zweiten Transistor, der zwischen der Eingangsklemme und einem ersten Knoten angeschlossen ist, wobei eine Steuerelektrode des zweiten Transistors mit einer Steuerelektrode des ersten Transistors verbunden ist;
einen dritten Transistor, der zwischen dem dritten Knoten und einem zweiten Knoten angeschlossen ist, der mit der Steuerelektrode des zweiten Transistors verbunden ist;
einen ersten Pumpkondensator, der zwischen einer ersten Takteingangsklemme, an der das erste Taktsignal anliegt, und dem ersten Knoten angeschlossen ist;
einen zweiten Pumpkondensator, der zwischen einer zweiten Takteingangsklemme, an der ein zweites Taktsignal anliegt, und dem zweiten Knoten angeschlossen ist:
einen dritten Pumpkondensator, der zwischen der Ausgangsklemme und der ersten Takteingangsklemme angeschlossen ist; und
einen vierten Transistor, der zwischen dem dritten Knoten und einer Ausgangsklemme angeschlossen ist, wobei die Steuerelektrode des vierten Transistors mit dem zweiten Knoten verbunden ist.
einen ersten Transistor, der zwischen einem ersten Knoten und einer Eingangsklemme angeschlossen ist, die mit irgendeinem Knoten einer Ladungspumpe verbunden ist,
einen zweiten Transistor, der zwischen der Eingangsklemme und einem ersten Knoten angeschlossen ist, wobei eine Steuerelektrode des zweiten Transistors mit einer Steuerelektrode des ersten Transistors verbunden ist;
einen dritten Transistor, der zwischen dem dritten Knoten und einem zweiten Knoten angeschlossen ist, der mit der Steuerelektrode des zweiten Transistors verbunden ist;
einen ersten Pumpkondensator, der zwischen einer ersten Takteingangsklemme, an der das erste Taktsignal anliegt, und dem ersten Knoten angeschlossen ist;
einen zweiten Pumpkondensator, der zwischen einer zweiten Takteingangsklemme, an der ein zweites Taktsignal anliegt, und dem zweiten Knoten angeschlossen ist:
einen dritten Pumpkondensator, der zwischen der Ausgangsklemme und der ersten Takteingangsklemme angeschlossen ist; und
einen vierten Transistor, der zwischen dem dritten Knoten und einer Ausgangsklemme angeschlossen ist, wobei die Steuerelektrode des vierten Transistors mit dem zweiten Knoten verbunden ist.
12. Schaltung nach Anspruch 11, dadurch gekennzeichnet,
daß der erste, zweite und dritte Kondensator jeweils aus
einem PMOS Transistor besteht.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR95-35435 | 1995-10-14 | ||
KR1019950035435A KR100208443B1 (ko) | 1995-10-14 | 1995-10-14 | 네가티브 전압 구동회로 |
Publications (2)
Publication Number | Publication Date |
---|---|
DE19642377A1 true DE19642377A1 (de) | 1997-04-17 |
DE19642377B4 DE19642377B4 (de) | 2014-10-30 |
Family
ID=19430205
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19642377.5A Expired - Fee Related DE19642377B4 (de) | 1995-10-14 | 1996-10-14 | Negativspannung-Treiberschaltung |
Country Status (5)
Country | Link |
---|---|
US (1) | US5838190A (de) |
JP (1) | JP2807664B2 (de) |
KR (1) | KR100208443B1 (de) |
DE (1) | DE19642377B4 (de) |
GB (1) | GB2306259B (de) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2008036493A2 (en) * | 2006-09-19 | 2008-03-27 | Sandisk Corporation | Method and system for charge pumps |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100256226B1 (ko) * | 1997-06-26 | 2000-05-15 | 김영환 | 레퍼런스 전압 발생 장치 |
FR2773012B1 (fr) * | 1997-12-24 | 2001-02-02 | Sgs Thomson Microelectronics | Dispositif a pompe de charges negatives |
US20030016070A1 (en) * | 2001-07-17 | 2003-01-23 | Wenhua Yang | Bootstrap module for multi-stage circuit |
CN100592153C (zh) * | 2007-06-08 | 2010-02-24 | 群康科技(深圳)有限公司 | 负电压产生电路 |
CN104714589B (zh) * | 2015-01-09 | 2017-08-25 | 中国电子科技集团公司第二十四研究所 | 一种cmos片上直流负电压产生电路 |
JP6679402B2 (ja) * | 2016-04-28 | 2020-04-15 | ラピスセミコンダクタ株式会社 | 昇圧回路 |
CN110265080A (zh) * | 2019-06-25 | 2019-09-20 | 中国科学院微电子研究所 | 一种字线电压产生电路 |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
IT1239781B (it) * | 1990-05-08 | 1993-11-15 | Texas Instruments Italia Spa | Circuito e metodo per commutare selettivamente tensioni negative in circuiti integrati cmos |
JP2575956B2 (ja) * | 1991-01-29 | 1997-01-29 | 株式会社東芝 | 基板バイアス回路 |
US5126590A (en) * | 1991-06-17 | 1992-06-30 | Micron Technology, Inc. | High efficiency charge pump |
KR940005691B1 (ko) * | 1991-10-25 | 1994-06-22 | 삼성전자 주식회사 | 기판전압 발생 장치의 차아지 펌프회로 |
IT1258242B (it) * | 1991-11-07 | 1996-02-22 | Samsung Electronics Co Ltd | Dispositivo di memoria a semiconduttore includente circuiteria di pompaggio della tensione di alimentazione |
KR950002726B1 (ko) * | 1992-03-30 | 1995-03-24 | 삼성전자주식회사 | 기판전압 발생기의 전하 펌프 회로 |
JP3170038B2 (ja) * | 1992-05-19 | 2001-05-28 | 株式会社東芝 | 不揮発性半導体記憶装置 |
JP2755047B2 (ja) * | 1992-06-24 | 1998-05-20 | 日本電気株式会社 | 昇圧電位発生回路 |
US5347171A (en) * | 1992-10-15 | 1994-09-13 | United Memories, Inc. | Efficient negative charge pump |
US5412257A (en) * | 1992-10-20 | 1995-05-02 | United Memories, Inc. | High efficiency N-channel charge pump having a primary pump and a non-cascaded secondary pump |
US5436587A (en) * | 1993-11-24 | 1995-07-25 | Sundisk Corporation | Charge pump circuit with exponetral multiplication |
-
1995
- 1995-10-14 KR KR1019950035435A patent/KR100208443B1/ko not_active IP Right Cessation
-
1996
- 1996-10-09 GB GB9621077A patent/GB2306259B/en not_active Expired - Fee Related
- 1996-10-11 JP JP26990796A patent/JP2807664B2/ja not_active Expired - Fee Related
- 1996-10-14 DE DE19642377.5A patent/DE19642377B4/de not_active Expired - Fee Related
- 1996-10-15 US US08/731,419 patent/US5838190A/en not_active Expired - Lifetime
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2008036493A2 (en) * | 2006-09-19 | 2008-03-27 | Sandisk Corporation | Method and system for charge pumps |
WO2008036493A3 (en) * | 2006-09-19 | 2008-06-05 | Sandisk Corp | Method and system for charge pumps |
Also Published As
Publication number | Publication date |
---|---|
JPH09128984A (ja) | 1997-05-16 |
DE19642377B4 (de) | 2014-10-30 |
JP2807664B2 (ja) | 1998-10-08 |
US5838190A (en) | 1998-11-17 |
GB2306259A (en) | 1997-04-30 |
GB9621077D0 (en) | 1996-11-27 |
GB2306259B (en) | 2000-05-31 |
KR970023446A (ko) | 1997-05-30 |
KR100208443B1 (ko) | 1999-07-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE69814250T2 (de) | Spannungsregelung mit Lastpolstabilisation | |
DE4226047C2 (de) | Schaltkreis zur Erzeugung einer internen Spannungsversorgung mit einer Steuerschaltung zur Durchführung eines Belastungstests ("Burn-in-Test") | |
DE69111113T2 (de) | Kondensator-Ladungspumpen. | |
DE2551279C2 (de) | Feldeffekttransistor-Verstärker | |
DE2356974A1 (de) | Aus feldeffekttransistoren aufgebaute gegentakt-treiberschaltung fuer digitale anwendungen | |
EP0509125B1 (de) | Einrichtung zur berührungslosen Daten- und Energieübertragung sowie Verfahren zum Betrieb einer solchen | |
DE68921136T2 (de) | Transistorverstärker für hohe Anstiegsgeschwindigkeiten und kapazitive Belastungen. | |
DE2643020A1 (de) | Schmitt-trigger | |
DE4104274A1 (de) | Verfahren zur regelung der versorgungsspannung fuer eine last | |
DE3629612A1 (de) | Treiberschaltung fuer mos-leistungstransistoren in gegentaktstufen | |
DE3017669A1 (de) | Regelverstaerker | |
DE19642377B4 (de) | Negativspannung-Treiberschaltung | |
DE10341320B4 (de) | Differenzverstärkerschaltung | |
DE2518078B2 (de) | Logische MOS-Schaltungsanordnung | |
DE69026226T2 (de) | Integrierte Halbleiterschaltung | |
DE3705147C2 (de) | ||
DE69113414T2 (de) | Integrierte Konstantstromversorgung. | |
DE2450882A1 (de) | Komplementaere mos-logische schaltung | |
DE10128587B4 (de) | Steuerschaltung mit Konfigurierungseingang | |
CH675181A5 (de) | ||
DE3323284C2 (de) | Verzögerungsschaltung | |
EP1435029A2 (de) | Verfahren zur erzeugung einer ausgangsspannung | |
DE4330996A1 (de) | Steuereinrichtung für einen elektrischen, insbesondere einen induktiven Verbraucher | |
EP1119858B1 (de) | Decoderelement zur erzeugung eines ausgangssignals mit drei unterschiedlichen potentialen und betriebsverfahren für das decoderelement | |
DE2355408A1 (de) | Logische schaltung |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8110 | Request for examination paragraph 44 | ||
8128 | New person/name/address of the agent |
Representative=s name: HOEFER & PARTNER, 81543 MUENCHEN |
|
R016 | Response to examination communication | ||
R018 | Grant decision by examination section/examining division | ||
R020 | Patent grant now final | ||
R119 | Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee |