JP2807664B2 - ネガティブ電圧駆動回路 - Google Patents
ネガティブ電圧駆動回路Info
- Publication number
- JP2807664B2 JP2807664B2 JP26990796A JP26990796A JP2807664B2 JP 2807664 B2 JP2807664 B2 JP 2807664B2 JP 26990796 A JP26990796 A JP 26990796A JP 26990796 A JP26990796 A JP 26990796A JP 2807664 B2 JP2807664 B2 JP 2807664B2
- Authority
- JP
- Japan
- Prior art keywords
- negative voltage
- clock signal
- input terminal
- pumping
- node
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of dc power input into dc power output
- H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
- H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
- H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
- H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
- H02M3/073—Charge pumps of the Schenkel-type
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Read Only Memory (AREA)
- Dc-Dc Converters (AREA)
Description
【０００１】
【発明の属する技術分野】本発明はネガティブ電圧駆動
回路に関し、特にフラッシュＥＥＰＲＯＭセルのゲート
電極にネガティブ電圧（Negative Voltage）を供給する
ためのネガティブ電圧駆動回路に関するものである。
回路に関し、特にフラッシュＥＥＰＲＯＭセルのゲート
電極にネガティブ電圧（Negative Voltage）を供給する
ためのネガティブ電圧駆動回路に関するものである。
【０００２】
【従来の技術】一般的にフラッシュＥＥＰＲＯＭセルに
貯蔵されたデータを消去するためにフラッシュＥＥＰＲ
ＯＭセルのゲート電極にネガティブ電極を供給する。
貯蔵されたデータを消去するためにフラッシュＥＥＰＲ
ＯＭセルのゲート電極にネガティブ電極を供給する。
【０００３】このようなネガティブ電極を供給するため
には図１に図示されているごとく第１及び第２クロック
信号によりネガティブ電圧を発生するチャージポンプ
１、発生されたネガティブ電圧を安定させるためのレギ
ュレーター２、ネガティブ電圧をフラッシュＥＥＰＲＯ
Ｍセルのゲート電極Ｇに供給するためのパストランジス
ターＴ及び前記第１及び第２クロック信号によりパスト
ランジスターＴを制御するためのネガティブ電圧駆動回
路３が要求される。
には図１に図示されているごとく第１及び第２クロック
信号によりネガティブ電圧を発生するチャージポンプ
１、発生されたネガティブ電圧を安定させるためのレギ
ュレーター２、ネガティブ電圧をフラッシュＥＥＰＲＯ
Ｍセルのゲート電極Ｇに供給するためのパストランジス
ターＴ及び前記第１及び第２クロック信号によりパスト
ランジスターＴを制御するためのネガティブ電圧駆動回
路３が要求される。
【０００４】本発明は図１のネガティブ電圧駆動回路３
に関するものであり、まず従来のネガティブ電圧駆動回
路を図２及び図６を参照して説明する。
に関するものであり、まず従来のネガティブ電圧駆動回
路を図２及び図６を参照して説明する。
【０００５】第１クロック信号CK1 はポンピングキャパ
シターM3に、第２クロック信号CK2はポンピングキャパ
シターM4に各々印加される。前記第１及び第２クロック
信号CK1 ，CK2 は図６に図示されている如く相互に反転
した位相である。
シターM3に、第２クロック信号CK2はポンピングキャパ
シターM4に各々印加される。前記第１及び第２クロック
信号CK1 ，CK2 は図６に図示されている如く相互に反転
した位相である。
【０００６】ポンピングキャパシターM3，M4を経由した
第１及び第２クロック信号CK1 ，CK2 を入力とするＰＭ
ＯＳトランジスターM1，M2が交互にターンオン（turn-o
n ）され、入力端子inを通じて供給されるネガティブ電
圧がロードキャパシターC2が接続された出力端子out に
伝達される。
第１及び第２クロック信号CK1 ，CK2 を入力とするＰＭ
ＯＳトランジスターM1，M2が交互にターンオン（turn-o
n ）され、入力端子inを通じて供給されるネガティブ電
圧がロードキャパシターC2が接続された出力端子out に
伝達される。
【０００７】
【発明が解決しようとする課題】しかし、出力端にポン
ピングキャパシターM4が直接連結されているため、負荷
によりクロック信号を入力とするポンピングキャパシタ
ーM3，M4によりカップリングされる電圧は変動すること
になる。更に、ＰＭＯＳトランジスターM1，M2がバディ
エフェクト（body effect ）を受けるためトランジスタ
ーのしきい電圧が増加することになる。
ピングキャパシターM4が直接連結されているため、負荷
によりクロック信号を入力とするポンピングキャパシタ
ーM3，M4によりカップリングされる電圧は変動すること
になる。更に、ＰＭＯＳトランジスターM1，M2がバディ
エフェクト（body effect ）を受けるためトランジスタ
ーのしきい電圧が増加することになる。
【０００８】しかも、このしきい電圧がポンピングキャ
パシタM3，M4とロードキャパシターC2によって現れるカ
ップリング電圧よりも高くなる場合、前記ＰＭＯＳトラ
ンジスターM1，M2はそれ以上ターンオンされることなく
チャージポンプの出力電圧をそれ以上出力することがで
きなくなり出力が飽和（saturation）状態になる。
パシタM3，M4とロードキャパシターC2によって現れるカ
ップリング電圧よりも高くなる場合、前記ＰＭＯＳトラ
ンジスターM1，M2はそれ以上ターンオンされることなく
チャージポンプの出力電圧をそれ以上出力することがで
きなくなり出力が飽和（saturation）状態になる。
【０００９】前記ロードキャパシターC2の容量がポンピ
ングキャパシターM3，M4の容量より大きく、パストラン
ジスターM1，M2のガンマエフェクト（γ−effect）が大
きくなると、出力が希望する電圧まで降下する前に飽和
状態になる。
ングキャパシターM3，M4の容量より大きく、パストラン
ジスターM1，M2のガンマエフェクト（γ−effect）が大
きくなると、出力が希望する電圧まで降下する前に飽和
状態になる。
【００１０】結局、このような回路は出力電圧が負荷キ
ャパシタンスにより大きく影響を受ける問題点があり、
またクロック信号によりカップリング電圧が変化するた
め電源電圧Ｖccによっても大きく影響を受ける短所があ
る。
ャパシタンスにより大きく影響を受ける問題点があり、
またクロック信号によりカップリング電圧が変化するた
め電源電圧Ｖccによっても大きく影響を受ける短所があ
る。
【００１１】したがって本発明は、チャージポンプの出
力電圧をロードキャパシターの容量又は供給電圧の影響
を受けずに、フラッシュＥＥＰＲＯＭセルのゲート電極
に大きいネガティブ電圧を供給することができるように
するネガティブ電圧駆動回路を提供することにその目的
がある。
力電圧をロードキャパシターの容量又は供給電圧の影響
を受けずに、フラッシュＥＥＰＲＯＭセルのゲート電極
に大きいネガティブ電圧を供給することができるように
するネガティブ電圧駆動回路を提供することにその目的
がある。
【００１２】
【課題を解決するための手段】前記の目的を達成するた
めの本発明は、入力端子と出力端子間に接続されるが第
１及び第２クロック信号により交互に動作するクロスラ
ッチポンピング回路により制御されるトランジスター
と、前記出力端子に接続され前記第１クロック信号を入
力とし、前記入力端子と出力端子が分離されたときポン
ピング動作をするポンピングキャパシターにより構成さ
れることを特徴とする。
めの本発明は、入力端子と出力端子間に接続されるが第
１及び第２クロック信号により交互に動作するクロスラ
ッチポンピング回路により制御されるトランジスター
と、前記出力端子に接続され前記第１クロック信号を入
力とし、前記入力端子と出力端子が分離されたときポン
ピング動作をするポンピングキャパシターにより構成さ
れることを特徴とする。
【００１３】
【発明の実施の形態】以下に、本発明を添付した図面を
参照して詳細に説明する。図３は本発明の第１実施形態
によるネガティブ電圧駆動回路図であり、図６を参照し
て説明する。
参照して詳細に説明する。図３は本発明の第１実施形態
によるネガティブ電圧駆動回路図であり、図６を参照し
て説明する。
【００１４】チャージポンプからネガティブ電圧が印加
される入力端子inと第１クロック信号CK1 入力端子間に
トランジスターM1及びポンピングキャパシターM4がノー
ドN1を通じて直列に接続され、前記入力端子と第２クロ
ック信号CK2 入力端子間にトランジスターM2及びポンピ
ングキャパシターM5がノードN2を通じて直列に接続され
る。
される入力端子inと第１クロック信号CK1 入力端子間に
トランジスターM1及びポンピングキャパシターM4がノー
ドN1を通じて直列に接続され、前記入力端子と第２クロ
ック信号CK2 入力端子間にトランジスターM2及びポンピ
ングキャパシターM5がノードN2を通じて直列に接続され
る。
【００１５】前記トランジスターM1，M2の各ゲート端子
はノードN1，N2に各々接続される。前記ノードN2を入力
として、入力端子inと出力端子out 間にトランジスター
M3が接続される。前記第１クロック信号CK1 入力端子と
出力端子間にポンピングキャパシターM6が接続される。
前記トランジスターM1，M2及びポンピングキャパシター
M4，M5はクロスラッチポンプ回路で動作され、とりわけ
前記トランジスターM1，M2はＰＭＯＳラッチ回路で動作
する。
はノードN1，N2に各々接続される。前記ノードN2を入力
として、入力端子inと出力端子out 間にトランジスター
M3が接続される。前記第１クロック信号CK1 入力端子と
出力端子間にポンピングキャパシターM6が接続される。
前記トランジスターM1，M2及びポンピングキャパシター
M4，M5はクロスラッチポンプ回路で動作され、とりわけ
前記トランジスターM1，M2はＰＭＯＳラッチ回路で動作
する。
【００１６】図３の如く構成された本発明の動作原理を
次の如く説明する。第１クロック信号CK1 はポンピング
キャパシターM4，M6に印加され、一方、第２クロック信
号CK2 はポンピングキャパシターM5に印加される。
次の如く説明する。第１クロック信号CK1 はポンピング
キャパシターM4，M6に印加され、一方、第２クロック信
号CK2 はポンピングキャパシターM5に印加される。
【００１７】第１クロック信号CK1 がロー（low ）から
ハイ（high）になり、一方、第２クロック信号CK2 はハ
イからローの状態になる場合、トランジスターM3がター
ンオンされ入力端子と出力端子が相互に連結されるが、
入力と出力の位相は入力がローで出力はハイであるため
出力において入力側にチャージが流出することになり出
力電圧は降下することになる。このときトランジスター
M1がターンオンされノードN1をディスチャージすること
になる。
ハイ（high）になり、一方、第２クロック信号CK2 はハ
イからローの状態になる場合、トランジスターM3がター
ンオンされ入力端子と出力端子が相互に連結されるが、
入力と出力の位相は入力がローで出力はハイであるため
出力において入力側にチャージが流出することになり出
力電圧は降下することになる。このときトランジスター
M1がターンオンされノードN1をディスチャージすること
になる。
【００１８】その後、第１クロック信号CK1 がハイから
ローの状態になり、一方、第２クロック信号CK2 がロー
からハイの状態になる場合、トランジスターM2がターン
オンされ入力端子inの電位はチャージポンプ１の出力電
圧と同じくなる。
ローの状態になり、一方、第２クロック信号CK2 がロー
からハイの状態になる場合、トランジスターM2がターン
オンされ入力端子inの電位はチャージポンプ１の出力電
圧と同じくなる。
【００１９】一方、トランジスターM3はオフになりポン
ピングキャパシターM6のキャパシタンスにより出力ノー
ドの電圧は瞬間的に下がり、第１クロック信号CK1 がロ
ーの間チャージポンプの出力電圧を維持することにな
る。
ピングキャパシターM6のキャパシタンスにより出力ノー
ドの電圧は瞬間的に下がり、第１クロック信号CK1 がロ
ーの間チャージポンプの出力電圧を維持することにな
る。
【００２０】このような動作を繰り返すことによりネガ
ティブ電圧駆動回路３の出力はチャージポンプ１の出力
より常に低い電圧を維持することになるのでフラッシュ
ＥＥＰＲＯＭセルのゲート電極Ｇに大きなネガティブ電
圧を供給することができるようになる。
ティブ電圧駆動回路３の出力はチャージポンプ１の出力
より常に低い電圧を維持することになるのでフラッシュ
ＥＥＰＲＯＭセルのゲート電極Ｇに大きなネガティブ電
圧を供給することができるようになる。
【００２１】図４は本発明の第２実施形態によるネガテ
ィブ電圧駆動回路を説明するための回路図である。
ィブ電圧駆動回路を説明するための回路図である。
【００２２】第１クロック信号CK1 はポンピングキャパ
シターM4，M6に印加され、一方、第２クロック信号CK2
はポンピングキャパシターM5に印加される。前記クロッ
ク信号CK1 ，CK2 はハイとローの信号が周期的に変化し
ながら印加される。
シターM4，M6に印加され、一方、第２クロック信号CK2
はポンピングキャパシターM5に印加される。前記クロッ
ク信号CK1 ，CK2 はハイとローの信号が周期的に変化し
ながら印加される。
【００２３】第１クロック信号CK1 がローからハイにな
り、一方、第２クロック信号CK2 がハイからローの状態
になる場合、トランジスターM1，M3がターンオンされ出
力と入力が連結されるが、出力と入力の位相は入力がロ
ーで出力はハイであるため出力から入力側にチャージが
流出することになり出力の電圧は降下し、トランジスタ
ーM1もオン（on）になってノードN1をディスチャージす
ることになる。
り、一方、第２クロック信号CK2 がハイからローの状態
になる場合、トランジスターM1，M3がターンオンされ出
力と入力が連結されるが、出力と入力の位相は入力がロ
ーで出力はハイであるため出力から入力側にチャージが
流出することになり出力の電圧は降下し、トランジスタ
ーM1もオン（on）になってノードN1をディスチャージす
ることになる。
【００２４】第１クロック信号CK1 がハイからローにな
り、一方、第２クロック信号CK2 はローからハイになる
場合、トランジスターM2はターンオンされる反面、トラ
ンジスターM1，M3はターンオフされる。
り、一方、第２クロック信号CK2 はローからハイになる
場合、トランジスターM2はターンオンされる反面、トラ
ンジスターM1，M3はターンオフされる。
【００２５】その後、ポンピングキャパシターM6により
出力ノードの電圧は瞬間的に降下し第１クロック信号CK
1 がローの間、ネガティブ電圧を維持することができ
る。このような動作を繰り返ししてネガティブ電圧駆動
回路出力はチャージポンプ１回路の出力より常により低
い電圧を維持することができることによりフラッシュＥ
ＥＰＲＯＭセルのゲート電極Ｇに大きなネガティブ電圧
を供給することができる。
出力ノードの電圧は瞬間的に降下し第１クロック信号CK
1 がローの間、ネガティブ電圧を維持することができ
る。このような動作を繰り返ししてネガティブ電圧駆動
回路出力はチャージポンプ１回路の出力より常により低
い電圧を維持することができることによりフラッシュＥ
ＥＰＲＯＭセルのゲート電極Ｇに大きなネガティブ電圧
を供給することができる。
【００２６】図５は本発明の第３実施形態によるネガテ
ィブ電圧駆動回路を説明するための回路図である。第１
クロック信号CK1 の入力信号はポンピングキャパシター
M5，M7に、一方、第２クロック信号CK2 はポンピングキ
ャパシターM6に各々印加される。前記クロック信号はハ
イとローの信号が周期的に変化しながら印加される。
ィブ電圧駆動回路を説明するための回路図である。第１
クロック信号CK1 の入力信号はポンピングキャパシター
M5，M7に、一方、第２クロック信号CK2 はポンピングキ
ャパシターM6に各々印加される。前記クロック信号はハ
イとローの信号が周期的に変化しながら印加される。
【００２７】第１クロック信号CK1 がローからハイにな
り、第２クロック信号CK2 がハイからローの状態になる
場合、トランジスターM1，M3，M4がターンオンされ、出
力と入力が連結されるが、入力と出力の位相は入力がロ
ーで出力はハイであるため入力側にチャージが流出して
出力電圧は降下し、トランジスターM1，M3もターンオン
されノードN1をディスチャージすることになる。
り、第２クロック信号CK2 がハイからローの状態になる
場合、トランジスターM1，M3，M4がターンオンされ、出
力と入力が連結されるが、入力と出力の位相は入力がロ
ーで出力はハイであるため入力側にチャージが流出して
出力電圧は降下し、トランジスターM1，M3もターンオン
されノードN1をディスチャージすることになる。
【００２８】第１クロック信号CK1 がハイからローにな
り、第２クロック信号CK2 がローからハイ状態になる場
合、トランジスターM2はターンオンされる反面、トラン
ジスターM1，M3，M4はターンオフされ、ポンピングキャ
パシターM7により出力out の電圧は瞬間的に降下して第
１クロック信号CK1 がローの間、ネガティブ電圧を維持
することになる。
り、第２クロック信号CK2 がローからハイ状態になる場
合、トランジスターM2はターンオンされる反面、トラン
ジスターM1，M3，M4はターンオフされ、ポンピングキャ
パシターM7により出力out の電圧は瞬間的に降下して第
１クロック信号CK1 がローの間、ネガティブ電圧を維持
することになる。
【００２９】このような動作を繰り返すことになり出力
はネガティブチャージポンプ１回路の出力より常により
低い電圧を維持することにより、フラッシュＥＥＰＲＯ
Ｍセルのゲート電極Ｇに大きなネガティブ電圧を供給す
ることになる。
はネガティブチャージポンプ１回路の出力より常により
低い電圧を維持することにより、フラッシュＥＥＰＲＯ
Ｍセルのゲート電極Ｇに大きなネガティブ電圧を供給す
ることになる。
【００３０】図７は従来のネガティブ電圧駆動回路を説
明するための波形図であり、図面に図示された如く図１
のレギュレーター２を経由したネガティブ電圧V1は−８
［Ｖ］まで降下するが、ネガティブ電圧駆動回路の出力
電圧V3は略−１［Ｖ］において飽和状態になるためネガ
ティブ電圧V1をフラッシュＥＥＰＲＯＭセルのゲート電
極Ｇに充分に供給することができない。
明するための波形図であり、図面に図示された如く図１
のレギュレーター２を経由したネガティブ電圧V1は−８
［Ｖ］まで降下するが、ネガティブ電圧駆動回路の出力
電圧V3は略−１［Ｖ］において飽和状態になるためネガ
ティブ電圧V1をフラッシュＥＥＰＲＯＭセルのゲート電
極Ｇに充分に供給することができない。
【００３１】図８（Ａ）及び図８（Ｂ）はレギュレータ
ー及び本発明のネガティブ電圧駆動回路を説明するため
の波形図である。
ー及び本発明のネガティブ電圧駆動回路を説明するため
の波形図である。
【００３２】図８（Ａ）は図１のレギュレーター２を経
由したネガティブ電圧V1を表し、図８（Ｂ）はネガティ
ブ電圧駆動回路３の出力電圧V3を表す。
由したネガティブ電圧V1を表し、図８（Ｂ）はネガティ
ブ電圧駆動回路３の出力電圧V3を表す。
【００３３】図面に図示された如くネガティブ電圧駆動
回路３の出力電圧はレギュレーター２を経由したネガテ
ィブ電圧より低い電圧で維持されるためフラッシュＥＥ
ＰＲＯＭセルのゲート電極Ｇにネガティブ電圧V1を充分
に供給することができる。
回路３の出力電圧はレギュレーター２を経由したネガテ
ィブ電圧より低い電圧で維持されるためフラッシュＥＥ
ＰＲＯＭセルのゲート電極Ｇにネガティブ電圧V1を充分
に供給することができる。
【００３４】
【発明の効果】上述した如く本発明はセルのゲート電極
に大きいネガティブ電圧を供給することができる卓越し
た効果がある。
に大きいネガティブ電圧を供給することができる卓越し
た効果がある。
【図１】ネガティブチャージポンプを説明するためのブ
ロック図である。
ロック図である。
【図２】従来のネガティブ電圧駆動回路図である。
【図３】本発明の第１実施形態によるネガティブ電圧駆
動回路図である。
動回路図である。
【図４】本発明の第２実施形態によるネガティブ電圧駆
動回路図である。
動回路図である。
【図５】本発明の第３実施形態によるネガティブ電圧駆
動回路図である。
動回路図である。
【図６】従来及び本発明によるネガティブ電圧駆動回路
を説明するための波形図である。
を説明するための波形図である。
【図７】図１のレギュレーター及びネガティブ電圧駆動
回路の出力波形図である。
回路の出力波形図である。
【図８】（Ａ）は図１のレギュレーターの出力波形図、
（Ｂ）は本発明によるネガティブ電圧駆動回路の出力波
形図である。
（Ｂ）は本発明によるネガティブ電圧駆動回路の出力波
形図である。
１…チャージポンプ ２…レギュレーター ３…ネガティブ電圧駆動回路
Claims (7)
- 【請求項１】 ネガティブ電圧駆動回路において、 入力端子と出力端子間に接続され、第１及び第２クロッ
ク信号により交互に動作するクロスラッチポンピング回
路により制御されるスイッチング素子と、 前記出力端子に接続され且つ前記第１クロック信号を入
力し、前記入力端子と出力端子が分離されたとき動作す
るポンピング動作をするポンピングキャパシターにより
構成されることを特徴とするネガティブ電圧駆動回路。 - 【請求項２】 請求項１において、 前記トランジスターはＰＭＯＳトランジスターにより構
成されていることを特徴とするネガティブ電圧駆動回
路。 - 【請求項３】 請求項１において、 前記クロスラッチポンピング回路は第１及び第２クロッ
ク信号を各々入力とする第１及び第２ポンピングキャパ
シターと、 前記第１及び第２ポンピングキャパシターに入力される
第１及び第２クロック信号により交互に動作するＰＭＯ
Ｓラッチ回路により構成されていることを特徴とするネ
ガティブ電圧駆動回路。 - 【請求項４】 請求項１において、 前記ポンピングキャパシターはドレイン及びソース端子
が第１クロック信号入力端子に接続されているＰＭＯＳ
トランジスターにより構成されていることを特徴とする
ネガティブ電圧駆動回路。 - 【請求項５】 ネガティブ電圧駆動回路において、チャ
ージポンプから電圧が印加される入力端子と第１クロッ
ク信号入力端子間に直列に接続され、ゲート端子が第２
ポンピングキャパシタに接続される第１ＰＭＯＳトラン
ジスター及び第１ポンピングキャパシターと、 前記入力端子と第２クロック信号入力端子間に直列に接
続され、ゲート端子が第１ポンピングキャパシターに接
続される第２ＰＭＯＳトランジスター及び第２ポンピン
グキャパシターと、 前記入力端子と出力端子間に接続される第３ＰＭＯＳト
ランジスターと、前記第１クロック信号入力端子と出力
端子間に接続される第３ポンピングキャパシターにより
構成されることを特徴とするネガティブ電圧駆動回路。 - 【請求項６】 ネガティブ電圧駆動回路において、 チャージポンプからネガティブ電圧が印加される入力端
子及び出力端子間に接続された第１ＰＭＯＳトランジス
タと、 上記入力端子及び第１ノッド間に接続されゲート電極が
上記第１ＰＭＯＳトランジスタのゲート電極及び第２ノ
ッドに接続された第２ＰＭＯＳトランジスタと、 上記出力端子及び上記第２ノッド間に接続されゲート電
極が上記第１ノッドに接続された第３ＰＭＯＳトランジ
スタと、 第１クロック信号の入力を受ける第１クロック信号入力
端子及び上記第１ノッド間に接続された第１ポンピング
キャパシタと、 第２クロック信号の入力を受ける第２クロック信号入力
端子及び上記第２ノッド間に接続された第２ポンピング
キャパシタと、 上記出力端子及び上記第１クロック信号入力端子間に接
続された第３ポンピングキャパシタからなることを特徴
とするネガティブ電圧駆動回路。 - 【請求項７】ネガティブ電圧駆動回路において、 チャージポンプからネガティブ電圧が印加される入力端
子及び第１ノッド間に接続された第１ＰＭＯＳトランジ
スタと、 上記入力端子及び第２ノッド間に接続されゲート電極が
上記第１ＰＭＯＳトランジスタのゲート電極及び第３ノ
ッドに各々接続された第２ＰＭＯＳトランジスタと、 上記第１ノッド及び上記第３ノッド間に接続されゲート
電極が上記第２ノッドに接続された第３ＰＭＯＳトラン
ジスタと、 第１クロック信号の入力を受ける第１クロック信号入力
端子及び上記第２ノッド間に接続された第１ポンピング
キャパシタと、 第２クロック信号の入力を受ける第２クロック信号入力
端子及び上記第３ノッド間に接続された第２ポンピング
キャパシタと、 上記出力端子及び上記第１クロック信号入力端子間に接
続された第３ポンピングキャパシタと、 上記第１ノッド及び上記出力端子間に接続されゲート電
極が上記第３ノッドに接続された第４ＰＭＯＳトランジ
スタからなることを特徴とするネガティブ電圧駆動回
路。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR95-35435 | 1995-10-14 | ||
| KR1019950035435A KR100208443B1 (ko) | 1995-10-14 | 1995-10-14 | 네가티브 전압 구동회로 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09128984A JPH09128984A (ja) | 1997-05-16 |
| JP2807664B2 true JP2807664B2 (ja) | 1998-10-08 |
Family
ID=19430205
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26990796A Expired - Fee Related JP2807664B2 (ja) | 1995-10-14 | 1996-10-11 | ネガティブ電圧駆動回路 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US5838190A (ja) |
| JP (1) | JP2807664B2 (ja) |
| KR (1) | KR100208443B1 (ja) |
| DE (1) | DE19642377B4 (ja) |
| GB (1) | GB2306259B (ja) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100256226B1 (ko) * | 1997-06-26 | 2000-05-15 | 김영환 | 레퍼런스 전압 발생 장치 |
| FR2773012B1 (fr) * | 1997-12-24 | 2001-02-02 | Sgs Thomson Microelectronics | Dispositif a pompe de charges negatives |
| US20030016070A1 (en) * | 2001-07-17 | 2003-01-23 | Wenhua Yang | Bootstrap module for multi-stage circuit |
| US20080068068A1 (en) * | 2006-09-19 | 2008-03-20 | Sridhar Yadala | Method and system for charge pumps |
| CN100592153C (zh) * | 2007-06-08 | 2010-02-24 | 群康科技(深圳)有限公司 | 负电压产生电路 |
| CN104714589B (zh) * | 2015-01-09 | 2017-08-25 | 中国电子科技集团公司第二十四研究所 | 一种cmos片上直流负电压产生电路 |
| JP6679402B2 (ja) * | 2016-04-28 | 2020-04-15 | ラピスセミコンダクタ株式会社 | 昇圧回路 |
| CN110265080A (zh) * | 2019-06-25 | 2019-09-20 | 中国科学院微电子研究所 | 一种字线电压产生电路 |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| IT1239781B (it) * | 1990-05-08 | 1993-11-15 | Texas Instruments Italia Spa | Circuito e metodo per commutare selettivamente tensioni negative in circuiti integrati cmos |
| JP2575956B2 (ja) * | 1991-01-29 | 1997-01-29 | 株式会社東芝 | 基板バイアス回路 |
| US5126590A (en) * | 1991-06-17 | 1992-06-30 | Micron Technology, Inc. | High efficiency charge pump |
| KR940005691B1 (ko) * | 1991-10-25 | 1994-06-22 | 삼성전자 주식회사 | 기판전압 발생 장치의 차아지 펌프회로 |
| IT1258242B (it) * | 1991-11-07 | 1996-02-22 | Samsung Electronics Co Ltd | Dispositivo di memoria a semiconduttore includente circuiteria di pompaggio della tensione di alimentazione |
| KR950002726B1 (ko) * | 1992-03-30 | 1995-03-24 | 삼성전자주식회사 | 기판전압 발생기의 전하 펌프 회로 |
| JP3170038B2 (ja) * | 1992-05-19 | 2001-05-28 | 株式会社東芝 | 不揮発性半導体記憶装置 |
| JP2755047B2 (ja) * | 1992-06-24 | 1998-05-20 | 日本電気株式会社 | 昇圧電位発生回路 |
| US5347171A (en) * | 1992-10-15 | 1994-09-13 | United Memories, Inc. | Efficient negative charge pump |
| US5412257A (en) * | 1992-10-20 | 1995-05-02 | United Memories, Inc. | High efficiency N-channel charge pump having a primary pump and a non-cascaded secondary pump |
| US5436587A (en) * | 1993-11-24 | 1995-07-25 | Sundisk Corporation | Charge pump circuit with exponetral multiplication |
-
1995
- 1995-10-14 KR KR1019950035435A patent/KR100208443B1/ko not_active IP Right Cessation
-
1996
- 1996-10-09 GB GB9621077A patent/GB2306259B/en not_active Expired - Fee Related
- 1996-10-11 JP JP26990796A patent/JP2807664B2/ja not_active Expired - Fee Related
- 1996-10-14 DE DE19642377.5A patent/DE19642377B4/de not_active Expired - Fee Related
- 1996-10-15 US US08/731,419 patent/US5838190A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| DE19642377B4 (de) | 2014-10-30 |
| GB2306259A (en) | 1997-04-30 |
| GB2306259B (en) | 2000-05-31 |
| JPH09128984A (ja) | 1997-05-16 |
| US5838190A (en) | 1998-11-17 |
| KR100208443B1 (ko) | 1999-07-15 |
| KR970023446A (ko) | 1997-05-30 |
| DE19642377A1 (de) | 1997-04-17 |
| GB9621077D0 (en) | 1996-11-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4557577B2 (ja) | チャージポンプ回路 | |
| US5532916A (en) | Voltage converting circuit and multiphase clock generating circuit used for driving the same | |
| KR100259784B1 (ko) | 승압 회로 | |
| KR100374644B1 (ko) | 승압 전압의 조절이 가능한 전압 승압 회로 | |
| US6026002A (en) | Circuit configuration for supplying an electronic load circuit | |
| JP2005533443A (ja) | 周波数安定化リングオシレータ | |
| JPS6053553B2 (ja) | 電圧供給装置 | |
| JP2845206B2 (ja) | 高電圧発生回路 | |
| JPH09198887A (ja) | 高電圧発生回路 | |
| US6366482B1 (en) | Voltage conversion circuit | |
| JP2807664B2 (ja) | ネガティブ電圧駆動回路 | |
| JPH09154274A (ja) | チャージポンプ回路 | |
| JP3096252B2 (ja) | ネガティブ電圧駆動回路 | |
| JP3430155B2 (ja) | 電源昇圧回路 | |
| JP3638696B2 (ja) | Ｖｃｏ回路の駆動方法及びｖｃｏ回路 | |
| JPH11299227A (ja) | チャージポンプ回路 | |
| JPS5815427A (ja) | 電池用電源回路 | |
| JPH01134796A (ja) | 不揮発性半導体記憶装置 | |
| KR102291175B1 (ko) | 차지 펌프 회로, 반도체 장치 및 반도체 기억장치 | |
| JPH02122705A (ja) | 低消費電流型ｃｍｏｓ水晶発振回路 | |
| WO1998027477A1 (en) | A regulator system for charge pump circuits | |
| JP3702169B2 (ja) | 昇圧システム | |
| JP3096711B2 (ja) | チャージポンプの出力電圧制御装置 | |
| KR100231730B1 (ko) | 네가티브 전압 구동 회로 | |
| CN116610176A (zh) | 包括电荷泵电路的电压调节器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070724 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080724 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080724 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090724 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090724 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100724 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110724 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110724 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120724 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130724 Year of fee payment: 15 |
|
| LAPS | Cancellation because of no payment of annual fees |