JPH02122705A - 低消費電流型ｃｍｏｓ水晶発振回路 - Google Patents
低消費電流型ｃｍｏｓ水晶発振回路Info
- Publication number
- JPH02122705A JPH02122705A JP27646388A JP27646388A JPH02122705A JP H02122705 A JPH02122705 A JP H02122705A JP 27646388 A JP27646388 A JP 27646388A JP 27646388 A JP27646388 A JP 27646388A JP H02122705 A JPH02122705 A JP H02122705A
- Authority
- JP
- Japan
- Prior art keywords
- inverter
- power supply
- oscillation
- resistor
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000010355 oscillation Effects 0.000 title claims abstract description 30
- 239000013078 crystal Substances 0.000 title claims description 17
- 239000003990 capacitor Substances 0.000 abstract description 7
- 238000010586 diagram Methods 0.000 description 4
- 230000007423 decrease Effects 0.000 description 2
Landscapes
- Oscillators With Electromechanical Resonators (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は低消費電流型ＣＭＯＳ水晶発振回路に関し、特
に電源供給回路に抵抗を設は発振時の消費電流を低減さ
せる構成の低消費電流型ＣＭＯＳ水晶発振回路に関する
。
に電源供給回路に抵抗を設は発振時の消費電流を低減さ
せる構成の低消費電流型ＣＭＯＳ水晶発振回路に関する
。
従来、この種の低消費電流型ＣＭＯＳ水晶発振回路は、
第３図に示すように、ＣＭＯＳ型のインバータ１と、こ
のインバータ１の入力端及び出力端間に並列接続された
第１の抵抗Ｒ１及び水晶振動子Ｘ１と、インバータ１の
入力端及び出力端と第１の電源端子である接地端子Ｔ１
との間にそれぞれ接続された第１及び第２のコンデンサ
Ｃ１Ｃ２と、インバータ１の第１の電源供給端と接地端
子Ｔ１との間に接続された第２の抵抗Ｒ２と、インバー
タ１の第２の電源供給端と第２の電源端子Ｔ２との間に
接続された第３の抵抗Ｒ３とを備え、第２及び第３の抵
抗Ｒ２，Ｒ３は発振時、インバータ１の貫通電流等を低
減して消費電流を低減する構成となっていた。
第３図に示すように、ＣＭＯＳ型のインバータ１と、こ
のインバータ１の入力端及び出力端間に並列接続された
第１の抵抗Ｒ１及び水晶振動子Ｘ１と、インバータ１の
入力端及び出力端と第１の電源端子である接地端子Ｔ１
との間にそれぞれ接続された第１及び第２のコンデンサ
Ｃ１Ｃ２と、インバータ１の第１の電源供給端と接地端
子Ｔ１との間に接続された第２の抵抗Ｒ２と、インバー
タ１の第２の電源供給端と第２の電源端子Ｔ２との間に
接続された第３の抵抗Ｒ３とを備え、第２及び第３の抵
抗Ｒ２，Ｒ３は発振時、インバータ１の貫通電流等を低
減して消費電流を低減する構成となっていた。
この回路は、スイッチＳＷ１がオンとなり、第１の電源
端子である接地端子Ｔ１と第２の電源端子Ｔ２との間の
電圧（以下電源電圧という）が所定の電圧（以下発振開
始電圧ＶＳ丁Ａという）に達すると水晶振動子Ｘ１の固
有振動数に相当する周波数で発振し、−旦発振した後は
、電源電圧を発振開始電圧Ｖ５ＴＡよりある程度下げて
も発振を継続する。
端子である接地端子Ｔ１と第２の電源端子Ｔ２との間の
電圧（以下電源電圧という）が所定の電圧（以下発振開
始電圧ＶＳ丁Ａという）に達すると水晶振動子Ｘ１の固
有振動数に相当する周波数で発振し、−旦発振した後は
、電源電圧を発振開始電圧Ｖ５ＴＡよりある程度下げて
も発振を継続する。
上述した従来の低消費電流型ＣＭＯＳ水晶発振回路は、
インバータ１の貫通電流等による消費電流を低減するた
めに、インバータ１の第１及び第２の電源供給端と第１
及び第２の電源端子（Ｔ＋ 、Ｔ２ ）との間にそれぞ
れ抵抗が挿入された構成となっているので、インバータ
１の第１及び第２の電源供給端間に印加される電圧が低
くなるために発振開始電圧ＶＳＴＡが上昇し低電圧電源
では発振しにくくなるという欠点がある。
インバータ１の貫通電流等による消費電流を低減するた
めに、インバータ１の第１及び第２の電源供給端と第１
及び第２の電源端子（Ｔ＋ 、Ｔ２ ）との間にそれぞ
れ抵抗が挿入された構成となっているので、インバータ
１の第１及び第２の電源供給端間に印加される電圧が低
くなるために発振開始電圧ＶＳＴＡが上昇し低電圧電源
では発振しにくくなるという欠点がある。
本発明の目的は、発振開始電圧を低くすることができ、
低電圧電源でも安定して発振開始する低消費電流型ＣＭ
Ｏ３水晶発振回路を提供することにある。
低電圧電源でも安定して発振開始する低消費電流型ＣＭ
Ｏ３水晶発振回路を提供することにある。
本発明の低消費電流型ＣＭＯ３水晶発振回路は、ＣＭｏ
３型のインバータと、このインバータの入力端及び出力
端間に並列接続された第１の抵抗及び水晶振動子と、前
記インバータの第１の電源供給端と第１の電源端子との
間に並列接続された第２の抵抗及び一導電型の第１のＭ
ＯＳ）−ランジスタと、前記インバータの第２の電源供
給端と第２の電源端子との間に並列接続された第３の抵
抗及び逆導電型の第２のＭｏＳトランジスタと、前記第
１及び第２の電源端子との間に接続され、第１及び第２
の出力端を前記第１及び第２のＭｏ３トランジスタのゲ
ートにそれぞれ対応して接続し発振開始時の所定の期間
前記第１及び第２のＭ ＯＳ トランジスタをオン状態
とするゲート電圧制御回路とを有している。
３型のインバータと、このインバータの入力端及び出力
端間に並列接続された第１の抵抗及び水晶振動子と、前
記インバータの第１の電源供給端と第１の電源端子との
間に並列接続された第２の抵抗及び一導電型の第１のＭ
ＯＳ）−ランジスタと、前記インバータの第２の電源供
給端と第２の電源端子との間に並列接続された第３の抵
抗及び逆導電型の第２のＭｏＳトランジスタと、前記第
１及び第２の電源端子との間に接続され、第１及び第２
の出力端を前記第１及び第２のＭｏ３トランジスタのゲ
ートにそれぞれ対応して接続し発振開始時の所定の期間
前記第１及び第２のＭ ＯＳ トランジスタをオン状態
とするゲート電圧制御回路とを有している。
次に、本発明の実施例について図面を参照して説明する
。
。
第１図は本発明の第１の実施例を示す回路図である。
この実施例は、ＣＭｏ３型のインバータ１と、このイン
バータ１の入力端及び出力端間に並列接続された第１の
抵抗Ｒ１及び水晶振動子Ｘ１と、インバータ１の入力端
及び出力端と第１の電源端子である接地端子Ｔ、どの間
にそれぞれ接続された第１及び第２のコンデンサｃ、、
Ｃ２と、インバータ１の第１の電源供給端と接地端子Ｔ
１との間に並列接続された第２の抵抗Ｒ２及びＮチャネ
ルのＭＯＳトランジスタＱ１と、インバータ１の第２の
電源供給端と第２の電源端子Ｔ２との間に並列接続・さ
れた第３の抵抗Ｒ３及びＰチャネルのＭｏ３トランジス
タＱ２と、第１及び第２の電源端子（Ｔｔ 、 Ｔ２
）間に直列接続された第３のコンデンサＣ３及び第４の
抵抗Ｒ４、入力端をこれらコンデンサＣ３及び抵抗Ｒ４
の直列接続点と接続するインバータ■１、並びに入力端
をこのインバータ１．の出力端と接続するインバータ■
２を備え、インバータ■１の出力端を第２のＭＯＳ）−
ランジスタＱ２のゲートと接続しインバータＩ２の出力
端を第１のＭｏ３トランジスタＱ１のゲートと接続し、
スイッチＳＷ１をオンにして発振開始するとき、コンデ
ンサＣ３及び抵抗Ｒ４で定まる時定数に応じた所定の期
間、ＭＯＳトランジスタＱｌ、Ｑ２をオン状態とするゲ
ート電圧制御回路２とを有する構成となっている。
バータ１の入力端及び出力端間に並列接続された第１の
抵抗Ｒ１及び水晶振動子Ｘ１と、インバータ１の入力端
及び出力端と第１の電源端子である接地端子Ｔ、どの間
にそれぞれ接続された第１及び第２のコンデンサｃ、、
Ｃ２と、インバータ１の第１の電源供給端と接地端子Ｔ
１との間に並列接続された第２の抵抗Ｒ２及びＮチャネ
ルのＭＯＳトランジスタＱ１と、インバータ１の第２の
電源供給端と第２の電源端子Ｔ２との間に並列接続・さ
れた第３の抵抗Ｒ３及びＰチャネルのＭｏ３トランジス
タＱ２と、第１及び第２の電源端子（Ｔｔ 、 Ｔ２
）間に直列接続された第３のコンデンサＣ３及び第４の
抵抗Ｒ４、入力端をこれらコンデンサＣ３及び抵抗Ｒ４
の直列接続点と接続するインバータ■１、並びに入力端
をこのインバータ１．の出力端と接続するインバータ■
２を備え、インバータ■１の出力端を第２のＭＯＳ）−
ランジスタＱ２のゲートと接続しインバータＩ２の出力
端を第１のＭｏ３トランジスタＱ１のゲートと接続し、
スイッチＳＷ１をオンにして発振開始するとき、コンデ
ンサＣ３及び抵抗Ｒ４で定まる時定数に応じた所定の期
間、ＭＯＳトランジスタＱｌ、Ｑ２をオン状態とするゲ
ート電圧制御回路２とを有する構成となっている。
従って、スイッチＳＷｌをオンにした発振開始時には抵
抗Ｒ２，Ｒ３がＭＯＳトランジスタＱｌ、Ｑ２により短
絡され、第１及び第２の電源端子（Ｔ＋ 、Ｔ２ ）間
の電圧がそのままインバータ１の第１及び第２の電源供
給端に印加されるので、発振開始する第１及び第２の電
源端子（”Ｉ’＋ 、 Ｔ２ ）間の電圧、すなわち発
振開始電圧Ｖ ＳＴＡが従来例と比較し低くなり、低電
圧電源でも安定して発振開始する。
抗Ｒ２，Ｒ３がＭＯＳトランジスタＱｌ、Ｑ２により短
絡され、第１及び第２の電源端子（Ｔ＋ 、Ｔ２ ）間
の電圧がそのままインバータ１の第１及び第２の電源供
給端に印加されるので、発振開始する第１及び第２の電
源端子（”Ｉ’＋ 、 Ｔ２ ）間の電圧、すなわち発
振開始電圧Ｖ ＳＴＡが従来例と比較し低くなり、低電
圧電源でも安定して発振開始する。
発振開始後、所定の時間経過するとＭＯＳトランジスタ
Ｑｌ、Ｑ２はオフ状態となって従来例と同様にインバー
タ１の第１及び第２の電源供給端に抵抗Ｒ２，Ｒ，が接
続された形となり、インバータ１に供給される電源電圧
は低下するが発振は維持され、しかも抵抗Ｒ２，Ｒ，が
電源供給回路に挿入されているので消費電流は低減され
る。
Ｑｌ、Ｑ２はオフ状態となって従来例と同様にインバー
タ１の第１及び第２の電源供給端に抵抗Ｒ２，Ｒ，が接
続された形となり、インバータ１に供給される電源電圧
は低下するが発振は維持され、しかも抵抗Ｒ２，Ｒ，が
電源供給回路に挿入されているので消費電流は低減され
る。
第２図は本発明の第２の実施例を示す回路図である。
この実施例は、第１の実施例のインバータ１１の代りに
２人力のＮＯＲゲートＧ１を用いたもので、このＮＯＲ
ゲートＧ１の１人力を外部に引き出し、外部からも制御
ができるようにしたものである。
２人力のＮＯＲゲートＧ１を用いたもので、このＮＯＲ
ゲートＧ１の１人力を外部に引き出し、外部からも制御
ができるようにしたものである。
この実施例では、消費電流の制御を外部、内部のどちら
かに選択できるという利点がある。
かに選択できるという利点がある。
なお、インバータ１にμＰＤ７４ＨＣＵＯ４を使用し、
抵抗Ｒ２，Ｒ３を２にΩとしたときの発振開始電圧ＶＳ
ＴＡは、従来の回路では１．６０Ｖであったものが、こ
れら実施例では１．４５Ｖとなり、０．１５Ｖ低下した
。
抵抗Ｒ２，Ｒ３を２にΩとしたときの発振開始電圧ＶＳ
ＴＡは、従来の回路では１．６０Ｖであったものが、こ
れら実施例では１．４５Ｖとなり、０．１５Ｖ低下した
。
以上説明したように本発明は、インバータの電源供給端
と電源端子との間に挿入された消費電流低減用の抵抗を
発振開始時の所定の期間短絡する構成とすることにより
、発振開始電圧を低くすることができ、低電圧電源でも
安定して発振開始するという効果がある。
と電源端子との間に挿入された消費電流低減用の抵抗を
発振開始時の所定の期間短絡する構成とすることにより
、発振開始電圧を低くすることができ、低電圧電源でも
安定して発振開始するという効果がある。
第１図及び第２図はそれぞれ本発明の第１及び第２の実
施例を示す回路図、第３図は従来の低消費電流型ＣＭＯ
Ｓ水晶発振器の一例を示す回路図である。 １・・・インバータ、２，２Ａ・・・ゲート電圧制御回
路、３・・・電源、Ｃ１〜Ｃ３・・・コンデンサ、Ｇ１
・・・ＮＯＲゲート、１．、Ｉ２・・・インバータ、Ｑ
＋Ｑ２・・・ＭＯＳトランジスタ、Ｒ，〜Ｒ４・・・抵
抗、Ｘｌ・・・水晶振動子。
施例を示す回路図、第３図は従来の低消費電流型ＣＭＯ
Ｓ水晶発振器の一例を示す回路図である。 １・・・インバータ、２，２Ａ・・・ゲート電圧制御回
路、３・・・電源、Ｃ１〜Ｃ３・・・コンデンサ、Ｇ１
・・・ＮＯＲゲート、１．、Ｉ２・・・インバータ、Ｑ
＋Ｑ２・・・ＭＯＳトランジスタ、Ｒ，〜Ｒ４・・・抵
抗、Ｘｌ・・・水晶振動子。
Claims (1)
- ＣＭＯＳ型のインバータと、このインバータの入力端及
び出力端間に並列接続された第１の抵抗及び水晶振動子
と、前記インバータの第１の電源供給端と第１の電源端
子との間に並列接続された第２の抵抗及び一導電型の第
１のＭＯＳトランジスタと、前記インバータの第２の電
源供給端と第２の電源端子との間に並列接続された第３
の抵抗及び逆導電型の第２のＭＯＳトランジスタと、前
記第１及び第２の電源端子との間に接続され、第１及び
第２の出力端を前記第１及び第２のＭＯＳトランジスタ
のゲートにそれぞれ対応して接続し発振開始時の所定の
期間前記第１及び第２のＭＯＳトランジスタをオン状態
とするゲート電圧制御回路とを有することを特徴とする
低消費電流型ＣＭＯＳ水晶発振回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27646388A JPH02122705A (ja) | 1988-10-31 | 1988-10-31 | 低消費電流型ｃｍｏｓ水晶発振回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27646388A JPH02122705A (ja) | 1988-10-31 | 1988-10-31 | 低消費電流型ｃｍｏｓ水晶発振回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02122705A true JPH02122705A (ja) | 1990-05-10 |
Family
ID=17569796
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP27646388A Pending JPH02122705A (ja) | 1988-10-31 | 1988-10-31 | 低消費電流型ｃｍｏｓ水晶発振回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02122705A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02159104A (ja) * | 1988-12-12 | 1990-06-19 | Nec Ic Microcomput Syst Ltd | 発振回路 |
| US6133801A (en) * | 1996-04-23 | 2000-10-17 | Nec Corporation | Crystal oscillation circuit |
| US6172575B1 (en) * | 1998-06-26 | 2001-01-09 | Oki Electric Industry Co., Ltd. | Oscillation circuit and method of obtaining an oscillation signal |
| WO2002007302A1 (fr) * | 2000-07-17 | 2002-01-24 | Toyo Communication Equipment Co., Ltd. | Oscillateur piezoelectrique |
| JP2007318204A (ja) * | 2006-05-23 | 2007-12-06 | Epson Toyocom Corp | 発振装置 |
-
1988
- 1988-10-31 JP JP27646388A patent/JPH02122705A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02159104A (ja) * | 1988-12-12 | 1990-06-19 | Nec Ic Microcomput Syst Ltd | 発振回路 |
| US6133801A (en) * | 1996-04-23 | 2000-10-17 | Nec Corporation | Crystal oscillation circuit |
| US6172575B1 (en) * | 1998-06-26 | 2001-01-09 | Oki Electric Industry Co., Ltd. | Oscillation circuit and method of obtaining an oscillation signal |
| WO2002007302A1 (fr) * | 2000-07-17 | 2002-01-24 | Toyo Communication Equipment Co., Ltd. | Oscillateur piezoelectrique |
| US6791424B2 (en) | 2000-07-17 | 2004-09-14 | Toyo Communication Equipment Co., Ltd. | Piezoelectric oscillator |
| JP2007318204A (ja) * | 2006-05-23 | 2007-12-06 | Epson Toyocom Corp | 発振装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4387350A (en) | Watch circuit with oscillator gain control | |
| US5113156A (en) | Low power crystal oscillator with automatic gain control | |
| US3999368A (en) | Circuit for an electronic timepiece | |
| US4196404A (en) | Crystal oscillator having low power consumption | |
| JPH01161906A (ja) | 発振回路 | |
| JPH02122705A (ja) | 低消費電流型ｃｍｏｓ水晶発振回路 | |
| US6229406B1 (en) | Oscillator circuit having maximized signal power and reduced phase noise | |
| KR100618059B1 (ko) | 집적 오실레이터 | |
| JP2002359524A (ja) | 水晶発振回路 | |
| JP2807664B2 (ja) | ネガティブ電圧駆動回路 | |
| JPS59175218A (ja) | Ｃｍｏｓインバ−タ | |
| JP3638696B2 (ja) | Ｖｃｏ回路の駆動方法及びｖｃｏ回路 | |
| US11901865B2 (en) | Low power crystal oscillator | |
| JP2906558B2 (ja) | 圧電型振動子を用いる半導体集積回路 | |
| JPH06120732A (ja) | 発振回路 | |
| JPH06177646A (ja) | 水晶発振回路 | |
| US20230412155A1 (en) | Low power crystal oscillator with automatic amplitude control | |
| JP2590617B2 (ja) | 電圧制御圧電発振器 | |
| JP3255581B2 (ja) | 発振回路 | |
| JP3358379B2 (ja) | Ｃｍｏｓ圧電発振回路 | |
| JP3130357B2 (ja) | 反転型スイッチングレギュレータ制御用ｉｃ | |
| JPH0533055Y2 (ja) | ||
| JPH0353705A (ja) | 半導体集積回路 | |
| JPH0818339A (ja) | 水晶発振回路 | |
| JP2789424B2 (ja) | 発振用集積回路および発振回路 |