JPH11299227A

JPH11299227A - チャージポンプ回路

Info

Publication number: JPH11299227A
Application number: JP10098840A
Authority: JP
Inventors: Seijiro Nariama; 誠二郎業天; Akiyoshi Kubota; 章敬久保田
Original assignee: Sharp Corp
Current assignee: Sharp Corp
Priority date: 1998-04-10
Filing date: 1998-04-10
Publication date: 1999-10-29

Abstract

(57)【要約】【課題】電流供給能力の充分にあるチャージポンプ回
路を提供すること。【解決手段】充電動作と電位突き下げ動作とが交互に
実行される第１のコンデンサ９と、充電動作と電位突き
下げ動作とが交互に実行される第２のコンデンサであっ
て、第１のコンデンサの充電動作が実行される期間にお
いては、電位突き下げ動作が実行され、第１のコンデン
サの電位突き下げ動作が実行される期間においては、充
電動作が実行される第２のコンデンサ１０と、第１のコ
ンデンサの充電期間においては、該第１のコンデンサと
出力端子１５間を遮断し、第１のコンデンサの電位突き
下げ期間においては、該第１のコンデンサと出力端子間
を接続する第１のスイッチ手段１２と、第２のコンデン
サの充電期間においては、該第２のコンデンサと出力端
子間を遮断し、第２のコンデンサの電位突き下げ期間に
おいては、該第２のコンデンサと出力端子間を接続する
第２のスイッチ手段１４とを設けて成る。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、半導体集積回路の
基板バイアス電圧生成回路（バックゲート電圧生成回
路）や液晶パネル駆動用電圧生成回路、ＤＣ−ＤＣコン
バータなどに適用して好適なチャージポンプ回路に関す
る。

【０００２】

【従来の技術】従来より、半導体集積回路の基板バイア
ス電圧生成や各種システムの電圧生成を目的として、チ
ャージポンプ回路が用いられてきた。その１つに、特開
平５−６２４７７号公報に提案されているものがある。
その回路図を図３１に示す。図３１の回路は、負側の昇
圧を行う回路であり、図中、３０１はクロックＣＫが入
力されるクロック入力端子、３０２は電源電圧Ｖｃｃ、
例えば、直流電圧５［Ｖ］を供給する電源線、３０３は
ＰＭＯＳトランジスタ、３０４、３０６、３０７はＮＭ
ＯＳトランジスタ、３０５、３０９はコンデンサ、３０
８は出力端子、３１０はレベル変換回路である。３１０
のレベル変換回路は、電源電圧Ｖｃｃを供給する電源線
３１１、３１２、ＰＭＯＳトランジスタ３１３、３１
４、ＮＭＯＳトランジスタ３１５、３１６、インバータ
回路３２１により構成され、前記Ｖｃｃ電圧レベルとＧ
ＮＤレベルとの間の振幅で入力される前記クロックＣＫ
を前記Ｖｃｃ電圧レベルと出力端子３０８に出力される
電圧レベルとの間で振幅するように電圧レベルを変換す
る。図３２は図３１の動作を示すタイムチャートであ
り、クロックＣＫ、ノード３１７〜ノード３２０、およ
び出力端子３０８の電圧状態を示している。図３３はク
ロックＣＫがＬレベルの場合の動作、図３４はクロック
ＣＫがＨレベルの場合の動作を示す回路図である。

【０００３】図３３に示すように、クロックＣＫがＬレ
ベル（接地レベル）になると、ＰＭＯＳ３０３がオン、
ＮＭＯＳ３０４がオフとなり、コンデンサ３０５が充電
される。このとき、レベル変換回路３１０においては、
ＰＭＯＳ３１３、ＮＭＯＳ３１６がオン、ＰＭＯＳ３１
４、ＮＭＯＳ３１５がオフとなるが、出力端子３０８の
電圧は、後述するように、−５［Ｖ］に維持されている
ので、ノード３１９の電圧は５［Ｖ］、ノード３２０の
電圧は−５［Ｖ］となり、ＮＭＯＳ３０６がオン、ＮＭ
ＯＳ３０７がオフとなる。この結果、クロックＣＫがＬ
レベルになり、ＰＭＯＳ３０３を介して、コンデンサ３
０５に対する充電が行われる場合には、ノード３１７の
電圧は５［Ｖ］、ノード３１８の電圧は０［Ｖ］とな
る。

【０００４】次に、図３４に示すように、クロックＣＫ
がＨレベルに反転すると、ＰＭＯＳ３０３がオフ、ＮＭ
ＯＳ３０４がオンとなり、ノード３１７の電圧は０
［Ｖ］に引き下げられる。このとき、レベル変換回路３
１０においては、ＰＭＯＳ３１３、ＮＭＯＳ３１６がオ
フ、ＰＭＯＳ３１４、ＮＭＯＳ３１５がオンとなり、ノ
ード３１９の電圧は−５［Ｖ］、ノード３２０の電圧は
５［Ｖ］となり、ＮＭＯＳ３０６がオフ、ＮＭＯＳ３０
７がオンとなる。この結果、ノード３１７の電圧が０
［Ｖ］に引き下げられると、ノード３１８の電圧は０−
５＝−５［Ｖ］に引き下げられる。この−５［Ｖ］はコ
ンデンサ３０９によって維持される。

【０００５】また、上記と異なる回路図を図３５に示
す。図３５の回路は、正側の昇圧を行う回路であり、図
中、３３１はクロックＣＫが入力されるクロック入力端
子、３３２は電源電圧Ｖｃｃ、例えば、直流電圧５
［Ｖ］を供給する電源線、３３３、３３６、３３７はＰ
ＭＯＳトランジスタ、３３４はＮＭＯＳトランジスタ、
３３５、３３９はコンデンサ、３３８は出力端子、３４
０はレベル変換回路である。３４０のレベル変換回路
は、ＰＭＯＳトランジスタ３４１、３４２、ＮＭＯＳト
ランジスタ３４３、３４４、インバータ回路３４９によ
り構成され、前記Ｖｃｃ電圧レベルとＧＮＤレベルとの
間の振幅で入力される前記クロックＣＫをＧＮＤレベル
と出力端子３３８に出力される電圧レベルとの間で振幅
するように電圧レベルを変換する。図３６は図３５の動
作を示すタイムチャートであり、クロックＣＫ、ノード
３４５〜ノード３４８および出力端子３３８の電圧状態
を示している。また、図３７はクロックＣＫがＨレベル
の場合の動作を、図３８はクロックＣＫがＬレベルの場
合の動作を示す回路図である。

【０００６】図３７に示すように、クロックＣＫがＨレ
ベルになると、ＰＭＯＳ３３３がオフ、ＮＭＯＳ３３４
がオンとなり、コンデンサ３３５が充電される。このと
き、レベル変換回路３４０においては、ＰＭＯＳ３４
１、ＮＭＯＳ３４４がオフ、ＰＭＯＳ３４２、ＮＭＯＳ
３４３がオンとなるが、出力端子３３８の電圧は、後述
するように、１０［Ｖ］に維持されているので、ノード
３４７の電圧は０［Ｖ］、ノード３４８の電圧は１０
［Ｖ］となり、ＰＭＯＳ３３６がオン、ＰＭＯＳ３３７
がオフとなる。この結果、クロックＣＫがＨレベルの場
合はノード３４５の電圧は０［Ｖ］、ノード３４６の電
圧は５［Ｖ］となる。

【０００７】次に、図３８に示すように、クロックＣＫ
がＬレベルに反転すると、ＰＭＯＳ３３３がオン、ＮＭ
ＯＳ３３４がオフとなり、ノード３４５の電圧は５
［Ｖ］に引き上げられる。このとき、レベル変換回路３
４０においては、ＰＭＯＳ３４１、ＮＭＯＳ３４４がオ
ン、ＰＭＯＳ３４２、ＮＭＯＳ３４３がオフとなり、ノ
ード３４７の電圧は１０［Ｖ］、ノード３４８の電圧は
０［Ｖ］となり、ＰＭＯＳ３３６がオフ、ＰＭＯＳ３３
７がオンとなる。この結果、ノード３４５の電圧が５
［Ｖ］に引き上げられると、ノード３４６の電圧は５＋
５＝１０［Ｖ］に引き上げられる。この１０［Ｖ］はコ
ンデンサ３３９によって維持される。図３６に示すよう
に、以上の動作が繰り返され、出力端子３３８の電圧
は、１０［Ｖ］に維持される。

【０００８】

【発明が解決しようとする課題】以上のように、図３１
および図３５に示す従来のチャージポンプ回路は、負側
あるいは正側の昇圧電圧レベルを生成することができ
る。しかしながら、チャージポンプ回路によって生成さ
れた電圧レベルはその先に接続される負荷や回路にて消
費される電流を供給することによって、レベルダウンを
発生し、昇圧したレベルを維持できない。例えば、液晶
パネルを駆動する液晶駆動回路の電源として用いる場合
など、液晶パネルへの充放電の電流や液晶駆動回路にて
消費される電流のため、チャージポンプ回路に電流供給
能力がなければ、昇圧レベルが低下し、液晶パネルの表
示品位に悪影響を与える事もある。従来のチャージポン
プ回路が電流供給能力がない理由は、例えば、図３１の
回路に即して述べるならば、クロックＣＫがＬレベルの
期間、コンデンサ３０９は、その前のクロックＣＫがＨ
レベルの期間に充電された充電電荷を維持するのみで、
新たな充電動作が行われないからである。

【０００９】本発明は、かかる点に鑑み、電流供給能力
の充分にあるチャージポンプ回路を提供することを目的
としてなされたものである。

【００１０】

【課題を解決するための手段】本発明のチャージポンプ
回路は、充電動作と電位突き上げ（突き下げ）動作とが
交互に実行される第１のコンデンサと、充電動作と電位
突き上げ（突き下げ）動作とが交互に実行される第２の
コンデンサであって、前記第１のコンデンサの充電動作
が実行される期間においては、電位突き上げ（突き下
げ）動作が実行され、前記第１のコンデンサの電位突き
上げ（突き下げ）動作が実行される期間においては、充
電動作が実行される第２のコンデンサと、前記第１のコ
ンデンサの充電期間においては、該第１のコンデンサと
出力端子間を遮断し、前記第１のコンデンサの電位突き
上げ（突き下げ）期間においては、該第１のコンデンサ
と出力端子間を接続する第１のスイッチ手段と、前記第
２のコンデンサの充電期間においては、該第２のコンデ
ンサと出力端子間を遮断し、前記第２のコンデンサの電
位突き上げ（突き下げ）期間においては、該第２のコン
デンサと出力端子間を接続する第２のスイッチ手段とを
設けて成ることを特徴とするものである。

【００１１】具体的には、以下の第１乃至第４の形態を
含む。

【００１２】図１は、本発明の第１の形態の原理図であ
り、図中、１はクロックＣＫが入力されるクロック入力
端子、２はクロックＣＫの逆相であるクロックＣＫＢが
入力されるクロック入力端子、３、４は電源電圧Ｖ１を
供給する電源線、５、６は電源電圧Ｖ１よりも低電圧の
電源電圧Ｖ２を供給する電源線である。また、７、８は
インバータであり、これらのインバータ７、８は、高電
圧側の電源端子７Ａ、８Ａを電源線３、４に接続され、
低電圧側の電源端子７Ｂ、８Ｂを電源線５、６に接続さ
れ、インバータ７の入力端子にクロック入力端子１を介
してクロックＣＫが供給され、インバータ８の入力端子
にクロック入力端子２を介して逆相のクロックＣＫＢが
供給されるように接続されている。また、９、１０はコ
ンデンサであり、コンデンサ９は、その一端９Ａをイン
バータ７の出力端子に接続され、コンデンサ１０は、そ
の一端１０Ａをインバータ８の出力端子に接続されてい
る。また、１１、１２はスイッチ手段であり、スイッチ
手段１１は、コンデンサ９の他端９Ｂと電源線５との間
に接続され、スイッチ手段１２はコンデンサ９の他端９
Ｂと出力端子１５との間に接続される。また、１３、１
４はスイッチ手段であり、スイッチ手段１３は、コンデ
ンサ１０の他端１０Ｂと電源線６との間に接続され、ス
イッチ手段１４はコンデンサ１０の他端１０Ｂと出力端
子１５との間に接続される。また、１６はスイッチ制御
手段であり、このスイッチ制御手段１６は、クロックＣ
ＫがＬレベルおよび逆相のクロックＣＫＢがＨレベルの
場合はスイッチ手段１１、１４をオン、スイッチ手段１
２、１３をオフとし、クロックＣＫがＨレベルおよび逆
相のクロックＣＫＢがＬレベルの場合はスイッチ手段１
１、１４をオフ、スイッチ手段１２、１３をオンとする
ものである。また、１７はコンデンサであり、昇圧した
電圧レベルの平滑化および維持の目的で、出力端子１５
と電源線１８との間に接続してもよい。

【００１３】図２は、本発明の第２の形態の原理図であ
り、図中、１９はクロックＣＫが入力されるクロック入
力端子、２０はクロックＣＫの逆相であるクロックＣＫ
Ｂが入力されるクロック入力端子、２１、２２は電源電
圧Ｖ１を供給する電源線、２３、２４は電源電圧Ｖ１よ
りも低電圧の電源電圧Ｖ２を供給する電源線である。ま
た、２５、２６はインバータであり、これらのインバー
タ２５、２６は、高電圧側の電源端子２５Ａ、２６Ａを
電源線２１、２２に接続され、低電圧側の電源端子２５
Ｂ、２６Ｂを電源線２３、２４に接続され、インバータ
２５の入力端子にクロック入力端子１９を介してクロッ
クＣＫが供給され、インバータ２６の入力端子にクロッ
ク入力端子２０を介して逆相のクロックＣＫＢが供給さ
れるように接続されている。また、２７、２８はコンデ
ンサであり、コンデンサ２７は、その一端２７Ａをイン
バータ２５の出力端子に接続され、コンデンサ２８は、
その一端２８Ａをインバータ２６の出力端子に接続され
ている。２９、３０はスイッチ手段であり、スイッチ手
段２９は、コンデンサ２７の他端２７Ｂと電源線２１と
の間に接続され、スイッチ手段３０は、コンデンサ２７
の他端２７Ｂと出力端子３３との間に接続される。ま
た、３１、３２はスイッチ手段であり、スイッチ手段３
１は、コンデンサ２８の他端２８Ｂと電源線２２との間
に接続され、スイッチ手段３２はコンデンサ２８の他端
２８Ｂと出力端子３３との間に接続される。また、３４
はスイッチ制御手段であり、このスイッチ制御手段３４
は、クロックＣＫがＬレベルおよび逆相のクロックＣＫ
ＢがＨレベルの場合はスイッチ手段３０、３１をオン、
スイッチ手段２９、３２をオフとし、クロックＣＫがＨ
レベルおよび逆相のクロックＣＫＢがＬレベルの場合は
スイッチ手段３０、３１をオフ、スイッチ手段２９、３
２をオンとするものである。また、３５はコンデンサで
あり、昇圧した電圧レベルの平滑化および維持の目的
で、出力端子３３と電源線３６との間に接続してもよ
い。

【００１４】図３は、本発明の第３の形態の原理図であ
り、図中、３７は第１のクロックＣＫ１が入力される第
１のクロック入力端子、３８は第２のクロックＣＫ２が
入力されるの第２のクロック入力端子、３９は第２のク
ロックの逆相の第３のクロックＣＫ２Ｂが入力される第
３のクロック入力端子、４０は第１のクロックの逆相の
第４のクロックＣＫ１Ｂが入力される第４のクロック入
力端子、４１、４２は電源電圧Ｖ１を供給する電源線、
４３、４４は電源電圧Ｖ１よりも低電圧の電源電圧Ｖ２
を供給する電源線である。また、４５、４７はＰＭＯＳ
トランジスタ、４６、４８はＮＭＯＳトランジスタであ
り、ＰＭＯＳトランジスタ４５、４７のソース側には、
電源線４１、４２が接続され、ＮＭＯＳトランジスタ４
６、４８のソース側には、電源線４３、４４が接続さ
れ、ＰＭＯＳトランジス４５のゲートには、第１のクロ
ックＣＫ１、ＮＭＯＳトランジスタ４６のゲートには第
２のクロックＣＫ２、ＰＭＯＳトランジスタ４７のゲー
トには第３のクロックＣＫ２Ｂ、ＮＭＯＳトランジスタ
４８のゲートには第４のクロックＣＫ１Ｂが接続され
る。また、４９、５０はコンデンサであり、コンデンサ
４９は、その一端４９ＡをＰＭＯＳトランジスタ４５の
ドレイン側、ＮＭＯＳトランジスタ４６のドレイン側と
共通に接続され、コンデンサ５０は、その一端５０Ａを
ＰＭＯＳトランジスタ４７のドレイン側、ＮＭＯＳトラ
ンジスタ４８のドレイン側と共通に接続されている。５
１、５２はスイッチ手段であり、スイッチ手段５１は、
コンデンサ４９の他端４９Ｂと電源線４３との間に接続
され、スイッチ手段５２はコンデンサ４９の他端４９Ｂ
と出力端子５５との間に接続される。また、５３、５４
はスイッチ手段であり、スイッチ手段５３は、コンデン
サ５０の他端５０Ｂと電源線４４との間に接続され、ス
イッチ手段５４はコンデンサ５０の他端５０Ｂと出力端
子５５との間に接続される。また、５６は第１のスイッ
チ制御手段、５７は第２のスイッチ制御手段であり、こ
れらのスイッチ制御手段５６、５７は、第１のクロック
ＣＫ１および第２のクロックＣＫ２がＬレベル、第３の
クロックＣＫ２Ｂおよび第４のクロックＣＫ１ＢがＨレ
ベルの場合は、スイッチ手段５１、５４をオン、スイッ
チ手段５２、５３をオフとし、第１のクロックＣＫ１お
よび第２のクロックＣＫ２がＨレベル、第３のクロック
ＣＫ２Ｂおよび第４のクロックＣＫ１ＢがＬレベルの場
合は、スイッチ手段５１、５４をオフ、スイッチ手段５
２、５３をオンとするものである。また、前記すべての
ＭＯＳトランジスタおよびスイッチ手段の状態変化毎
に、第１から第４のクロックは、前記すべてのＭＯＳト
ランジスタおよびスイッチ手段をオフするように制御す
る。さらに、５８はコンデンサであり、昇圧した電圧レ
ベルの平滑化および維持の目的で、出力端子５５と電源
線５９との間に接続してもよい。

【００１５】図４は、本発明の第４の形態の原理図であ
り、図中、６０は第１のクロックＣＫ１が入力される第
１のクロック入力端子、６１は第２のクロックＣＫ２が
入力されるの第２のクロック入力端子、６２は第２のク
ロックの逆相の第３のクロックＣＫ２Ｂが入力される第
３のクロック入力端子、６３は第１のクロックの逆相の
第４のクロックＣＫ１Ｂが入力される第４のクロック入
力端子、６４、６５は電源電圧Ｖ１を供給する電源線、
６６、６７は電源電圧Ｖ１よりも低電圧の電源電圧Ｖ２
を供給する電源線である。また、６８、７０はＰＭＯＳ
トランジスタ、６９、７１はＮＭＯＳトランジスタであ
り、ＰＭＯＳトランジスタ６８、７０のソース側には、
電源線６４、６５が接続され、ＮＭＯＳトランジスタの
６９、７１のソース側には、電源線６６、６７が接続さ
れ、ＰＭＯＳトランジス６８のゲートには、第１のクロ
ックＣＫ１、ＮＭＯＳトランジスタ６９のゲートには第
２のクロックＣＫ２、ＰＭＯＳトランジスタ７０のゲー
トには第３のクロックＣＫ２Ｂ、ＮＭＯＳトランジスタ
７１のゲートには第４のクロックＣＫ１Ｂが接続され
る。また、７２、７３はコンデンサであり、コンデンサ
７２は、その一端７２ＡをＰＭＯＳトランジスタ６８の
ドレイン側、ＮＭＯＳトランジスタ６９のドレイン側と
共通に接続され、コンデンサ７３は、その一端７３Ａを
ＰＭＯＳトランジスタ７０のドレイン側、ＮＭＯＳトラ
ンジスタ７１のドレイン側と共通に接続されている。７
４、７５はスイッチ手段であり、スイッチ手段７４は、
コンデンサ７２の他端７２Ｂと電源線６４との間に接続
され、スイッチ手段７５はコンデンサ７２の他端７２Ｂ
と出力端子７８との間に接続される。また、７６、７７
はスイッチ手段であり、スイッチ手段７６は、コンデン
サ７３の他端７３Ｂと電源線６５との間に接続され、ス
イッチ手段７７はコンデンサ７３の他端７３Ｂと出力端
子７８との間に接続される。また、７９は第１のスイッ
チ制御手段、８０は第２のスイッチ制御手段であり、こ
れらのスイッチ制御手段７９、８０は、第１のクロック
ＣＫ１および第２のクロックＣＫ２がＬレベル、第３の
クロックＣＫ２Ｂおよび第４のクロックＣＫ１ＢがＨレ
ベルの場合は、スイッチ手段７５、７６をオン、スイッ
チ手段７４、７７をオフとし、第１のクロックＣＫ１お
よび第２のクロックＣＫ２がＨレベル、第３のクロック
ＣＫ２Ｂおよび第４のクロックＣＫ１ＢがＬレベルの場
合は、スイッチ手段７５、７６をオフ、スイッチ手段７
４、７７をオンとするものである。また、前記すべての
ＭＯＳトランジスタおよびスイッチ手段の状態変化毎
に、第１から第４のクロックは、前記すべてのＭＯＳト
ランジスタおよびスイッチ手段をオフするように制御す
る。さらに、８１はコンデンサであり、昇圧した電圧レ
ベルの平滑化および維持の目的で、出力端子７８と電源
線８２との間に接続してもよい。

【００１６】上記第１の形態においては、負側の昇圧動
作を２系統にて常時行うことができ、電流供給能力のあ
る負側の昇圧電圧レベルを得ることができる。また、昇
圧レベルの平滑化や維持のために、コンデンサを電源線
と出力端子との間に接続することにより、安定的に電圧
を供給することができる。

【００１７】また、第２の形態においては、正側の昇圧
動作を２系統にて常時行うことができ、電流供給能力の
ある正側の昇圧電圧レベルを得ることができる。また、
昇圧レベルの平滑化や維持のために、コンデンサを電源
線と出力端子との間に接続することにより、安定的に電
圧を供給することができる。

【００１８】更に、第３の形態においては、負側の昇圧
動作を２系統にて常時行うことができ、すべてのＭＯＳ
トランジスタおよびスイッチ手段の状態変化毎に、すべ
てのＭＯＳトランジスタおよびスイッチ手段をオフする
期間を設ける事により、さらに効率的に電流供給能力の
ある負側の昇圧電圧レベルを得ることができる。また、
昇圧レベルの平滑化や維持のために、コンデンサを電源
線と出力端子との間に接続することにより、安定的に電
圧を供給することができる。

【００１９】更に、第４の形態においては、正側の昇圧
動作を２系統にて常時行うことができ、すべてのＭＯＳ
トランジスタおよびスイッチ手段の状態変化毎に、すべ
てのＭＯＳトランジスタおよびスイッチ手段をオフする
期間を設ける事により、さらに効率的に電流供給能力の
ある正側の昇圧電圧レベルを得ることができる。また、
昇圧レベルの平滑化や維持のために、コンデンサを電源
線と出力端子との間に接続することにより、安定的に電
圧を供給することができる。

【００２０】

【発明の実施の形態】以下、本発明の実施の形態につい
て、詳細に説明する。

【００２１】（第１の実施形態）図５は、本発明の第１
の実施形態を示す回路図である。この第１の実施形態は
負側の昇圧を行うチャージポンプ回路である。図５にお
いて、１０１はクロックＣＫが入力されるクロック入力
端子、１０２はクロックＣＫの逆相であるクロックＣＫ
Ｂが入力されるクロック入力端子、１０３は電源電圧Ｖ
ｃｃ、例えば、直流電圧５［Ｖ］を供給する電源線、１
０４、１０８はＰＭＯＳトランジスタ、１０５、１０
６、１０７、１０９、１１０、１１１はＮＭＯＳトラン
ジスタ、１１２、１１３、１１４はコンデンサ、１１５
は出力端子、１１６はレベル変換回路である。１１６の
レベル変換回路は、電源電圧Ｖｃｃを供給する電源線１
１７、ＰＭＯＳトランジスタ１１８、１１９、ＮＭＯＳ
トランジスタ１２０、１２１、インバータ回路１２２に
より構成され、前記Ｖｃｃ電圧レベルとＧＮＤレベルと
の間の振幅で入力される前記クロックＣＫを前記Ｖｃｃ
電圧レベルと出力端子１１５に出力される電圧レベルと
の間で振幅するように電圧レベルを変換する。図６は、
この第１実施形態の動作を示すタイムチャートであり、
クロックＣＫ、ＣＫＢ、ノード１２３、ノード１２４、
ノード１２５、ノード１２６、ノード１２７、ノード１
２８および出力端子１１５の電圧状態を示している。ま
た、図７は、クロックＣＫがＬレベル、クロックＣＫＢ
がＨレベルの場合の動作、図８は、クロックＣＫがＨレ
ベル、クロックＣＫＢがＬレベルの場合の動作を示す回
路図である。

【００２２】図７に示すように、クロックＣＫがＨレベ
ルからＬレベル（接地レベル）になると、ＰＭＯＳ１０
４がオン、ＮＭＯＳ１０５がオフとなり、コンデンサ１
１２が充電される。このとき、レベル変換回路１１６に
おいては、ＰＭＯＳ１１８、ＮＭＯＳ１２１がオン、Ｐ
ＭＯＳ１１９、ＮＭＯＳ１２０がオフとなるが、出力端
子１１５の電圧は、後述するように、−５［Ｖ］に維持
されているので、ノード１２７の電圧は５［Ｖ］、ノー
ド１２８の電圧は−５［Ｖ］となり、ＮＭＯＳ１０６が
オン、ＮＭＯＳ１０７がオフとなる。この結果、クロッ
クＣＫがＨレベルからＬレベルになり、ＰＭＯＳ１０４
を介して、コンデンサ１１２に対する充電が行われる場
合には、ノード１２３の電圧は５［Ｖ］、ノード１２４
の電圧は０［Ｖ］となる。一方、その時、クロックＣＫ
ＢはＬレベルからＨレベルになるため、ＰＭＯＳ１０８
がオフ、ＮＭＯＳ１０９がオンとなり、ノード１２５の
電圧は５［Ｖ］から０［Ｖ］に引き下げられる。このと
き、ノード１２８の電圧は−５［Ｖ］、ノード１２７の
電圧は５［Ｖ］であり、ＮＭＯＳ１１０がオフ、ＮＭＯ
Ｓ１１１がオンとなる。ただし、その時には、後述のよ
うに、既に、コンデンサ１１３は充電されている。この
結果、ノード１２５の電圧が５［Ｖ］から０［Ｖ］に引
き下げられると、ノード１２６の電圧は、０−５＝−５
［Ｖ］に引き下げられる。この−５［Ｖ］はコンデンサ
１１４によって維持される。

【００２３】次に、図８に示すように、クロックＣＫが
ＬレベルからＨレベルに反転すると、ＰＭＯＳ１０４が
オフ、ＮＭＯＳ１０５がオンとなり、ノード１２３の電
圧は５［Ｖ］から０［Ｖ］に引き下げられる。このと
き、レベル変換回路１１６においては、ＰＭＯＳ１１
８、ＮＭＯＳ１２１がオフ、ＰＭＯＳ１１９、ＮＭＯＳ
１２０がオンとなり、ノード１２７の電圧は−５
［Ｖ］、ノード１２８の電圧は５［Ｖ］となり、ＮＭＯ
Ｓ１０６がオフ、ＮＭＯＳ１０７がオンとなる。この結
果、ノード１２３の電圧が０［Ｖ］に引き下げられる
と、ノード１２４の電圧は０−５＝−５［Ｖ］に引き下
げられる。この−５［Ｖ］はコンデンサ１１４によって
維持される。一方、その時クロックＣＫＢはＨレベルか
らＬレベルに反転するため、ＰＭＯＳ１０８がオン、Ｎ
ＭＯＳ１０９がオフとなり、コンデンサ１１３が充電さ
れる。このとき、ノード１２７の電圧は−５［Ｖ］、ノ
ード１２８の電圧は５［Ｖ］となり、ＮＭＯＳ１１０が
オン、ＮＭＯＳ１１１がオフとなる。この結果、クロッ
クＣＫＢがＨレベルからＬレベルになり、ＰＭＯＳ１０
８を介して、コンデンサ１１３に対する充電が行われる
場合には、ノード１２５の電圧は５［Ｖ］、ノード１２
６の電圧は０［Ｖ］となる。

【００２４】以上の動作が繰り返され、出力端子１１５
の電圧は、−５［Ｖ］に維持される。その際、出力端子
１１５より、その先に接続される負荷の影響によって、
電流が流れ込んだとしても、コンデンサ１１２あるいは
コンデンサ１１３によって、常にチャージポンプ動作を
行っており、電流供給能力があるため、出力電圧のレベ
ルアップを防ぎ、安定した負側の昇圧電圧レベルを出力
することができる。

【００２５】また、前記コンデンサ１１２、１１３、１
１４は半導体チップ内部に構成することもできるが、ノ
ード１２３、１２４、１２５、１２６を端子として外部
に取り出し、外付けコンデンサとすることもできる。

【００２６】また、前記図５のレベル変換回路１１６を
図９に示すような６つのトランジスタ構成とすることも
できる。図９において、１３１、１３２はＰＭＯＳトラ
ンジスタ、１３３、１３４、１３５、１３６はＮＭＯＳ
トランジスタ、１３７はインバータ回路、１３８は入力
端子、１３９は電源電圧Ｖ１を供給する電源線、１４０
は電源電圧Ｖ１よりも低電圧の電源電圧Ｖ２を供給する
電源線である。図９を図５に適用する場合は、入力端子
１３８には、クロックＣＫが、電源線１３９には、電源
電圧Ｖｃｃを供給する電源線１１７が、電源線１４０に
は、出力端子１１５がそれぞれ接続される。図５のノー
ド１２７は、図９のノード１４１に、図５のノード１２
８は、図９のノード１４２に、それぞれ対応する。ここ
では、動作および効果の説明は省略する。

【００２７】また、前記図５のコンデンサ１１４は出力
端子１１５とＧＮＤレベルとの間に接続されているが、
図１０に示すように、コンデンサ１１４を出力端子１１
５とＶｃｃレベルとの間に接続する構成としてもよい。
また、その際、コンデンサ１１２、１１３、１１４は半
導体チップ内部に構成することもできるが、ノード１２
３、１２４、１２５、１２６を端子として外部に取り出
し、外付けコンデンサとすることもできる。

【００２８】また、前記図５のコンデンサ１１４は出力
端子１１５とＧＮＤレベルとの間に接続されているが、
図１１に示すように、コンデンサを省略してもよい。ま
た、その際、コンデンサ１１２、１１３は半導体チップ
内部に構成することもできるが、ノード１２３、１２
４、１２５、１２６を端子として外部に取り出し、外付
けコンデンサとすることもできる。

【００２９】（第２の実施形態）図１２は本発明の第２
の実施形態を示す回路図である。この第２の実施形態は
正側の昇圧を行うチャージポンプ回路である。図１２に
おいて、１５１はクロックＣＫが入力されるクロック入
力端子、１５２はクロックＣＫの逆相であるクロックＣ
ＫＢが入力されるクロック入力端子、１５３は電源電圧
Ｖｃｃ、例えば、直流電圧５［Ｖ］を供給する電源線、
１５４、１５６、１５７、１５８、１６０、１６１はＰ
ＭＯＳトランジスタ、１５５、１５９はＮＭＯＳトラン
ジスタ、１６２、１６３、１６４はコンデンサ、１６５
は出力端子、１６６はレベル変換回路である。１６６の
レベル変換回路は、ＰＭＯＳトランジスタ１６８、１６
９、ＮＭＯＳトランジスタ１７０、１７１、インバータ
回路１７２により構成され、前記Ｖｃｃ電圧レベルとＧ
ＮＤレベルとの間の振幅で入力される前記クロックＣＫ
を、出力端子１６５に出力される電圧レベルとＧＮＤレ
ベルとの間で振幅するように電圧レベルを変換する。図
１３は、この第２実施形態の動作を示すタイムチャート
であり、クロックＣＫ、ＣＫＢ、ノード１７３、ノード
１７４、ノード１７５、ノード１７６、ノード１７７、
ノード１７８および出力端子１６５の電圧状態を示して
いる。また、図１４はクロックＣＫがＨレベル、クロッ
クＣＫＢがＬレベルの場合の動作、図１５はクロックＣ
ＫがＬレベル、クロックＣＫＢがＨレベルの場合の動作
を示す回路図である。

【００３０】図１４に示すように、クロックＣＫがＬレ
ベルからＨレベルになると、ＰＭＯＳトランジスタ１５
４がオフ、ＮＭＯＳトランジスタ１５５がオンとなり、
コンデンサ１６２が充電される。このとき、レベル変換
回路１６６においては、ＰＭＯＳトランジスタ１６９、
ＮＭＯＳトランジスタ１７０がオン、ＰＭＯＳトランジ
スタ１６８、ＮＭＯＳトランジスタ１７１がオフとなる
が、出力端子１６５の電圧は、後述するように、１０
［Ｖ］に維持されているので、ノード１７７の電圧は０
［Ｖ］、ノード１７８の電圧は１０［Ｖ］となり、ＰＭ
ＯＳトランジスタ１５６がオン、ＰＭＯＳトランジスタ
１５７がオフとなる。この結果、クロックＣＫがＨレベ
ルになり、ＮＭＯＳトランジスタ１５５を介して、コン
デンサ１６２に対する充電が行われる場合には、ノード
１７３の電圧は０［Ｖ］、ノード１７４の電圧は５
［Ｖ］となる。一方、その時、クロックＣＫＢはＨレベ
ルからＬレベルになるため、ＰＭＯＳトランジスタ１５
８がオン、ＮＭＯＳトランジスタ１５９がオフとなり、
ノード１７５の電圧は０［Ｖ］から５［Ｖ］に引き上げ
られる。このとき、ノード１７８の電圧は１０［Ｖ］、
ノード１７７の電圧は０［Ｖ］であり、ＰＭＯＳトラン
ジスタ１６０がオフ、ＰＭＯＳトランジスタ１６１がオ
ンとなる。ただし、その時には、後述のように、既に、
コンデンサ１６３は充電されている。この結果、ノード
１７５の電圧が０［Ｖ］から５［Ｖ］に引き上げられる
と、ノード１７６の電圧は、５＋５＝１０［Ｖ］に引き
上げられる。この１０［Ｖ］はコンデンサ１６４によっ
て維持される。

【００３１】次に、図１５に示すように、クロックＣＫ
がＨレベルからＬレベルに反転すると、ＰＭＯＳトラン
ジスタ１５４がオン、ＮＭＯＳトランジスタ１５５がオ
フとなり、ノード１７３の電圧は０［Ｖ］から５［Ｖ］
に引き上げられる。このとき、レベル変換回路１６６に
おいては、ＰＭＯＳトランジスタ１６８、ＮＭＯＳトラ
ンジスタ１７１がオン、ＰＭＯＳトランジスタ１６９、
ＮＭＯＳトランジスタ１７０がオフとなり、ノード１７
７の電圧は１０［Ｖ］、ノード１７８の電圧は０［Ｖ］
となり、ＰＭＯＳトランジスタ１５６がオフ、ＰＭＯＳ
トランジスタ１５７がオンとなる。この結果、ノード１
７３の電圧が５［Ｖ］に引き上げられると、ノード１７
４の電圧は５＋５＝１０［Ｖ］に引き上げられる。この
１０［Ｖ］はコンデンサ１６４によって維持される。一
方、その時クロックＣＫＢはＬレベルからＨレベルに反
転するため、ＰＭＯＳ１５８トランジスタがオフ、ＮＭ
ＯＳトランジスタ１５９がオンとなり、コンデンサ１６
３が充電される。このとき、ノード１７７の電圧は１０
［Ｖ］、ノード１７８の電圧は０［Ｖ］となり、ＰＭＯ
Ｓトランジスタ１６０がオン、ＰＭＯＳトランジスタ１
６１がオフとなる。この結果、クロックＣＫＢがＬレベ
ルからＨレベルになり、ＮＭＯＳトランジスタ１５９を
介して、コンデンサ１６３に対する充電が行われる場合
には、ノード１７５の電圧は０［Ｖ］、ノード１７６の
電圧は５［Ｖ］となる。

【００３２】以上の動作が繰り返され、出力端子１６５
の電圧は、１０［Ｖ］に維持される。その際、出力端子
１６５より、その先に接続される負荷の影響によって、
電流が流れ出したとしても、コンデンサ１６２あるいは
コンデンサ１６３によって、常にチャージポンプ動作を
行っており、電流供給能力があるため、出力電圧のレベ
ルダウンを防ぎ、安定した正側の昇圧電圧レベルを出力
することができる。

【００３３】また、前記コンデンサ１６２、１６３、１
６４は半導体チップ内部に構成することもできるが、ノ
ード１７３、１７４、１７５、１７６を端子として外部
に取り出し、外付けコンデンサとすることもできる。

【００３４】また、前記図１２のレベル変換回路を図１
６に示すような６つのトランジスタ構成とすることもで
きる。図１６において、１８１、１８２、１８３、１８
４はＰＭＯＳトランジスタ、１８５、１８６はＮＭＯＳ
トランジスタ、１８７はインバータ回路、１８８は入力
端子、１８９は電源電圧Ｖ１を供給する電源線、１９０
は電源電圧Ｖ１よりも低電圧の電源電圧Ｖ２を供給する
電源線である。図１６を図１２に適用する場合は、入力
端子１８８には、クロックＣＫが、電源線１８９には、
出力端子１６５が、電源線１９０にはＧＮＤレベルがそ
れぞれ接続される。図１２のノード１７７は、図１６の
ノード１９１に、図１２のノード１７８は、図１６のノ
ード１９２に、それぞれ対応する。ここでは、動作およ
び効果の説明は省略する。

【００３５】また、前記図１２のコンデンサ１６４は出
力端子１６５とＶｃｃレベルとの間に接続されている
が、図１７に示すように、コンデンサ１６４を出力端子
１６５とＧＮＤレベルとの間に接続してもよい。また、
その際、コンデンサ１６２、１６３、１６４は半導体チ
ップ内部に構成することもできるが、ノード１７３、１
７４、１７５、１７６を端子として外部に取り出し、外
付けコンデンサとすることもできる。

【００３６】また、前記図１２のコンデンサ１６４は出
力端子１６５とＶｃｃレベルとの間に接続されている
が、図１８に示すように、コンデンサ１６４を省略して
もよい。また、その際、コンデンサ１６２、１６３は半
導体チップ内部に構成することもできるが、ノード１７
３、１７４、１７５、１７６を端子として外部に取り出
し、外付けコンデンサとすることもできる。

【００３７】（第３の実施形態）図１９は本発明の第３
の実施形態を示す回路図である。この第３の実施形態は
負側の昇圧を行うチャージポンプ回路である。図１９に
おいて、２０１は第１のクロックＣＫ１が入力される第
１のクロック入力端子、２０２は第２のクロックＣＫ２
が入力される第２のクロック入力端子、２０３は第２の
クロックＣＫ２の逆相である第３のクロックＣＫ２Ｂが
入力される第３のクロック入力端子、２０４は第１のク
ロックＣＫ１の逆相である第４のクロックＣＫ１Ｂが入
力される第４のクロック入力端子である。また、２０５
は電源電圧Ｖｃｃ、例えば、直流電圧５［Ｖ］を供給す
る電源線、２０６、２１０はＰＭＯＳトランジスタ、２
０７、２０８、２０９、２１１、２１２、２１３はＮＭ
ＯＳトランジスタ、２１４、２１５、２１６はコンデン
サ、２１７は出力端子、２１８、２１９はレベル変換回
路である。第１のレベル変換回路２１８は、電源電圧Ｖ
ｃｃを供給する電源線２２０、ＰＭＯＳトランジスタ２
２１、２２２、ＮＭＯＳトランジスタ２２３、２２４、
インバータ回路２２９により構成され、前記Ｖｃｃ電圧
レベルとＧＮＤレベルとの間の振幅で入力される前記第
１のクロックＣＫ１を、前記Ｖｃｃ電圧レベルと出力端
子２１７に出力される電圧レベルとの間で振幅するよう
に電圧レベルを変換する。また、第２のレベル変換回路
２１９は、電源電圧Ｖｃｃを供給する電源線２２０、Ｐ
ＭＯＳトランジスタ２２５、２２６、ＮＭＯＳトランジ
スタ２２７、２２８、インバータ回路２３０により構成
され、前記Ｖｃｃ電圧レベルとＧＮＤレベルとの間の振
幅で入力される前記第２のクロックＣＫ２を、前記Ｖｃ
ｃ電圧レベルと出力端子２１７に出力される電圧レベル
との間で振幅するように電圧レベルを変換する。図２０
は、この第３実施形態の動作を示すタイムチャートであ
り、第１のクロックＣＫ１、第２のクロックＣＫ２、第
３のクロックＣＫ２Ｂ、第４のクロックＣＫ１Ｂ、ノー
ド２３１、ノード２３２、ノード２３３、ノード２３
４、ノード２３５、ノード２３８および出力端子２１７
の電圧状態を示している。また、図２１は第１のクロッ
クＣＫ１および第２のクロックＣＫ２がＬレベル、第３
のクロックＣＫ２Ｂおよび第４のクロックＣＫ１ＢがＨ
レベルの場合の動作、図２２は第１のクロックＣＫ１お
よび第２のクロックＣＫ２がＨレベル、第３のクロック
ＣＫ２Ｂおよび第４のクロックＣＫ１ＢがＬレベルの場
合の動作を示す回路図である。

【００３８】図２１に示すように、第１のクロックＣＫ
１および第２のクロックＣＫ２が、Ｌレベル（接地レベ
ル）になると、ＰＭＯＳトランジスタ２０６がオン、Ｎ
ＭＯＳトランジスタ２０７がオフとなり、コンデンサ２
１４が充電される。このとき、第１のレベル変換回路２
１８および第２のレベル変換回路２１９においては、Ｐ
ＭＯＳトランジスタ２２１、２２５、ＮＭＯＳトランジ
スタ２２４、２２８がオン、ＰＭＯＳトランジスタ２２
２、２２６、ＮＭＯＳトランジスタ２２３、２２７がオ
フとなるが、出力端子２１７の電圧は、後述するよう
に、−５［Ｖ］に維持されているので、ノード２３５の
電圧は５［Ｖ］、ノード２３８の電圧は−５［Ｖ］とな
り、ＮＭＯＳトランジスタ２０８がオン、ＮＭＯＳトラ
ンジスタ２０９がオフとなる。この結果、第１のクロッ
クＣＫ１および第２のクロックＣＫ２がＬレベルにな
り、ＰＭＯＳトランジスタ２０６を介して、コンデンサ
２１４に対する充電が行われる場合には、ノード２３１
の電圧は５［Ｖ］、ノード２３２の電圧は０［Ｖ］とな
る。一方、その時、第３のクロックＣＫ２Ｂおよび第４
のクロックＣＫ１Ｂは、Ｈレベルになるため、ＰＭＯＳ
トランジスタ２１０がオフ、ＮＭＯＳトランジスタ２１
１がオンとなり、ノード２３３の電圧は５［Ｖ］から０
［Ｖ］に引き下げられる。このとき、ノード２３８の電
圧は、−５［Ｖ］、ノード２３５の電圧は５［Ｖ］であ
り、ＮＭＯＳトランジスタ２１２がオフ、ＮＭＯＳトラ
ンジスタ２１３がオンとなる。ただし、その時には、後
述のように、既に、コンデンサ２１５は充電されてい
る。この結果、ノード２３３の電圧が５［Ｖ］から０
［Ｖ］に引き下げられると、ノード２３４の電圧は、０
−５＝−５［Ｖ］に引き下げられる。この−５［Ｖ］は
コンデンサ２１６によって維持される。

【００３９】次に、図２２に示すように、第１のクロッ
クＣＫ１および第２のクロックＣＫ２がＨレベルになる
と、ＰＭＯＳトランジスタ２０６がオフ、ＮＭＯＳトラ
ンジスタ２０７がオンとなり、ノード２３１の電圧は５
［Ｖ］から０［Ｖ］に引き下げられる。このとき、第１
のレベル変換回路２１８および第２のレベル変換回路２
１９においては、ＰＭＯＳトランジスタ２２１、２２
５、ＮＭＯＳトランジスタ２２４、２２８がオフ、ＰＭ
ＯＳトランジスタ２２２、２２６、ＮＭＯＳトランジス
タ２２３、２２７がオンとなり、ノード２３５の電圧は
−５［Ｖ］、ノード２３８の電圧は５［Ｖ］となり、Ｎ
ＭＯＳトランジスタ２０８がオフ、ＮＭＯＳトランジス
タ２０９がオンとなる。この結果、ノード２３１の電圧
が０［Ｖ］に引き下げられると、ノード２３２の電圧は
０−５＝−５［Ｖ］に引き下げられる。この−５［Ｖ］
はコンデンサ２１６によって維持される。一方、その時
第３のクロックＣＫ２Ｂおよび第４のクロックＣＫ１Ｂ
はＬレベルになるため、ＰＭＯＳトランジスタ２１０が
オン、ＮＭＯＳトランジスタ２１１がオフとなり、コン
デンサ２１５が充電される。このとき、ノード２３５の
電圧は、−５［Ｖ］、ノード２３８の電圧は５［Ｖ］と
なり、ＮＭＯＳトランジスタ２１２がオン、ＮＭＯＳト
ランジスタ２１３がオフとなる。この結果、第３のクロ
ックＣＫ２Ｂおよび第４のクロックＣＫ１ＢがＬレベル
になり、ＰＭＯＳトランジスタ２１０を介して、コンデ
ンサ２１５に対する充電が行われる場合には、ノード２
３３の電圧は５［Ｖ］、ノード２３４の電圧は０［Ｖ］
となる。

【００４０】また、図２１の第１のクロックＣＫ１およ
び第２のクロックＣＫ２がＬレベル、第３のクロックＣ
Ｋ２Ｂおよび第４のクロックＣＫ１ＢがＨレベルの状態
から、図２２の第１のクロックＣＫ１および第２のクロ
ックＣＫ２がＨレベル、第３のクロックＣＫ２Ｂおよび
第４のクロックＣＫ１ＢがＬレベルの状態に変化する場
合には、ＰＭＯＳトランジスタ２０６、２１０、ＮＭＯ
Ｓトランジスタ２０７、２０８、２０９、２１１、２１
２、２１３の全てが一定期間に一度オフとなり、その後
に所定の状態に変化する。それにより、コンデンサ２１
４あるいはコンデンサ２１５の充電および突き下げ動作
を確実に行うことができる。

【００４１】また、同様に、図２２の第１のクロックＣ
Ｋ１および第２のクロックＣＫ２がＨレベル、第３のク
ロックＣＫ２Ｂおよび第４のクロックＣＫ１ＢがＬレベ
ルの状態から、図２１の第１のクロックＣＫ１および第
２のクロックＣＫ２がＬレベル、第３のクロックＣＫ２
Ｂおよび第４のクロックＣＫ１ＢがＨレベルの状態に変
化する場合にも、ＰＭＯＳトランジスタ２０６、２１
０、ＮＭＯＳトランジスタ２０７、２０８、２０９、２
１１、２１２、２１３の全てが一定期間に一度オフとな
り、その後に所定の状態に変化する。それにより、同様
に、コンデンサ２１４あるいはコンデンサ２１５の充電
および突き下げ動作を確実に行うことができる。

【００４２】以上の動作が繰り返され、出力端子２１７
の電圧は、−５［Ｖ］に維持される。その際、出力端子
２１７より、その先に接続される負荷の影響によって、
電流が流れ込んだとしても、コンデンサ２１４あるいは
コンデンサ２１５によって、常にチャージポンプ動作を
行っており、電流供給能力があるため、出力電圧のレベ
ルアップを防ぎ、さらに、本実施形態では、コンデンサ
２１４、２１５への充電動作および突き下げ動作を確実
に行うことができるような構成となっており、安定した
負側の昇圧電圧レベルを出力することができる。

【００４３】また、前記コンデンサ２１４、２１５、２
１６は半導体チップ内部に構成することもできるが、ノ
ード２３１、２３２、２３３、２３４を端子として外部
に取り出し、外付けコンデンサとすることもできる。

【００４４】また、前記図１９のレベル変換回路を図９
に示すような６つのトランジスタ構成とすることもでき
る。図９を図１９の第１のレベル変換回路２１８に適用
する場合は、入力端子１３８には、第１のクロックＣＫ
１が、電源線１３９には、電源電圧Ｖｃｃを供給する電
源線２２０が、電源線１４０には、出力端子２１７がそ
れぞれ接続される。図１９のノード２３５は、図９のノ
ード１４１に、図１９のノード２３６は、図９のノード
１４２に、それぞれ対応する。また、図９を図１９の第
２のレベル変換回路２１９に適用する場合は、入力端子
１３８には、第２のクロックＣＫ２が、電源線１３９に
は、電源電圧Ｖｃｃを供給する電源線２２０が、電源線
１４０には、出力端子２１７がそれぞれ接続される。図
１９のノード２３７は、図９のノード１４１に、図１９
のノード２３８は、図９のノード１４２に、それぞれ対
応する。ここでは、動作および効果の説明は省略する。

【００４５】また、前記図１９のコンデンサ２１６は出
力端子２１７とＧＮＤレベルとの間に接続されている
が、図２３に示すように、コンデンサ２１６を出力端子
２１７とＶｃｃレベルとの間に接続してもよい。また、
その際、コンデンサ２１４、２１５、２１６は半導体チ
ップ内部に構成することもできるが、ノード２３１、２
３２、２３３、２３４を端子として外部に取り出し、外
付けコンデンサとすることもできる。

【００４６】また、前記図１９のコンデンサ２１６は出
力端子２１７とＧＮＤレベルとの間に接続されている
が、図２４に示すように、コンデンサを省略してもよ
い。また、その際には、コンデンサ２１４、２１５は半
導体チップ内部に構成することもできるが、ノード２３
１、２３２、２３３、２３４を端子として外部に取り出
し、外付けコンデンサとすることもできる。

【００４７】（第４の実施形態）図２５は本発明の第４
の実施形態を示す回路図である。この第４の実施形態は
正側の昇圧を行うチャージポンプ回路である。図２５に
おいて、２５１は第１のクロックＣＫ１が入力される第
１のクロック入力端子、２５２は第２のクロックＣＫ２
が入力される第２のクロック入力端子、２５３は第２の
クロックＣＫ２の逆相である第３のクロックＣＫ２Ｂが
入力される第３のクロック入力端子、２５４は第１のク
ロックＣＫ１の逆相である第４のクロックＣＫ１Ｂが入
力される第４のクロック入力端子である。また、２５５
は電源電圧Ｖｃｃ、例えば、直流電圧５［Ｖ］を供給す
る電源線、２５６、２５８、２５９、２６０、２６２、
２６３はＰＭＯＳトランジスタ、２５７、２６１はＮＭ
ＯＳトランジスタ、２６４、２６５、２６６はコンデン
サ、２６７は出力端子、２６８、２６９はレベル変換回
路である。第１のレベル変換回路２６８は、ＰＭＯＳト
ランジスタ２７０、２７１、ＮＭＯＳトランジスタ２７
２、２７３、インバータ回路２７８により構成され、前
記Ｖｃｃ電圧レベルとＧＮＤレベルとの間の振幅で入力
される前記第１のクロックＣＫ１を、出力端子２６７に
出力される電圧レベルとＧＮＤレベルとの間で振幅する
ように電圧レベルを変換する。また、第２のレベル変換
回路２６９は、ＰＭＯＳトランジスタ２７４、２７５、
ＮＭＯＳトランジスタ２７６、２７７、インバータ回路
２７９により構成され、前記Ｖｃｃ電圧レベルとＧＮＤ
レベルとの間の振幅で入力される前記第２のクロックＣ
Ｋ２を、出力端子２６７に出力される電圧レベルとＧＮ
Ｄレベルとの間で振幅するように電圧レベルを変換す
る。図２６はこの第４実施形態の動作を示すタイムチャ
ートであり、第１のクロックＣＫ１、第２のクロックＣ
Ｋ２、第３のクロックＣＫ２Ｂ、第４のクロックＣＫ１
Ｂ、ノード２８０、ノード２８１、ノード２８２、ノー
ド２８３、ノード２８４、ノード２８７および出力端子
２６７の電圧状態を示している。また、図２７は第１の
クロックＣＫ１および第２のクロックＣＫ２がＨレベ
ル、第３のクロックＣＫ２Ｂおよび第４のクロックＣＫ
１ＢがＬレベルの場合の動作、図２８は第１のクロック
ＣＫ１および第２のクロックＣＫ２がＬレベル、第３の
クロックＣＫ２Ｂおよび第４のクロックＣＫ１ＢがＨレ
ベルの場合の動作を示す回路図である。

【００４８】図２７に示すように、第１のクロックＣＫ
１および第２のクロックＣＫ２がＨレベルになると、Ｐ
ＭＯＳトランジスタ２５６がオフ、ＮＭＯＳトランジス
タ２５７がオンとなり、コンデンサ２６４が充電され
る。このとき、第１のレベル変換回路２６８および第２
のレベル変換回路２６９においては、ＰＭＯＳトランジ
スタ２７１、２７５、ＮＭＯＳトランジスタ２７２、２
７６がオン、ＰＭＯＳトランジスタ２７０、２７４、Ｎ
ＭＯＳトランジスタ２７３、２７７がオフとなるが、出
力端子２６７の電圧は、後述するように、１０［Ｖ］に
維持されているので、ノード２８４の電圧は０［Ｖ］、
ノード２８７の電圧は１０［Ｖ］となり、ＰＭＯＳトラ
ンジスタ２５８がオン、ＰＭＯＳトランジスタ２５９が
オフとなる。この結果、第１のクロックＣＫ１および第
２のクロックＣＫ２がＨレベルになり、ＮＭＯＳトラン
ジスタ２５７を介して、コンデンサ２６４に対する充電
が行われる場合には、ノード２８０の電圧は０［Ｖ］、
ノード２８１の電圧は５［Ｖ］となる。一方、その時、
第３のクロックＣＫ２Ｂおよび第４のクロックＣＫ１Ｂ
はＬレベルになるため、ＰＭＯＳトランジスタ２６０が
オン、ＮＭＯＳトランジスタ２６１がオフとなり、ノー
ド２８２の電圧は０［Ｖ］から５［Ｖ］に引き上げられ
る。このとき、ノード２８７の電圧は１０［Ｖ］、ノー
ド２８４の電圧は０［Ｖ］であり、ＰＭＯＳトランジス
タ２６２がオフ、ＰＭＯＳトランジスタ２６３がオンと
なる。ただし、その時には、後述のように、既に、コン
デンサ２６５は充電されている。この結果、ノード２８
２の電圧が０［Ｖ］から５［Ｖ］に引き上げられると、
ノード２８３の電圧は、５＋５＝１０［Ｖ］に引き上げ
られる。この１０［Ｖ］はコンデンサ２６６によって維
持される。

【００４９】次に、図２８に示すように、第１のクロッ
クＣＫ１および第２のクロックＣＫ２がＬレベルになる
と、ＰＭＯＳトランジスタ２５６がオン、ＮＭＯＳトラ
ンジスタ２５７がオフとなり、ノード２８０の電圧は０
［Ｖ］から５［Ｖ］に引き上げられる。このとき、第１
のレベル変換回路２６８および第２のレベル変換回路２
６９においては、ＰＭＯＳトランジスタ２７１、２７
５、ＮＭＯＳトランジスタ２７２、２７６がオフ、ＰＭ
ＯＳトランジスタ２７０、２７４、ＮＭＯＳトランジス
タ２７３、２７７がオンとなり、ノード２８４の電圧は
１０［Ｖ］、ノード２８７の電圧は０［Ｖ］となり、Ｐ
ＭＯＳトランジスタ２５８がオフ、ＰＭＯＳトランジス
タ２５９がオンとなる。この結果、ノード２８０の電圧
が５［Ｖ］に引き上げられると、ノード２８１の電圧は
５＋５＝１０［Ｖ］に引き上げられる。この１０［Ｖ］
はコンデンサ２６６によって維持される。一方、その
時、第３のクロックＣＫ２Ｂおよび第４のクロックＣＫ
１ＢはＨレベルになるため、ＰＭＯＳトランジスタ２６
０がオフ、ＮＭＯＳトランジスタ２６１がオンとなり、
コンデンサ２６５が充電される。このとき、ノード２８
４の電圧は１０［Ｖ］、ノード２８７の電圧は０［Ｖ］
となり、ＰＭＯＳトランジスタ２６２がオン、ＰＭＯＳ
トランジスタ２６３がオフとなる。この結果、第３のク
ロックＣＫ２Ｂおよび第４のクロックＣＫ１ＢがＨレベ
ルになり、ＮＭＯＳトランジスタ２６１を介して、コン
デンサ２６５に対する充電が行われる場合には、ノード
２８２の電圧は０［Ｖ］、ノード２８３の電圧は５
［Ｖ］となる。

【００５０】また、図２７の第１のクロックＣＫ１およ
び第２のクロックＣＫ２がＨレベル、第３のクロックＣ
Ｋ２Ｂおよび第４のクロックＣＫ１ＢがＬレベルの状態
から、図２８の第１のクロックＣＫ１および第２のクロ
ックＣＫ２がＬレベル、第３のクロックＣＫ２Ｂおよび
第４のクロックＣＫ１ＢがＨレベルの状態に変化する場
合には、ＰＭＯＳトランジスタ２５６、２５８、２５
９、２６０、２６２、２６３、ＮＭＯＳトランジスタ２
５７、２６１の全てが一定期間に一度オフとなり、その
後に所定の状態に変化する。それにより、コンデンサ２
６４あるいはコンデンサ２６５の充電および突き上げ動
作を確実に行うことができる。

【００５１】また、同様に、図２８の第１のクロックＣ
Ｋ１および第２のクロックＣＫ２がＬレベル、第３のク
ロックＣＫ２Ｂおよび第４のクロックＣＫ１ＢがＨレベ
ルの状態から、図２７の第１のクロックＣＫ１および第
２のクロックＣＫ２がＨレベル、第３のクロックＣＫ２
Ｂおよび第４のクロックＣＫ１ＢがＬレベルの状態に変
化する場合にも、ＰＭＯＳトランジスタ２５６、２５
８、２５９、２６０、２６２、２６３、ＮＭＯＳトラン
ジスタ２５７、２６１の全てが一定期間に一度オフとな
り、その後に所定の状態に変化する。それにより、同様
に、コンデンサ２６４あるいはコンデンサ２６５の充電
および突き上げ動作を確実に行うことができる。

【００５２】以上の動作が繰り返され、出力端子２６７
の電圧は、１０［Ｖ］に維持される。その際、出力端子
２６７より、その先に接続される負荷の影響によって、
電流が流れ出したとしても、コンデンサ２６４あるいは
コンデンサ２６５によって、常にチャージポンプ動作を
行っており、電流供給能力があるため、出力電圧のレベ
ルダウンを防ぎ、さらに、本実施形態では、コンデンサ
２６４、２６５への充電動作および突き上げ動作を確実
に行うことができるような構成となっており、安定した
正側の昇圧電圧レベルを出力することができる。

【００５３】また、前記コンデンサ２６４、２６５、２
６６は半導体チップ内部に構成することもできるが、ノ
ード２８０、２８１、２８２、２８３を端子として外部
に取り出し、外付けコンデンサとすることもできる。

【００５４】また、前記図２５のレベル変換回路を図１
６に示すような６つのトランジスタ構成とすることもで
きる。図１６を図２５の第１のレベル変換回路２６８に
適用する場合は、入力端子１８８には、第１のクロック
ＣＫ１が、電源線１８９には、出力端子２６７が、電源
線１９０には、ＧＮＤレベルがそれぞれ接続される。図
２５のノード２８４は、図１６のノード１９１に、図２
５のノード２８５は、図１６のノード１９２に、それぞ
れ対応する。また、図１６を図２５の第２のレベル変換
回路２６９に適用する場合は、入力端子１８８には、第
２のクロックＣＫ２が、電源線１８９には、出力端子２
６７が、電源線１９０には、ＧＮＤレベルがそれぞれ接
続される。図２５のノード２８６は、図１６のノード１
９１に、図２５のノード２８７は、図１６のノード１９
２に、それぞれ対応する。ここでは、動作および効果の
説明は省略する。

【００５５】また、前記図２５のコンデンサ２６６は出
力端子２６７とＶｃｃレベルとの間に接続されている
が、図２９に示すように、コンデンサ２６６を出力端子
２６７とＧＮＤレベルとの間に接続してもよい。また、
その際、コンデンサ２６４、２６５、２６６は半導体チ
ップ内部に構成することもできるが、ノード２８０、２
８１、２８２、２８３を端子として外部に取り出し、外
付けコンデンサとすることもできる。

【００５６】また、前記図２５のコンデンサ２６６は出
力端子２６７とＶｃｃレベルとの間に接続されている
が、図３０に示すように、コンデンサを省略してもよ
い。また、その際には、コンデンサ２６４、２６５は半
導体チップ内部に構成することもできるが、ノード２８
０、２８１、２８２、２８３を端子として外部に取り出
し、外付けコンデンサとすることもできる。

【００５７】

【発明の効果】以上、詳細に説明したように、本発明に
よれば、負側または正側の昇圧動作を２系統にて常時行
うことができ、電流供給能力のある正側または負側の昇
圧電圧レベルを得ることができる。また、昇圧レベルの
平滑化や維持のために、コンデンサを電源線と出力端子
との間に接続することにより、安定的に電圧を供給する
ことができる。更に、第１及び第２のコンデンサ、昇圧
レベルの平滑化、維持のためのコンデンサを外付けコン
デンサとすることにより、例えば、本発明のチャージポ
ンプ回路を液晶パネル駆動用電圧生成回路に適用した場
合に、液晶パネルの大きさ等に応じて、コンデンサ容量
を任意に可変することができるという効果を奏するもの
である。

【図面の簡単な説明】

【図１】本発明の第１の形態の原理説明図である。

【図２】本発明の第２の形態の原理説明図である。

【図３】本発明の第３の形態の原理説明図である。

【図４】本発明の第４の形態の原理説明図である。

【図５】本発明の第１実施形態を示す回路図である。

【図６】本発明の第１実施形態の動作を示すタイムチャ
ートである。

【図７】本発明の第１実施形態の動作を示す回路図であ
る。

【図８】本発明の第１実施形態の動作を示す回路図であ
る。

【図９】本発明の第１実施形態の他のレベル変換回路の
回路図である。

【図１０】本発明の第１実施形態の第１変形例を示す回
路図である。

【図１１】本発明の第１実施形態の第２変形例を示す回
路図である。

【図１２】本発明の第２実施形態を示す回路図である。

【図１３】本発明の第２実施形態の動作を示すタイムチ
ャートである。

【図１４】本発明の第２実施形態の動作を示す回路図で
ある。

【図１５】本発明の第２実施形態の動作を示す回路図で
ある。

【図１６】本発明の第２実施形態の他のレベル変換回路
の回路図である。

【図１７】本発明の第２実施形態の第１変形例を示す回
路図である。

【図１８】本発明の第２実施形態の第２変形例を示す回
路図である。

【図１９】本発明の第３実施形態を示す回路図である。

【図２０】本発明の第３実施形態の動作を示すタイムチ
ャートである。

【図２１】本発明の第３実施形態の動作を示す回路図で
ある。

【図２２】本発明の第３実施形態の動作を示す回路図で
ある。

【図２３】本発明の第３実施形態の第１変形例を示す回
路図である。

【図２４】本発明の第３実施形態の第２変形例を示す回
路図である。

【図２５】本発明の第４実施形態を示す回路図である。

【図２６】本発明の第４実施形態の動作を示すタイムチ
ャートである。

【図２７】本発明の第４実施形態の動作を示す回路図で
ある。

【図２８】本発明の第４実施形態の動作を示す回路図で
ある。

【図２９】本発明の第４実施形態の第１変形例を示す回
路図である。

【図３０】本発明の第４実施形態の第２変形例を示す回
路図である。

【図３１】従来のチャージポンプ回路の一例を示す回路
図である。

【図３２】図３１に示す従来のチャージポンプ回路の動
作を示すタイムチャートである。

【図３３】図３１に示す従来のチャージポンプ回路の動
作を示す回路図である。

【図３４】図３１に示す従来のチャージポンプ回路の動
作を示す回路図である。

【図３５】従来のチャージポンプ回路の他の一例を示す
回路図である。

【図３６】図３５に示す従来のチャージポンプ回路の動
作を示すタイムチャートである。

【図３７】図３５に示す従来のチャージポンプ回路の動
作を示す回路図である。

【図３８】図３５に示す従来のチャージポンプ回路の動
作を示す回路図である。

【符号の説明】

１、２クロック入力端子３、４、５、６電源線７、８インバータ９、１０コンデンサ１１、１２、１３、１４スイッチ手段１５出力端子１６スイッチ制御手段１７コンデンサ１９、２０クロック入力端子２１、２２、２３、２４電源線２５、２６インバータ２７、２８コンデンサ２９、３０、３１、３２スイッチ手段３３出力端子３４スイッチ制御手段３５コンデンサ３７、３８、３９、４０クロック入力端子４１、４２、４３、４４電源線４５、４６、４７、４８ＭＯＳトランジスタ４９、５０コンデンサ５１、５２、５３、５４スイッチ手段５５出力端子５６、５７スイッチ制御手段５８コンデンサ６０、６１、６２、６３クロック入力端子６４、６５、６６、６７電源線６８、６９、７０、７１ＭＯＳトランジスタ７２、７３コンデンサ７４、７５、７６、７７スイッチ手段７８出力端子７９、８０スイッチ制御手段８１コンデンサ

Claims

【特許請求の範囲】

【請求項１】充電動作と電位突き上げ（突き下げ）動
作とが交互に実行される第１のコンデンサと、充電動作
と電位突き上げ（突き下げ）動作とが交互に実行される
第２のコンデンサであって、前記第１のコンデンサの充
電動作が実行される期間においては、電位突き上げ（突
き下げ）動作が実行され、前記第１のコンデンサの電位
突き上げ（突き下げ）動作が実行される期間において
は、充電動作が実行される第２のコンデンサと、前記第
１のコンデンサの充電期間においては、該第１のコンデ
ンサと出力端子間を遮断し、前記第１のコンデンサの電
位突き上げ（突き下げ）期間においては、該第１のコン
デンサと出力端子間を接続する第１のスイッチ手段と、
前記第２のコンデンサの充電期間においては、該第２の
コンデンサと出力端子間を遮断し、前記第２のコンデン
サの電位突き上げ（突き下げ）期間においては、該第２
のコンデンサと出力端子間を接続する第２のスイッチ手
段とを設けて成ることを特徴とするチャージポンプ回
路。
【請求項２】クロック（ＣＫ）が入力される第１のク
ロック入力端子と、第１の電源電圧（Ｖ１）を供給する
第１の電源線にその高電圧側の電源端子が接続され、前
記第１の電源電圧（Ｖ１）よりも低電圧の第２の電源電
圧（Ｖ２）を供給する第２の電源線にその低電圧側の電
源端子が接続され、その入力端子に前記第１のクロック
入力端子を介して前記クロック（ＣＫ）が供給される第
１のインバータと、第１のインバータの出力端子にその
一端が接続された第１のコンデンサと、該第１のコンデ
ンサの他端と前記第２の電源線との間に接続された第１
のスイッチ手段と、前記コンデンサの他端と出力端子と
の間に接続された第２のスイッチ手段と、前記クロック
（ＣＫ）の逆相のクロック（ＣＫＢ）が入力される第２
のクロック入力端子と、前記第１の電源電圧（Ｖ１）に
その高電圧側の電源端子が接続され、前記第２の電源線
にその低電圧側の電源端子が接続され、その入力端子に
前記第２のクロック入力端子を介して前記逆相のクロッ
ク（ＣＫＢ）が供給される第２のインバータと、前記第
２のインバータの出力端子にその一端を接続された第２
のコンデンサと、該第２のコンデンサの他端と前記第２
の電源線との間に接続された第３のスイッチ手段と、前
記第２のコンデンサの他端と出力端子との間に接続され
た第４のスイッチ手段と、前記クロック（ＣＫ）がＬレ
ベル、逆相のクロック（ＣＫＢ）がＨレベルの場合、前
記第１および第４のスイッチ手段をオン、前記第２およ
び第３のスイッチ手段をオフとし、前記クロック（Ｃ
Ｋ）がＨレベル、逆相のクロック（ＣＫＢ）がＬレベル
の場合、前記第１および第４のスイッチ手段をオフ、前
記第２および第３のスイッチ手段をオンとするスイッチ
制御手段とを設けて構成されていることを特徴とするチ
ャージポンプ回路。
【請求項３】前記第１から第４のスイッチ手段は、そ
れぞれ、第１から第４のＭＯＳトランジスタで構成され
ると共に、前記スイッチ制御手段は、前記クロック（Ｃ
Ｋ）および逆相のクロック（ＣＫＢ）を、その一方のレ
ベルを前記第１の電源電圧（Ｖ１）と同一電圧とし、そ
の他方のレベルを前記出力端子に得られる電圧と同一電
圧とする相補信号に変換するレベル変換回路で構成さ
れ、前記第１および第４のＭＯＳトランジスタをオン、
前記第２および第３のＭＯＳトランジスタをオフとする
場合には、前記第１および第４のＭＯＳトランジスタの
ゲートに前記第１の電源電圧（Ｖ１）と同一電圧を供給
すると共に、前記第２および第３のＭＯＳトランジスタ
のゲートに前記出力端子に得られる電圧と同一電圧を供
給し、前記第１および第４のＭＯＳトランジスタをオ
フ、前記第２および第３のＭＯＳトランジスタをオンと
する場合には、前記第１および第４のＭＯＳトランジス
タのゲートに前記出力端子に得られる電圧と同一電圧を
供給し、前記第２および第３のＭＯＳトランジスタのゲ
ートに前記第１の電源電圧（Ｖ１）と同一電圧を供給す
るように構成されていることを特徴とする、請求項２に
記載のチャージポンプ回路。
【請求項４】クロック（ＣＫ）が入力される第１のク
ロック入力端子と、第１の電源電圧（Ｖ１）を供給する
第１の電源線にその高電圧側の電源端子が接続され、前
記第１の電源電圧（Ｖ１）よりも低電圧の第２の電源電
圧（Ｖ２）を供給する第２の電源線にその低電圧側の電
源端子が接続され、その入力端子に前記第１のクロック
入力端子を介して前記クロック（ＣＫ）が供給される第
１のインバータと、第１のインバータの出力端子にその
一端が接続された第１のコンデンサと、該第１のコンデ
ンサの他端と前記第１の電源線との間に接続された第１
のスイッチ手段と、前記コンデンサの他端と出力端子と
の間に接続された第２のスイッチ手段と、前記クロック
（ＣＫ）の逆相のクロック（ＣＫＢ）が入力される第２
のクロック入力端子と、前記第１の電源電圧（Ｖ１）に
その高電圧側の電源端子が接続され、前記第２の電源線
にその低電圧側の電源端子が接続され、その入力端子に
前記第２のクロック入力端子を介して前記逆相のクロッ
ク（ＣＫＢ）が供給される第２のインバータと、前記第
２のインバータの出力端子にその一端を接続された第２
のコンデンサと、該第２のコンデンサの他端と前記第１
の電源線との間に接続された第３のスイッチ手段と、前
記第２のコンデンサの他端と出力端子との間に接続され
た第４のスイッチ手段と、前記クロック（ＣＫ）がＬレ
ベル、逆相のクロック（ＣＫＢ）がＨレベルの場合、前
記第１および第４のスイッチ手段をオフ、前記第２およ
び第３のスイッチ手段をオンとし、前記クロック（Ｃ
Ｋ）がＨレベル、逆相のクロック（ＣＫＢ）がＬレベル
の場合、前記第１および第４のスイッチ手段をオン、前
記第２および第３のスイッチ手段をオフとするスイッチ
制御手段とを設けて構成されていることを特徴とするチ
ャージポンプ回路。
【請求項５】前記第１から第４のスイッチ手段は、そ
れぞれ、第１から第４のＭＯＳトランジスタで構成され
ると共に、前記スイッチ制御手段は、前記クロック（Ｃ
Ｋ）および逆相のクロック（ＣＫＢ）を、その一方のレ
ベルを前記第２の電源電圧（Ｖ２）と同一電圧とし、そ
の他方のレベルを前記出力端子に得られる電圧と同一電
圧とする相補信号に変換するレベル変換回路で構成さ
れ、前記第１および第４のＭＯＳトランジスタをオン、
前記第２および第３のＭＯＳトランジスタをオフとする
場合には、前記第１および第４のＭＯＳトランジスタの
ゲートに前記第２の電源電圧（Ｖ２）と同一電圧を供給
すると共に、前記第２および第３のＭＯＳトランジスタ
のゲートに前記出力端子に得られる電圧と同一電圧を供
給し、前記第１および第４のＭＯＳトランジスタをオ
フ、前記第２および第３のＭＯＳトランジスタをオンと
する場合には、前記第１および第４のＭＯＳトランジス
タのゲートに前記出力端子に得られる電圧と同一電圧を
供給し、前記第２および第３のＭＯＳトランジスタのゲ
ートに前記第２の電源電圧（Ｖ２）と同一電圧を供給す
るように構成されていることを特徴とする、請求項４に
記載のチャージポンプ回路。
【請求項６】第１のクロック（ＣＫ１）が入力される
第１のクロック入力端子と、第１の電源電圧（Ｖ１）を
供給する第１の電源線と第１のコンデンサの一端との間
に接続され、前記第１のクロックにより制御されるＰＭ
ＯＳトランジスタと、前記第１のクロックと異なる第２
のクロック（ＣＫ２）が入力される第２のクロック入力
端子と、前記第１の電源電圧（Ｖ１）よりも低電圧の第
２の電源電圧（Ｖ２）を供給する第２の電源線と前記第
１のコンデンサの一端との間に接続され、前記第２のク
ロックにより制御されるＮＭＯＳトランジスタと、第１
のコンデンサの他端と前記第２の電源線との間に接続さ
れた第１のスイッチ手段と、前記コンデンサの他端と出
力端子との間に接続された第２のスイッチ手段と、前記
第２のクロック（ＣＫ２）の逆相の第３のクロック（Ｃ
Ｋ２Ｂ）が入力される第３のクロック入力端子と、前記
第１の電源電圧（Ｖ１）と第２のコンデンサの一端との
間に接続され、前記第３のクロックにより制御されるＰ
ＭＯＳトランジスタと、前記第１のクロック（ＣＫ１）
の逆相の第４のクロック（ＣＫ１Ｂ）が入力される第４
のクロック入力端子と、前記第２の電源線と第２のコン
デンサの一端との間に接続され、前記第４のクロックに
より制御されるＮＭＯＳトランジスタと、第２のコンデ
ンサの他端と前記第２の電源線との間に接続された第３
のスイッチ手段と、前記第２のコンデンサの他端と出力
端子との間に接続された第４のスイッチ手段と、前記第
１のクロック（ＣＫ１）および前記第２のクロック（Ｃ
Ｋ２）がＬレベル、前記第３のクロック（ＣＫ２Ｂ）お
よび前記第４のクロック（ＣＫ１Ｂ）がＨレベルの場
合、前記第１および第４のスイッチ手段をオン、前記第
２および第３のスイッチ手段をオフとし、前記第１のク
ロック（ＣＫ）および第２のクロック（ＣＫ２）がＨレ
ベル、前記第３のクロック（ＣＫ２Ｂ）および前記第４
のクロック（ＣＫ１Ｂ）がＬレベルの場合、前記第１お
よび第４のスイッチ手段をオフ、前記第２および第３の
スイッチ手段をオンとする第１および第２のスイッチ制
御手段とを設けて構成され、前記すべてのＭＯＳトラン
ジスタおよびスイッチ手段の状態変化毎に、第１から第
４のクロックは、前記すべてのＭＯＳトランジスタおよ
びスイッチ手段をオフするように制御することを特徴と
するチャージポンプ回路。
【請求項７】前記第１から第４のスイッチ手段は、そ
れぞれ、第１から第４のＭＯＳトランジスタで構成され
ると共に、前記第１および第２のスイッチ制御手段は、
前記第１のクロック（ＣＫ１）および第３のクロック
（ＣＫ２Ｂ）を、その一方のレベルを前記第１の電源電
圧（Ｖ１）と同一電圧とし、その他方のレベルを前記出
力端子に得られる電圧と同一電圧とする相補信号に変換
するレベル変換回路で構成され、前記第１および第４の
ＭＯＳトランジスタをオン、前記第２および第３のＭＯ
Ｓトランジスタをオフとする場合には、前記第１および
第４のＭＯＳトランジスタのゲートに前記第１の電源電
圧（Ｖ１）と同一電圧を供給すると共に、前記第２およ
び第３のＭＯＳトランジスタのゲートに前記出力端子に
得られる電圧と同一電圧を供給し、前記第１および第４
のＭＯＳトランジスタをオフ、前記第２および第３のＭ
ＯＳトランジスタをオンとする場合には、前記第１およ
び第４のＭＯＳトランジスタのゲートに前記出力端子に
得られる電圧と同一電圧を供給し、前記第２および第３
のＭＯＳトランジスタのゲートに前記第１の電源電圧
（Ｖ１）と同一電圧を供給するように構成されているこ
とを特徴とする、請求項６に記載のチャージポンプ回
路。
【請求項８】第１のクロック（ＣＫ１）が入力される
第１のクロック入力端子と、第１の電源電圧（Ｖ１）を
供給する第１の電源線と第１のコンデンサの一端との間
に接続され、前記第１のクロックにより制御されるＰＭ
ＯＳトランジスタと、前記第１のクロックと異なる第２
のクロック（ＣＫ２）が入力される第２のクロック入力
端子と、前記第１の電源電圧（Ｖ１）よりも低電圧の第
２の電源電圧（Ｖ２）を供給する第２の電源線と前記第
１のコンデンサの一端との間に接続され、前記第２のク
ロックにより制御されるＮＭＯＳトランジスタと、第１
のコンデンサの他端と前記第１の電源線との間に接続さ
れた第１のスイッチ手段と、前記コンデンサの他端と出
力端子との間に接続された第２のスイッチ手段と、前記
第２のクロック（ＣＫ２）の逆相の第３のクロック（Ｃ
Ｋ２Ｂ）が入力される第３のクロック入力端子と、前記
第１の電源電圧（Ｖ１）と第２のコンデンサの一端との
間に接続され、前記第３のクロックにより制御されるＰ
ＭＯＳトランジスタと、前記第１のクロック（ＣＫ１）
の逆相の第４のクロック（ＣＫ１Ｂ）が入力される第４
のクロック入力端子と、前記第２の電源線と第２のコン
デンサの一端との間に接続され、前記第４のクロックに
より制御されるＮＭＯＳトランジスタと、前記第２のコ
ンデンサの他端と前記第１の電源線との間に接続された
第３のスイッチ手段と、前記第２のコンデンサの他端と
出力端子との間に接続された第４のスイッチ手段と、前
記第１のクロック（ＣＫ１）および前記第２のクロック
（ＣＫ２）がＬレベル、前記第３のクロック（ＣＫ２
Ｂ）および前記第４のクロック（ＣＫ１Ｂ）がＨレベル
の場合、前記第２および第３のスイッチ手段をオン、前
記第１および第４のスイッチ手段をオフとし、前記第１
のクロック（ＣＫ１）および第２のクロック（ＣＫ２）
がＨレベル、前記第３のクロック（ＣＫ２Ｂ）および前
記第４のクロック（ＣＫ１Ｂ）がＬレベルの場合、前記
第２および第３のスイッチ手段をオフ、前記第１および
第４のスイッチ手段をオンとする第１および第２のスイ
ッチ制御手段とを設けて構成され、前記すべてのＭＯＳ
トランジスタおよびスイッチ手段の状態変化毎に、第１
から第４のクロックは、前記すべてのＭＯＳトランジス
タおよびスイッチ手段をオフするように制御することを
特徴とするチャージポンプ回路。
【請求項９】前記第１から第４のスイッチ手段は、そ
れぞれ、第１から第４のＭＯＳトランジスタで構成され
ると共に、前記第１および第２のスイッチ制御手段は、
前記第２のクロック（ＣＫ２）および第４のクロック
（ＣＫ１Ｂ）を、その一方のレベルを前記第２の電源電
圧（Ｖ２）と同一電圧とし、その他方のレベルを前記出
力端子に得られる電圧と同一電圧とする相補信号に変換
するレベル変換回路で構成され、前記第１および第４の
ＭＯＳトランジスタをオン、前記第２および第３のＭＯ
Ｓトランジスタをオフとする場合には、前記第１および
第４のＭＯＳトランジスタのゲートに前記第２の電源電
圧（Ｖ２）と同一電圧を供給すると共に、前記第２およ
び第３のＭＯＳトランジスタのゲートに前記出力端子に
得られる電圧と同一電圧を供給し、前記第１および第４
のＭＯＳトランジスタをオフ、前記第２および第３のＭ
ＯＳトランジスタをオンとする場合には、前記第１およ
び第４のＭＯＳトランジスタのゲートに前記出力端子に
得られる電圧と同一電圧を供給し、前記第２および第３
のＭＯＳトランジスタのゲートに前記第２の電源電圧
（Ｖ２）と同一電圧を供給するように構成されているこ
とを特徴とする、請求項８に記載のチャージポンプ回
路。
【請求項１０】前記第１及び第２のコンデンサが外付
けコンデンサであることを特徴とする、請求項１乃至９
の何れかに記載のチャージポンプ回路。
【請求項１１】前記出力端子と、ＧＮＤレベル或いは
電源レベルとの間に、正側或いは負側の昇圧電圧レベル
の維持、平滑化のためのコンデンサを設けたことを特徴
とする、請求項１乃至１０の何れかに記載のチャージポ
ンプ回路。
【請求項１２】前記昇圧電圧レベルの維持、平滑化の
ためのコンデンサが外付けコンデンサであることを特徴
とする、請求項１１に記載のチャージポンプ回路。