JPH0562477A - チヤージポンプ回路 - Google Patents

Abstract

(57)【要約】 【目的】半導体集積回路の基板バイアス電圧生成回路に
適用して好適なチャージポンプ回路に関し、チャージ・
ポンピング効率の向上を図る。 【構成】ｎＭＯＳ２１、２２を設け、これらｎＭＯＳ２
１、２２のオン、オフの制御をレベル変換回路２３で行
う。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、半導体集積回路の基板
バイアス電圧生成回路（バックゲート電圧生成回路）
や、ＤＣ−ＤＣコンバータ等に適用して好適なチャージ
ポンプ回路に関する。

【０００２】

【従来の技術】従来、半導体集積回路の基板バイアス電
圧生成回路に適用されるチャージポンプ回路として、図
１１にその回路図を示すようなものが知られている。図
中、１はクロックＣＫが入力されるクロック入力端子、
２は電源電圧Ｖcc、例えば、直流電圧５［Ｖ］を供給す
る電源線、３はｐＭＯＳ、４はｎＭＯＳ、５はコンデン
サ、６、７はダイオード、８は出力端子、９は負荷容量
である。

【０００３】図１２は、このチャージポンプ回路の動作
を示すタイムチャートであり、クロックＣＫ、ノード１
０、ノード１１及び出力端子８の電圧状態を示してい
る。即ち、このチャージポンプ回路においては、クロッ
クＣＫがＬレベルになると、ｐＭＯＳ３がオン、ｎＭＯ
Ｓ４がオフとなり、コンデンサ５が充電される。この場
合、ダイオード６の順方向電圧Ｖ_F6を０.７［Ｖ］とす
ると、ノード１０の電圧は５［Ｖ］となり、ノード１１
の電圧は０.７［Ｖ］となる。

【０００４】次に、クロックＣＫがＨレベルに反転する
と、ｐＭＯＳ３がオフ、ｎＭＯＳ４がオンとなる。この
結果、ノード１０の電圧は０［Ｖ］に、ノード１１の電
圧は０.７−５＝−４.３［Ｖ］に共に引き下げられる。

【０００５】ここに、ダイオード７の順方向電圧Ｖ_F7を
０.７［Ｖ］とすると、出力端子８の電圧は、−４.３＋
０.７＝−３.６［Ｖ］となる。この電圧、−３.６
［Ｖ］は負荷容量９によって維持される。以上の動作が
繰り返され、出力端子８の電圧は、−３.６［Ｖ］に維
持される。

【０００６】

【発明が解決しようとする課題】このように、図１１に
示す従来のチャージポンプ回路は、コンデンサ５を電源
電圧５［Ｖ］で充電するようにしているにも関わらず、
損失が大きく、出力電圧として−３.６［Ｖ］しか得る
ことができず、チャージ・ポンピング効率の高いもので
はなかった。

【０００７】本発明は、かかる点に鑑み、チャージ・ポ
ンピング効率の向上を図ることができるようにしたチャ
ージポンプ回路を提供することを目的とする。

【０００８】

【課題を解決するための手段】図１は本発明中、第１の
発明の原理説明図であり、図中、１２はクロックＣＫが
入力されるクロック入力端子、１３は電源電圧Ｖ１を供
給する電源線、１４は電源電圧Ｖ１よりも低電圧の電源
電圧Ｖ２を供給する電源線である。

【０００９】また、１５はインバータであり、このイン
バータ１５は、高電圧側の電源端子１５Ａを電源線１３
に接続され、低電圧側の電源端子１５Ｂを電源線１４に
接続され、その入力端子にクロック入力端子１２を介し
てクロックＣＫが供給されるように接続されている。

【００１０】また、１６はコンデンサであり、このコン
デンサ１６は、その一端１６Ａをインバータ１５の出力
端子に接続されている。また、１７、１８はスイッチ手
段であり、スイッチ手段１７は、コンデンサ１６の他端
１６Ｂと電源線１４との間に接続され、スイッチ手段１
８は、コンデンサ１６の他端１６Ｂと出力端子１９との
間に接続されている。

【００１１】また、２０はスイッチ制御手段であり、こ
のスイッチ制御手段２０は、クロックＣＫがＬレベルの
場合は、スイッチ手段１７をオン、スイッチ手段１８を
オフとし、クロックＣＫがＨレベルの場合は、スイッチ
手段１７をオフ、スイッチ手段１８をオンとするもので
ある。

【００１２】図２は本発明中、第２の発明の原理説明図
であり、図中、３４はクロックＣＫが入力されるクロッ
ク入力端子、３５は電源電圧Ｖ１を供給する電源線、３
６は電源電圧Ｖ１よりも低電圧の電源電圧Ｖ２を供給す
る電源線である。

【００１３】また、３７はインバータであり、このイン
バータ３７は、高電圧側の電源端子３７Ａを電源線３５
に接続され、低電圧側の電源端子３７Ｂを電源線３６に
接続され、その入力端子にクロック入力端子３４を介し
てクロックＣＫが供給されるように接続されている。

【００１４】また、３８はコンデンサであり、このコン
デンサ３８は、その一端３８Ａをインバータ３７の出力
端子に接続されている。また、３９、４０はスイッチ手
段であり、スイッチ手段３９は、コンデンサ３８の他端
３８Ｂと電源線３５との間に接続され、スイッチ手段４
０は、コンデンサ３８の他端３８Ｂと出力端子４１との
間に接続されている。

【００１５】また、４２はスイッチ制御手段であり、こ
のスイッチ制御手段４２は、クロックＣＫがＬレベルの
場合は、スイッチ手段３９をオフ、スイッチ手段４０を
オンとし、クロックＣＫがＨレベルの場合は、スイッチ
手段３９をオン、スイッチ手段４０をオフとするもので
ある。

【００１６】

【作用】第１の発明においては、コンデンサ１６の他端
１６Ｂの電圧は、スイッチ手段１７、１８のオン抵抗の
影響を受けるが、これらスイッチ手段１７、１８のオン
抵抗をきわめて小さくすることは可能である。したがっ
て、チャージ・ポンピング効率を向上させ、出力電圧と
して、例えば、−（Ｖ１−Ｖ２）［Ｖ］を得ることがで
きる。

【００１７】第２の発明においては、コンデンサ３８の
他端３８Ｂの電圧は、スイッチ手段３９、４０のオン抵
抗の影響を受けるが、これらスイッチ手段３９、４０の
オン抵抗をきわめて小さくすることは可能である。した
がって、チャージ・ポンピング効率を向上させ、出力電
圧として、例えば、２×（Ｖ１−Ｖ２）［Ｖ］を得るこ
とができる。

【００１８】

【実施例】以下、図３〜図１０を参照して本発明の第１
実施例及び第２実施例について説明する。なお、図３に
おいて、図１１に対応する部分には同一符号を付し、そ
の重複説明は省略する。

【００１９】図３は本発明の第１実施例を示す回路図で
ある。この第１実施例は、半導体集積回路に内蔵されて
基板バイアス電圧生成回路として適用されるチャージポ
ンプ回路であり、図１１に示す従来のチャージポンプ回
路を改良するものである。

【００２０】この第１実施例のチャージポンプ回路が図
１１に示す従来のチャージポンプ回路と異なる点は、図
１１に示すダイオード６、７の代わりにｎＭＯＳ２１、
２２を設けると共に、これらｎＭＯＳ２１、２２のオ
ン、オフを制御する回路としてレベル変換回路を設けて
いる点及び平滑用のコンデンサ２４を設けている点であ
り、その他については、図１１に示す従来のチャージポ
ンプ回路と同様に構成されている。

【００２１】なお、レベル変換回路２３において、２
５、２６は電源電圧Ｖccを供給する電源線、２７はイン
バータ、２８、２９はｐＭＯＳ、３０、３１はｎＭＯＳ
であり、これらｎＭＯＳ３０、３１は、そのソースを出
力端子８に接続されている。

【００２２】図４はこの第１実施例の動作を示すタイム
チャートであり、図１２と同様にクロックＣＫ、ノード
１０、ノード１１及び出力端子８の電圧状態を示してい
る。また、図５はクロックＣＫがＬレベルの場合の動
作、図６はクロックＣＫがＨレベルの場合の動作を示す
回路図である。

【００２３】即ち、この第１実施例においては、図５に
示すように、クロックＣＫがＬレベル（接地レベル）に
なると、ｐＭＯＳ３がオン、ｎＭＯＳ４がオフとなり、
コンデンサ５が充電される。

【００２４】このとき、レベル変換回路２３において
は、ｐＭＯＳ２８、ｎＭＯＳ３１がオン、ｐＭＯＳ２
９、ｎＭＯＳ３０がオフとなるが、この第１実施例にお
いては、出力端子８の電圧は、後述するように、−５
［Ｖ］に維持されているので、ノード３２の電圧は５
［Ｖ］、ノード３３の電圧は−５［Ｖ］となり、ｎＭＯ
Ｓ２１がオン、ｎＭＯＳ２２がオフとなる。

【００２５】この結果、クロックＣＫがＬレベルにな
り、ｐＭＯＳ３を介して、コンデンサ５に対する充電が
行われる場合には、ノード１０の電圧は５［Ｖ］、ノー
ド１１の電圧は０［Ｖ］となる。

【００２６】次に、図６に示すように、クロックＣＫが
Ｈレベルに反転すると、ｐＭＯＳ３がオフ、ｎＭＯＳ４
がオンとなり、ノード１０の電圧は０［Ｖ］に引き下げ
られる。

【００２７】このとき、レベル変換回路２３において
は、ｐＭＯＳ２８、ｎＭＯＳ３１がオフ、ｐＭＯＳ２
９、ｎＭＯＳ３０がオンとなり、ノード３２の電圧は−
５［Ｖ］、ノード３３の電圧は５［Ｖ］となり、ｎＭＯ
Ｓ２１がオフ、ｎＭＯＳ２２がオンとなる。

【００２８】この結果、ノード１０の電圧が０［Ｖ］に
引き下げられると、ノード１１の電圧は０−５＝−５
［Ｖ］に引き下げられる。この−５［Ｖ］はコンデンサ
２４によって維持される。図５に示すように、以上の動
作が繰り返され、出力端子８の電圧は、−５［Ｖ］に維
持される。

【００２９】このように、この第１実施例によれば、図
１１に示すダイオード６、７の代わりに、ｎＭＯＳ２
１、２２を設け、これらｎＭＯＳ２１、２２のオン、オ
フ制御をレベル変換回路２３で行うようにしているの
で、チャージ・ポンピング効率の向上を図り、コンデン
サ５に５［Ｖ］を供給し、出力端子８に５［Ｖ］の負電
圧である−５［Ｖ］を得ることができる。

【００３０】第２実施例・・図７〜図１０ 図７は本発明の第２実施例を示す回路図である。図中、
４３はクロックＣＫが入力されるクロック入力端子、４
４は電源電圧Ｖcc、例えば、直流電圧５［Ｖ］を供給す
る電源線、４５はｐＭＯＳ、４６はｎＭＯＳ、４７、４
８はｐＭＯＳ、４９、５０はコンデンサ、５１は出力端
子、５２はレベル変換回路である。

【００３１】また、レベル変換回路５２において、５３
はインバータ、５４、５５はｐＭＯＳ、５６、５７はｎ
ＭＯＳであり、ｐＭＯＳ５４、５５は、そのソースを出
力端子５１に接続されている。

【００３２】図８は、この第２実施例の動作を示すタイ
ムチャートであり、クロックＣＫ、ノード５８、ノード
５９及び出力端子５１の電圧状態を示している。また、
図９はクロックＣＫがＨレベルの場合の動作、図１０は
クロックＣＫがＬレベルの場合の動作を示す回路図であ
る。

【００３３】即ち、この第２実施例のチャージポンプ回
路においては、図９に示すように、クロックＣＫがＨレ
ベルになると、ｐＭＯＳ４５がオフ、ｎＭＯＳ４６がオ
ンとなる。

【００３４】また、このとき、レベル変換回路５２にお
いては、ｐＭＯＳ５４、ｎＭＯＳ５７がオフ、ｐＭＯＳ
５５、ｎＭＯＳ５６がオンとなるが、この第２実施例に
おいては、出力端子５１の電圧は、後述するように、１
０［Ｖ］に維持されているので、ノード６０の電圧は０
［Ｖ］、ノード６１の電圧は１０［Ｖ］となり、ｐＭＯ
Ｓ４７がオン、ｐＭＯＳ４８がオフとなる。

【００３５】この結果、クロックＣＫがＨレベルの場合
は、ノード５８の電圧は０［Ｖ］、ノード５９の電圧は
５［Ｖ］となる。

【００３６】次に、図１０に示すように、クロックＣＫ
がＬレベルに反転すると、ｐＭＯＳ４５がオン、ｎＭＯ
Ｓ４６がオフとなり、ノード５８の電圧は５［Ｖ］に引
き上げられる。

【００３７】このとき、レベル変換回路５２において
は、ｐＭＯＳ５４、ｎＭＯＳ５７がオン、ｐＭＯＳ５
５、ｎＭＯＳ５６がオフとなり、ノード６０の電圧は１
０［Ｖ］、ノード６１の電圧は０［Ｖ］となり、ｐＭＯ
Ｓ４７がオフ、ｐＭＯＳ４８がオンとなる。

【００３８】この結果、ノード５８の電圧が５［Ｖ］に
引き上げられると、ノード５９の電圧は５＋５＝１０
［Ｖ］に引き上げられる。この１０［Ｖ］はコンデンサ
５０によって維持される。図８に示すように、以上の動
作が繰り返され、出力端子５１の電圧は、１０［Ｖ］に
維持される。

【００３９】このように、この第２実施例によれば、コ
ンデンサ４９の出力端子５１側にｐＭＯＳ４７、４８を
設け、これらｐＭＯＳ４７、４８のオン、オフ制御をレ
ベル変換回路５２で行うようにしているので、チャージ
・ポンピング効率の向上を図り、コンデンサ４９に５
［Ｖ］を供給し、出力端子５１に５［Ｖ］の２倍の電圧
である１０［Ｖ］を得ることができる。

【００４０】なお、この第２実施例のチャージポンプ回
路を集積回路として実現する場合には、例えば、Ｎウエ
ルを形成してなるＰ型シリコン基板を使用する必要があ
る。

【００４１】

【発明の効果】本発明によれば、コンデンサの出力端子
側にダイオードの代わりに、スイッチ手段を設けるとい
う構成を採用したことにより、チャージ・ポンピング効
率の向上を図ることができる。

【図面の簡単な説明】

【図１】本発明中、第１の発明の原理説明図である。

【図２】本発明中、第２の発明の原理説明図である。

【図３】本発明の第１実施例を示す回路図である。

【図４】本発明の第１実施例の動作を示すタイムチャー
トである。

【図５】本発明の第１実施例の動作を示す回路図であ
る。

【図６】本発明の第１実施例の動作を示す回路図であ
る。

【図７】本発明の第２実施例を示す回路図である。

【図８】本発明の第２実施例の動作を示すタイムチャー
トである。

【図９】本発明の第２実施例の動作を示す回路図であ
る。

【図１０】本発明の第２実施例の動作を示す回路図であ
る。

【図１１】従来のチャージポンプ回路の一例を示す回路
図である。

【図１２】図１１に示す従来のチャージポンプ回路の動
作を示すタイムチャートである。

【符号の説明】

ＣＫ クロック １２ クロック入力端子 １３、１４ 電源線 １５ インバータ １６ コンデンサ １７、１８ スイッチ手段 １９ 出力端子 ２０ スイッチ制御手段

Claims (4)

【特許請求の範囲】
1. 【請求項１】クロック（ＣＫ）が入力されるクロック入
   力端子（１２）と、 第１の電源電圧（Ｖ１）を供給する第１の電源線（１
   ３）にその高電圧側の電源端子（１５Ａ）が接続され、
   前記第１の電源電圧（Ｖ１）よりも低電圧の第２の電源
   電圧（Ｖ２）を供給する第２の電源線（１４）にその低
   電圧側の電源端子（１５Ｂ）が接続され、その入力端子
   に前記クロック入力端子（１２）を介して前記クロック
   （ＣＫ）が供給されるインバータ（１５）と、 該インバータ（１５）の出力端子にその一端（１６Ａ）
   が接続されたコンデンサ（１６）と、 該コンデンサ（１６）の他端（１６Ｂ）と前記第２の電
   源線（１４）との間に接続された第１のスイッチ手段
   （１７）と、 前記コンデンサ（１６）の他端（１６Ｂ）と出力端子
   （１９）との間に接続された第２のスイッチ手段（１
   ８）と、 前記クロック（ＣＫ）がＬレベルの場合、前記第１のス
   イッチ手段（１７）をオン、前記第２のスイッチ手段
   （１８）をオフとし、前記クロック（ＣＫ）がＨレベル
   の場合、前記第１のスイッチ手段（１７）をオフ、前記
   第２のスイッチ手段（１８）をオンとするスイッチ制御
   手段（２０）とを設けて構成されていることを特徴とす
   るチャージポンプ回路。
2. 【請求項２】前記第１及び第２のスイッチ手段（１７、
   １８）は、それぞれ、第１及び第２のＭＯＳトランジス
   タで構成されると共に、 前記スイッチ制御手段（２０）は、前記クロック（Ｃ
   Ｋ）を、その一方のレベルを前記第１の電源電圧（Ｖ
   １）と同一電圧とし、その他方のレベルを前記出力端子
   （１９）に得られる電圧と同一電圧とする相補信号に変
   換するレベル変換回路で構成され、 前記第１のＭＯＳトランジスタをオン、前記第２のＭＯ
   Ｓトランジスタをオフとする場合には、前記第１のＭＯ
   Ｓトランジスタのゲートに前記第１の電源電圧（Ｖ１）
   と同一電圧を供給すると共に、前記第２のＭＯＳトラン
   ジスタのゲートに前記出力端子（１９）に得られる電圧
   と同一電圧を供給し、 前記第１のＭＯＳトランジスタをオフ、前記第２のＭＯ
   Ｓトランジスタをオンとする場合には、前記第１のＭＯ
   Ｓトランジスタのゲートに前記出力端子（１９）に得ら
   れる電圧と同一電圧を供給し、前記第２のＭＯＳトラン
   ジスタのゲートに前記第１の電源電圧（Ｖ１）と同一電
   圧を供給するように構成されていることを特徴とする請
   求項１記載のチャージポンプ回路。
3. 【請求項３】クロック（ＣＫ）が入力されるクロック入
   力端子（３４）と、 第１の電源電圧（Ｖ１）を供給する第１の電源線（３
   ５）にその高電圧側の電源端子（３７Ａ）が接続され、
   前記第１の電源電圧（Ｖ１）よりも低電圧の第２の電源
   電圧（Ｖ２）を供給する第２の電源線（３６）にその低
   電圧側の電源端子（３７Ｂ）が接続され、その入力端子
   に前記クロック入力端子（３４）を介して前記クロック
   （ＣＫ）が供給されるインバータ（３７）と、 該インバータ（３７）の出力端子にその一端（３８Ａ）
   が接続されたコンデンサ（３８）と、 該コンデンサ（３８）の他端（３８Ｂ）と前記第１の電
   源線（３５）との間に接続された第１のスイッチ手段
   （３９）と、 前記コンデンサ（３８）の他端（３８Ｂ）と出力端子
   （４１）との間に接続された第２のスイッチ手段（４
   ０）と、 前記クロック（ＣＫ）がＬレベルの場合、前記第１のス
   イッチ手段（３９）をオフ、前記第２のスイッチ手段
   （４０）をオンとし、前記クロック（ＣＫ）がＨレベル
   の場合、前記第１のスイッチ手段（３９）をオン、前記
   第２のスイッチ手段（４０）をオフとするスイッチ制御
   手段（４２）とを設けて構成されていることを特徴とす
   るチャージポンプ回路。
4. 【請求項４】前記第１及び第２のスイッチ手段（３９、
   ４０）は、それぞれ、第１及び第２のＭＯＳトランジス
   タで構成されると共に、 前記スイッチ制御手段（４２）は、前記クロック（Ｃ
   Ｋ）を、その一方のレベルを前記第１の電源電圧（Ｖ
   １）と同一電圧とし、その他方のレベルを前記出力端子
   （４１）に得られる電圧と同一電圧とする相補信号に変
   換するレベル変換回路で構成され、 前記第１のＭＯＳトランジスタをオン、前記第２のＭＯ
   Ｓトランジスタをオフとする場合には、前記第１のＭＯ
   Ｓトランジスタのゲートに前記第２の電源電圧（Ｖ２）
   と同一電圧を供給すると共に、前記第２のＭＯＳトラン
   ジスタのゲートに前記出力端子（４１）に得られる電圧
   と同一電圧を供給し、 前記第１のＭＯＳトランジスタをオフ、前記第２のＭＯ
   Ｓトランジスタをオンとする場合には、前記第１のＭＯ
   Ｓトランジスタのゲートに前記出力端子（４１）に得ら
   れる電圧と同一電圧を供給し、前記第２のＭＯＳトラン
   ジスタのゲートに前記第２の電源電圧（Ｖ２）と同一電
   圧を供給するように構成されていることを特徴とする請
   求項３記載のチャージポンプ回路。